TW202410422A - 半導體裝置及其製造方法、儲存系統裝置 - Google Patents
半導體裝置及其製造方法、儲存系統裝置 Download PDFInfo
- Publication number
- TW202410422A TW202410422A TW111149583A TW111149583A TW202410422A TW 202410422 A TW202410422 A TW 202410422A TW 111149583 A TW111149583 A TW 111149583A TW 111149583 A TW111149583 A TW 111149583A TW 202410422 A TW202410422 A TW 202410422A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate
- contact
- isolation
- etch stop
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000002955 isolation Methods 0.000 claims abstract description 125
- 238000005530 etching Methods 0.000 claims abstract description 59
- 238000003860 storage Methods 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 59
- 230000007704 transition Effects 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 366
- 239000000758 substrate Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Abstract
本發明提供了一種半導體裝置。半導體裝置包括具有閘極層和絕緣層的儲存堆疊體、著陸結構和接觸結構。閘極層和絕緣層交替堆疊,並且在階梯區域中形成階梯臺階。著陸結構設置在階梯區域中的階梯臺階的第一階梯臺階的第一閘極層上。著陸結構包括上部結構和在上部結構與第一閘極層之間的隔離堆疊體。上部結構對覆蓋階梯區域的接觸隔離層具有蝕刻選擇性。接觸結構延伸穿過接觸隔離層和著陸結構,並且與第一階梯臺階的第一閘極層連接。
Description
本發明涉及一種半導體儲存裝置以及用於形成半導體儲存裝置的方法的技術領域。
半導體製造商已開發出垂直裝置技術(例如三維(3D)NAND快閃記憶體技術等),以在不需要較小儲存單元的情況下實現較高資料儲存密度。在一些實施例中,3D NAND儲存裝置包括核心區域(也稱為陣列區域)和階梯區域。核心區域包括延伸穿過閘極層和絕緣層的堆疊體的通道結構的陣列。閘極層和通道結構可以形成垂直NAND儲存單元串。階梯區域用於形成連接以控制垂直NAND儲存單元串。
本發明內容的各方面提供了一種半導體裝置及其形成方法。
根據第一方面,提供了一種半導體裝置。半導體裝置包括閘極層和絕緣層的儲存堆疊體、第一著陸結構和第一接觸結構。閘極層和絕緣層交替堆疊,並且在階梯區域中形成階梯臺階。第一著陸結構設置在階梯區域中的階梯臺階的第一階梯臺階的第一閘極層上。第一著陸結構包括第一上部結構和在第一上部結構與第一閘極層之間的第一隔離堆疊體。第一上部結構對覆蓋階梯區域的接觸隔離層具有蝕刻選擇性。第一接觸結構延伸穿過接觸隔離層和第一著陸結構,並且與第一階梯臺階的第一閘極層連接。
在一些實施例中,第一上部結構包括與第一閘極層相同的導電材料。
在一些實施例中,第二著陸結構設置在階梯區域中的階梯臺階的第二階梯臺階的第二閘極層上。第二著陸結構包括導電材料的第二上部結構和在第二上部結構與第二閘極層之間的第二隔離堆疊體。第二接觸結構延伸穿過接觸隔離層和第二著陸結構,並且與第二階梯臺階的第二閘極層連接。第一上部結構和第二上部結構通過接觸隔離層隔離。
在一些實施例中,第一隔離堆疊體和第二隔離堆疊體共用在階梯臺階上方延伸的階梯臺階隔離層。
在一些實施例中,階梯臺階隔離層以共形方式覆蓋階梯臺階。
在一些實施例中,階梯臺階隔離層包括對氮化矽具有蝕刻選擇性的介電質材料。
在一些實施例中,第一隔離堆疊體還包括堆疊在第一閘極層上的絕緣層中的一個絕緣層。
在一些實施例中,第一上部結構包括凹陷的側壁輪廓。
在一些實施例中,第一接觸結構包括進入到第一上部結構中的突出部分。
在一些實施例中,第一上部結構包括第一蝕刻停止結構。
根據本發明內容的第二方面,一種儲存系統裝置包括半導體儲存裝置和與半導體儲存裝置耦接以控制半導體儲存裝置上的資料儲存操作的控制電路。半導體儲存裝置包括閘極層和絕緣層的儲存堆疊體、著陸結構、接觸結構和通道結構。閘極層和絕緣層交替堆疊,並且在階梯區域中形成階梯臺階。著陸結構設置在階梯區域中的階梯臺階的第一階梯臺階的第一閘極層上。著陸結構包括蝕刻停止結構和在蝕刻停止結構與第一閘極層之間的隔離堆疊體。蝕刻停止結構對覆蓋階梯區域的接觸隔離層具有蝕刻選擇性。接觸結構延伸穿過接觸隔離層和著陸結構,並且與第一階梯臺階的第一閘極層連接。通道結構延伸穿過陣列區域中的閘極層和絕緣層的儲存堆疊體。
根據本發明內容的第三方面,一種用於製造半導體裝置的方法包括在閘極層和絕緣層的儲存堆疊體的階梯區域中形成階梯臺階。閘極層和絕緣層交替堆疊。在階梯區域中的階梯臺階的第一階梯臺階的第一閘極層上形成著陸結構。著陸結構包括蝕刻停止結構和在蝕刻停止結構與第一閘極層之間的隔離堆疊體。蝕刻停止結構對覆蓋階梯區域的接觸隔離層具有蝕刻選擇性。形成延伸穿過接觸隔離層和著陸結構的接觸結構。接觸結構與第一階梯臺階的第一閘極層連接。
在一些實施例中,形成著陸結構的步驟還包括利用與閘極層相同的導電材料形成蝕刻停止結構。
在一些實施例中,形成蝕刻停止結構的步驟還包括在相同的替換製程中利用相同的導電材料替換與蝕刻停止結構對應的犧牲蝕刻停止結構和與閘極層對應的犧牲閘極層。
在一些實施例中,形成蝕刻停止結構的步驟還包括在階梯臺階上方沉積階梯臺階隔離層,在階梯臺階隔離層上方沉積頂側犧牲層,將頂側犧牲層圖案化成犧牲蝕刻停止結構。
在一些實施例中,圖案化頂側犧牲層的步驟還包括去除頂側犧牲層的在階梯臺階的豎板之上的過渡部分。
在一些實施例中,圖案化頂側犧牲層的步驟還包括沉積硬遮罩層,硬遮罩層的部分設置在頂側犧牲層的在階梯臺階的豎板之上的過渡部分上,並去除硬遮罩層的在頂側犧牲層的過渡部分上的部分,然後去除頂部犧牲層的過渡部分。
在一些實施例中,去除硬遮罩層的在頂側犧牲層的過渡部分上的部分的步驟還包括固化硬遮罩層,使得硬遮罩層的在頂側犧牲層的過渡部分上的部分比硬遮罩層的其他部分更不耐蝕刻。
在一些實施例中,形成儲存堆疊體包括形成犧牲閘極層和絕緣層的初始儲存堆疊體。犧牲閘極層和絕緣層交替堆疊,並且在階梯區域中形成階梯臺階。利用閘極層替換犧牲閘極層,以形成閘極層和絕緣層的儲存堆疊體。
在一些實施例中,形成接觸結構包括基於蝕刻停止結構,利用停止部來蝕刻穿過接觸隔離層的初始接觸孔。基於初始接觸孔,蝕刻穿過著陸結構,以形成暴露第一閘極層的接觸孔。在接觸孔中形成接觸結構。
以下公開內容提供了用於實施所提供的主題的不同特徵的許多不同實施例或示例。下面描述部件和佈置的具體實施例以簡化本發明內容。當然,這些僅僅是實施例,而不旨在限制本發明。例如,在以下描述中,第一特徵形成在第二特徵上方或上可以包括第一特徵和第二特徵可以直接接觸的實施例,並且還可以包括附加特徵可以形成在第一特徵與第二特徵之間使得第一特徵和第二特徵可以不直接接觸的實施例。另外,本發明內容可能在各種實施例中重複附圖標記和/或字母。這種重複是為了簡單和清楚的目的,並且其本身不指定所討論的各種實施例和/或配置之間的關係。
此外,為了便於描述,本文中可以使用諸如“在…下面”、“在…下方”、“下部”、“在…之上”、“上部”等空間相關術語來描述一個元件或特徵與圖中所示的另一個(或多個)元件或特徵的關係。空間相對術語旨在涵蓋除了圖中所示的取向之外的使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或處於其他取向),並且同樣可以相應地解釋本文使用的空間相關描述詞。
根據本發明內容的一些方面,三維(3D)NAND快閃記憶體裝置包括在閘極層和絕緣層的儲存堆疊體中形成的垂直儲存單元串。閘極層和絕緣層交替堆疊。閘極層可以對應於垂直儲存串中的電晶體的閘極端子。3D NAND快閃記憶體裝置可以包括階梯區域以促進到閘極層的連接。階梯區域包括階梯臺階,並且每個閘極層可以是階梯臺階中的頂部閘極層。在一些實施例中,穿過接觸隔離層蝕刻接觸孔以暴露階梯區域中的相應階梯臺階上的相應頂部閘極層。然後,可以在接觸孔中形成接觸結構,以將階梯臺階上的相應頂部閘極層連接到例如3D NANAD快閃記憶體裝置的字元線。
為了防止用於形成接觸孔的蝕刻製程穿通(例如,蝕穿)頂部閘極層,可以加厚階梯臺階的頂部閘極層。階梯區域中的頂部閘極層的厚度增加可以通過閘極最後技術(gate last technology)中的頂側犧牲層技術來執行。在閘極最後技術中,形成犧牲層和絕緣層的初始儲存堆疊體,並且犧牲層和絕緣層在初始儲存堆疊體中交替堆疊。在陣列區域中的初始儲存堆疊體中形成通道結構並且基於階梯區域中的初始儲存堆疊體形成階梯臺階之後,可以用閘極層替換犧牲層以形成儲存堆疊體。在一些實施例中,犧牲層由氮化矽製成,並且絕緣層由二氧化矽製成。
使用頂側犧牲層技術,在階梯區域中形成階梯臺階之後,可以在階梯臺階上暴露犧牲層。然後,可以在階梯臺階上方形成頂側犧牲層(例如,附加的氮化矽層)。頂側犧牲層可以增加階梯臺階上的犧牲層的厚度。可以圖案化頂側犧牲層以分別在階梯臺階上形成著陸接墊(landing pads),並且著陸接墊彼此隔離。在用閘極層替換犧牲層的製程中,可以用形成閘極層的材料替換著陸接墊。
在一些相關實施例中,頂側犧牲層的圖案化依賴於階梯區域中的側壁輪廓以確保著陸接墊的隔離。在相關實施例中,與可以在階梯豎板(riser)上方造成陡峭斜坡的較薄頂部犧牲層相比,較厚頂部犧牲層可以在階梯豎板部分上方造成平緩斜坡。平緩斜坡可以導致在圖案化製程期間在相鄰階梯臺階之間的頂側犧牲層的殘留物。當殘留物被閘極層的材料替換時,殘留物可能造成字元線之間的洩漏或甚至短路。在另一相關實施例中,階梯區域可以包括儲存堆疊體的側壁。當側壁的輪廓不是足夠陡峭時,例如,側壁的一部分具有子肩部,圖案化製程可能在子肩部處留下殘留物。當殘留物被閘極層的材料替換時,殘留物可能造成字元線之間的洩漏或甚至短路。
本發明內容提供了使用特定隔離膜(也稱為階梯臺階隔離層)來將階梯臺階中的犧牲層與頂側犧牲層隔離的技術,並且階梯臺階隔離層還可以輔助接觸孔的形成而無需穿通頂部閘極層。本文中的技術包括在相應階梯臺階的頂部閘極層上方形成相應著陸結構。著陸結構包括蝕刻停止結構和隔離堆疊體,並且隔離堆疊體被佈置在蝕刻停止結構與階梯臺階的頂部閘極層之間。隔離堆疊體包括在階梯區域中形成階梯臺階之後在階梯臺階上方擴展的階梯臺階隔離層。蝕刻停止結構由對於接觸隔離層具有蝕刻選擇性的材料形成(例如,蝕刻停止結構中的材料的蝕刻速率與接觸隔離層的蝕刻速率的比率超過10)。注意,用於階梯區域中的相應階梯臺階上的接觸結構的接觸孔在接觸隔離層中可以具有不同的深度。接觸孔蝕刻製程可以包括兩個子蝕刻步驟。蝕刻停止結構可以被適當地配置,使得第一子蝕刻步驟可以蝕刻穿過相應階梯臺階上的接觸隔離層,並且在相應階梯臺階上的蝕刻停止結構處或蝕刻停止結構內停止,而不蝕刻穿過著陸結構。第二子蝕刻步驟可以蝕穿蝕刻停止結構和隔離堆疊體,因此接觸孔可以暴露相應階梯臺階的相應頂部閘極層。之後,在接觸孔中形成接觸結構。在一些實施例中,蝕刻停止結構和閘極層在相同的替換製程中形成,並且因此包括相同的材料。
根據本發明內容的一些方面,通過原子層沉積(ALD)法來沉積階梯臺階隔離層。因此,階梯臺階隔離層可以共形地或半共形地覆蓋階梯臺階的側壁(例如,豎板)。階梯臺階隔離層可以將前述殘留物(如果有的話)與閘極層分離,並且避免閘極層之間的電流洩漏。因此,可以增加頂側犧牲層的厚度,這擴大了接觸孔形成的操作窗口。
圖1示出了根據本發明內容的實施例的半導體裝置100的垂直截面圖。半導體裝置100包括閘極層115(例如由115a、115b和115c示出)和絕緣層113的儲存堆疊體。閘極層115和絕緣層113交替堆疊,並且在階梯區域中形成階梯臺階110(例如110a和110b)。階梯臺階被階梯區域中的接觸隔離層161覆蓋,並且接觸結構130(例如,130a和130b)形成在接觸隔離層161中並且與相應的閘極層115連接。
在圖1的實施例中,閘極層115a是階梯臺階110a的頂部閘極層,並且閘極層115b是階梯臺階110b的頂部閘極層。在以下描述中,階梯臺階110a被稱為第一階梯臺階110a,階梯臺階110b被稱為第二階梯臺階110b,閘極層115a被稱為第一閘極層115a,並且閘極層115b被稱為第二閘極層115b。
半導體裝置100包括分別在階梯臺階上的著陸結構。具體地,在圖1的實施例中,半導體裝置100包括在第一階梯臺階110a上的第一著陸結構120a,以及在第二階梯臺階110b上的第二著陸結構120b。例如,第一著陸結構120a位於第一階梯臺階110a上,並且在接觸隔離層161與第一階梯臺階110a的第一閘極層115a之間。第一著陸結構120a包括第一上部結構(例如,第一蝕刻停止結構123a)和在第一蝕刻停止結構123a與第一閘極層115a之間的第一隔離堆疊體。第一蝕刻停止結構123a被配置為對於接觸隔離層161具有蝕刻選擇性。第一隔離堆疊體包括階梯臺階隔離層121(也稱為隔離膜121)和作為絕緣層113之一的另一隔離層。類似地,第二著陸結構120b包括第二上部結構(例如,第二蝕刻停止結構123b)和第二隔離堆疊體,該第二隔離堆疊體包括階梯臺階隔離層121和絕緣層113之一。
如圖1所示,第一蝕刻停止結構123a和第二蝕刻停止結構123b彼此間隔開,並且通過接觸隔離層161電隔離。具體地,第一蝕刻停止結構123a在平行於儲存堆疊體的主表面的方向(例如,X方向)上可以具有比第一閘極層115a小的尺寸。結果,第一蝕刻停止結構123a在X方向上從相鄰的階梯臺階偏移。例如,第一蝕刻停止結構123a直接定位在第一階梯臺階110a之上並且具有距第二階梯臺階110b的水平偏移D1。類似地,第二蝕刻停止結構123b直接定位在第二階梯臺階110b之上並且具有距第一階梯臺階110a的水平偏移D2。即,第一蝕刻停止結構123a和第二蝕刻停止結構123b兩者都與第一階梯臺階110a與第二階梯臺階110b之間的邊界(或豎板)間隔開。第一蝕刻停止結構123a和第二蝕刻停止結構123b彼此具有水平偏移D1+D2。注意,第一蝕刻停止結構123a和第二蝕刻停止結構123b可以具有不規則的端部,例如圖1的實施例中的凹陷形狀或底切。
在一些實施例中,蝕刻停止結構(例如123a和123b)和閘極層(例如115a和115b)可以由相同的導電材料(例如鎢)形成。在一些實施例中,階梯臺階隔離層121可以在階梯臺階上方延伸並且以共形方式覆蓋階梯臺階。階梯臺階隔離層121可以包括對氮化矽具有蝕刻選擇性的介電質材料,例如氧化矽。
半導體裝置100還可包括分別連接到階梯臺階的閘極層的接觸結構(例如,130a和130b)。具體地,在圖1的實施例中,半導體裝置100包括第一接觸結構130a,第一接觸結構130a延伸穿過接觸隔離層161和第一著陸結構120a,並且連接到第一閘極層115a。類似地,第二接觸結構130b延伸穿過接觸隔離層161和第二著陸結構120b,並且連接到第二閘極層115b。
在圖1的實施例中,接觸結構130可以包括突出部分,例如第一接觸結構130a中的突出部分133a在平行於儲存堆疊體的主表面的方向上突出到相應的蝕刻停止結構中。例如,第一接觸結構130a在XY平面中的水平方向上突出到第一蝕刻停止結構123a中。即,第一接觸結構130a包括垂直部分131a和圍繞垂直部分131a的一部分的突出部分133a。垂直部分131a垂直延伸穿過第一蝕刻停止結構123a,而突出部分133a水平延伸到第一蝕刻停止結構123a中。在一些實施例中,接觸結構130包括黏著層,例如用於第一接觸結構130a的黏著層135a。黏著層135a可以在沉積第一接觸結構130a的主要部分之前設置,並且位於第一接觸結構130a的主要部分與其他結構之間。例如,黏著層135a形成第一接觸結構130a的側壁表面和底表面。黏著層135a由(一種或多種)導電材料(例如鈦(Ti)和氮化鈦(TiN))製成,使得第一接觸結構130a電連接到第一閘極層115a。在一些實施例中,接觸結構(例如,130a)和蝕刻停止結構(例如,123a)包括相同的導電材料,例如鎢。在圖1的實施例中,黏著層135a在第一蝕刻停止結構123a的鎢部分與第一接觸結構130a的鎢部分之間。
雖然未示出,但是半導體裝置100還可以包括形成在陣列區域中的閘極層115與絕緣層113的儲存堆疊體中的多個通道結構。通道結構和儲存堆疊體可以形成垂直堆疊的電晶體。在一些實施例中,電晶體的堆疊體包括儲存單元和選擇電晶體,例如一個或多個底部選擇電晶體、一個或多個頂部選擇電晶體等。閘極層115可以對應於電晶體的閘極端子並且可以通過接觸結構130和其他合適的連接結構(未示出)(例如,佈線導線、通孔連接等)連接到字元線(WL)驅動電路。
注意,階梯區域可以位於儲存堆疊體的中間、儲存堆疊體的邊界上或儲存堆疊體的任何其他位置。每個階梯臺階可以包括一對或多對閘極層115和絕緣層113。在圖1的實施例中,在第一階梯臺階110a中,階梯臺階隔離層121設置在第一閘極層115a之上的絕緣層113上。因此,第一隔離堆疊體可以包括絕緣層113和階梯臺階隔離層121。在另一實施例(未示出)中,階梯臺階隔離層121設置在第一閘極層115a上。因此,第一隔離堆疊體可以僅包括階梯臺階隔離層121。
注意,半導體裝置100可以是任何合適的裝置,例如,儲存電路、具有形成在半導體晶片上的儲存電路的半導體晶片(或晶粒)、具有形成在半導體晶圓上的多個半導體晶粒的半導體晶圓、半導體晶片的堆疊體、包括組裝在封裝基底上的一個或多個半導體晶片的半導體封裝等。還應注意,半導體裝置100可以包括其他合適的電路(未示出),例如邏輯電路、功率電路等,其形成在同一基底或其他合適的基底上,並且與儲存部分合適地耦接。通常,儲存部分包括上述儲存單元和外圍電路(例如,位址解碼器、驅動電路、讀出放大器等)。
此外,在一個實施例中,半導體裝置100包括基底(未示出)。閘極層115和絕緣層113的儲存堆疊體可以形成在基底上。在另一實施例中,可以通過背側處理從最終半導體裝置100去除基底。
圖2示出了根據本發明內容的實施例的用於製造半導體裝置(例如半導體裝置100)的製程200的流程圖。
在S210,形成閘極層和絕緣層的儲存堆疊體。閘極層和絕緣層交替堆疊,並且在階梯區域中形成階梯臺階。在一些實施例中,形成犧牲閘極層和絕緣層的初始儲存堆疊體。犧牲閘極層分別對應於閘極層。犧牲閘極層和絕緣層交替堆疊,並且在階梯區域中形成階梯臺階。犧牲閘極層可以在隨後的製程中被閘極層替換,以形成閘極層和絕緣層的儲存堆疊體。
在S220,在階梯臺階的頂部閘極層上分別形成著陸結構。例如,在階梯區域中的第一階梯臺階110a的第一閘極層115a上形成第一著陸結構120a。在一些實施例中,階梯臺階的每個著陸結構可以包括蝕刻停止結構和在蝕刻停止結構與階梯臺階的頂部閘極層之間的隔離堆疊體。蝕刻停止結構對覆蓋階梯區域中的階梯臺階的接觸隔離層具有蝕刻選擇性。在一些實施例中,蝕刻停止結構和閘極層包括相同的材料並且可以在相同的替換製程中形成。
在一些實施例中,使用閘極最後技術,並且基於頂側犧牲層形成蝕刻停止結構。在一些實施例中,在隔離堆疊體上方形成頂側犧牲層。頂側犧牲層覆蓋階梯臺階的豎板。可以圖案化頂側犧牲層以分別形成階梯臺階的犧牲蝕刻停止結構。例如,去除頂側犧牲層在豎板之上的部分(也稱為頂側犧牲層在階梯臺階之間的過渡部分),使得階梯臺階上的頂側犧牲層的剩餘部分彼此分離,並且形成對應於蝕刻停止結構的犧牲蝕刻停止結構。在實施例中,可以在使用相同的替換製程用閘極層替換犧牲閘極層的同時,用閘極材料替換犧牲蝕刻停止結構。
在一些實施例中,為了圖案化頂側犧牲層,在頂側犧牲層上方形成硬遮罩層,例如含碳遮罩層。硬遮罩層包括在頂側犧牲層在豎板周圍的過渡部分上方的斜坡。然後定向固化硬遮罩層,使得斜坡比硬遮罩層的其他部分更不耐蝕刻。接著,通過蝕刻硬遮罩層,穿過斜坡形成開口。隨後經由開口去除頂部犧牲層在豎板周圍的過渡部分。
在一些實施例中,可以使用濕式蝕刻製程來去除頂側犧牲層的過渡部分,並且使用階梯臺階隔離層來促進濕式蝕刻製程的使用。在一些實施例中,在階梯臺階上方形成階梯臺階隔離層。在一些實施例中,階梯臺階隔離層被配置為具有良好臺階覆蓋,並且因此階梯臺階隔離層可以被形成為以共形方式覆蓋階梯臺階。例如,可以通過原子層沉積來形成階梯臺階隔離層。此外,在濕式蝕刻製程期間,階梯臺階隔離層優選地是抗蝕刻的。在實施例中,頂側犧牲層由氮化矽製成,階梯臺階隔離層由氧化矽製成,並且可以適當配置濕式蝕刻製程以使得階梯臺階隔離層在濕式蝕刻製程期間是抗蝕刻的。
在S230,形成接觸結構,接觸結構延伸穿過接觸隔離層和著陸結構,並且與相應階梯臺階的頂部閘極層連接。在一些實施例中,使用多步驟接觸孔蝕刻製程,例如3步接觸孔蝕刻製程。在3步接觸孔蝕刻製程的第一步中,基於著陸結構中的蝕刻停止結構,利用停止部將初始接觸孔蝕刻到接觸隔離層中。在3步接觸孔蝕刻製程的第二步中,基於初始接觸孔,蝕刻穿過蝕刻停止結構。在3步接觸孔蝕刻製程的第三步中,在相應階梯臺階的相應頂部閘極層上利用停止部蝕刻穿過著陸結構。然後,可以將(一種或多種)導電材料(例如鈦(Ti)、氮化鈦(TiN)、鎢等)填充到接觸孔中以形成接觸結構。
注意,可以適當地修改製程200。可以修改和/或省略製程200中的(一個或多個)步驟。可以增加附加的(一個或多個)步驟。可以使用任何合適的實施順序。
圖3A-3J示出了根據本發明內容的實施例的半導體裝置300在各個中間製造步驟的截面圖。在一些實施例中,半導體裝置300可以最終變成半導體裝置100。
如圖3A所示,在基底(未示出)上形成犧牲閘極層311(例如,由311a、311b和311c示出)和絕緣層313的初始儲存堆疊體。犧牲閘極層311和絕緣層313交替堆疊。在一些實施例中,在陣列區域中的初始儲存堆疊體中形成通道結構(未示出),並且在階梯區域中的初始儲存堆疊體中形成階梯臺階(例如,圖3A中的310a和310b)。階梯臺階各自包括一對或多對犧牲閘極層311和絕緣層313。例如,第一階梯臺階310a包括第一犧牲閘極層311a和絕緣層313中的一個絕緣層。第二階梯臺階310b包括第二犧牲閘極層311b和絕緣層313中的一個絕緣層。在圖1的實施例中,絕緣層313位於相應階梯臺階中的相應犧牲閘極層上方。在一些實施例中,犧牲閘極層311包括氮化矽,並且絕緣層313包括氧化矽。
注意,此處的絕緣層313對應於圖1中的絕緣層113。犧牲閘極層311最終將被對應於閘極層115的閘極層替換,以形成閘極層和絕緣層313的儲存堆疊體。應當理解,出於說明目的,本文僅示出了兩個階梯臺階,並且半導體裝置300可以包括任何數量的階梯臺階。
在圖3B中,在隔離堆疊體上方形成頂側犧牲層340之前,在階梯臺階上方形成隔離堆疊體。之後,在頂側犧牲層340上方形成硬遮罩層350。如圖所示,可以以共形方式在階梯臺階上方形成隔離堆疊體的階梯臺階隔離層321。階梯臺階隔離層321被配置為對頂側犧牲層340具有蝕刻選擇性。注意,此處的階梯臺階隔離層321對應於圖1中的階梯臺階隔離層121。頂側犧牲層340將用於形成對應於圖1中的蝕刻停止結構(例如123a和123b)的蝕刻停止結構。
在一些實施例中,頂側犧牲層340和犧牲閘極層311包括相同的材料(例如氮化矽),使得可以在相同的未來替換製程中替換頂側犧牲層340和犧牲閘極層311。因此,階梯臺階隔離層321可以包括例如氧化矽的介電質材料並且通過原子層沉積(ALD)法形成以實現階梯臺階上方的良好覆蓋,尤其是在相鄰階梯臺階之間的邊界或階梯臺階的豎板周圍。
如圖3B中所示,頂側犧牲層340包括第一階梯臺階310a的豎板(或第一階梯臺階310a與第二階梯臺階310b之間的邊界)周圍的第一斜坡343(也稱為過渡部分)。結果,除了水平部分351之外,硬遮罩層350還包括形成在第一斜坡343上方的第二斜坡353。硬遮罩層350可以例如包括無定形碳,並且通過化學氣相沉積形成。結果,硬遮罩層350可以以共形或半共形的方式覆蓋頂側犧牲層340。
在圖3C中,定向固化硬遮罩層350,使得第二斜坡353比水平部分351更不耐蝕刻。特別地,可以在Z方向上執行電漿轟擊處理以硬化硬遮罩層350的頂層(例如355和357),例如通過形成高密度碳。因為單位面積的電漿轟擊在XY平面內幾乎是恒定的,所以固化的水平頂層355比固化的斜坡頂部357厚,並且因此比固化的斜坡頂部357更耐蝕刻。
在圖3D中,通過蝕刻硬遮罩層350來穿過第二斜坡353形成開口359。這可以通過例如等向性蝕刻製程來實現。因為固化的水平頂層355比固化的斜坡頂部357厚,所以可以在不完全去除固化的水平頂層355的情況下,通過蝕刻穿過固化的斜坡頂部357來形成開口359。可以通過蝕刻條件和蝕刻持續時間來控制開口359的尺寸。可以部分或全部去除第二斜坡353,並且暴露第一斜坡343。
在圖3E中,例如通過濕式蝕刻製程經由開口359去除頂側犧牲層340在第一階梯臺階310a的豎板周圍的一部分。結果,頂側犧牲層340的剩餘部分(例如341a和341b)(也稱為犧牲蝕刻停止結構)彼此分離或間隔開。應當注意,頂側犧牲層340的剩餘部分(例如341a和341b)將由對應於圖1中的蝕刻停止結構(例如123a和123b)的蝕刻停止結構替換。
在一些實施例中,為了不在豎板周圍留下頂側犧牲層340的殘留物,執行濕式蝕刻製程的持續時間可以比僅去除第一斜坡343所需的持續時間更長。因此,濕式蝕刻製程可以在硬遮罩層350下方的頂側犧牲層340中形成底切(或凹陷)。注意,在濕式蝕刻製程中,階梯臺階隔離層321對頂側犧牲層340具有蝕刻選擇性,使得濕式蝕刻製程不會明顯蝕刻階梯臺階隔離層321。例如,頂側犧牲層340的蝕刻速率與階梯臺階隔離層321的蝕刻速率的比率大於10或甚至更高。因此,階梯臺階隔離層321可以用於保護階梯臺階免受濕式蝕刻製程。因此,與較長持續時間可能導致犧牲閘極層311的蝕刻的相關實施例不同,可以在不引起問題的情況下執行較長持續時間的濕式蝕刻製程。
此外,頂側犧牲層340的剩餘部分從相鄰的階梯臺階水平偏移並且彼此間隔開。例如,剩餘部分341a具有距第二階梯臺階310b的水平偏移D1',而剩餘部分341b具有距第一階梯臺階310a的水平偏移D2'。剩餘部分341a和341b彼此間隔開水平距離D1'+D2'。
在圖3F中,例如通過電漿灰化製程去除硬遮罩層350的剩餘部分。電漿灰化製程可能涉及氧,並且因此導致不希望的氧化。因此,可以執行另一濕式蝕刻製程以去除遮罩或聚合物殘留物。
在圖3G中,沉積接觸隔離層361並且覆蓋階梯區域中的階梯臺階;用蝕刻停止結構(例如323a和323b)替換頂側犧牲層340的剩餘部分;並且用閘極層315(例如,由315a、315b和315c示出)替換犧牲閘極層311。在圖3G中,形成著陸結構(例如320a和320b)。注意,此處的閘極層315對應於圖1中的閘極層115。蝕刻停止結構323a和323b分別對應於蝕刻停止結構123a和123b。著陸結構320a與320b分別對應於著陸結構120a與120b。接觸隔離層361對應於接觸隔離層161。
如圖3G所示,蝕刻停止結構323a和323b彼此間隔開。例如,第一蝕刻停止結構323a具有距第二階梯臺階310b的水平偏移D1',而第二蝕刻停止結構323b具有距第一階梯臺階310a的水平偏移D2'。蝕刻停止結構323a和323b彼此間隔開水平距離D1'+D2'。
如前所述,在一些實施例中,頂側犧牲層340和犧牲閘極層311可以包括相同的材料,例如氮化矽。在一些實施例中,可以在相同的替換製程中替換頂側犧牲層340的剩餘部分和犧牲閘極層311。因此,蝕刻停止結構(例如323a和323b)和閘極層315可以包括相同的導電材料,例如鎢。
為了執行替換製程,在一些實施例中,可以形成延伸穿過犧牲閘極層311和絕緣層313的初始儲存堆疊體的一個或多個閘極線(GL)切割溝槽(未示出)。基於GL切割溝槽,可以去除犧牲閘極層311,並且可以沉積閘極層315以形成閘極層315和絕緣層313的儲存堆疊體。類似地,基於GL切割溝槽,可以用閘極層315的(一種或多種)材料替換頂側犧牲層340的剩餘部分以形成蝕刻停止結構。
隨後,基於3步接觸孔蝕刻製程,形成延伸穿過著陸結構並且暴露階梯臺階的頂部閘極層的接觸孔(例如337a和337b)。具體地,在圖3H中,執行3步接觸孔蝕刻製程的第一步,其在蝕刻停止結構323a和323b處或內停止以形成初始接觸孔337a'和337b'。第一蝕刻製程是選擇性的,這意味著第一蝕刻製程對於接觸隔離層361具有相對高的蝕刻速率,而對於蝕刻停止結構323a和323b具有相對低或零的蝕刻速率。
然後,3步接觸孔蝕刻製程的第二步用於蝕刻穿過(剩餘的)著陸結構320a和320b。如圖3I所示,執行3步接觸孔蝕刻製程的第二步,以蝕刻穿過蝕刻停止結構323a和323b。在該實施例中,3步接觸孔蝕刻製程的第二步通過濕式蝕刻完成,其等向性地蝕刻停止結構323a和323b,因此形成底切339a和339b。3步接觸孔蝕刻製程的第二步是選擇性的,並且在階梯臺階隔離層321處停止。在圖3J中,執行3步接觸孔蝕刻製程的第三步,以定向蝕刻階梯臺階隔離層321和絕緣層313,以便暴露頂部閘極層(例如315a和315b)。結果,形成接觸孔337a和337b。在另一實施例中(未示出),階梯臺階隔離層321直接位於閘極層上,例如第一閘極層315a上,因此執行3步接觸孔蝕刻製程的第三步以定向蝕刻階梯臺階隔離層321,以暴露閘極層(例如315a和315b)。
應當注意,可以在圖3A-3J中描述的製程之前、期間和之後提供附加步驟,並且對於該製程的附加實施例,可以替換、去除或以不同順序執行所描述的一些製程。例如,可以在接觸孔337和337b中形成分別與圖1中的接觸結構130a和130b對應的接觸結構。另外,圖3I-3J中描述的第二蝕刻製程和第三蝕刻製程可以用其他蝕刻製程替換,例如單一幹法蝕刻製程。
在一些實施例中,可以在階梯臺階隔離層321上方直接形成蝕刻停止層而非頂側犧牲層340。然後,可以在蝕刻停止層上方形成硬遮罩層350。類似地,可以穿過硬遮罩層350的第二斜坡353形成與開口359對應的開口。可以經由開口去除第一階梯臺階310a的豎板周圍的蝕刻停止層的一部分。結果,蝕刻停止層的剩餘部分彼此分離以形成蝕刻停止結構。蝕刻停止層被配置為對階梯臺階隔離層321和接觸隔離層361具有蝕刻選擇性。注意,蝕刻停止層不是在替換製程中形成的,並且蝕刻停止層可以包括或可以不包括與閘極層315相同的材料。
注意,半導體裝置100可以適合地用於儲存系統中。
圖4示出了根據本發明內容的實施例的儲存系統裝置400的方塊圖。儲存系統裝置400包括一個或多個半導體儲存裝置,例如半導體儲存裝置411、412、413和414所示,它們分別與半導體裝置100類似地配置。在一些實施例中,儲存系統裝置400是固態硬碟(SSD)。
儲存系統裝置400可以包括其他合適的部件。例如,儲存系統裝置400包括如圖4所示耦接在一起的介面401和主控制器402。儲存系統裝置400可以包括將主控制器402與半導體儲存裝置411-414耦接的匯流排420。另外,主控制器402分別與半導體儲存裝置411-414連接,例如由相應控制線421、422、423和424所示。
介面401被適當地機械和電配置以在儲存系統裝置400和主裝置之間進行連接,並且可以用於在儲存系統裝置400和主裝置之間傳輸資料。
主控制器402被配置為將各個半導體儲存裝置411-414連接到介面401以進行資料傳輸。例如,主控制器402被配置為分別向半導體儲存裝置411-414提供啟用/禁用信號,以啟動/停用一個或多個半導體儲存裝置411-414以進行資料傳輸。
主控制器402負責完成儲存系統裝置400內的各種指令。例如,主控制器402可以執行故障區塊管理、錯誤檢查和校正、垃圾收集等。
在一些實施例中,使用處理器晶片來實施主控制器402。在一些實施例中,使用多個微控制器單元(MCU)來實施主控制器402。
如本文所使用的“裝置”或“半導體裝置”一般地指任何合適的裝置,例如,儲存電路、具有形成在半導體晶片上的儲存電路的半導體晶片(或晶粒)、具有形成在半導體晶圓上的多個半導體晶粒的半導體晶圓、半導體晶片的堆疊體、包括組裝在封裝基底上的一個或多個半導體晶片的半導體封裝等。
本文所使用的“基底”一般是指根據本發明進行處理的物體。基底可以包括裝置的任何材料部分或結構,尤其是半導體或其他電子裝置,並且可以例如是基礎基底結構,例如半導體晶圓、中間遮罩(reticle)、或在基礎基底結構上或覆蓋基礎基底結構的諸如薄膜的層。因此,基底不限於任何特定的基礎結構、圖案化或未圖案化的下覆層或上覆層,而是預期包括任何這樣的層或基礎結構以及層和/或基礎結構的任何組合。本說明書可能涉及特定類型的基底,但這僅是出於說明的目的。
基底可以是任何合適的基底,例如矽(Si)基底、鍺(Ge)基底、矽鍺(SiGe)基底和/或絕緣體上矽(SOI,silicon-on-insulator)基底。基底可以包括半導體材料,例如,IV族半導體、III-V族化合物半導體或II-VI族氧化物半導體。IV族半導體可以包括Si、Ge或SiGe。基底可以是體晶圓或外延層。
以上概述了若干實施例的特徵,使得本領域通常知識者可以更好地理解本發明內容的各方面。本領域通常知識者應當理解,他們可以容易地使用本發明內容作為基礎來設計或修改用於執行本文介紹的實施例的相同目的和/或實現相同優點的其他製程和結構。本領域通常知識者還應當認識到,這種等同構造並不脫離本發明內容的精神和範圍,並且在不脫離本發明內容的精神和範圍的情況下,他們可以在此進行各種改變、替代和變更。
100,300:半導體裝置
115,115a,115b,115c,315,315a,315b,315c:閘極層
113,313:絕緣層
110:階梯臺階
110a,310a:第一階梯臺階
110b,310b:第二階梯臺階
161,361:接觸隔離層
130,130a,130b:接觸結構
120a,120b,320a,320b:著陸結構
123a,123b,323a,323b:蝕刻停止結構
121,321:階梯臺階隔離層
D1,D1’,D2,D2’:水平偏移
133a:突出部分
131a:垂直部分
135a:黏著層
311,311a,311b,311c:犧牲閘極層
340:頂側犧牲層
350:硬遮罩層
343:第一斜坡
353:第二斜坡
351:水平部分
355:水平頂層
357:斜坡頂部
359:開口
341a,341b:犧牲蝕刻停止結構
337a,337b:接觸孔
337a’,337b’:初始接觸孔
339a,339b:底切
400:儲存系統裝置
411~414:半導體儲存裝置
401:介面
402:主控制器
420:匯流排
421~424:控制線
當結合附圖閱讀時,根據以下具體實施方式可以最好地理解本發明內容的各方面。注意,根據工業中的標準實踐,各種特徵沒有按比例繪製。實際上,為了討論的清楚性,可以增加或減小各種特徵的尺寸。
圖1示出了根據本發明內容的實施例的半導體裝置的垂直截面圖。
圖2示出了根據本發明內容的實施例的用於製造半導體裝置的製程的流程圖。
圖3A-3J示出了根據本發明內容的實施例的半導體裝置在各個中間製造步驟的截面圖。
圖4示出了根據本發明內容的實施例的儲存系統裝置的方塊圖。
100:半導體裝置
115a,115b,115c:閘極層
113:絕緣層
110a:第一階梯臺階
110b:第二階梯臺階
161:接觸隔離層
130a,130b:接觸結構
120a,120b:著陸結構
123a,123b:蝕刻停止結構
121:階梯臺階隔離層
D1,D2:水平偏移
133a:突出部分
131a:垂直部分
135a:黏著層
Claims (20)
- 一種半導體裝置,包括: 具有閘極層和絕緣層的儲存堆疊體,該閘極層和該絕緣層交替堆疊,並且在階梯區域中形成階梯臺階; 第一著陸結構,設置在該階梯區域中的該階梯臺階的第一階梯臺階的第一閘極層上,該第一著陸結構包括第一上部結構和在該第一上部結構與該第一閘極層之間的第一隔離堆疊體,該第一上部結構對覆蓋該階梯區域的接觸隔離層具有蝕刻選擇性;以及 第一接觸結構,延伸穿過該接觸隔離層和該第一著陸結構,並且與該第一階梯臺階的該第一閘極層連接。
- 如請求項1之半導體裝置,其中: 該第一上部結構包括與該第一閘極層相同的導電材料。
- 如請求項2之半導體裝置,還包括: 第二著陸結構,設置在該階梯區域中的該階梯臺階的第二階梯臺階的第二閘極層上,該第二著陸結構包括該導電材料的第二上部結構和在該第二上部結構與該第二閘極層之間的第二隔離堆疊體;以及 第二接觸結構,延伸穿過該接觸隔離層和該第二著陸結構,並且與該第二階梯臺階的該第二閘極層連接,該第一上部結構和該第二上部結構通過該接觸隔離層隔離。
- 如請求項3之半導體裝置,其中: 該第一隔離堆疊體和該第二隔離堆疊體共用在該階梯臺階上方延伸的階梯臺階隔離層。
- 如請求項4之半導體裝置,其中: 該階梯臺階隔離層以共形方式覆蓋該階梯臺階。
- 如請求項4之半導體裝置,其中: 該階梯臺階隔離層包括對氮化矽具有蝕刻選擇性的介電質材料。
- 如請求項4之半導體裝置,其中: 該第一隔離堆疊體還包括堆疊在該第一閘極層上的該絕緣層中的一個絕緣層。
- 如請求項1之半導體裝置,其中: 該第一上部結構包括凹陷的側壁輪廓。
- 如請求項1之半導體裝置,其中,該第一接觸結構包括: 進入到該第一上部結構中的突出部分。
- 如請求項1之半導體裝置,其中: 該第一上部結構包括第一蝕刻停止結構。
- 一種儲存系統裝置,包括: 半導體儲存裝置,其中,該半導體儲存裝置包括: 閘極層和絕緣層的儲存堆疊體,該閘極層和該絕緣層交替堆疊,並且在階梯區域中形成階梯臺階; 著陸結構,設置在該階梯區域中的該階梯臺階的第一階梯臺階的第一閘極層上,該著陸結構包括蝕刻停止結構和在該蝕刻停止結構與該第一閘極層之間的隔離堆疊體,該蝕刻停止結構對覆蓋該階梯區域的接觸隔離層具有蝕刻選擇性; 接觸結構,延伸穿過該接觸隔離層和該著陸結構,並且與該第一階梯臺階的該第一閘極層連接;以及 通道結構,延伸穿過陣列區域中的閘極層和絕緣層的該儲存堆疊體;以及 控制電路,與該半導體儲存裝置耦接,以控制該半導體儲存裝置上的資料儲存操作。
- 一種用於製造半導體裝置的方法,該方法包括: 在閘極層和絕緣層的儲存堆疊體的階梯區域中形成階梯臺階,該閘極層和該絕緣層交替堆疊; 在該階梯區域中的該階梯臺階的第一階梯臺階的第一閘極層上形成著陸結構,該著陸結構包括蝕刻停止結構和在該蝕刻停止結構與該第一閘極層之間的隔離堆疊體,該蝕刻停止結構對覆蓋該階梯區域的接觸隔離層具有蝕刻選擇性;以及 形成延伸穿過該接觸隔離層和該著陸結構的接觸結構,該接觸結構與該第一階梯臺階的該第一閘極層連接。
- 如請求項12之方法,其中,形成該著陸結構的步驟還包括: 利用與該閘極層相同的導電材料形成該蝕刻停止結構。
- 如請求項13之方法,其中,形成該蝕刻停止結構的步驟還包括: 在相同的替換製程中利用該相同的導電材料替換與該蝕刻停止結構對應的犧牲蝕刻停止結構和與該閘極層對應的犧牲閘極層。
- 如請求項14之方法,其中,形成該蝕刻停止結構的步驟還包括: 在該階梯臺階上方沉積階梯臺階隔離層; 在該階梯臺階隔離層上方沉積頂側犧牲層;以及 將該頂側犧牲層圖案化形成該犧牲蝕刻停止結構。
- 如請求項15之方法,其中,圖案化該頂側犧牲層的步驟還包括: 去除該頂側犧牲層的在該階梯臺階的豎板之上的過渡部分。
- 如請求項16之方法,其中,圖案化該頂側犧牲層的步驟還包括: 沉積硬遮罩層,該硬遮罩層的部分設置在該頂側犧牲層的在該階梯臺階的該豎板之上的該過渡部分上; 去除該硬遮罩層的在該頂側犧牲層的該過渡部分上的該部分;以及 去除該頂部犧牲層的該過渡部分。
- 如請求項17之方法,其中,去除該硬遮罩層的在該頂側犧牲層的該過渡部分上的該部分的步驟還包括: 固化該硬遮罩層,使得該硬遮罩層的在該頂側犧牲層的該過渡部分上的該部分比該硬遮罩層的其他部分更不耐蝕刻。
- 如請求項14之方法,其中,形成該儲存堆疊體的步驟包括: 形成該犧牲閘極層和該絕緣層的初始儲存堆疊體,該犧牲閘極層和該絕緣層交替堆疊,並且在該階梯區域中形成該階梯臺階;以及 利用該閘極層替換該犧牲閘極層,以形成該閘極層和該絕緣層的該儲存堆疊體。
- 如請求項12之方法,其中,形成該接觸結構的步驟包括: 基於該蝕刻停止結構,利用停止部來蝕刻穿過該接觸隔離層的初始接觸孔; 基於該初始接觸孔,蝕刻穿過該著陸結構,以形成暴露該第一閘極層的接觸孔;以及 在該接觸孔中形成該接觸結構。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/887,997 | 2022-08-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202410422A true TW202410422A (zh) | 2024-03-01 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7192121B2 (ja) | 3次元メモリデバイスにおける階段構造の形成 | |
TW201913894A (zh) | 在混合鍵合半導體元件中形成引線的方法 | |
KR20130134139A (ko) | 반도체 소자 및 그 형성 방법 | |
US20220310650A1 (en) | Three-dimensional memory devices and fabricating methods thereof | |
CN109994444B (zh) | 晶片键合结构及其制作方法 | |
JPH11330404A (ja) | Dramセルキャパシタの製造方法 | |
KR20210051401A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007110072A (ja) | NAND型フラッシュメモリ素子の製造方法{MethodofmanufacturingaNANDtypeflashmemorydevice} | |
TW202410422A (zh) | 半導體裝置及其製造方法、儲存系統裝置 | |
JP2004304141A (ja) | 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法 | |
KR100505443B1 (ko) | 반도체소자 제조방법 | |
CN117673034A (zh) | 接触结构及其形成方法 | |
KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
US6699762B2 (en) | Methods of fabricating integrated circuit devices with contact hole alignment | |
JP3104666B2 (ja) | 半導体素子及びその製造方法 | |
KR100733460B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
TW202412279A (zh) | 半導體元件及其製造方法 | |
JPH07235594A (ja) | 半導体装置の製造方法 | |
KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
TW202407982A (zh) | 半導體裝置及其製造方法 | |
TW201725718A (zh) | 半導體元件結構 | |
JPH1012868A (ja) | 半導体装置及びその製造方法 | |
CN117677194A (zh) | 半导体器件及其制造方法 | |
KR100209214B1 (ko) | 반도체 메모리 장치 제조방법 | |
KR100431815B1 (ko) | 반도체소자의 제조방법 |