CN117673034A - 接触结构及其形成方法 - Google Patents

接触结构及其形成方法 Download PDF

Info

Publication number
CN117673034A
CN117673034A CN202211079440.1A CN202211079440A CN117673034A CN 117673034 A CN117673034 A CN 117673034A CN 202211079440 A CN202211079440 A CN 202211079440A CN 117673034 A CN117673034 A CN 117673034A
Authority
CN
China
Prior art keywords
layer
gate
contact
isolation
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211079440.1A
Other languages
English (en)
Inventor
郭振
薛磊
徐伟
袁彬
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN117673034A publication Critical patent/CN117673034A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公开内容的各方面提供了一种半导体器件。半导体器件包括栅极层和绝缘层的存储器堆叠体、着陆结构和接触结构。栅极层和绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶。着陆结构设置在阶梯区域中的阶梯台阶的第一阶梯台阶的第一栅极层上。着陆结构包括上部结构和在上部结构与第一栅极层之间的隔离堆叠体。上部结构对覆盖阶梯区域的接触隔离层具有蚀刻选择性。接触结构延伸穿过接触隔离层和着陆结构，并且与第一阶梯台阶的第一栅极层连接。

Description

接触结构及其形成方法
技术领域
本申请描述了总体上涉及半导体存储器器件以及用于形成半导体存储器器件的方法的实施例。
背景技术
半导体制造商已开发出垂直器件技术(例如三维(3D)NAND闪存存储器技术等)，以在不需要较小存储器单元的情况下实现较高数据存储密度。在一些示例中，3D NAND存储器器件包括核心区域(也称为阵列区域)和阶梯区域。核心区域包括延伸穿过栅极层和绝缘层的堆叠体的沟道结构的阵列。栅极层和沟道结构可以形成垂直NAND存储器单元串。阶梯区域用于形成连接以控制垂直NAND存储器单元串。
发明内容
本公开内容的各方面提供了一种半导体器件及其形成方法。
根据第一方面，提供了一种半导体器件。半导体器件包括栅极层和绝缘层的存储器堆叠体、第一着陆结构和第一接触结构。栅极层和绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶。第一着陆结构设置在阶梯区域中的阶梯台阶的第一阶梯台阶的第一栅极层上。第一着陆结构包括第一上部结构和在第一上部结构与第一栅极层之间的第一隔离堆叠体。第一上部结构对覆盖阶梯区域的接触隔离层具有蚀刻选择性。第一接触结构延伸穿过接触隔离层和第一着陆结构，并且与第一阶梯台阶的第一栅极层连接。
在一些实施例中，第一上部结构包括与第一栅极层相同的导电材料。
在一些实施例中，第二着陆结构设置在阶梯区域中的阶梯台阶的第二阶梯台阶的第二栅极层上。第二着陆结构包括导电材料的第二上部结构和在第二上部结构与第二栅极层之间的第二隔离堆叠体。第二接触结构延伸穿过接触隔离层和第二着陆结构，并且与第二阶梯台阶的第二栅极层连接。第一上部结构和第二上部结构通过接触隔离层隔离。
在一些实施例中，第一隔离堆叠体和第二隔离堆叠体共享在阶梯台阶上方延伸的阶梯台阶隔离层。
在一些实施例中，阶梯台阶隔离层以共形方式覆盖阶梯台阶。
在一些实施例中，阶梯台阶隔离层包括对氮化硅具有蚀刻选择性的电介质材料。
在一些实施例中，第一隔离堆叠体还包括堆叠在第一栅极层上的绝缘层中的一个绝缘层。
在一些实施例中，第一上部结构包括凹陷的侧壁轮廓。
在一些实施例中，第一接触结构包括进入到第一上部结构中的突出部分。
在一些实施例中，第一上部结构包括第一蚀刻停止结构。
根据本公开内容的第二方面，一种存储器系统器件包括半导体存储器器件和与半导体存储器器件耦接以控制半导体存储器器件上的数据存储操作的控制电路。半导体存储器器件包括栅极层和绝缘层的存储器堆叠体、着陆结构、接触结构和沟道结构。栅极层和绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶。着陆结构设置在阶梯区域中的阶梯台阶的第一阶梯台阶的第一栅极层上。着陆结构包括蚀刻停止结构和在蚀刻停止结构与第一栅极层之间的隔离堆叠体。蚀刻停止结构对覆盖阶梯区域的接触隔离层具有蚀刻选择性。接触结构延伸穿过接触隔离层和着陆结构，并且与第一阶梯台阶的第一栅极层连接。沟道结构延伸穿过阵列区域中的栅极层和绝缘层的存储器堆叠体。
根据本公开内容的第三方面，一种用于制造半导体器件的方法包括在栅极层和绝缘层的存储器堆叠体的阶梯区域中形成阶梯台阶。栅极层和绝缘层交替堆叠。在阶梯区域中的阶梯台阶的第一阶梯台阶的第一栅极层上形成着陆结构。着陆结构包括蚀刻停止结构和在蚀刻停止结构与第一栅极层之间的隔离堆叠体。蚀刻停止结构对覆盖阶梯区域的接触隔离层具有蚀刻选择性。形成延伸穿过接触隔离层和着陆结构的接触结构。接触结构与第一阶梯台阶的第一栅极层连接。
在一些实施例中，形成着陆结构还包括利用与栅极层相同的导电材料形成蚀刻停止结构。
在一些实施例中，形成蚀刻停止结构还包括在相同的替换工艺中利用相同的导电材料替换与蚀刻停止结构对应的牺牲蚀刻停止结构和与栅极层对应的牺牲栅极层。
在一些实施例中，形成蚀刻停止结构还包括在阶梯台阶上方沉积阶梯台阶隔离层。在阶梯台阶隔离层上方沉积顶侧牺牲层。将顶侧牺牲层图案化成牺牲蚀刻停止结构。
在一些实施例中，图案化顶侧牺牲层还包括去除顶侧牺牲层的在阶梯台阶的竖板之上的过渡部分。
在一些实施例中，图案化顶侧牺牲层还包括沉积硬掩模层。硬掩模层的部分设置在顶侧牺牲层的在阶梯台阶的竖板之上的过渡部分上。去除硬掩模层的在顶侧牺牲层的过渡部分上的部分。去除顶部牺牲层的过渡部分。
在一些实施例中，去除硬掩模层的在顶侧牺牲层的过渡部分上的部分还包括固化硬掩模层，使得硬掩模层的在顶侧牺牲层的过渡部分上的部分比硬掩模层的其他部分更不耐蚀刻。
在一些实施例中，形成存储器堆叠体包括形成牺牲栅极层和绝缘层的初始存储器堆叠体。牺牲栅极层和绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶。利用栅极层替换牺牲栅极层，以形成栅极层和绝缘层的存储器堆叠体。
在一些实施例中，形成接触结构包括基于蚀刻停止结构，利用停止部来蚀刻穿过接触隔离层的初始接触孔。基于初始接触孔，蚀刻穿过着陆结构，以形成暴露第一栅极层的接触孔。在接触孔中形成接触结构。
附图说明
当结合附图阅读时，根据以下具体实施方式可以最好地理解本公开内容的各方面。注意，根据工业中的标准实践，各种特征没有按比例绘制。实际上，为了讨论的清楚，可以增加或减小各种特征的尺寸。
图1示出了根据本公开内容的示例性实施例的半导体器件的垂直截面图。
图2示出了根据本公开内容的示例性实施例的用于制造半导体器件的工艺的流程图。
图3A-3J示出了根据本公开内容的示例性实施例的半导体器件在各个中间制造步骤的截面图。
图4示出了根据本公开内容的示例性实施例的存储器系统器件的框图。
具体实施方式
以下公开内容提供了用于实施所提供的主题的不同特征的许多不同实施例或示例。下面描述部件和布置的具体示例以简化本公开内容。当然，这些仅仅是示例，而不旨在是限制性的。例如，在以下描述中，第一特征形成在第二特征上方或上可以包括第一特征和第二特征可以直接接触的实施例，并且还可以包括附加特征可以形成在第一特征与第二特征之间使得第一特征和第二特征可以不直接接触的实施例。另外，本公开内容可能在各种示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不指定所讨论的各种实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下面”、“在…下方”、“下部”、“在…之上”、“上部”等空间相关术语来描述一个元件或特征与图中所示的另一个(或多个)元件或特征的关系。空间相对术语旨在涵盖除了图中所示的取向之外的使用或操作中的器件的不同取向。装置可以以其他方式定向(旋转90度或处于其他取向)，并且同样可以相应地解释本文使用的空间相关描述词。
根据本公开内容的一些方面，三维(3D)NAND闪存存储器器件包括在栅极层和绝缘层的存储器堆叠体中形成的垂直存储器单元串。栅极层和绝缘层交替堆叠。栅极层可以对应于垂直存储器串中的晶体管的栅极端子。3D NAND闪存存储器器件可以包括阶梯区域以促进到栅极层的连接。阶梯区域包括阶梯台阶，并且每个栅极层可以是阶梯台阶中的顶部栅极层。在一些示例中，穿过接触隔离层蚀刻接触孔以暴露阶梯区域中的相应阶梯台阶上的相应顶部栅极层。然后，可以在接触孔中形成接触结构，以将阶梯台阶上的相应顶部栅极层连接到例如3D NANAD闪存存储器器件的字线。
为了防止用于形成接触孔的蚀刻工艺穿通(例如，蚀穿)顶部栅极层，可以加厚阶梯台阶的顶部栅极层。阶梯区域中的顶部栅极层的厚度增加可以通过栅极最后技术(gatelast technology)中的顶侧牺牲层技术来执行。在栅极最后技术中，形成牺牲层和绝缘层的初始存储器堆叠体，并且牺牲层和绝缘层在初始存储器堆叠体中交替堆叠。在阵列区域中的初始存储器堆叠体中形成沟道结构并且基于阶梯区域中的初始存储器堆叠体形成阶梯台阶之后，可以用栅极层替换牺牲层以形成存储器堆叠体。在一些示例中，牺牲层由氮化硅制成，并且绝缘层由二氧化硅制成。
使用顶侧牺牲层技术，在阶梯区域中形成阶梯台阶之后，可以在阶梯台阶上暴露牺牲层。然后，可以在阶梯台阶上方形成顶侧牺牲层(例如，附加的氮化硅层)。顶侧牺牲层可以增加阶梯台阶上的牺牲层的厚度。可以图案化顶侧牺牲层以分别在阶梯台阶上形成着陆焊盘(landing pads)，并且着陆焊盘彼此隔离。在用栅极层替换牺牲层的工艺中，可以用形成栅极层的材料替换着陆焊盘。
在一些相关示例中，顶侧牺牲层的图案化依赖于阶梯区域中的侧壁轮廓以确保着陆焊盘的隔离。在相关示例中，与可以在阶梯竖板(riser)上方造成陡峭斜坡的较薄顶部牺牲层相比，较厚顶部牺牲层可以在阶梯竖板部分上方造成平缓斜坡。平缓斜坡可以导致在图案化工艺期间在相邻阶梯台阶之间的顶侧牺牲层的残留物。当残留物被栅极层的材料替换时，残留物可能造成字线之间的泄漏或甚至短路。在另一相关示例中，阶梯区域可以包括存储器堆叠体的侧壁。当侧壁的轮廓不是足够陡峭时，例如，侧壁的一部分具有子肩部，图案化工艺可能在子肩部处留下残留物。当残留物被栅极层的材料替换时，残留物可能造成字线之间的泄漏或甚至短路。
本公开内容提供了使用特定隔离膜(也称为阶梯台阶隔离层)来将阶梯台阶中的牺牲层与顶侧牺牲层隔离的技术，并且阶梯台阶隔离层还可以辅助接触孔的形成而无需穿通顶部栅极层。本文中的技术包括在相应阶梯台阶的顶部栅极层上方形成相应着陆结构。着陆结构包括蚀刻停止结构和隔离堆叠体，并且隔离堆叠体被布置在蚀刻停止结构与阶梯台阶的顶部栅极层之间。隔离堆叠体包括在阶梯区域中形成阶梯台阶之后在阶梯台阶上方扩展的阶梯台阶隔离层。蚀刻停止结构由对于接触隔离层具有蚀刻选择性的材料形成(例如，蚀刻停止结构中的材料的蚀刻速率与接触隔离层的蚀刻速率的比率超过10)。注意，用于阶梯区域中的相应阶梯台阶上的接触结构的接触孔在接触隔离层中可以具有不同的深度。接触孔蚀刻工艺可以包括两个子蚀刻步骤。蚀刻停止结构可以被适当地配置，使得第一子蚀刻步骤可以蚀刻穿过相应阶梯台阶上的接触隔离层，并且在相应阶梯台阶上的蚀刻停止结构处或蚀刻停止结构内停止，而不蚀刻穿过着陆结构。第二子蚀刻步骤可以蚀穿蚀刻停止结构和隔离堆叠体，因此接触孔可以暴露相应阶梯台阶的相应顶部栅极层。之后，在接触孔中形成接触结构。在一些示例中，蚀刻停止结构和栅极层在相同的替换工艺中形成，并且因此包括相同的材料。
根据本公开内容的一些方面，通过原子层沉积(ALD)来沉积阶梯台阶隔离层。因此，阶梯台阶隔离层可以共形地或半共形地覆盖阶梯台阶的侧壁(例如，竖板)。阶梯台阶隔离层可以将前述残留物(如果有的话)与栅极层分离，并且避免栅极层之间的电流泄漏。结果，可以增加顶侧牺牲层的厚度，这扩大了接触孔形成的操作窗口。
图1示出了根据本公开内容的示例性实施例的半导体器件100的垂直截面图。半导体器件100包括栅极层115(例如由115a、115b和115c示出)和绝缘层113的存储器堆叠体。栅极层115和绝缘层113交替堆叠，并且在阶梯区域中形成阶梯台阶110(例如110a和110b)。阶梯台阶被阶梯区域中的接触隔离层161覆盖，并且接触结构130(例如，130a和130b)形成在接触隔离层161中并且与相应的栅极层115连接。
在图1的示例中，栅极层115a是阶梯台阶110a的顶部栅极层，并且栅极层115b是阶梯台阶110b的顶部栅极层。在以下描述中，阶梯台阶110a被称为第一阶梯台阶110a，阶梯台阶110b被称为第二阶梯台阶110b，栅极层115a被称为第一栅极层115a，并且栅极层115b被称为第二栅极层115b。
半导体器件100包括分别在阶梯台阶上的着陆结构。具体地，在图1的示例中，半导体器件100包括在第一阶梯台阶110a上的第一着陆结构120a，以及在第二阶梯台阶110b上的第二着陆结构120b。例如，第一着陆结构120a位于第一阶梯台阶110a上，并且在接触隔离层161与第一阶梯台阶110a的第一栅极层115a之间。第一着陆结构120a包括第一上部结构(例如，第一蚀刻停止结构123a)和在第一蚀刻停止结构123a与第一栅极层115a之间的第一隔离堆叠体。第一蚀刻停止结构123a被配置为对于接触隔离层161具有蚀刻选择性。第一隔离堆叠体包括阶梯台阶隔离层121(也称为隔离膜121)和作为绝缘层113之一的另一隔离层。类似地，第二着陆结构120b包括第二上部结构(例如，第二蚀刻停止结构123b)和第二隔离堆叠体，该第二隔离堆叠体包括阶梯台阶隔离层121和绝缘层113之一。
如图1所示，第一蚀刻停止结构123a和第二蚀刻停止结构123b彼此间隔开，并且通过接触隔离层161电隔离。具体地，第一蚀刻停止结构123a在平行于存储器堆叠体的主表面的方向(例如，X方向)上可以具有比第一栅极层115a小的尺寸。结果，第一蚀刻停止结构123a在X方向上从相邻的阶梯台阶偏移。例如，第一蚀刻停止结构123a直接定位在第一阶梯台阶110a之上并且具有距第二阶梯台阶110b的水平偏移D1。类似地，第二蚀刻停止结构123b直接定位在第二阶梯台阶110b之上并且具有距第一阶梯台阶110a的水平偏移D2。即，第一蚀刻停止结构123a和第二蚀刻停止结构123b两者都与第一阶梯台阶110a与第二阶梯台阶110b之间的边界(或竖板)间隔开。第一蚀刻停止结构123a和第二蚀刻停止结构123b彼此具有水平偏移D1+D2。注意，第一蚀刻停止结构123a和第二蚀刻停止结构123b可以具有不规则的端部，例如图1的示例中的凹陷形状或底切。
在一些实施例中，蚀刻停止结构(例如123a和123b)和栅极层(例如115a和115b)可以由相同的导电材料(例如钨)形成。在一些实施例中，阶梯台阶隔离层121可以在阶梯台阶上方延伸并且以共形方式覆盖阶梯台阶。阶梯台阶隔离层121可以包括对氮化硅具有蚀刻选择性的电介质材料，例如氧化硅。
半导体器件100还可包括分别连接到阶梯台阶的栅极层的接触结构(例如，130a和130b)。具体地，在图1的示例中，半导体器件100包括第一接触结构130a，第一接触结构130a延伸穿过接触隔离层161和第一着陆结构120a，并且连接到第一栅极层115a。类似地，第二接触结构130b延伸穿过接触隔离层161和第二着陆结构120b，并且连接到第二栅极层115b。
在图1的示例中，接触结构130可以包括突出部分，例如第一接触结构130a中的突出部分133a，突出部分133a在平行于存储器堆叠体的主表面的方向上突出到相应的蚀刻停止结构中。例如，第一接触结构130a在XY平面中的水平方向上突出到第一蚀刻停止结构123a中。即，第一接触结构130a包括垂直部分131a和围绕垂直部分131a的一部分的突出部分133a。垂直部分131a垂直延伸穿过第一蚀刻停止结构123a，而突出部分133a水平延伸到第一蚀刻停止结构123a中。在一些示例中，接触结构130包括胶粘层，例如用于第一接触结构130a的胶粘层135a。胶粘层135a可以在沉积第一接触结构130a的主要部分之前设置，并且位于第一接触结构130a的主要部分与其他结构之间。例如，胶粘层135a形成第一接触结构130a的侧壁表面和底表面。胶粘层135a由(一种或多种)导电材料(例如钛(Ti)和氮化钛(TiN))制成，使得第一接触结构130a电连接到第一栅极层115a。在一些实施例中，接触结构(例如，130a)和蚀刻停止结构(例如，123a)包括相同的导电材料，例如钨。在图1的示例中，胶粘层135a在第一蚀刻停止结构123a的钨部分与第一接触结构130a的钨部分之间。
虽然未示出，但是半导体器件100还可以包括形成在阵列区域中的栅极层115与绝缘层113的存储器堆叠体中的多个沟道结构。沟道结构和存储器堆叠体可以形成垂直堆叠的晶体管。在一些示例中，晶体管的堆叠体包括存储器单元和选择晶体管，例如一个或多个底部选择晶体管、一个或多个顶部选择晶体管等。栅极层115可以对应于晶体管的栅极端子并且可以通过接触结构130和其他合适的连接结构(未示出)(例如，布线导线、过孔连接等)连接到字线(WL)驱动电路。
注意，阶梯区域可以位于存储器堆叠体的中间、存储器堆叠体的边界上或存储器堆叠体的任何其他位置。每个阶梯台阶可以包括一对或多对栅极层115和绝缘层113。在图1的示例中，在第一阶梯台阶110a中，阶梯台阶隔离层121设置在第一栅极层115a之上的绝缘层113上。因此，第一隔离堆叠体可以包括绝缘层113和阶梯台阶隔离层121。在另一示例(未示出)中，阶梯台阶隔离层121设置在第一栅极层115a上。因此，第一隔离堆叠体可以仅包括阶梯台阶隔离层121。
注意，半导体器件100可以是任何合适的器件，例如，存储器电路、具有形成在半导体芯片上的存储器电路的半导体芯片(或管芯)、具有形成在半导体晶圆上的多个半导体管芯的半导体晶圆、半导体芯片的堆叠体、包括组装在封装衬底上的一个或多个半导体芯片的半导体封装等。还应注意，半导体器件100可以包括其他合适的电路(未示出)，例如逻辑电路、功率电路等，其形成在同一衬底或其他合适的衬底上，并且与存储器部分合适地耦接。通常，存储器部分包括上述存储器单元和外围电路(例如，地址解码器、驱动电路、读出放大器等)。
此外，在一个实施例中，半导体器件100包括衬底(未示出)。栅极层115和绝缘层113的存储器堆叠体可以形成在衬底上。在另一实施例中，可以通过背侧处理从最终半导体器件100去除衬底。
图2示出了根据本公开内容的示例性实施例的用于制造半导体器件(例如半导体器件100)的工艺200的流程图。
在S210，形成栅极层和绝缘层的存储器堆叠体。栅极层和绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶。在一些实施例中，形成牺牲栅极层和绝缘层的初始存储器堆叠体。牺牲栅极层分别对应于栅极层。牺牲栅极层和绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶。牺牲栅极层可以在随后的工艺中被栅极层替换，以形成栅极层和绝缘层的存储器堆叠体。
在S220，在阶梯台阶的顶部栅极层上分别形成着陆结构。例如，在阶梯区域中的第一阶梯台阶110a的第一栅极层115a上形成第一着陆结构120a。在一些示例中，阶梯台阶的每个着陆结构可以包括蚀刻停止结构和在蚀刻停止结构与阶梯台阶的顶部栅极层之间的隔离堆叠体。蚀刻停止结构对覆盖阶梯区域中的阶梯台阶的接触隔离层具有蚀刻选择性。在一些实施例中，蚀刻停止结构和栅极层包括相同的材料并且可以在相同的替换工艺中形成。
在一些实施例中，使用栅极最后技术，并且基于顶侧牺牲层形成蚀刻停止结构。在一些示例中，在隔离堆叠体上方形成顶侧牺牲层。顶侧牺牲层覆盖阶梯台阶的竖板。可以图案化顶侧牺牲层以分别形成阶梯台阶的牺牲蚀刻停止结构。例如，去除顶侧牺牲层在竖板之上的部分(也称为顶侧牺牲层在阶梯台阶之间的过渡部分)，使得阶梯台阶上的顶侧牺牲层的剩余部分彼此分离，并且形成对应于蚀刻停止结构的牺牲蚀刻停止结构。在示例中，可以在使用相同的替换工艺用栅极层替换牺牲栅极层的同时，用栅极材料替换牺牲蚀刻停止结构。
在一些实施例中，为了图案化顶侧牺牲层，在顶侧牺牲层上方形成硬掩模层，例如碳基掩模层。硬掩模层包括在顶侧牺牲层在竖板周围的过渡部分上方的斜坡。然后定向固化硬掩模层，使得斜坡比硬掩模层的其他部分更不耐蚀刻。接着，通过蚀刻硬掩模层，穿过斜坡形成开口。随后经由开口去除顶部牺牲层在竖板周围的过渡部分。
在一些实施例中，可以使用湿法蚀刻工艺来去除顶侧牺牲层的过渡部分，并且使用阶梯台阶隔离层来促进湿法蚀刻工艺的使用。在一些示例中，在阶梯台阶上方形成阶梯台阶隔离层。在一些示例中，阶梯台阶隔离层被配置为具有良好台阶覆盖，并且因此阶梯台阶隔离层可以被形成为以共形方式覆盖阶梯台阶。例如，可以通过原子层沉积来形成阶梯台阶隔离层。此外，在湿法蚀刻工艺期间，阶梯台阶隔离层优选地是抗蚀刻的。在示例中，顶侧牺牲层由氮化硅制成，阶梯台阶隔离层由氧化硅制成，并且可以适当配置湿法蚀刻工艺以使得阶梯台阶隔离层在湿法蚀刻工艺期间是抗蚀刻的。
在S230，形成接触结构，接触结构延伸穿过接触隔离层和着陆结构，并且与相应阶梯台阶的顶部栅极层连接。在一些实施例中，使用多步骤接触孔蚀刻工艺，例如3步接触孔蚀刻工艺。在3步接触孔蚀刻工艺的第一步中，基于着陆结构中的蚀刻停止结构，利用停止部将初始接触孔蚀刻到接触隔离层中。在3步接触孔蚀刻工艺的第二步中，基于初始接触孔，蚀刻穿过蚀刻停止结构。在3步接触孔蚀刻工艺的第三步中，在相应阶梯台阶的相应顶部栅极层上利用停止部蚀刻穿过着陆结构。然后，可以将(一种或多种)导电材料(例如钛(Ti)、氮化钛(TiN)、钨等)填充到接触孔中以形成接触结构。
注意，可以适当地修改工艺200。可以修改和/或省略工艺200中的(一个或多个)步骤。可以增加附加的(一个或多个)步骤。可以使用任何合适的实施顺序。
图3A-3J示出了根据本公开内容的示例性实施例的半导体器件300在各个中间制造步骤的截面图。在一些实施例中，半导体器件300可以最终变成半导体器件100。
如图3A所示，在衬底(未示出)上形成牺牲栅极层311(例如，由311a、311b和311c示出)和绝缘层313的初始存储器堆叠体。牺牲栅极层311和绝缘层313交替堆叠。在一些示例中，在阵列区域中的初始存储器堆叠体中形成沟道结构(未示出)，并且在阶梯区域中的初始存储器堆叠体中形成阶梯台阶(例如，图3A中的310a和310b)。阶梯台阶各自包括一对或多对牺牲栅极层311和绝缘层313。例如，第一阶梯台阶310a包括第一牺牲栅极层311a和绝缘层313中的一个绝缘层。第二阶梯台阶310b包括第二牺牲栅极层311b和绝缘层313中的一个绝缘层。在图1的示例中，绝缘层313位于相应阶梯台阶中的相应牺牲栅极层上方。在一些实施例中，牺牲栅极层311包括氮化硅，并且绝缘层313包括氧化硅。
注意，此处的绝缘层313对应于图1中的绝缘层113。牺牲栅极层311最终将被对应于栅极层115的栅极层替换，以形成栅极层和绝缘层313的存储器堆叠体。应当理解，出于说明目的，本文仅示出了两个阶梯台阶，并且半导体器件300可以包括任何数量的阶梯台阶。
在图3B中，在隔离堆叠体上方形成顶侧牺牲层340之前，在阶梯台阶上方形成隔离堆叠体。之后，在顶侧牺牲层340上方形成硬掩模层350。如图所示，可以以共形方式在阶梯台阶上方形成隔离堆叠体的阶梯台阶隔离层321。阶梯台阶隔离层321被配置为对顶侧牺牲层340具有蚀刻选择性。注意，此处的阶梯台阶隔离层321对应于图1中的阶梯台阶隔离层121。顶侧牺牲层340将用于形成对应于图1中的蚀刻停止结构(例如123a和123b)的蚀刻停止结构。
在一些实施例中，顶侧牺牲层340和牺牲栅极层311包括相同的材料(例如氮化硅)，使得可以在相同的未来替换工艺中替换顶侧牺牲层340和牺牲栅极层311。因此，阶梯台阶隔离层321可以包括例如氧化硅的电介质材料并且通过原子层沉积(ALD)形成以实现阶梯台阶上方的良好覆盖，尤其是在相邻阶梯台阶之间的边界或阶梯台阶的竖板(例如317a)周围。
如图3B中所示，顶侧牺牲层340包括第一阶梯台阶310a的竖板317a(或第一阶梯台阶310a与第二阶梯台阶310b之间的边界)周围的第一斜坡343(也称为过渡部分)。结果，除了水平部分351之外，硬掩模层350还包括形成在第一斜坡343上方的第二斜坡353。硬掩模层350可以例如包括无定形碳，并且通过化学气相沉积形成。结果，硬掩模层350可以以共形或半共形的方式覆盖顶侧牺牲层340。
在图3C中，定向固化硬掩模层350，使得第二斜坡353比水平部分351更不耐蚀刻。特别地，可以在Z方向上执行等离子体轰击处理以硬化硬掩模层350的顶层(例如355和357)，例如通过形成高密度碳。因为单位面积的等离子体轰击在XY平面内几乎是恒定的，所以固化的水平顶层355比固化的斜坡顶部357厚，并且因此比固化的斜坡顶部357更耐蚀刻。
在图3D中，通过蚀刻硬掩模层350来穿过第二斜坡353形成开口359。这可以通过例如各向同性蚀刻工艺来实现。因为固化的水平顶层355比固化的斜坡顶部357厚，所以可以在不完全去除固化的水平顶层355的情况下，通过蚀刻穿过固化的斜坡顶部357来形成开口359。可以通过蚀刻条件和蚀刻持续时间来控制开口359的尺寸。可以部分或全部去除第二斜坡353，并且结果暴露第一斜坡343。
在图3E中，例如通过湿法蚀刻工艺经由开口359去除顶侧牺牲层340在第一阶梯台阶310a的竖板317a周围的一部分。结果，顶侧牺牲层340的剩余部分(例如341a和341b)(也称为牺牲蚀刻停止结构)彼此分离或间隔开。应当注意，顶侧牺牲层340的剩余部分(例如341a和341b)将由对应于图1中的蚀刻停止结构(例如123a和123b)的蚀刻停止结构替换。
在一些实施例中，为了不在竖板317a周围留下顶侧牺牲层340的残留物，执行湿法蚀刻工艺的持续时间可以比仅去除第一斜坡343所需的持续时间更长。因此，湿法蚀刻工艺可以在硬掩模层350下方的顶侧牺牲层340中形成底切(或凹陷)。注意，在湿法蚀刻工艺中，阶梯台阶隔离层321对顶侧牺牲层340具有蚀刻选择性，使得湿法蚀刻工艺不会明显蚀刻阶梯台阶隔离层321。例如，顶侧牺牲层340的蚀刻速率与阶梯台阶隔离层321的蚀刻速率的比率大于10或甚至更高。因此，阶梯台阶隔离层321可以用于保护阶梯台阶免受湿法蚀刻工艺。因此，与较长持续时间可能导致牺牲栅极层311的蚀刻的相关示例不同，可以在不引起问题的情况下执行较长持续时间的湿法蚀刻工艺。
此外，顶侧牺牲层340的剩余部分从相邻的阶梯台阶水平偏移并且彼此间隔开。例如，剩余部分341a具有距第二阶梯台阶310b的水平偏移D1'，而剩余部分341b具有距第一阶梯台阶310a的水平偏移D2'。剩余部分341a和341b彼此间隔开水平距离D1'+D2'。
在图3F中，例如通过等离子体灰化工艺去除硬掩模层350的剩余部分。等离子体灰化工艺可能涉及氧，并且因此导致不希望的氧化。因此，可以执行另一湿法蚀刻工艺以去除掩模或聚合物残留物。
在图3G中，沉积接触隔离层361并且覆盖阶梯区域中的阶梯台阶；用蚀刻停止结构(例如323a和323b)替换顶侧牺牲层340的剩余部分；并且用栅极层315(例如，由315a、315b和315c示出)替换牺牲栅极层311。在图3G中，形成着陆结构(例如320a和320b)。注意，此处的栅极层315对应于图1中的栅极层115。蚀刻停止结构323a和323b分别对应于蚀刻停止结构123a和123b。着陆结构320a与320b分别对应于着陆结构120a与120b。接触隔离层361对应于接触隔离层161。
如图3G所示，蚀刻停止结构323a和323b彼此间隔开。例如，第一蚀刻停止结构323a具有距第二阶梯台阶310b的水平偏移D1'，而第二蚀刻停止结构323b具有距第一阶梯台阶310a的水平偏移D2'。蚀刻停止结构323a和323b彼此间隔开水平距离D1'+D2'。
如前所述，在一些实施例中，顶侧牺牲层340和牺牲栅极层311可以包括相同的材料，例如氮化硅。在一些示例中，可以在相同的替换工艺中替换顶侧牺牲层340的剩余部分和牺牲栅极层311。因此，蚀刻停止结构(例如323a和323b)和栅极层315可以包括相同的导电材料，例如钨。
为了执行替换工艺，在一些示例中，可以形成延伸穿过牺牲栅极层311和绝缘层313的初始存储器堆叠体的一个或多个栅极线(GL)切割沟槽(未示出)。基于GL切割沟槽，可以去除牺牲栅极层311，并且可以沉积栅极层315以形成栅极层315和绝缘层313的存储器堆叠体。类似地，基于GL切割沟槽，可以用栅极层315的(一种或多种)材料替换顶侧牺牲层340的剩余部分以形成蚀刻停止结构。
随后，基于3步接触孔蚀刻工艺，形成延伸穿过着陆结构并且暴露阶梯台阶的顶部栅极层的接触孔(例如337a和337b)。具体地，在图3H中，执行3步接触孔蚀刻工艺的第一步，其在蚀刻停止结构323a和323b处或内停止以形成初始接触孔337a'和337b'。第一蚀刻工艺是选择性的，这意味着第一蚀刻工艺对于接触隔离层361具有相对高的蚀刻速率，而对于蚀刻停止结构323a和323b具有相对低或零的蚀刻速率。
然后，3步接触孔蚀刻工艺的第二步用于蚀刻穿过(剩余的)着陆结构320a和320b。如图3I所示，执行3步接触孔蚀刻工艺的第二步，以蚀刻穿过蚀刻停止结构323a和323b。在该示例中，3步接触孔蚀刻工艺的第二步通过湿法蚀刻完成，其各向同性地蚀刻停止结构323a和323b，因此形成底切339a和339b。3步接触孔蚀刻工艺的第二步是选择性的，并且在阶梯台阶隔离层321处停止。在图3J中，执行3步接触孔蚀刻工艺的第三步，以定向蚀刻阶梯台阶隔离层321和绝缘层313，以便暴露顶部栅极层(例如315a和315b)。结果，形成接触孔337a和337b。在另一实施例中(未示出)，阶梯台阶隔离层321直接位于栅极层上，例如第一栅极层315a上，因此执行3步接触孔蚀刻工艺的第三步以定向蚀刻阶梯台阶隔离层321，以暴露栅极层(例如315a和315b)。
应当注意，可以在图3A-3J中描述的工艺之前、期间和之后提供附加步骤，并且对于该工艺的附加实施例，可以替换、去除或以不同顺序执行所描述的一些工艺。例如，可以在接触孔337和337b中形成分别与图1中的接触结构130a和130b对应的接触结构。另外，图3I-3J中描述的第二蚀刻工艺和第三蚀刻工艺可以用其他蚀刻工艺替换，例如单一干法蚀刻工艺。
在一些实施例中，可以在阶梯台阶隔离层321上方直接形成蚀刻停止层而非顶侧牺牲层340。然后，可以在蚀刻停止层上方形成硬掩模层350。类似地，可以穿过硬掩模层350的第二斜坡353形成与开口359对应的开口。可以经由开口去除第一阶梯台阶310a的竖板371a周围的蚀刻停止层的一部分。结果，蚀刻停止层的剩余部分彼此分离以形成蚀刻停止结构。蚀刻停止层被配置为对阶梯台阶隔离层321和接触隔离层361具有蚀刻选择性。注意，蚀刻停止层不是在替换工艺中形成的，并且蚀刻停止层可以包括或可以不包括与栅极层315相同的材料。
注意，半导体器件100可以适合地用于存储器系统中。
图4示出了根据本公开内容的示例性实施例的存储器系统器件400的框图。存储器系统器件400包括一个或多个半导体存储器件，例如半导体存储器件411、412、413和414所示，它们分别与半导体器件100类似地配置。在一些示例中，存储器系统器件400是固态驱动器(SSD)。
存储器系统器件400可以包括其他合适的部件。例如，存储器系统器件400包括如图4所示耦接在一起的接口401和主控制器402。存储器系统器件400可以包括将主控制器402与半导体存储器件411-414耦接的总线420。另外，主控制器402分别与半导体存储器件411-414连接，例如由相应控制线421、422、423和424所示。
接口401被适当地机械和电配置以在存储器系统器件400和主器件之间进行连接，并且可以用于在存储器系统器件400和主器件之间传输数据。
主控制器402被配置为将各个半导体存储器件411-414连接到接口401以进行数据传输。例如，主控制器402被配置为分别向半导体存储器件411-414提供启用/禁用信号，以启动/停用一个或多个半导体存储器件411-414以进行数据传输。
主控制器402负责完成存储器系统器件400内的各种指令。例如，主控制器402可以执行坏块管理、错误检查和校正、垃圾收集等。
在一些实施例中，使用处理器芯片来实施主控制器402。在一些示例中，使用多个微控制器单元(MCU)来实施主控制器402。
如本文所使用的“器件”或“半导体器件”一般地指任何合适的器件，例如，存储器电路、具有形成在半导体芯片上的存储器电路的半导体芯片(或管芯)、具有形成在半导体晶圆上的多个半导体管芯的半导体晶圆、半导体芯片的堆叠体、包括组装在封装衬底上的一个或多个半导体芯片的半导体封装等。
本文所使用的“衬底”一般是指根据本发明进行处理的物体。衬底可以包括器件的任何材料部分或结构，尤其是半导体或其他电子器件，并且可以例如是基础衬底结构，例如半导体晶圆、中间掩模(reticle)、或在基础衬底结构上或覆盖基础衬底结构的诸如薄膜的层。因此，衬底不限于任何特定的基础结构、图案化或未图案化的下覆层或上覆层，而是预期包括任何这样的层或基础结构以及层和/或基础结构的任何组合。本说明书可能涉及特定类型的衬底，但这仅是出于说明的目的。
衬底可以是任何合适的衬底，例如硅(Si)衬底、锗(Ge)衬底、硅锗(SiGe)衬底和/或绝缘体上硅(SOI，silicon-on-insulator)衬底。衬底可以包括半导体材料，例如，IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。IV族半导体可以包括Si、Ge或SiGe。衬底可以是体晶圆或外延层。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开内容的各方面。本领域技术人员应当理解，他们可以容易地使用本公开内容作为基础来设计或修改用于执行本文介绍的实施例的相同目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应当认识到，这种等同构造并不脱离本公开内容的精神和范围，并且在不脱离本公开内容的精神和范围的情况下，他们可以在此进行各种改变、替代和变更。

Claims (20)

1.一种半导体器件，包括：
栅极层和绝缘层的存储器堆叠体，所述栅极层和所述绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶；
第一着陆结构，设置在所述阶梯区域中的所述阶梯台阶的第一阶梯台阶的第一栅极层上，所述第一着陆结构包括第一上部结构和在所述第一上部结构与所述第一栅极层之间的第一隔离堆叠体，所述第一上部结构对覆盖所述阶梯区域的接触隔离层具有蚀刻选择性；以及
第一接触结构，延伸穿过所述接触隔离层和所述第一着陆结构，并且与所述第一阶梯台阶的所述第一栅极层连接。
2.根据权利要求1所述的半导体器件，其中：
所述第一上部结构包括与所述第一栅极层相同的导电材料。
3.根据权利要求2所述的半导体器件，还包括：
第二着陆结构，设置在所述阶梯区域中的所述阶梯台阶的第二阶梯台阶的第二栅极层上，所述第二着陆结构包括所述导电材料的第二上部结构和在所述第二上部结构与所述第二栅极层之间的第二隔离堆叠体；以及
第二接触结构，延伸穿过所述接触隔离层和所述第二着陆结构，并且与所述第二阶梯台阶的所述第二栅极层连接，所述第一上部结构和所述第二上部结构通过所述接触隔离层隔离。
4.根据权利要求3所述的半导体器件，其中：
所述第一隔离堆叠体和所述第二隔离堆叠体共享在所述阶梯台阶上方延伸的阶梯台阶隔离层。
5.根据权利要求4所述的半导体器件，其中：
所述阶梯台阶隔离层以共形方式覆盖所述阶梯台阶。
6.根据权利要求4所述的半导体器件，其中：
所述阶梯台阶隔离层包括对氮化硅具有蚀刻选择性的电介质材料。
7.根据权利要求4所述的半导体器件，其中：
所述第一隔离堆叠体还包括堆叠在所述第一栅极层上的所述绝缘层中的一个绝缘层。
8.根据权利要求1所述的半导体器件，其中：
所述第一上部结构包括凹陷的侧壁轮廓。
9.根据权利要求1所述的半导体器件，其中，所述第一接触结构包括：
进入到所述第一上部结构中的突出部分。
10.根据权利要求1所述的半导体器件，其中：
所述第一上部结构包括第一蚀刻停止结构。
11.一种存储器系统器件，包括：
半导体存储器器件，所述半导体存储器器件包括：
栅极层和绝缘层的存储器堆叠体，所述栅极层和所述绝缘层交替堆叠，并且在阶梯区域中形成阶梯台阶；
着陆结构，设置在所述阶梯区域中的所述阶梯台阶的第一阶梯台阶的第一栅极层上，所述着陆结构包括蚀刻停止结构和在所述蚀刻停止结构与所述第一栅极层之间的隔离堆叠体，所述蚀刻停止结构对覆盖所述阶梯区域的接触隔离层具有蚀刻选择性；
接触结构，延伸穿过所述接触隔离层和所述着陆结构，并且与所述第一阶梯台阶的所述第一栅极层连接；以及
沟道结构，延伸穿过阵列区域中的栅极层和绝缘层的所述存储器堆叠体；以及
控制电路，与所述半导体存储器器件耦接，以控制所述半导体存储器器件上的数据存储操作。
12.一种用于制造半导体器件的方法，所述方法包括：
在栅极层和绝缘层的存储器堆叠体的阶梯区域中形成阶梯台阶，所述栅极层和所述绝缘层交替堆叠；
在所述阶梯区域中的所述阶梯台阶的第一阶梯台阶的第一栅极层上形成着陆结构，所述着陆结构包括蚀刻停止结构和在所述蚀刻停止结构与所述第一栅极层之间的隔离堆叠体，所述蚀刻停止结构对覆盖所述阶梯区域的接触隔离层具有蚀刻选择性；以及
形成延伸穿过所述接触隔离层和所述着陆结构的接触结构，所述接触结构与所述第一阶梯台阶的所述第一栅极层连接。
13.根据权利要求12所述的方法，其中，形成所述着陆结构还包括：
利用与所述栅极层相同的导电材料形成所述蚀刻停止结构。
14.根据权利要求13所述的方法，其中，形成所述蚀刻停止结构还包括：
在相同的替换工艺中利用所述相同的导电材料替换与所述蚀刻停止结构对应的牺牲蚀刻停止结构和与所述栅极层对应的牺牲栅极层。
15.根据权利要求14所述的方法，其中，形成所述蚀刻停止结构还包括：
在所述阶梯台阶上方沉积阶梯台阶隔离层；
在所述阶梯台阶隔离层上方沉积顶侧牺牲层；以及
将所述顶侧牺牲层图案化成所述牺牲蚀刻停止结构。
16.根据权利要求15所述的方法，其中，图案化所述顶侧牺牲层还包括：
去除所述顶侧牺牲层的在所述阶梯台阶的竖板之上的过渡部分。
17.根据权利要求16所述的方法，其中，图案化所述顶侧牺牲层还包括：
沉积硬掩模层，所述硬掩模层的部分设置在所述顶侧牺牲层的在所述阶梯台阶的所述竖板之上的所述过渡部分上；
去除所述硬掩模层的在所述顶侧牺牲层的所述过渡部分上的所述部分；以及
去除所述顶部牺牲层的所述过渡部分。
18.根据权利要求17所述的方法，其中，去除所述硬掩模层的在所述顶侧牺牲层的所述过渡部分上的所述部分还包括：
固化所述硬掩模层，使得所述硬掩模层的在所述顶侧牺牲层的所述过渡部分上的所述部分比所述硬掩模层的其他部分更不耐蚀刻。
19.根据权利要求14所述的方法，其中，形成所述存储器堆叠体包括：
形成所述牺牲栅极层和所述绝缘层的初始存储器堆叠体，所述牺牲栅极层和所述绝缘层交替堆叠，并且在所述阶梯区域中形成所述阶梯台阶；以及
利用所述栅极层替换所述牺牲栅极层，以形成所述栅极层和所述绝缘层的所述存储器堆叠体。
20.根据权利要求12所述的方法，其中，形成所述接触结构包括：
基于所述蚀刻停止结构，利用停止部来蚀刻穿过所述接触隔离层的初始接触孔；
基于所述初始接触孔，蚀刻穿过所述着陆结构，以形成暴露所述第一栅极层的接触孔；以及
在所述接触孔中形成所述接触结构。
CN202211079440.1A 2022-08-15 2022-09-05 接触结构及其形成方法 Pending CN117673034A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/887,997 2022-08-15
US17/887,997 US20240055353A1 (en) 2022-08-15 2022-08-15 Contact structure and method of forming the same

Publications (1)

Publication Number Publication Date
CN117673034A true CN117673034A (zh) 2024-03-08

Family

ID=89846649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211079440.1A Pending CN117673034A (zh) 2022-08-15 2022-09-05 接触结构及其形成方法

Country Status (3)

Country Link
US (1) US20240055353A1 (zh)
CN (1) CN117673034A (zh)
TW (1) TW202410422A (zh)

Also Published As

Publication number Publication date
TW202410422A (zh) 2024-03-01
US20240055353A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
JP7192121B2 (ja) ３次元メモリデバイスにおける階段構造の形成
CN109994444B (zh) 晶片键合结构及其制作方法
CN105448841A (zh) 半导体结构的形成方法
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
GB2336033A (en) Method of fabricating a DRAM cell capacitor
CN112447583B (zh) 制造半导体结构的方法
KR20210051401A (ko) 반도체 장치 및 그 제조 방법
CN117673034A (zh) 接触结构及其形成方法
CN118119186A (zh) 用于去除阶梯区内的牺牲栅极线多晶硅的栅极线掩模设计
US20210384219A1 (en) Contact pad structure and method of forming the same
KR20050066879A (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
JP3104666B2 (ja) 半導体素子及びその製造方法
US20240081051A1 (en) Semiconductor device and fabrication method therefor
US20080233727A1 (en) Method of manufacturing semiconductor device
US20240057326A1 (en) Semiconductor device and fabrication method therefor
US7030011B2 (en) Method for avoiding short-circuit of conductive wires
CN113506806B (zh) Mcu半导体器件的形成方法
KR100591150B1 (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20040065975A (ko) 반도체장치의 제조방법
JPH11260822A (ja) 半導体装置及びその製造方法
KR100431815B1 (ko) 반도체소자의 제조방법
KR100257711B1 (ko) 반도체 소자의 제조방법
CN118522753A (zh) 半导体结构及其形成方法
KR100250741B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination