TW202410327A - 半導體封裝及其組裝方法 - Google Patents

Abstract

一種半導體封裝包括基底及積體電路晶粒。基底阻焊劑具有暴露基底的接合表面的基底接合接墊的基底阻焊劑開口，並且晶粒阻焊劑具有暴露積體電路的晶粒接合表面的晶粒接合接墊的晶粒阻焊劑開口。球柵陣列通過晶粒阻焊劑開口和基底阻焊劑開口將晶粒接合接墊與基底接合接墊進行電性連接。晶粒阻焊劑開口包括在積體電路晶粒的接合表面的區域A中的晶粒阻焊劑開口的子集A和在積體電路晶粒的接合表面的區域B中的晶粒阻焊劑開口的子集B。子集A比子集B的晶粒阻焊劑開口大。

Description

具有更高可靠性的球柵陣列連接件的半導體封裝

以下涉及半導體封裝技術、積體電路（IC）晶粒安裝技術和相關技術。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，所述些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵上方或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用附圖編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或步驟中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

廣泛的半導體封裝採用球柵陣列（BGA）來連接積體電路（IC）晶粒和基底。球柵陣列包括一組導電接合凸塊以將IC晶粒與基底進行電性連接。由於有時作為焊料或其他電性導電材料的球形的球提供，因此導電接合凸塊有時在本領域中也稱為「接合球（bonding ball）」，然而，導電接合凸塊不一定是球形，尤其是在回流之後或其他處理以建立IC晶粒和基底之間的接合。在一個非限制性說明性示例中，一個或多個動態隨機存取記憶體（DRAM）晶粒（或晶片）和一個或多個邏輯IC晶粒可以安裝到公共基底，以提供具有邏輯和記憶體的計算系統的緊密且高速的封裝。基底例如可以是具有矽穿孔（TSV）、提供整合式扇出封裝（InFO）的一個或多個再分佈層（RDL）等的矽基底，從而形成包括以下DRAM和邏輯晶粒的表面安裝（mount）半導體封裝。為了完成封裝，在某些設計中，在將晶粒黏合到基底之後，將蓋件（lid）放置在晶粒頂部。這可能需要一個周邊環來支撐蓋件，並且通常在安裝蓋件之前，將導熱膏或其他熱介面材料放置在晶粒頂部。熱介面材料增強了完整封裝的冷卻。

然而，BGA可能會遇到各種可靠性問題。可能出現的一個問題是在IC晶粒和基底之間形成接合的BGA的導電接合凸塊可能會破裂或斷裂，從而導致電阻高於預期，或在接合凸塊處的IC晶粒和基底完全喪失電性連接性。如本文所述，接合凸塊破裂或斷裂應理解為更包括兩種類似的失效模式：導電接合凸塊和IC晶粒的接合接墊之間的接合的退化或切斷；以及導電接合凸塊與基底的接合接墊之間的接合的退化或切斷。此類故障模式可能在封裝製程的各個時間點出現，例如在用於回流BGA球以形成導電接合凸塊的初始回流製程期間，或在熱回流製程之後的熱循環期間，或在板階可靠度（BLR）測試（例如，在落下BLR（drop BLR）測試期間），等等。各種機制都可能產生接合凸塊破裂，例如熱循環期間的熱失配（thermal mismatch）引起的應力，或由於半導體封裝處理不當或故意衝擊測試（如落下BLR測試）造成的半導體封裝的物理衝擊。

如本文所認識到的，對於半導體封裝的拐角或其他周邊區域處的導電接合凸塊，接合凸塊破裂更可能發生。這是因為周邊區域通常會反應施加的力（例如安裝蓋件）而承受更高水平的應力。此外，周邊區域更容易承受半導體封裝所遭受的任何無意衝擊的衝擊。此外，BGA的接合凸塊或下方結構（例如阻焊劑開口）的位置未對准或不一致可能會在周邊產生最大的不利影響，因為在IC晶粒的拾放（pick-and-placement）過程中基底的放置可能會優化IC晶粒中心部分的定位，但可能會以IC晶粒周邊更大的偏差作為代價。焊球破裂的另一個來源是熱膨脹期間的熱失配，導致IC晶粒翹曲或彎曲和/或基底翹曲或彎曲。例如，如果IC晶粒或基底由具有不同熱膨脹係數的多層不同材料組成，就會發生這種情況。不同層的不同熱膨脹量會導致IC晶粒或基底的翹曲或彎曲，並且這種翹曲或彎曲通常會在IC晶粒/基底接合區域的周邊引入最大量的應力。例如，如果最靠近IC晶粒/基底介面的層比遠離該介面的層具有更大的熱膨脹係數，那麼這可能會在不同的熱膨脹下引起翹曲或彎曲，從而導致矩形IC晶粒的拐角拉離基底。作為另一個例子，如果IC晶粒作為一個整體具有與基底不同的熱膨脹係數，那麼在加熱期間，IC晶粒的整體尺寸將由於熱膨脹而以不同於基底的速率增加，這又將產生IC晶粒周邊的最大失配。

可以使用各種方法來降低接合凸塊破裂的可能性。然而，這些方法可能需要對製程進行修改，例如在BGA回流後限制高溫製程步驟，或使用專門的材料用於接合凸塊。這種方法會對半導體封裝工作流程產生不利影響，和/或增加封裝過程的成本。

本文公開的實施例降低了接合凸塊破裂的可能性，而沒有這種伴隨的缺點。這些實施例利用了本文的認識，即對於在半導體封裝的拐角或其他周邊區域處的接合凸塊更可能發生接合凸塊破裂。所公開的方法修改阻焊劑開口以使開口在IC晶粒接合表面的周邊區域中更大。（注意，該周邊區域可以包括多個子區域，例如矩形晶粒的兩個角）。這具有許多有益效果，可用於降低接合凸塊破裂的可能性。一種效果是周邊處較大的阻焊劑開口可以適應IC晶粒的阻焊劑開口與基底的相應阻焊劑開口之間的不對準，無論這種不對準是由於阻焊劑開口的定義中的缺陷還是由由於在回流製程後進行的熱處理過程中的不同熱膨脹。另一個效果是周邊較大的阻焊劑開口容納了更大比例的回流接合凸塊，這將回流接合凸塊的形狀改變為更寬，從而更堅固地抵抗接合凸塊破裂。

另一種方法似乎是在IC晶粒的整個接合表面上擴大IC晶粒的阻焊劑開口。然而，對於給定的IC晶粒尺寸，這會導致阻焊劑開口的總數減少，並因此導致BGA中的接合凸塊數量減少。相比之下，本文公開的方法僅在周邊擴大了晶粒阻焊劑開口。雖然對於給定的IC晶粒尺寸，這仍會減少BGA中的接合凸塊的總數，但該減少量少於所有阻焊劑開口都擴大的情況。此外，可以通過優化IC晶粒的金屬化層和/或基底的RDL（如果有IC晶粒的金屬化層和/或基底的RDL的話）的設計來減輕這種修改的影響，以便可以將小的臨界尺寸接合接墊定位在IC晶粒的中心區域，的，在此處IC晶粒的阻焊劑開口的尺寸沒有擴大。

參考圖1和圖2，示例性半導體封裝顯示為沿著方向X與方向Z的平面的側剖視圖（圖1），並通過圖1中所示和圖2中所示的截面S-S。示例性半導體封裝包括積體電路（IC）至少一個動態隨機存取記憶體（DRAM）10（具體地，如圖2所示的四個DRAM 10）形式的晶粒10，其圍繞位於中心的邏輯IC晶粒12（例如系統單晶片（SoC）晶粒12）。四個DRAM 10通過四個各自的球柵陣列（BGA）20安裝在基底14上，同樣地，邏輯IC晶粒12通過邏輯晶粒的BGA 21安裝在基底14上。每個BGA 20和BGA 21在圖1中用一些代表性的導電接合凸塊示意性地表示，而圖2示出了僅用於電性連接DRAM 10的BGA 20的幾個代表性導電接合凸塊。應當注意，雖然圖2示出了每個BGA 20具有設置在規則二維網格中的代表性接合凸塊，但是每個BGA 20可以具有適合於DRAM 10和基底上的接合接墊佈局的任何接合凸塊設置，例如是BGA 20中的接合凸塊的佈局可以形成也可以不形成規則的二維網格。如圖1進一步圖解所示，連接DRAM 10的每個BGA 20具有設置在BGA 20的接合凸塊周圍的底膠材料22；同樣地，連接邏輯IC晶粒12的BGA 21具有設置在BGA 21的接合凸塊周圍的底膠材料23。（圖2未說明底膠材料）。作為非限制性示例，底膠材料22和23可以包括環氧樹脂材料。

更具體地，並且特別參考圖1並關注將DRAM 10和基底14進行電性連接的BGA 20，IC晶粒10（例如，說明性DRAM 10）具有面向基底14的接合表面26的接合表面24。BGA 20的接合凸塊對IC晶粒10和基底14進行電性連接。更具體地說，BGA 20的接合凸塊將IC晶粒10的接合表面24的晶粒接合接墊（未示出）與基底14的基底接合接墊（未示出）進行電性連接。這些連接的細節將參照圖3和圖4更詳細地說明和描述。注意，雖然IC晶粒10的說明性接合表面24和基底14的接合表面26都是平面表面，但不限於此。例如，這些接合表面24和/或接合表面26中的一個或兩個可以是非平面的，例如可以包括台階或其他水平變化，使得例如各種IC晶粒10和12可以處於不同的水平。

BGA 20和21的接合凸塊在各個IC晶粒10或12和基底14的接合接墊（圖1和2中未示出，但參見圖3和圖4）之間提供電性內連線連接。在說明性實施例中，基底14包括核心30（其可以例如包括矽基底），以及在核心30的相對側上的再分佈層（RDL）32和34。每個RDL 32和34包括多個圖案化金屬化層36，這些圖案化金屬化層36被金屬間介電（IMD）材料38隔開並且通過穿過IMD材料38的導電通孔電性內連線連接。矽穿孔（through-silicon via，TSV）40穿過矽核心30以電性內連線連接兩個RDL 32和34。RDL 32和34以及TSV 40提供用於在BGA 20和21與基底14的底部接墊42之間傳輸電力和/或訊號的電通路（electrical pathway）。RDL 32和34可以提供各種益處，例如為電性內連線連接提供整合式扇出封裝（InFO），以便散佈接墊42的間距，以促進將表面安裝半導體封裝更容易焊接到印刷電路板（PCB）或其他安裝表面。應當理解，這僅僅是一種非限制性說明性設置，並且基底14可以包括也可以不包括RDL、TSV等。

繼續參考圖1和圖2，說明性半導體封裝更包括密封環44和蓋件46。密封環44和蓋件46等部件與基底14一起形成包圍IC晶粒10和12的外殼，以保護它們免受環境污染物的侵入並且在結構上保護IC晶粒10和12免受外部衝擊等。如圖2所示，密封環44環繞IC晶粒10和12，蓋件46設置在密封環44和IC晶粒10和12上。例如，密封環44可以包括金屬材料，並且蓋件46可以通過黏合劑47固定在基底14上和密封環44上。

在說明性實施例中，蓋件46用作IC晶粒10和12的熱傳播和/或散熱部件。為此，蓋件46可以包括導熱材料，例如鋼、不銹鋼、銅、鎳、鈷、其各種合金，或者諸如碳化矽、氮化鋁、石墨等的複合材料。熱介面材料48設置在蓋件46與每個IC晶粒10和12之間以促進從IC晶粒10和12到導熱蓋件46的熱傳遞。作為非限制性示例，熱介面材料48可以包括有機矽材料，任選地與氧化鋁（Al ₂O ₃）、氧化鋅（ZnO ₂）等的顆粒混合。為了進一步促進蓋件46的傳播和/或散熱性能，密封環44可以包括導熱材料，例如銅、鋼、不銹鋼或其他金屬材料，並且黏合劑47可以是導熱的（並且在一些實施例中，可以包括與設置在蓋件46和ID晶粒10和12之間的熱介面材料48相同的材料。

儘管未示出，但在一些實施例中，基底14和蓋件46可以延伸跨過圖1所示的基底封裝，或跨過圖1所示的基底封裝並跨過設置在基底14上的其他基底封裝，其中包括：這種封裝的IC晶粒介於基底14和蓋件46之間。

BGA 20將DRAM 10電性連接到基底14是下面進一步討論的焦點。特別參考圖1，每個BGA 20包括導電接合凸塊50，其中在圖1中僅示出幾個代表性的導電接合凸塊50。每個接合凸塊50包括導電材料，例如焊料、包括塗覆有焊料等的銅核心的銅-核心接合凸塊，接合凸塊50將IC晶粒10的接合表面24的晶粒接合接墊和基底14的接合表面26的基底接合接墊進行電性連接。

參考圖1，BGA 20的每個接合凸塊50對準對應的晶粒阻焊劑開口52，晶粒阻焊劑開口52貫穿覆蓋IC晶粒10的接合表面24的晶粒阻焊劑。類似地，BGA 20的每個接合凸塊50對準對應的基底阻焊劑開口54，基底阻焊劑開口54貫穿覆蓋基底14的接合表面26的基底阻焊劑。結果，晶粒阻焊劑開口52和基底阻焊劑開口54與每個BGA 20的接合凸塊50對準，晶粒阻焊劑開口52和基底阻焊劑開口54也彼此對準。通過這些阻焊劑開口52和54，導電接合凸塊BGA 20的接合凸塊50將IC晶粒10的接合表面24的晶粒接合接墊與基底14的接合表面26的基底接合接墊進行電性連接。

特別參考圖2，DRAM晶粒10的接合表面24被劃分為DRAM晶粒10的接合表面24的周邊區域A和DRAM晶粒10的接合表面24的剩餘區域B。周邊區域A中的接合凸塊50（在圖1中標記但未在圖2中標記）形成BGA 20的接合凸塊50的子集A。區域B中的接合凸塊50類似地形成BGA 20的接合凸塊50的子集B。進一步參考圖3和圖4，與相應的子集A的接合凸塊50對準的晶粒阻焊劑開口52大於與與相應的子集B的接合凸塊50對準的晶粒阻焊劑開口52。即，在IC晶粒10的接合表面24的至少一個周邊區域中形成的晶粒阻焊劑開口52大於形成在晶粒阻焊劑中其他晶粒阻焊劑開口52。（在圖2中，前述的至少一個周邊區域對應於共同構成區域A的兩個子區域，其位於矩形DRAM 10的兩個角處）。

IC晶粒10通過相應的BGA 20與基底14進行電性連接，其中IC晶粒10是DRAM 10。一般來說，可以採用這種BGA的方法，形成在IC晶粒10的接合表面24的至少一個周邊區域中的晶粒阻焊劑開口52大於在晶粒中形成的其他晶粒阻焊劑開口52，這種方法可以用於任何類型的IC晶粒。例如，IC晶粒10更一般地可以包括形成在半導體基底（例如，矽基底、砷化鎵基底等）上的積體電路（IC），或者IC晶粒10可以是由兩個或多個組成的IC晶粒作為子組件接合在一起（直接或通過矽中介層等）。進一步注意，術語IC晶粒和IC晶片在本文中可互換使用，即IC晶粒10可以替代地稱為IC晶片10。

類似地，雖然基底14包括具有TSV 40的核心30以及RDL 32和34，但通常地基底14可以是矽基底、砷化鎵基底或另一種材料的基底，並且可以包括或可以不包括一個或多個RDL，可以包括或可以不包括通孔，並且可以包括或可以不包括印刷電路基底14的一個或兩個主表面上的接觸線等。還設想基底14是作為主IC晶粒的另一個IC晶粒，並用於IC晶粒10。此外，如圖1和圖2，當在半導體封裝中有多個IC晶粒10時，這些都可以是相同類型的IC晶粒（例如，所有DRAM 10，如圖所示）或者可以是不同IC晶粒的各種組合。然而，採用形成具有本文特定BGA的方法，在最少一個IC晶粒10附接到基底14上實施，所述方法是形成在IC晶粒10的接合表面24的至少一個周邊區域中的晶粒阻焊劑開口52大於形成在晶粒阻焊劑中的其他晶粒阻焊劑開口52。相反，如圖1和圖2所示，半導體封裝可以可選地包括一個或多個額外的IC晶粒（例如邏輯IC晶粒12），其不採用的本文特定BGA的方法，所述方法是形成在IC晶粒10的接合表面24的至少一個周邊區域中晶粒阻焊劑開口52大於形成在晶粒阻焊劑中的其他晶粒阻焊劑開口52。（例如，圖1和圖2的半導體封裝的邏輯晶粒的BGA 21不採用形成在接合表面的至少一個周邊區域中的晶粒阻焊劑開口大於其他晶粒阻焊劑開口的方法）.

圖3和圖4示出了區域B（圖3）和區域A（圖4）中的導電接合凸塊50的示例性示例。圖3和圖4中的每一個的左側顯示IC晶粒10和基底14的相關部分，說明性的導電接合凸塊（在圖3中標記為接合凸塊50 _B以指示區域B中的子集B的接合凸塊，並且在圖4中作為接合凸塊50 _A來指示區域A中的子集A的接合凸塊，以及對應的晶粒阻焊劑開口52 _B（圖3）或晶粒阻焊劑開口52 _A（圖4）和對應的基底阻焊劑開口54。在圖3和圖4中的每一個的左側圖中還示出了IC晶粒10的接合表面24、基底14的接合表面26、晶粒阻焊劑62（晶粒阻焊劑開口52 _B或52 _A通過）和基底阻焊劑64（基底阻焊劑開口54通過）。例如，如果晶粒阻焊劑62是晶粒介電層62，則晶粒阻焊劑開口52 _B或52 _A是貫穿晶粒介電層62的開口；同樣，若基底阻焊劑64為基底介電層64，則基底阻焊劑開口54為貫穿基底介電層64的開口。晶粒阻焊劑62也可以被稱為晶粒阻焊罩幕（mask）62，並且類似地，基底阻焊劑64可以被稱為基底阻焊罩幕（mask）64。晶粒阻焊劑62和基底阻焊劑64適當地由電性絕緣材料製成，以有效確保接合凸塊50 _B或50 _A的焊料或其他材料僅在由相應晶粒阻焊劑開口52 _B或52 _A和基底阻焊劑開口54限定的區域內接觸。作為非限制性示例，晶粒和基底阻焊劑62和64可以包括聚合物的漆狀層（lacquer-like layer）、環氧樹脂或其他介電層。

在圖3和圖4中還進一步示出了IC晶粒10的接合表面24的晶粒接合接墊72和基底14的接合表面26的基底接合接墊74。如圖3所示，接合凸塊50 _B經由晶粒阻焊劑開口52 _B以及基底阻焊劑開口54將晶粒接合接墊72與基底接合接墊74進行電性連接。如圖4所示，接合凸塊50 _A通過晶粒阻焊劑開口52 _A和基底阻焊劑開口54將晶粒接合接墊72與基底接合接墊74進行電性連接。

然而，圖3和圖4的比較說明了區域B（參見圖2）中的接合凸塊的子集B的導電接合凸塊50 _B具有與周邊區域A中子集A的導電接合凸塊50 _A不同的形狀，這是因為用於周邊區域A的圖4的晶粒阻焊劑開口52 _A大於用於區域B的圖3的晶粒阻焊劑開口52 _B。

繼續參考圖3和圖4，現在考慮左側所示的側剖視圖和右側所示的俯視圖，在不失一般性的情況下，一些相關尺寸如下所示：晶粒阻焊劑區域B（圖3）中的開口52 _B具有直徑B1；區域B（圖3）和區域A（圖4）中的基底阻焊劑開口54具有直徑B2；周邊區域A（圖4）中的晶粒阻焊劑開口52 _A具有較大的直徑 ；區域B（圖3）中的導電接合凸塊50 _B具有高度H1；並且周邊區域A（圖4）中的導電接合凸塊50 _A具有高度H2。周邊區域A中的晶粒阻焊劑開口52 _A的直徑 大於區域B中的晶粒阻焊劑開口52 _B的直徑B1，即 。

在圖3和圖4所示的說明性實施例中，周邊區域A中的晶粒阻焊劑開口52 _A的直徑 小於基底晶粒阻焊劑開口54的直徑B2，即 。這也意味著，區域B中的晶粒阻焊劑開口52 _B的直徑B1小於基底晶粒阻焊劑開口54的直徑B2，即 。在區域B和周邊區域A中，回流製程確保接合凸塊50 _B或50 _A的焊料填充了晶粒阻焊劑開口52 _B或52 _A並且還填充了基底阻焊劑開口54。由於基底阻焊劑開口54大於晶粒阻焊劑開口52 _B或52 _A，這意味著接合凸塊50 _B或50 _A的橫截面具有如圖3和圖4所示的大致梯形形狀，其直徑為接合凸塊50 _B或50 _A隨著其接近晶粒阻焊劑開口52 _B或52 _A而變窄，產生頸縮效應（necking effect），其中接合凸塊50 _B或50 _A在接近IC晶粒10的接合表面24的端部與接近基底14的接合表面26的端部相比更窄。不限於任何特定的步驟理論，接合凸塊朝向IC晶粒的頸縮可以提供改進的應力管理，並且還提高接合凸塊與IC晶粒接合接墊的連接的定位精確度。如果發生接合凸塊破裂，則它最有可能發生在該較窄的頸部區域，即靠近IC晶粒10的接合表面24。

然而，由於周邊區域A中的晶粒阻焊劑開口52 _A的直徑大於區域B中的晶粒阻焊劑開口52 _B的直徑，即 ，用於在周邊區域A中接合凸塊的子集A的接合凸塊50 _A，使頸縮效應減小。這降低了在周邊區域A中接合凸塊斷裂的可能性，從而使周邊區域中接合凸塊斷裂的可能性（例如上文所描述的影響，諸如周邊不同熱膨脹的影響增加，周邊很可能吸收任何衝擊力的衝擊）被部分或全部補償或抵消。實際上，在一些預期的實施例中，周邊區域A中的晶粒阻焊劑開口52 _A的直徑 等於基底阻焊劑開口54的直徑B2，在這種情況下，區域A中的接合凸塊50 _A將完全沒有頸縮。

在一些實施例中，周邊區域A中的晶粒阻焊劑開口52 _A的直徑 與基底阻焊劑開口54的直徑B2的比率至少為0.7，即： 等式（1）

示例性阻焊劑開口具有圓形周邊。關於圓的面積的等式： （其中 是圓的半徑， 是圓的直徑， 是圓的面積），等式（1）可以用面積表示為： 等式（2） 其中 是周邊區域A中的晶粒阻焊劑開口52 _A的面積，並且 是基底阻焊劑開口54的面積。以開口面積表示的等式（2）可以應用於其中阻焊劑開口具有非圓形周邊的實施例，例如矩形、橢圓形或其他形狀的開口。等式（1）和等式（2）定量地表達了一些說明性幾何形狀，到預期接合凸塊斷裂被顯著減少的點，這些幾何形狀有利地顯著降低區域A中的子集A的接合凸塊50 _A的頸縮效應。

與較小尺寸的晶粒阻焊劑開口52 _B相比，周邊區域A中較大尺寸的晶粒阻焊劑開口52 _A也影響接合凸塊的高度。區域B中的晶粒阻焊劑開口52 _B具有高度H1（參見圖3，在一些非限制性示例性實施例中，高度H1例如是可以在50微米至200微米的範圍內，儘管也可以設想為更大或更小的高度），並且周邊區域A中的晶粒阻焊劑開口52 _A具有較小的高度H2。也就是說，高度H1大於高度H2。這是在回流過程中，接合凸塊的焊料材料填充了晶粒阻焊劑開口和基底阻焊劑開口的結果。由於周邊區域A中的晶粒阻焊劑開口52 _A的面積 大於區域B中的晶粒阻焊劑開口52 _B的面積，因此更多的焊料材料填充到較大的晶粒阻焊劑開口52 _A中，導致高度H2小於高度H1。如果這種斷裂的主要機制是以傾向於施加壓縮力至IC晶粒12的周邊處的接合凸塊52 _A的方式，而造成IC晶粒12和/或基底10翹曲或彎曲，則減小接合凸塊高度H2的效果可特別有減少周邊處的接合凸塊斷裂。在一個變型實施例中，高度H2可以類似於或等於高度H1。例如，在通過晶粒阻焊劑開口54 _A（例如，圖2的實施例中的拐角（corner）區域）接合時使用的（每個凸塊的）焊料體積略大於在通過晶粒阻焊劑開口54 _B接合時使用的焊料體積。

返回參考圖2，通過增加周邊區域A中的晶粒阻焊劑開口52 _A的尺寸來部分或全部補償或抵消周邊區域中接合凸塊斷裂的增加的可能性的所揭露方法的有效性是還受到區域A的尺寸的影響。在圖2的實施例中，每個IC晶粒10具有長度L1和寬度WD。在一些非限制性說明性實施例中，IC晶粒10的寬度WD可以是5毫米至40毫米，儘管也可以設想更大或更小的寬度。區域A包括兩個三角形子區域，每個子區域具有沿與IC晶粒10的長度L1相同的方向的長度L2以及沿與IC晶粒10的寬度WD相同的方向的寬度WO。在一些實施例中： 等式（3）

其中L1是沿著IC晶粒12的接合表面24的矩形區域的邊的長度，並且L2是區域A的拐角區域（根據圖2的實施例）沿著IC晶粒12的接合表面24的矩形區域的L1的同一邊的長度。等式（3）定量地表達了一些說明性幾何結構，其中區域A與IC晶粒12的尺寸相比足夠大，以將周邊區域A中的應力顯著降低到預計接合凸塊斷裂會顯著減少的程度。

每個IC晶粒10的接合表面24的周邊區域A包括在接合表面24的兩個拐角處的兩個三角形子區域。更具體地說，當考慮整個半導體封裝的佈局時，三角形子區域包括四個DRAM 10的最外側四個角，以及每個DRAM 10沿著DRAM的寬度WD的長邊以及沿著整個半導體封裝的長邊的內角。如前文所述，預計這些拐角區域最容易發生接合凸塊破裂或斷裂，因此周邊區域A包括這些拐角的子區域是有利的。一般而言，與用於其餘接合凸塊的晶粒阻焊劑開口52 _B的直徑B1相比，在區域A中使用較大直徑 的晶粒阻焊劑開口52 _A，意味著與區域B中具有較小直徑B1的接合凸塊的情況相比，可以在區域A中包括更少的接合凸塊。因此，在降低接合凸塊斷裂的可能性與最大化接合凸塊的數量之間選擇周邊區域A的範圍和佈局可以存在折衷選擇。這可能導致對區域A的尺寸和範圍的不同選擇，之前提出的等式（3）提供了一個合適的指導方針，可以選擇性地用於進行這種選擇的權衡。

參考圖5、圖6和圖7，通過圖1中指示的截面S-S示出了其他實施例，其對於周邊區域A具有不同的幾何形狀。在圖5的實施例中，每個IC晶粒10的接合表面的周邊區域A是單個矩形區域，其包含構成圖2的實施例中的周邊區域A的兩個三角形子區域的區域以及這些三角形區域之間的區域。

在圖6的實施例中，每個IC晶粒10的接合表面的周邊區域A包括兩個梯形子區域，其位於與圖2的實施例的周邊區域A的三角形子區域相同的兩個拐角處。

在圖7的實施例中，每個IC晶粒10的接合表面的周邊區域A包括兩個正方形或矩形子區域，其位於與圖2的實施例的周邊區域A的三角形子區域相同的兩個拐角處。

應當理解，圖2和圖5-圖7的實施例是非限制性說明性示例，並且構成周邊區域A的子區域的範圍和數量可以是不同的。在另一設想的變體中，IC晶粒可以是矩形的，並且周邊區域A可以包括四個拐角區域，在矩形IC晶粒的四個拐角中的每一者各有一個拐角區域。在這樣的實施例中，四個拐角區域可以具有三角形、梯形、矩形或其他形狀。在另一個設想的變體中，IC晶粒可以是矩形的，並且周邊區域A可以包括三個拐角區域，其中兩個對應於圖2和圖5-圖7中所示者，第三個在半導體封裝中沿著IC晶粒的第二側面朝外。

作為進一步設想的變體，如果針對特定半導體封裝設計的熱應力建模（thermal stress modeling）和/或經驗測試（empirical testing）等表明接合凸塊破裂的最高可能性是在IC晶粒的接合表面的區域中，而不是周邊區域，則可以選擇將晶粒阻焊劑開口設計為更大的區域A作為非周邊區域（具有最高的接合凸塊破裂的可能性）。作為一個說明性示例，如果基底14的接合表面26是非平面的，其中將附接的晶粒10和12放置在不同的高度的一個或多個台階，那麼接合凸塊破裂可能性最高的區域可能接近於台階。作為另一個示例，如果最靠近IC晶粒/基底介面的層的熱膨脹係數比遠離該介面的層的熱膨脹係數小，那麼這會在不同的熱膨脹下引起翹曲或彎曲，從而導致矩形IC的拐角使晶粒向基底移動，並使IC晶粒的中心區域遠離基底。在這種情況下，中心區域可能具有更高的接合凸塊斷裂可能性，從而導致區域A的最佳設計是IC晶粒的接合表面的中心區域。這些僅僅是進一步的非限制性說明性示例。

參考圖8，示出了組裝圖1和圖2（或圖1和圖5，或圖1和圖6，或圖1和圖7）的半導體封裝的說明性方法。圖8的方法假定IC晶粒10和IC晶粒12以及基底14已經被製造並準備好進行封裝。在步驟80中，在IC晶粒10的接合表面24上形成晶粒阻焊劑62。在步驟82中，在基底14的接合表面26上形成基底阻焊劑64。

在步驟84中，晶粒阻焊劑開口52 _A和52 _B分別形成在晶粒阻焊劑62的區域A和區域B中。如前所述，這些晶粒阻焊劑開口52 _A和52 _B被定位成暴露IC晶粒的接合表面24的接合接墊72。可以以各種方式進行步驟84，例如通過對晶粒阻焊劑62的微影控制蝕刻或使用雷射鑽孔。步驟84包括合適的步驟86，取決於其如何進行，以形成不同尺寸的晶粒阻焊劑開口52 _A和52 _B（其中區域A的阻焊劑開口52 _A大於區域B的阻焊劑開口52 _B）。例如，如果步驟84採用微影控制蝕刻，那麼步驟86可以在光阻塗佈在晶粒阻焊劑62上的微影曝光期間使用經修改的光罩幕，從而在曝光的光阻的後續顯影期間產生適當尺寸的開口的潛像。（在步驟84期間光罩幕沒有被修改。步驟86的光罩幕相比於被設計成具有相同尺寸的阻焊劑開口52的光罩幕是經修改的光罩幕。在步驟84中使用經修改的光罩幕，因此具有在相應區域A和區域B中形成不同尺寸的晶粒阻焊劑開口52 _A和52 _B的效果。作為另一個示例，如果在步驟84中使用電腦控制的雷射鑽孔（例如，通過電腦控制安裝IC晶粒的X-Y平移台和電腦控制的鑽孔雷射束的焦距），然後步驟86適當地包括使用雷射鑽孔程序，該程序被適當修改以在區域A中鑽孔更大的晶粒阻焊劑開口52 _A（與其他晶粒阻焊劑開口52 _B相比），例如通過使用更大直徑的雷射束來鑽出更大的晶粒阻焊劑開口52 _A。

在步驟88中，基底阻焊劑開口54形成在基底阻焊劑64中。如前所述，這些基底阻焊劑開口54被定位成暴露基底的接合表面26的接合接墊74。與步驟84一樣，步驟88可以以各種方式進行，例如通過基底阻焊劑64的微影控制蝕刻或使用雷射鑽孔。

然後通過BGA接合IC晶粒和基底。在步驟90中，BGA（球柵陣列）組裝在IC晶粒和基底之間，每個接合球定位在晶粒阻焊劑開口52 _A或52 _B與對準的基底阻焊劑開口54之間。在步驟92中，進行焊料回流製程以使接合球的焊料部分熔化或至少變得可流動，從而回流成圖3和圖4所示的形狀。在一個非限制性說明性示例中，儘管最佳加熱溫度和時間取決於焊料的類型，也可能取決於焊球的類型（例如焊球與具有焊料塗層的銅核心接合球）。步驟92中示出的焊料回流製程需要將BGA加熱到大約240 ^oC到260 ^oC的溫度。

為了完成半導體封裝組件，在步驟94中，底膠材料22（參見圖1）被注入BGA的接合凸塊50 _A和50 _B之間的空間中，並且在步驟96中，底膠材料被固化，用於在一個非限制性說明性實施例中，例如在100 ^oC至180 ^oC的溫度下。在步驟98中，將熱介面材料48施加在IC晶粒（或如果半導體封裝包括如圖1和2所示的多個晶粒，則為多個晶粒）的頂部，並且安裝蓋件46（和支撐/密封環44）。

參考圖8描述的前述封裝過程僅僅是非限制性說明性示例，並且可以設想多種變體。

在下文中，描述了一些進一步的實施例。

在非限制性說明性實施例中，一種半導體封裝，包括：基底，具有設置在所述基底的接合表面上的基底介電層，其中所述基底介電層具有暴露所述基底的接合表面的基底接合接墊的基底介電層開口；至少一個積體電路晶粒，具有設置在所述積體電路晶粒的接合表面上的晶粒介電層，所述晶粒介電層設置為面向所述基底的接合表面，其中所述晶粒介電層具有暴露所述積體電路晶粒的接合表面的晶粒接合接墊的晶粒介電層開口；以及球柵陣列，包括導電接合凸塊，所述導電接合凸塊通過所述晶粒介電層開口和所述基底介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接；其中所述晶粒介電層開口包括在所述積體電路晶粒的接合表面的第一區域中的晶粒介電層開口的第一子集以及在所述積體電路晶粒的接合表面的第二區域中的晶粒介電層開口的第二子集，且其中所述第一子集的晶粒介電層開口大於所述第二子集的晶粒介電層開口。

在一個非限制性說明性實施例中，一種半導體封裝組裝方法，包括：在基底的接合表面上形成基底阻焊劑；在至少一個積體電路晶粒的接合表面上形成晶粒阻焊劑；在所述基底阻焊劑中形成基底阻焊劑開口，暴露所述基底的接合表面的基底接合接墊；在所述晶粒阻焊劑中形成晶粒阻焊劑開口，暴露所述積體電路晶粒的接合表面的晶粒接合接墊，其中形成在所述積體電路晶粒的接合表面的至少一個周邊區域中的晶粒阻焊劑開口大於形成於所述晶粒阻焊劑中的其他晶粒阻焊劑開口；以及使用包括導電接合凸塊的球柵陣列將所述積體電路晶粒與所述基底進行電性連接，所述導電接合凸塊通過所述晶粒阻焊劑開口和所述基底阻焊劑開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接。

在非限制性說明性實施例中，一種半導體封裝，包括：基底，在所述基底的接合表面上具有基底介電層，所述基底介電層具有暴露所述基底的接合表面的基底接合接墊的基底介電層開口；積體電路晶粒，在所述積體電路晶粒的接合表面上具有晶粒介電層，所述晶粒介電層具有暴露所述積體電路晶粒的接合表面的晶粒接合接墊的晶粒介電層開口；以及球柵陣列，包括導電接合凸塊，所述導電接合凸塊通過所述晶粒介電層開口和所述基底介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接；其中，在所述積體電路晶粒的兩個或多個拐角處的晶粒介電層開口大於其他晶粒介電層開口。

上文概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。

10:晶粒/DRAM/晶片 12:晶粒 14:基底 20:球柵陣列/BGA 21:BGA 22、23:底膠材料 24、26:接合表面 30:核心 32、34:再分佈層/RDL 36:圖案化金屬化層 38:金屬間介電材料/IMD材料 40:矽穿孔/TSV 42:接墊 44:密封環 46:蓋件 47:黏合劑 48:熱介面材料 50、50 _A、50 _B:接合凸塊 52、52 _A、52 _B、54:開口 62、64:阻焊劑/介電層/阻焊罩幕 72、74:接合接墊 80、82、84、86、88、92、94、96、98:步驟 A、B:區域/子集 B1、B2:直徑 H1、H2:高度 L1、L2:長度 WD、WO:寬度 S-S:截面 X、Z:方向

藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示意性地示出了包括動態隨機存取記憶體（DRAM）及系統單晶片（SoC）晶粒的半導體封裝的側剖視圖。 圖2示意性地示出了根據一個實施例的圖1中指示的截面S-S。 圖3示意性地示出了在圖2所示的區域B的區塊中DRAM和基底之間的包括側剖視圖（圖3的左側）和俯視圖（圖3的右側）的一個導電接合凸塊。 圖4示意性地示出了在圖2中指示的區域A的區塊中DRAM和基底之間的包括側剖視圖（圖4的左側）和俯視圖（圖4的右側）的一個導電接合凸塊。 圖5、圖6和圖7描繪了根據其中區域A的區塊具有不同空間區域的附加實施例的圖1中指示的截面S-S。 圖8通過流程圖示出了將DRAM和SoC晶粒組裝到圖1的封裝中的簡化方法。

10:晶粒/DRAM/晶片

12:晶粒

14:基底

20:球柵陣列/BGA

44:密封環

A、B:區域/子集

L1、L2:長度

WD、WO:寬度

Claims (20)

1. 一種半導體封裝，包括： 基底，具有設置在所述基底的接合表面上的基底介電層，其中所述基底介電層具有暴露所述基底的接合表面的基底接合接墊的基底介電層開口； 至少一個積體電路晶粒，具有設置在所述積體電路晶粒的接合表面上的晶粒介電層，所述晶粒介電層設置為面向所述基底的接合表面，其中所述晶粒介電層具有暴露所述積體電路晶粒的接合表面的晶粒接合接墊的晶粒介電層開口；以及 球柵陣列，包括導電接合凸塊，所述導電接合凸塊通過所述晶粒介電層開口和所述基底介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接； 其中所述晶粒介電層開口包括在所述積體電路晶粒的接合表面的第一區域中的晶粒介電層開口的第一子集以及在所述積體電路晶粒的接合表面的第二區域中的晶粒介電層開口的第二子集，且 其中所述第一子集的晶粒介電層開口大於所述第二子集的晶粒介電層開口。
2. 如請求項1所述的半導體封裝，其中所述第一子集的晶粒介電層開口的直徑與所述基底介電層開口的直徑的比率至少為0.7。
3. 如請求項1所述的半導體封裝，其中 ， 是所述第一子集的晶粒介電層開口的橫截面面積，且 是所述基底介電層開口的橫截面面積。
4. 如請求項1所述的半導體封裝，其中： 所述積體電路晶粒的接合表面的所述第一區域包括所述積體電路晶粒的接合表面的至少一個周邊區域。
5. 如請求項1所述的半導體封裝，其中： 所述積體電路晶粒的接合表面具有矩形區域； 所述積體電路晶粒的接合表面的所述第一區域包括所述積體電路晶粒的接合表面的至少兩個拐角區域；以及 ，其中L1是所述積體電路晶粒的接合表面的所述矩形區域的邊的長度，L2是所述拐角區域沿著所述積體電路晶粒的接合表面的所述矩形區域的L1的同一邊的長度。
6. 如請求項5所述的半導體封裝，其中： 所述球柵陣列的所述導電接合凸塊通過所述第一子集的晶粒介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，其中所述第一子集中的導電接合凸塊具有第一高度；以及 所述球柵陣列的所述導電接合凸塊經由所述第二子集的晶粒介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，其中所述第二子集中的導電接合凸塊具有第二高度，其中所述第二高度大於所述第一高度。
7. 如請求項1所述的半導體封裝，其中： 所述球柵陣列的所述導電接合凸塊通過所述第一子集的晶粒介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，其中所述第一子集中的導電接合凸塊具有第一形狀；以及 所述球柵陣列的所述導電接合凸塊經由所述第二子集的晶粒介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，其中所述第二子集中的導電接合凸塊具有不同於所述第一形狀的第二形狀。
8. 如請求項1所述的半導體封裝，其中至少一個所述積體電路晶粒包括至少一個動態隨機存取記憶體晶粒，且所述半導體封裝更包括： 環，環繞所述至少一個動態隨機存取記憶體晶粒；以及 蓋件，設置在所述環上和所述至少一個動態隨機存取記憶體晶粒上。
9. 如請求項1所述的半導體封裝，其中所述晶粒介電層開口對應於所述基底介電層開口。
10. 一種半導體封裝組裝方法，包括： 在基底的接合表面上形成基底阻焊劑； 在至少一個積體電路晶粒的接合表面上形成晶粒阻焊劑； 在所述基底阻焊劑中形成基底阻焊劑開口，暴露所述基底的接合表面的基底接合接墊； 在所述晶粒阻焊劑中形成晶粒阻焊劑開口，暴露所述積體電路晶粒的接合表面的晶粒接合接墊，其中形成在所述積體電路晶粒的接合表面的至少一個周邊區域中的晶粒阻焊劑開口大於形成於所述晶粒阻焊劑中的其他晶粒阻焊劑開口；以及 使用包括導電接合凸塊的球柵陣列將所述積體電路晶粒與所述基底進行電性連接，所述導電接合凸塊通過所述晶粒阻焊劑開口和所述基底阻焊劑開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接。
11. 如請求項10所述的半導體封裝組裝方法，其中所述至少一個周邊區域中的晶粒阻焊劑開口的直徑與所述基底阻焊劑開口的直徑的比率為至少0.7。
12. 如請求項10所述的半導體封裝組裝方法，其中 ， 是所述至少一個周邊區域中的晶粒阻焊劑開口的橫截面面積， 是所述基底阻焊劑開口的橫截面面積。
13. 如請求項10所述的半導體封裝組裝方法，其中： 所述積體電路晶粒的接合表面具有矩形區域； 所述積體電路晶粒的接合表面的至少一個周邊區域，其中晶粒接合阻焊劑開口大於形成在所述晶粒阻焊劑中的所述其他晶粒阻焊劑開口，所述至少一個周邊區域包括所述積體電路晶粒的接合表面的至少兩個拐角區域；以及 ，其中L1是所述積體電路晶粒的接合表面的所述矩形區域的邊的長度，L2是所述拐角區域沿著所述積體電路晶粒的接合表面的所述矩形區域的L1的同一邊的長度。
14. 如請求項10所述的半導體封裝組裝方法，其中所述球柵陣列的所述導電接合凸塊通過所述至少一個周邊區域中的晶粒阻焊劑開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，所述至少一個周邊區域中的導電接合凸塊具有第一高度，所述球柵陣列的所述導電接合凸塊通過在所述晶粒阻焊劑中形成的所述其他晶粒阻焊劑開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，所述其他晶粒阻焊劑開口中的導電接合凸塊具有第二高度，所述第一高度小於第二高度。
15. 如請求項10所述的半導體封裝組裝方法，其中所述球柵陣列的所述導電接合凸塊通過所述至少一個周邊區域中的所述晶粒阻焊劑開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，所述球柵陣列的所述導電接合凸塊通過在所述晶粒阻焊劑中形成的所述其他晶粒阻焊劑開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接，所述至少一個周邊區域中的導電接合凸塊與所述其他晶粒阻焊劑開口中的導電接合凸塊具有不同的形狀。
16. 如請求項10所述的半導體封裝組裝方法，其中至少一個所述積體電路晶粒包括至少一個動態隨機存取記憶體晶粒，並且所述半導體封裝組裝方法更包括： 設置環繞所述至少一個動態隨機存取記憶體晶粒的環； 在所述至少一個動態隨機存取記憶體晶粒上施加熱介面材料；以及 在所述環上以及在所述至少一個動態隨機存取記憶體晶粒上的所述熱介面材料上設置蓋件。
17. 如請求項16所述的半導體封裝組裝方法，更包括： 通過邏輯積體電路晶粒的所述球柵陣列將所述邏輯積體電路晶粒與所述基底的接合表面進行電性連接； 其中，所述環進一步環繞所述邏輯積體電路晶粒，所述熱介面材料進一步塗覆在所述邏輯積體電路晶粒上，所述蓋件還設置在所述邏輯積體電路晶粒上的熱介面材料上。
18. 一種半導體封裝，包括： 基底，在所述基底的接合表面上具有基底介電層，所述基底介電層具有暴露所述基底的接合表面的基底接合接墊的基底介電層開口； 積體電路晶粒，在所述積體電路晶粒的接合表面上具有晶粒介電層，所述晶粒介電層具有暴露所述積體電路晶粒的接合表面的晶粒接合接墊的晶粒介電層開口；以及 球柵陣列，包括導電接合凸塊，所述導電接合凸塊通過所述晶粒介電層開口和所述基底介電層開口將所述晶粒接合接墊與所述基底接合接墊進行電性連接； 其中，在所述積體電路晶粒的兩個或多個拐角處的晶粒介電層開口大於其他晶粒介電層開口。
19. 如請求項18所述的半導體封裝，其中在所述積體電路晶粒的兩個或更多個拐角處的導電接合凸塊的形狀不同於所述球柵陣列的其他導電接合凸塊的形狀。
20. 如請求項19所述的半導體封裝，其中在所述積體電路晶粒的兩個或更多個拐角處的晶粒介電層開口的直徑與所述基底介電層開口的直徑的比率至少為0.7。