CN221041124U - 重分配结构、导电结构及装置封装 - Google Patents

重分配结构、导电结构及装置封装 Download PDF

Info

Publication number
CN221041124U
CN221041124U CN202322201680.0U CN202322201680U CN221041124U CN 221041124 U CN221041124 U CN 221041124U CN 202322201680 U CN202322201680 U CN 202322201680U CN 221041124 U CN221041124 U CN 221041124U
Authority
CN
China
Prior art keywords
contact window
contact
polymer layer
layer
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322201680.0U
Other languages
English (en)
Inventor
郭婷婷
黄立贤
杨天中
庄曜群
卢胤龙
何军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN221041124U publication Critical patent/CN221041124U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种重分配结构、导电结构及装置封装，重分配结构包含：一第一聚合物层，设置于一硅基板上方；一第一接触窗口，设置于该第一聚合物层中；一第二聚合物层，设置于该第一接触窗口上方；一第一重分配层，包含设置于该第二聚合物层上的一第一导电焊垫及延伸穿过该第二聚合物层以与该第一接触窗口实体接触的一第二接触窗口；一第三聚合物层，设置于该第一重分配层上方；一第二重分配层，包含设置于该第三聚合物层上的一第二导电焊垫及延伸穿过该第三聚合物层以与该第一导电焊垫实体接触的多个第三接触窗口。该第一导电焊垫具有至少一个开口且该第二导电焊垫具有至少一个开口。

Description

重分配结构、导电结构及装置封装
技术领域
本揭露关于重分配结构、导电结构及装置封装。
背景技术
重分配层(redistribution layer，RDL)为将信号自集成电路(integratedcircuit，IC)晶粒的焊垫重定向至其他位置以供更佳地存取的额外金属层。随着IC晶粒的功能密度继续增加，需要包含多个RDL的RDL结构。RDL结构包含多层金属层及设置于聚合物层中的接触窗口。因为聚合物层具有与半导体材料及金属的热膨胀系数(coefficients ofthermal expansion，CTE)极为不同的热膨胀系数，所以在制造工艺期间的热循环及在高电流使用期间产生的热量可导致聚合物层相对于周围特征的膨胀。在一些情况下，这种膨胀可致使对金属层的损坏，从而导致电阻增加或甚至断路。因此，虽然现存RDL结构足以满足其预期目的，但他们并非在所有态样中皆令人满意。
实用新型内容
根据本揭露的一些实施例，一种重分配结构包括：一第一聚合物层，设置于一硅基板上方；一第一接触窗口，位于该第一聚合物层中；一第二聚合物层，位于该第一接触窗口上方；一第一重分配层，包括一第一导电焊垫及一第二接触窗口，该第一导电焊垫位于该第二聚合物层上，该第二接触窗口延伸穿过该第二聚合物层以与该第一接触窗口实体接触；一第三聚合物层，位于该第一重分配层上方；及一第二重分配层，包括一第二导电焊垫及多个第三接触窗口，该第二导电焊垫位于该第三聚合物层上，所述多个第三接触窗口延伸穿过该第三聚合物层以与该第一导电焊垫实体接触，其中所述多个第三接触窗口邻近于该第二接触窗口的一垂直投影区域，其中该第一导电焊垫包括至少一个开口，其中该第二导电焊垫包括至少一个开口。
根据本揭露的一些实施例，一种导电结构包括：一第一接触窗口；一第一聚合物层，位于该第一接触窗口上方；一第一重分配层，包括一第一导电焊垫及一第二接触窗口，该第一导电焊垫位于该第一聚合物层上，该第二接触窗口延伸穿过该第一聚合物层以与该第一接触窗口实体接触；一第二聚合物层，位于该第一重分配层上方；及一第二重分配层，包括一第二导电焊垫及多个第三接触窗口，该第二导电焊垫位于该第二聚合物层上，所述多个第三接触窗口延伸穿过该第二聚合物层以与该第一导电焊垫实体接触，其中所述多个第三接触窗口包围该第二接触窗口的一垂直投影区域，其中该第二导电焊垫包括位于该第二接触窗口正上方的一第一开口。
根据本揭露的一些实施例，一种装置封装包括：一第一重分配结构；多个连通柱，位在该第一重分配结构上方；一集成电路晶粒，接合至该第一重分配结构；一模塑层，围绕该集成电路晶粒；及一第二重分配结构，位在该模塑层上方，其中该第二重分配结构包括：一第一接触窗口，位在该集成电路晶粒上方；一第一聚合物层，位于该第一接触窗口上方；一第一重分配层，包括一第一导电焊垫及一第二接触窗口，该第一导电焊垫位于该第一聚合物层上，该第二接触窗口延伸穿过该第一聚合物层以与该第一接触窗口实体接触；一第二聚合物层，位于该第一重分配层上方；及一第二重分配层，包括一第二导电焊垫及多个第三接触窗口，该第二导电焊垫位于该第二聚合物层上，所述多个第三接触窗口延伸穿过该第二聚合物层以与该第一导电焊垫实体接触，其中所述多个第三接触窗口包围该第二接触窗口的一垂直投影区域，其中该第二导电焊垫包括位于该第二接触窗口正上方的一第一开口。
附图说明
在结合随附附图阅读以下详细描述时可最佳地理解本揭露。应强调，根据业界的标准惯例，各种特征并未按比例绘制且仅用于说明目的。实际上，各种特征的尺寸可出于论述的清楚起见而任意地增大或减小。
图1为根据本揭露的各个态样的不太易受裂缝影响的RDL结构中的第一连接模式的局部横截面图；
图2说明根据本揭露的各个态样的图1中所示出的RDL结构中的第一连接模式中的重分配层的局部俯视图；
图3为根据本揭露的各个态样的更易受裂缝影响的RDL结构中的第二连接模式的局部横截面图；
图4说明根据本揭露的各个态样的图3中所示出的RDL结构中的第二连接模式中的重分配层的局部俯视图；
图5为根据本揭露的各个态样的包含应力释放开口的RDL结构中的第一网格连接模式的局部横截面图；
图6至图9说明根据本揭露的各个态样的包含应力释放开口的RDL结构中的第一网格连接模式的各种实例的局部俯视图；
图10为根据本揭露的各个态样的包含应力释放开口的RDL结构中的第二网格连接模式的局部横截面图；
图11至图13说明根据本揭露的各个态样的包含应力释放开口的RDL结构中的第二网格连接模式的各种实例的局部俯视图；
图14为根据本揭露的各个态样的用于形成装置封装的方法的流程图；
图15至图25为根据本揭露的各个态样的经历图14的方法的各种操作的工件的局部横截面图。
【符号说明】
100:第一连接模式
102:基板
104、504、521:聚合物层
104-1:第一聚合物层
104-2:第二聚合物层
104-3:第三聚合物层
104-4:第四聚合物层
106:第一接触窗口
108:第二接触窗口
109:第一RDL层
110:第一导电焊垫
112:第三接触窗口
113:第二RDL层
114:第二导电焊垫
116:第一增强导电焊垫
118:第四接触窗口
119:第一增强RDL层
120:第五接触窗口
122:第六接触窗口
123:第二增强RDL层
124:第七接触窗口
126:第二增强导电焊垫
129:第一补充RDL层
130:裂缝
132:第一补充导电焊垫
133:第二补充RDL层
134:第八接触窗口
136:第九接触窗口
138:第二补充导电焊垫
150:第二连接模式
200:第一网格连接模式
202:第一开口
204:第二开口
206:第三开口
208:第四开口
210:第五开口
212:第六开口
214:第七开口
220:第八开口
222:第九开口
224:第十开口
226:第十一开口
228:第十二开口
300:第二网格连接模式
400:方法
402、404、406、408、410、412、414、416、418、420、422、424、426:方块
500:工件
502:载体基板
506、523:RDL层
508:第一重分配结构
510:IC晶粒
512:接触焊垫
514:连通柱
516:模塑层
518:接触窗口
520:第二RDL结构
522、524:接触窗口
526:过孔开口
528:凸块下金属特征
530:表面粘着元件
532:焊料凸块
540:载体胶带
550:叠层
560:开口
562:预焊特征
具体实施方式
以下揭示内容提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下面描述组件及配置的具体实例是为了简化本揭露。当然，这些仅仅为实例且不意欲作为限制。举例而言，在以下描述中，在第二特征上方或第二特征上形成第一特征可包含第一特征及第二特征直接接触地形成的实施例，且亦可包含可在第一特征与第二特征之间形成有附加特征以使得第一特征及第二特征可不直接接触的实施例。此外，本揭露可在各种实例中重复附图标记及/或字母。此重复是出于简化及清楚的目的，且本身并不指示所论述的各种实施例及/或组态之间的关系。
为易于描述，在本文中可使用诸如“在……之下”、“下方”、“下部”、“上方”、“上部”及类似者的空间相对术语来描述如图中所说明的一个元件或特征与另一元件或特征的关系。除了图中所描绘的定向之外，空间相对术语亦意欲涵盖装置在使用或操作中的不同定向。设备可以其他方式定向(旋转90度或处于其他定向)，且本文中所使用的空间相对描述词可同样相应地进行解译。
另外，当用“约”、“大约”及类似者描述数字或数字范围时，术语意欲涵盖考虑到在制造期间固有地出现的变化的合理范围内的数字，如一般熟悉此项技术者所理解的。举例而言，基于与制造具有关联于该数字的特性的特征相关联的已知制造公差，数字或数字范围涵盖包含所描述数字在内的合理范围，诸如在所描述数字的+/-10％内。举例而言，具有“约5nm”的厚度的材料层可涵盖自4.25nm至5.75nm的尺寸范围，其中一般熟悉此项技术者已知与沉积材料层相关联的制造公差为+/-15％。更进一步地，本揭露可在各种实例中重复附图标记及/或字母。此重复是出于简化及清楚的目的，且本身并不指示所论述的各种实施例及/或组态之间的关系。
重分配层(redistribution layer，RDL)为将信号自集成电路(integratedcircuit，IC)晶粒的焊垫重定向至其他位置以供更佳地存取的额外金属层。随着IC晶粒的功能密度继续增加，需要包含多个RDL的RDL结构。RDL结构包含多层金属层及设置于聚合物层中的接触窗口。因为聚合物层具有与半导体材料及金属的热膨胀系数(coefficients ofthermal expansion，CTE)极为不同的热膨胀系数，所以在制造工艺期间的热循环及在高电流使用期间产生的热量可导致聚合物层相对于周围特征的膨胀。在聚合物层的一部分被周围RDL金属特征限制的一些情况下，来自这种热膨胀的应力可导致RDL金属特征破裂。这种裂缝可减小电流传导横截面，从而导致电阻增加。当允许这种裂缝在接触窗口周围散播时，此甚至可导致断路。
根据设计，RDL结构可包含不同类型的连接模式。一些连接模式不太易受由聚合物层的膨胀而导致的裂缝的影响，且一些连接模式更易受这种裂缝风险的影响。如将在以下实例中清楚的，对裂缝的易感性取决于至少两个因素。这些因素中的一者是分离金属特征的聚合物层的任何部分是否被周围金属特征陆围或限制。这些因素中的另一者是热膨胀被具有相对较小的CTE的结构限制。这些因素中的两者必须应对由CTE失配引起的应力可如何消散，或这种应力是否是针对易受裂缝影响的金属特征。
图1及图2提供不太易受裂缝影响的第一连接模式100的局部横截面图及俯视图。首先参考图1。RDL结构中的第一连接模式100包含基板102、位于基板102上方的多个聚合物层104、设置于基板102上方的第一接触窗口106、位于第一接触窗口106上方的第一RDL层(RDL1)109及位于第一RDL层109上方的第二RDL层(RDL2)113。第一RDL层109包含第一导电焊垫110及第二接触窗口108。第二RDL层113包含第二导电焊垫114及第三接触窗口112。在所描绘实施例中，多个聚合物层104包含第一聚合物层104-1、位于第一聚合物层104-1上方的第二聚合物层104-2、位于第二聚合物层104-2上方的第三聚合物层104-3及位于第三聚合物层104-3上方的第四聚合物层104-4。如图1中所说明，第二接触窗口108延伸穿过第二聚合物层104-2以与第一接触窗口106实体接触，且第三接触窗口112延伸穿过第三聚合物层104-3以与第一导电焊垫110实体接触。
图2说明第一RDL层109及第二RDL层113的俯视图。在所描绘实施例中，第一导电焊垫110及第二导电焊垫114两者具有跑道形状。沿着垂直方向(Z方向)，第二接触窗口108与第一接触窗口106重叠。为保证适当的工艺窗口，第二接触窗口108的垂直投影区域小于第一接触窗口106的垂直投影且完全落入第一接触窗口106的垂直投影中。沿着垂直方向，第三接触窗口112与第一导电焊垫110重叠。换言之，第三接触窗口112的垂直投影完全落入第一导电焊垫110的垂直投影中。
基板102包含硅。替代地或另外，基板102可包含锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、硅锗或其组合。在一些实施方式中，基板102可为绝缘体上半导体基板，诸如绝缘体上硅(silicon-on-insulator，SOI)基板、绝缘体上硅锗(silicon germanium-on-insulator，SGOI)基板或绝缘体上锗(germanium-on-insulator，GOI)基板。在所描绘实施例中，基板102可指IC晶粒。基板102具有低CTE。举例而言，硅基板102可具有约2.6×10-6℃-1的CTE。第一RDL层109及第二RDL层113可包含铜(Cu)。铜具有约16×10-6℃-1的CTE，该CTE是基板102的CTE的约5至6倍。聚合物层104可包含聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobuten，BCB)、环氧树脂、聚硅氧、丙烯酸酯、奈米填充酚醛树脂、硅氧烷、氟化聚合物或聚降莰烯。聚合物层104具有比基板102的CTE高得多的CTE。举例而言，当聚合物层104由苯并环丁烯(benzocyclobuten，BCB)形成时，其具有约52×10-6℃-1的CTE，该CTE是基板102的CTE的约20倍。参考图1。因为基板102的CTE比聚合物层104及金属特征的CTE小得多，所以聚合物层用作将热膨胀向上引导远离基板102的背板或应力方向板。第一RDL层109在中间固定至第一接触窗口106，此使第一导电焊垫110弯曲且承受来自第一聚合物层104-1及第二聚合物层104-2的热应力。类似地，第二RDL层113仅通过第三接触窗口112固定至第一导电焊垫110，此使第二导电焊垫114的其余部分弯曲且承受来自第三聚合物层104-3的热膨胀。因此，第一连接模式100不太容易在金属特征中产生裂缝。
当聚合物层104的区被具有较小CTE的结构陆围或限制时，情况并非如此。图3至图4说明第二连接模式150的局部横截面图及逐层俯视图。RDL结构中的第二连接模式150包含基板102、位于基板102上方的多个聚合物层104、设置于基板102上方的第一接触窗口106、位于第一接触窗口106上方的第一增强RDL层119及位于第一增强RDL层119上方的第二增强RDL层123。第一增强RDL层119包含第一增强导电焊垫116及第二接触窗口108。第二增强RDL层123包含第二增强导电焊垫126、第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124。在所描绘实施例中，多个聚合物层104包含第一聚合物层104-1、位于第一聚合物层104-1上方的第二聚合物层104-2、位于第二聚合物层104-2上方的第三聚合物层104-3及位于第三聚合物层104-3上的第四聚合物层104-4。如图3中所说明，第二接触窗口108延伸穿过第二聚合物层104-2以与第一接触窗口106实体接触。第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124延伸穿过第三聚合物层104-3以与第一增强导电焊垫116实体接触。
参看图4，第一增强导电焊垫116及第二增强导电焊垫126两者为具有圆角的四边形。举例而言，第一增强导电焊垫116及第二增强导电焊垫126可根据着陆于其上的接触窗口的位置及直径而自俯视图中具有正方形、矩形或等腰梯形的形状。与第一导电焊垫110及第二导电焊垫114相比，第一增强导电焊垫116及第二增强导电焊垫126两者沿着Y方向更宽以容纳更多的接触窗口连接。沿着垂直方向(Z方向)，第二接触窗口108与第一接触窗口106重叠。为保证适当的工艺窗口，第二接触窗口108的垂直投影区域小于第一接触窗口106的垂直投影且完全落入第一接触窗口106的垂直投影中。沿着垂直方向，第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124与第一增强导电焊垫116重叠。换言之，第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124的垂直投影完全落入第一增强导电焊垫116的垂直投影中。
第二连接模式150用以适应高电流应用程序。由于接触窗口的数目增加及导电焊垫扩大，因此电流更分散，以防止不合需要的局部电阻加热，此可导致连接失败。然而，接触窗口的数目增加可在空间上限制聚合物层104的区。与图1中所示出的第一连接模式100类似，低CTE基板102用作背板或应力方向板，其将热膨胀向上引导远离基板102。第一增强RDL层119在中间固定至第一接触窗口106，此使第一增强导电焊垫116的其余部分弯曲且承受来自第一聚合物层104-1及第二聚合物层104-2的热应力。第二增强RDL层123通过第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124固定至第一增强导电焊垫116。这四个接触窗口紧凑地定位且将第二增强RDL层123实质上固定至第一增强导电焊垫116。如图3中所示出，第二聚合物层104-2及第三聚合物层104-3的区在地质上被第二接触窗口108、第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124陆围。如双箭头所示出，由聚合物层104的受限区产生的应力可产生将第二增强RDL层123推离第一增强RDL层119的应力。已观察到，这种应力可导致第二接触窗口108周围的裂缝130。
本揭露提供在重分配层中形成应力释放开口以防止产生裂缝的方法及包含此类应力开口的RDL结构。举例而言，当RDL结构中的聚合物层的膨胀被RDL金属特征陆围或限制时、当这种膨胀受到具有低CTE的半导体基板限制时，或两者，可实施本揭露的方法。当实施本揭露的方法时，RDL结构中的重分配层可包含不同种类的应力释放开口。此类应力释放开口可包含过孔开口、通孔边缘开口及通孔间开口。如本文中所使用，过孔开口设置于接触窗口正上方，通孔边缘开口是指沿着接触窗口的边缘的开口，且通孔间开口是指设置于两个接触窗口之间的开口。
图5及图6说明第一网格连接模式200的局部横截面图及逐层俯视图。与第二连接模式150类似，第一网格连接模式200包含基板102、位于基板102上方的多个聚合物层104、设置于基板102上方的第一接触窗口106、位于第一接触窗口106上方的第一增强RDL层119及位于第一增强RDL层119上方的第二增强RDL层123。第一增强RDL层119包含第一增强导电焊垫116及第二接触窗口108。第二增强RDL层123包含第二增强导电焊垫126、第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124。与第二连接模式150不同，第一网格连接模式200亦包含第一开口202及第二开口204。第一开口202是第二接触窗口108的边沿或边缘周围的通孔边缘开口。第二开口204是位于第二接触窗口108正上方的过孔开口。根据电脑模拟结果，第一开口202及第二开口204位于来自聚合物层104的热应力最大或处于局部最大值的位置周围。换言之，第一开口202及第二开口204扰乱了第一增强RDL层119及第二增强RDL层123对聚合物层104的限制且释放了由聚合物层104施加的热应力。就其功能而言，第一开口202及第二开口204为应力释放开口或应变减小开口。
第一开口202及第二开口204的尺寸及位置不重要。虽然第一开口202可释放应力，只要第一开口202位于第二接触窗口108的边沿或边缘周围即可，若第一开口202与第一接触窗口106的垂直投影区域及第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124中的一者的垂直投影区域垂直重叠，则第一开口202为更有效的。在第二增强RDL层123中存在一个第一接触窗口106及四个接触窗口的所描绘实施例中，第一网格连接模式200包含四个第一开口202以有效地减小应力。如图6中所示出，四个第一开口202中的每一者落入第一接触窗口106的重叠区域及第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124中的一者的重叠区域内。在一些实施例中，第一开口202中的每一者在形状上为矩形，且每个边缘具有约4μm与约6μm之间的尺寸。这种大小不重要。当这种尺寸小于4μm时，必须使用与更高成本相关联的光微影技术，这将增加成本。当这种尺寸过大时，第一开口202可过度减小第一增强RDL层119的导电区域，从而导致电阻增加。第二开口204在形状上可为圆形且可具有与第二接触窗口108的尺寸类似的尺寸。举例而言，当第二接触窗口108为圆形且具有直径D时，第二开口204具有约0.9D与约1.1D之间的直径。当第二开口204实质上小于第二接触窗口108时，这可能无法充分地释放应力。当第二开口204比第二接触窗口108大得多时，这可减小第二增强RDL层123的导电区域，从而导致电阻增加。
在电阻不是问题且需要更多安全限度的情况下，可实施图7中所示出的第三开口206及第四开口208。第三开口206及第四开口208是通孔间开口，只要他们设置于两个接触窗口之间即可。第三开口206各自设置于第一增强导电焊垫116上的第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124的两个着陆区域之间。第四开口208各自设置于第四接触窗口118、第五接触窗口120、第六接触窗口122及第七接触窗口124中的两者之间。第三开口206形成于第一增强RDL层119中。第四开口208形成于第二增强RDL层123中。
与第一开口202及第二开口204不同，第三开口206及第四开口208由于两个接触窗口的紧密置放而被拉长以扰乱陆围限制。第三开口206及第四开口208中的每一者具有约4μm与约6μm之间的宽度及约20μm与约40μm之间的长度。当宽度小于4μm时，工艺窗口可较小或需要更高成本的工艺。当宽度大于6μm时，焊垫电阻可增加。第三开口206及第四开口208的长度取决于接触窗口的大小。一般而言，第三开口206及第四开口208的长度随着接触窗口的直径而增加。
图8说明通孔边缘开口(第五开口210)亦形成于第二增强RDL层123中以进一步减小来自聚合物层104的热应力的替代实施例。图9说明图7及图8中所示出的通孔间开口的变体。在图9中表示的实施例中，用至少两个较小的第六开口212或第七开口214替换第三开口206及第四开口208中的每一者。
在其他连接模式下可实施本揭露的应力释放开口。现参考图10及图11，其说明第二网格连接模式300的横截面图及逐层俯视图。第二网格连接模式300包含基板102、位于基板102上方的多个聚合物层104、设置于基板102上方的第一接触窗口106、位于第一接触窗口106上方的第一补充RDL层129及位于第一补充RDL层129上方的第二补充RDL层133。第一补充RDL层129包含第一补充导电焊垫132及第二接触窗口108。第二补充RDL层133包含第二补充导电焊垫138、第八接触窗口134及第九接触窗口136。如图11中所示出，第一补充导电焊垫132具有第二接触窗口108偏离中心的三角形形状。第二补充导电焊垫138包含对应于第一补充导电焊垫132的三角形区域及沿着X方向的横向延伸。尽管第八接触窗口134及第九接触窗口136未包围第二接触窗口108的垂直投影区域，但他们与该垂直投影区域相邻。
在图10及图11中所说明的实施例中，第二网格连接模式300包含第一补充RDL层129中的第八开口220及第二补充RDL层133中的第九开口222。第八开口220是与图6中所示出的第一开口202类似的通孔边缘开口。第九开口222是与图6中所示出的第二开口204类似的过孔开口。第八开口220沿着第二接触窗口108的边缘设置且位于第一接触窗口106的垂直投影区域与第八接触窗口134或第九接触窗口136的垂直投影区域之间的重叠区域内。在所描绘实施例中，第二网格连接模式300包含两个第八开口220。第九开口222设置于第二接触窗口108正上方。
图12及图13说明进一步包含通孔间开口及其他通孔边缘开口的替代实施例。在图12中表示的一些替代实施例中，第二网格连接模式300进一步包含第一补充RDL层129中的第十开口224及第二补充RDL层133中的第十一开口226。第十开口224及第十一开口226是通孔间开口。第十开口224直接设置于第一补充RDL层129上的第八接触窗口134及第九接触窗口136的垂直投影区域之间。第十一开口226直接设置于第二补充RDL层133中的第八接触窗口134与第九接触窗口136之间。与图8中的第三开口206及第四开口208类似，第十开口224及第十一开口226用于破坏第一补充RDL层129及第二补充RDL层133的限制。图13中表示的替代实施例进一步包含第十二开口228，其为形成于第八接触窗口134及第九接触窗口136的边沿或边缘周围的通孔边缘开口。第十二开口228设置于第八接触窗口134与第九开口222(亦即，过孔开口)之间及第九接触窗口136与第九开口222之间。
上述连接模式多出现于装置封装的RDL结构中。在一些情况下，诸如集成扇出型(integrated fan-out，InFO)封装的装置封装可包含前侧重分配结构及背侧重分配结构。当聚合物层的区是陆围的或受限的时，本揭露的应力释放开口可实施为前侧RDL结构、背侧RDL结构或两者。图14为说明根据本揭露的形成包含应力释放开口的装置封装的方法400的流程图。方法400仅为实例且不意欲将本揭露限于方法400中明确说明的内容。可在方法400之前、期间及之后提供附加步骤，且可针对方法的附加实施例替换、消除或移动一些所描述步骤。出于简单起见，并非所有步骤皆在本文中进行了描述。下面结合图15至图25描述了方法400中的操作，图15至图25是工件500在各种制造阶段的局部横截面图。因为工件500将根据上下文的需要而被制造成装置封装。另外，贯穿本申请案，除非另有例外，否则相似附图标记表示相似特征。X、Y及Z方向在图15至图25中一致地使用且彼此垂直。
参看图14及图15，方法400包含在载体基板502上方形成第一重分配层(redistribution layer，RDL)结构508的方块402。载体基板502可包含玻璃、陶瓷或其他合适材料。载体基板202在工件500上形成各种特征期间提供结构支撑。尽管未明确示出，但粘合剂层(例如胶层、光热转换(light-to-heat conversion，LTHC)涂层、紫外线(ultraviolet，UV)膜及类似者)设置于载体基板502上方。粘合剂层允许随后自工件500移除载体基板502。此后，在粘合剂层上方形成第一RDL结构508。第一RDL结构508可包含嵌入多个聚合物层504中的两(2)个至五(5)个RDL层506。如上面结合图1至图13所描述，第一RDL结构508中的RDL层506可包含铜(Cu)，且多个聚合物层可包含聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobuten，BCB)、环氧树脂、聚硅氧、丙烯酸酯、奈米填充酚醛树脂、硅氧烷、氟化聚合物或聚降莰烯。在形成第一RDL结构的实例工艺中，使用旋涂来沉积聚合物层504中的一者。接着使用光微影及蚀刻技术来图案化所沉积聚合物层504以形成通孔开口。在图案化之后，接着使用物理气相沉积(physicalvapor deposition，PVD)或电镀将金属层沉积于图案化聚合物层504上方。当采用后者时，在使用电镀形成大量RDL层之前，首先在图案化聚合物层504上方沉积晶种层。接着将工艺重复多次以形成第一RDL结构508。如下面将进一步描述的，第一RDL结构508接合至IC晶粒的背侧。因此，第一RDL结构508亦可被称为背侧RDL结构508。虽然有可能在第一RDL结构508中形成应力释放开口以减少裂缝形成，但图15中所说明的第一RDL结构508没有实施高电流设计。因此，第一RDL结构508中的聚合物层504可不包含需要上面结合图5至图13描述的应力释放开口的陆围或受限区。
参看图14及图16，方法400包含在第一RDL结构508上方形成连通柱514的方块404。在一个实施例中，连通柱514包含铜。在实例工艺中，图案化光阻剂形成于第一RDL结构508上方。为形成图案化光阻剂，光阻剂以毯覆方式沉积于第一RDL结构508上方。在曝光前烘烤之后，将光阻剂曝露于透射穿过光罩或由光罩反射的辐射。在曝光后烘烤之后，根据是使用负型阻剂抑或是使用正型阻剂，接着使光阻剂的曝露或未被曝露部分显影/移除光阻剂的曝露或未被曝露部分。所得图案化光阻剂可包含用于连通柱514的开口，这些开口可设置于载体基板502的外围区域处。图案化光阻剂中的开口曝露第一RDL结构508中的导电特征或接触焊垫。接着将诸如铜、钴、镍或钛的导电材料沉积于开口中以形成连通柱514。在实例工艺中，首先在开口上方沉积晶种层，接着执行诸如电镀工艺或无电电镀工艺的镀覆工艺，以形成连通柱514的其余部分。在镀覆工艺之后，执行平坦化工艺以移除位于图案化光阻剂上方的多余材料。接着使用灰化或清洗工艺来移除图案化光阻剂。如下面将进一步描述的，连通柱514延伸穿过绝缘包装层以将信号传导至IC晶粒的前侧。因此，连通柱514亦可被称为绝缘连通柱(through insulation via，TIV)514。
参看图14及图16，方法400包含IC晶粒510接合至第一RDL结构508的方块406。IC晶粒510可为高频宽记忆体(high bandwidth memory，HBM)晶粒或逻辑晶粒。如图16中所示出，IC晶粒510包含嵌入一或多个钝化层中的多个接触焊垫512，多个接触焊垫512包含介电材料或聚合材料。尽管未明确示出，但晶粒附接膜(die attachment film，DAF)可用于将IC晶粒510接合或贴附至第一RDL结构508的中心区，使得连通柱514通常包围所附接IC晶粒510。尽管图16仅说明IC晶粒510的接合，但在方块406中可将多于一个晶粒接合至第一RDL结构508。为简洁起见，省略了详细说明及描述。此时，IC晶粒510及连通柱514的顶表面可不共平面。
参看图14及图17，方法400包含在IC晶粒510及连通柱514上方形成模塑层516的方块408。可使用压缩模塑、传递模塑、液体密封剂模塑及类似者来形成模塑层516(或模塑化合物516)。举例而言，模塑层516可分配于IC晶粒510与连通柱514之间或在连通柱514之间以液体形式分配。随后，执行固化工艺以使模塑层516凝固。如图17中所示出，分配模塑层516，直至模塑化合物516的顶表面高于IC晶粒510及连通柱514的顶表面为止。模塑层516可包含任何合适材料，诸如环氧树脂、模塑底填充物及类似者。
参看图14及图18，方法400包含平坦化模塑层516的方块410。在方块410中，平坦化固化模塑层516(例如使用CMP、研磨或类似者)以减小其总厚度，且因此曝露连通柱514及位于IC晶粒510上的多个接触焊垫512。如上所述，因为连通柱514完全延伸穿过模塑层516，所以连通柱514亦可被称为绝缘连通柱(through insulation via，TSV)514或模塑连通柱(through molding via，TMV)514。由于在方块410中的平坦化，因此IC晶粒510及连通柱514的顶表面为共平面的。
参看图14及图19，方法400包含在工件500上方形成第二RDL结构520的方块412。第二RDL结构520可包含比第一RDL结构508更多的RDL层，此是因为第二RDL结构520不仅耦接至连通柱514，而且亦耦接至IC晶粒510的接触焊垫512。在一些情况下，第二RDL结构520可包含嵌入多个聚合物层521中的三(3)个至六(6)个RDL层523。如上面结合图1至图13所描述，第二RDL结构520中的RDL层523可包含铜(Cu)，且多个聚合物层521可包含聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobuten，BCB)、环氧树脂、聚硅氧、丙烯酸酯、奈米填充酚醛树脂、硅氧烷、氟化聚合物或聚降莰烯。在形成第二RDL结构520的实例工艺中，使用旋涂来沉积聚合物层521中的一者。接着使用光微影及蚀刻技术来图案化所沉积聚合物层521以形成通孔开口。在图案化之后，接着使用物理气相沉积(physical vapor deposition，PVD)或电镀将金属层沉积于图案化聚合物层521上方。当采用后者时，在使用电镀形成大量RDL层之前，首先在图案化聚合物层521上方沉积晶种层。接着将工艺重复多次以形成第一RDL结构508。在图19中所说明的实施例中，本揭露的应力释放开口实施为第二RDL结构520。在图19中由过孔开口526表示的至少一个释放开口形成于包含接触窗口522及524的RDL层中。过孔开口526设置于下伏接触窗口518正上方。其他应力释放开口(包含在图5至图13中所描述及示出的应力释放开口)亦可形成于第二RDL结构520中。为形成图19中所示出的过孔开口526，图案化光阻剂形成于聚合物层521上方。图案化光阻剂包含过孔开口526所在的位置处的特征。该特征防止在该位置处形成RDL层，从而形成过孔开口526。类似技术可用于在RDL层中的不同位置处形成其他类型的应力释放开口。在图19中，包含硅基板的IC晶粒510发挥与图1中的基板102类似的作用以向上引导应力。
参看图14及图20，方法400包含在第二RDL结构520上方形成凸块下金属(underbump metallization，UBM)特征528的方块414。在方块414中，UBM特征528及表面粘着元件(surface mount device，SMD)530形成于第二RDL结构520上方。UBM特征528用以容纳至球栅阵列(ball grid array，BGA)球的焊料凸块、受控塌陷晶片连接器(controlledcollapse chip connector，C4)凸块及类似者。UBM特征528及SMD 530通过第二RDL结构520电耦合至IC晶粒510。表面粘着元件530的实例包含集成被动装置，诸如电阻器、电容器、电感器或电阻器-电容器。
参看图14及图20，方法400包含在UBM特征528上方形成焊料凸块532的方块416。在实例工艺中，焊料沉积于UBM特征528上方。接着执行回流工艺以形成焊料凸块532。焊料凸块532可用于将装置封装500电耦合至其他封装组件，诸如另一装置晶粒、中介层、封装基板、印刷电路板(printed circuit board，PCB)或类似者。
参看图14及图21，方法400包含将焊料凸块532安装于载体胶带(carrier tape)540上的方块418。在一些实施例中，载体胶带540具有用于附接至装置封装500的焊料凸块532的粘合剂表面。在实例工艺中，装置封装500翻转，使得载体基板502指向上方。接着允许焊料凸块532与载体胶带540实体接触。激活粘合剂表面以接合至焊料凸块532。
参看图14及图22，方法400包含移除载体基板502的方块420。在将装置封装500安装于载体胶带540上之后，将载体基板502与装置封装500剥离或自装置封装500移除载体基板502。在载体基板502将第一RDL结构508与粘合剂层介接的实施例中，可通过例如将粘合剂层曝露于紫外线(ultraviolet，UV)辐射、激光或热量以使粘合剂层失去其粘合性质来剥离载体基板502。
参看图14及图23，方法400包含在第一RDL结构508上方形成叠层550的方块422。在一些实施例中，叠层550可包含与模塑层516的材料类似的材料。在这些实施例中，叠层550可包含聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobuten，BCB)、环氧树脂、聚硅氧、丙烯酸酯、奈米填充酚醛树脂、硅氧烷、氟化聚合物或聚降莰烯。在一些其他实施例中，模塑层及叠层550两者包含填料，诸如碳或玻璃。因为叠层550形成于IC晶粒510的背侧上方，所以叠层550亦可被称为背侧增强层(backsideenhancement layer，BEL)550。
参看图14及图24，方法400包含在叠层550中形成开口560的方块424。可执行激光钻孔工艺以形成穿过叠层550的开口560。如图24中所示出，开口560不仅完全延伸穿过叠层550，而且亦延伸穿过最底部聚合物层504(在装置封装500被倒置的情况下为最顶部聚合物层504)以曝露第一RDL结构508中的最底部RDL层506(在装置封装500被倒置的情况下为最顶部RDL层506)。
参看图14及图25，方法400包含执行其他工艺的方块426。此类其他工艺可包含将预焊特征(pre-solder feature)562形成于叠层中的开口560中及将装置封装500自散装工件锯下。
本揭露的一个态样涉及一种重分配结构。重分配结构包含：第一聚合物层，设置于硅基板上方；第一接触窗口，设置于第一聚合物层中；第二聚合物层，设置于第一接触窗口上方；第一重分配层，具有第一导电焊垫及第二接触窗口，该第一导电焊垫设置于第二聚合物层上，该第二接触窗口延伸穿过第二聚合物层以与第一接触窗口实体接触；第三聚合物层，设置于第一重分配层上方；及第二重分配层，包含设置于第三聚合物层上的第二导电焊垫及延伸穿过第三聚合物层以与第一导电焊垫实体接触的多个第三接触窗口。多个第三接触窗口邻近于第二接触窗口的垂直投影区域。第一导电焊垫包含至少一个开口且第二导电焊垫包含至少一个开口。
在一些实施例中，第一聚合物层、第二聚合物层及第三聚合物层包含聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobuten，BCB)、环氧树脂(epoxy)、聚硅氧(silicone)、丙烯酸酯(acrylates)、奈米填充酚醛树脂(nano-filled pheno resin)、硅氧烷(siloxane)、氟化聚合物(fluorinated polymer)或聚降莰烯(polynorbornene)。在一些实施方式中，第一接触窗口、第一重分配层及第二重分配层包含铜(Cu)。在一些实施方式中，多个第三接触窗口包含四(4)个第三接触窗口，该四(4)个第三接触窗口自俯视图中形成四边形，且四边形的地理中心与第二接触窗口的垂直投影区域重叠。在一些实施例中，四边形包含正方形或等腰梯形。在一些情况下，第一重分配层中的至少一个开口包含设置于第一导电焊垫与第二接触窗口之间的第一开口。在一些实施方式中，第二重分配层中的至少一个开口包含设置于第二导电焊垫中且位于第二接触窗口正上方的第二开口。在一些实施方式中，第二接触窗口实质上为圆形且包含直径，且第二开口实质上为圆形且包含直径。
本揭露的另一态样涉及一种导电结构。导电结构包含：第一接触窗口；第一聚合物层，设置于第一接触窗口上方；第一重分配层，包含第一导电焊垫及第二接触窗口，该第一导电焊垫设置于第一聚合物层上，该第二接触窗口延伸穿过第一聚合物层以与第一接触窗口实体接触；第二聚合物层，设置于第一重分配层上方；及第二重分配层，使第二导电焊垫及多个第三接触窗口凹进，该第二导电焊垫设置于第二聚合物层上，该多个第三接触窗口延伸穿过第二聚合物层以与第一导电焊垫实体接触。多个第三接触窗口包围第二接触窗口的垂直投影区域，且第二导电焊垫包含位于第二接触窗口正上方的第一开口。
在一些实施例中，第一聚合物层及第二聚合物层包含聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobuten，BCB)、环氧树脂(epoxy)、聚硅氧(silicone)、丙烯酸酯(acrylates)、奈米填充酚醛树脂(nano-filledpheno resin)、硅氧烷(siloxane)、氟化聚合物(fluorinated polymer)或聚降莰烯(polynorbornene)。在一些实施例中，第一接触窗口、第一重分配层及第二重分配层包含铜(Cu)。在一些实施方式中，多个第三接触窗口自俯视图中形成四边形，且四边形的地理中心与第二接触窗口的垂直投影区域重叠。在一些实施例中，四边形包含正方形或等腰梯形。在一些实施方式中，第二接触窗口实质上为圆形且包含直径，且第一开口实质上为圆形且包含直径。在一些情况下，第一接触窗口设置于半导体基板上方。
本揭露的又一态样涉及一种重分配结构形成方法。方法包含：在载体基板上方形成第一重分配层(redistribution layer，RDL)结构；在第一RDL结构上方形成多个连通柱；将IC晶粒接合至第一RDL结构；在第一RDL结构、多个连通柱及IC晶粒上方形成模塑层；平坦化模塑层以曝露多个连通柱；及在平坦化模塑层上方形成第二RDL结构。形成第二RDL结构包含：在IC晶粒上方形成第一接触窗口；将第一聚合物层沉积于第一接触窗口上方；形成第一重分配层，其包含第一导电焊垫及第二接触窗口，该第一导电焊垫设置于第一聚合物层上，该第二接触窗口延伸穿过第一聚合物层以与第一接触窗口实体接触；将第二聚合物层沉积于第一重分配层上方；形成第二重分配层，其具有第二导电焊垫及多个第三接触窗口，该第二导电焊垫设置于第二聚合物层上，该多个第三接触窗口延伸穿过第二聚合物层以与第一导电焊垫实体接触。多个第三接触窗口包围第二接触窗口的垂直投影区域，且第二导电焊垫包含位于第二接触窗口正上方的第一开口。
在一些实施例中，方法进一步包含：在第二RDL结构上方形成凸块下金属(under-bump metallization，UBM)特征；在UBM特征的第一子组上形成焊料特征；将第二晶粒接合于UBM特征的第二子组上；及在接合之后，将焊料特征安装于载体胶带上。在一些实施方式中，方法进一步包含：将叠层沉积于第一RDL结构上方；使用激光钻孔形成穿过叠层的开口；及将预焊特征沉积于开口中。在一些实施例中，多个第三接触窗口自俯视图中形成四边形，且四边形的地理中心与第二接触窗口的垂直投影区域重叠。在一些实施例中，第一聚合物层及第二聚合物层包含聚酰亚胺、聚苯并恶唑、苯并环丁烯、环氧树脂、聚硅氧、丙烯酸酯、奈米填充酚醛树脂、硅氧烷、氟化聚合物或聚降莰烯。在一些实施方式中，一种装置封装包括一第一重分配结构、多个连通柱、一集成电路晶粒、一模塑层及一第二重分配结构。第一重分配结构位在一载体基板上方，多个连通柱位在第一重分配结构上方，集成电路晶粒接合至第一重分配结构，模塑层围绕集成电路晶粒。第二重分配结构位在模塑层上方，其中第二重分配结构包括一第一接触窗口、一第一聚合物层、一第一重分配层、一第二聚合物层及一第二重分配层，第一接触窗口位在集成电路晶粒上方。第一聚合物层位于第一接触窗口上方，第一重分配层包括一第一导电焊垫及一第二接触窗口，第一导电焊垫位于第一聚合物层上，第二接触窗口延伸穿过第一聚合物层以与第一接触窗口实体接触，第二聚合物层位于第一重分配层上方，第二重分配层包括一第二导电焊垫及多个第三接触窗口，第二导电焊垫位于第二聚合物层上，所述多个第三接触窗口延伸穿过第二聚合物层以与第一导电焊垫实体接触，其中所述多个第三接触窗口包围第二接触窗口的一垂直投影区域，其中第二导电焊垫包括位于第二接触窗口正上方的一第一开口。
前述内容概述数个实施例的特征，使得熟悉此项技术者可更佳地理解本揭露的各个态样。熟悉此项技术者应了解，他们可容易地使用本揭露作为设计或修改用于实现本文中所引入的实施例的相同目的及/或达成相同优势的其他工艺及结构的基础。熟悉此项技术者亦应认识到，此类等效构造并不脱离本揭露的精神及范畴，且在不脱离本揭露的精神及范畴的情况下可在本文中进行各种改变、替换及变更。

Claims (10)

1.一种重分配结构，其特征在于，包括：
一第一聚合物层，位于一硅基板上方；
一第一接触窗口，位于该第一聚合物层中；
一第二聚合物层，位于该第一接触窗口上方；
一第一重分配层，包括一第一导电焊垫及一第二接触窗口，该第一导电焊垫位于该第二聚合物层上，该第二接触窗口延伸穿过该第二聚合物层以与该第一接触窗口实体接触；
一第三聚合物层，位于该第一重分配层上方；及
一第二重分配层，包括一第二导电焊垫及多个第三接触窗口，该第二导电焊垫位于该第三聚合物层上，所述多个第三接触窗口延伸穿过该第三聚合物层以与该第一导电焊垫实体接触，
其中所述多个第三接触窗口邻近于该第二接触窗口的一垂直投影区域，
其中该第一导电焊垫包括至少一个开口，
其中该第二导电焊垫包括至少一个开口。
2.如权利要求1所述的重分配结构，其特征在于，
其中所述多个第三接触窗口包括四个第三接触窗口，
其中该四个第三接触窗口自一俯视图中形成一四边形，
其中该四边形的一地理中心与该第二接触窗口的该垂直投影区域重叠。
3.如权利要求2所述的重分配结构，其特征在于，其中该四边形包括一正方形或一等腰梯形。
4.如权利要求1～3其中任一所述的重分配结构，其特征在于，其中该第一重分配层中的该至少一个开口包括位于该第一导电焊垫与该第二接触窗口之间的一第一开口。
5.如权利要求1～3其中任一所述的重分配结构，其特征在于，其中该第二重分配层中的该至少一个开口包括位该第二导电焊垫中且位于该第二接触窗口正上方的一第二开口。
6.如权利要求5所述的重分配结构，其特征在于，
其中该第二接触窗口实质上为圆形且包括一直径，
其中该第二开口实质上为圆形且包括该直径。
7.一种导电结构，其特征在于，包括：
一第一接触窗口；
一第一聚合物层，位于该第一接触窗口上方；
一第一重分配层，包括一第一导电焊垫及一第二接触窗口，该第一导电焊垫位于该第一聚合物层上，该第二接触窗口延伸穿过该第一聚合物层以与该第一接触窗口实体接触；
一第二聚合物层，位于该第一重分配层上方；及
一第二重分配层，包括一第二导电焊垫及多个第三接触窗口，该第二导电焊垫位于该第二聚合物层上，所述多个第三接触窗口延伸穿过该第二聚合物层以与该第一导电焊垫实体接触，
其中所述多个第三接触窗口包围该第二接触窗口的一垂直投影区域，
其中该第二导电焊垫包括位于该第二接触窗口正上方的一第一开口。
8.如权利要求7所述的导电结构，其特征在于，其中该第一接触窗口位于一半导体基板上方。
9.如权利要求7或权利要求8所述的导电结构，其特征在于，其中所述多个第三接触窗口自一俯视图中形成一四边形，
其中该四边形的一地理中心与该第二接触窗口的该垂直投影区域重叠。
10.一种装置封装，其特征在于，包括：
一第一重分配结构；
多个连通柱，位在该第一重分配结构上方；
一集成电路晶粒，接合至该第一重分配结构；
一模塑层，围绕该集成电路晶粒；及
一第二重分配结构，位在该模塑层上方，
其中该第二重分配结构包括：
一第一接触窗口，位在该集成电路晶粒上方；
一第一聚合物层，位于该第一接触窗口上方；
一第一重分配层，包括一第一导电焊垫及一第二接触窗口，该第一导电焊垫位于该第一聚合物层上，该第二接触窗口延伸穿过该第一聚合物层以与该第一接触窗口实体接触；
一第二聚合物层，位于该第一重分配层上方；及
一第二重分配层，包括一第二导电焊垫及多个第三接触窗口，该第二导电焊垫位于该第二聚合物层上，所述多个第三接触窗口延伸穿过该第二聚合物层以与该第一导电焊垫实体接触，
其中所述多个第三接触窗口包围该第二接触窗口的一垂直投影区域，其中该第二导电焊垫包括位于该第二接触窗口正上方的一第一开口。
CN202322201680.0U 2022-08-16 2023-08-16 重分配结构、导电结构及装置封装 Active CN221041124U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/889,122 US20240063099A1 (en) 2022-08-16 2022-08-16 Reduction of cracks in redistribution structure
US17/889,122 2022-08-16

Publications (1)

Publication Number Publication Date
CN221041124U true CN221041124U (zh) 2024-05-28

Family

ID=89906023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322201680.0U Active CN221041124U (zh) 2022-08-16 2023-08-16 重分配结构、导电结构及装置封装

Country Status (2)

Country Link
US (1) US20240063099A1 (zh)
CN (1) CN221041124U (zh)

Also Published As

Publication number Publication date
US20240063099A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US11574875B2 (en) Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
KR101903903B1 (ko) 감소된 두께를 갖는 디바이스 패키지 및 그 형성 방법
KR102258947B1 (ko) 제어 가능한 스탠드오프를 갖는 팬-아웃 패키지
JP4343296B2 (ja) 半導体デバイスの製造方法
CN113140471A (zh) 封装件和半导体器件及其制造方法
US11854986B2 (en) Chamfered die of semiconductor package and method for forming the same
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
CN113113381A (zh) 封装结构及其形成方法
US11842902B2 (en) Semiconductor package with alignment mark and manufacturing method thereof
CN115064505A (zh) 封装结构及其制造方法
US20240096778A1 (en) Semiconductor die package with conductive line crack prevention design
US20210375809A1 (en) Semiconductor package and manufacturing method thereof
CN221041124U (zh) 重分配结构、导电结构及装置封装
US20230307330A1 (en) Package structure including an array of copper pillars and methods of forming the same
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
US11270921B2 (en) Semiconductor package including dies having high-modulus dielectric layer and manufacturing method thereof
CN114628259A (zh) 半导体器件及其形成方法
CN114628353A (zh) 半导体封装及其制造方法
KR102358285B1 (ko) 반도체 패키지 디바이스 및 그 제조 방법
US20230326819A1 (en) Dam structure for integrated passive device integration and methods of forming the same
US20240047420A1 (en) Electronic package and manufacturing method thereof, and electronic structure and manufacturing method thereof
US20230420429A1 (en) Chip-on-wafer-on-board structure using spacer die and methods of forming the same
US20230386988A1 (en) Semiconductor package with variable pillar height and methods for forming the same
US20230395519A1 (en) Semiconductor package with substrate recess and methods for forming the same
US20230290747A1 (en) Heat dissipating features for laser drilling process

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant