TW202406105A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202406105A
TW202406105A TW112120587A TW112120587A TW202406105A TW 202406105 A TW202406105 A TW 202406105A TW 112120587 A TW112120587 A TW 112120587A TW 112120587 A TW112120587 A TW 112120587A TW 202406105 A TW202406105 A TW 202406105A
Authority
TW
Taiwan
Prior art keywords
layer
metal element
semiconductor device
concentration
dielectric layer
Prior art date
Application number
TW112120587A
Other languages
English (en)
Inventor
蔡志旼
朴瑛琳
申東珉
林佑燮
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202406105A publication Critical patent/TW202406105A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種半導體裝置，包含：下部結構；多個下部電極，位於下部結構上；上部電極，位於多個下部電極上；介電層，位於多個下部電極與上部電極之間，且包含鐵電層或反鐵電層；以及多個界面層，位於多個下部電極與介電層之間，其中多個界面層包含：第一層，接觸多個下部電極，且包含第一金屬元素、不同於第一金屬元素的第二金屬元素以及元素氮；以及第二層，位於第一層與介電層之間，且包含第一金屬元素、第二金屬元素以及元素氧，且其中第一層中的第二金屬元素的濃度低於第二層中的第二金屬元素的濃度。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張2022年7月21日在韓國智慧財產局申請的韓國專利申請案第10-2022-0090352號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。
本發明概念是關於一種半導體裝置。
根據電子工業的發展及使用者的需求，電子裝置在大小上變得更小，且在效能上變得更高。因此，將在電子裝置中所使用的半導體裝置亦需要具有高整合度及高效能。在DRAM記憶體裝置中，需要用於形成具有經改良電特性以及高整合度的電容器的技術。
本發明概念的態樣為提供一種具有改良的電特性及高度整合的半導體裝置。
根據本發明概念的態樣，一種半導體裝置包含：下部結構；多個下部電極，位於下部結構上；上部電極，位於多個下部電極上；介電層，位於多個下部電極與上部電極之間，且包含鐵電層或反鐵電層；以及多個界面層，位於多個下部電極與介電層之間，其中多個界面層包含：第一層，接觸多個下部電極，且包含第一金屬元素、不同於第一金屬元素的第二金屬元素以及元素氮；以及第二層，位於第一層與介電層之間，且包含第一金屬元素、第二金屬元素以及元素氧，且其中第一層中的第二金屬元素的濃度低於第二層中的第二金屬元素的濃度。
根據本發明概念的態樣，一種半導體裝置包含：下部結構，包含電晶體；以及上部結構，位於下部結構上，且上部結構包含支撐層及電連接至電晶體的電容器結構，其中電容器結構包含：下部電極，位於下部結構上，所述下部電極電連接至電晶體；上部電極，位於下部電極上；介電層，位於下部電極與上部電極之間，且包含鐵電層或反鐵電層；以及多個界面層，位於下部電極與介電層之間，其中支撐層與下部電極接觸且在平行於下部結構的上部表面的方向上延伸，其中介電層在上部電極與支撐層之間延伸，其中多個界面層包含：第一層，接觸下部電極，且包含第一金屬元素、不同於第一金屬元素的第二金屬元素以及元素氮；以及第二層，位於第一層與介電層之間，且包含第一金屬元素、第二金屬元素以及元素氧，其中第一層中的第一金屬元素的濃度高於第二層中的第一金屬元素的濃度，且其中第一層中的第二金屬元素的濃度低於第二層中的第二金屬元素的濃度。
根據本發明概念的態樣，一種半導體裝置包含：下部結構，包含電晶體；以及上部結構，位於下部結構上，且包含蝕刻終止層及電連接至電晶體的電容器結構，其中電容器結構包含：多個下部電極，穿過蝕刻終止層、電連接至電晶體且彼此實體上間隔開；上部電極，位於下部結構上的多個下部電極上；介電層，位於多個下部電極與上部電極之間，且包含鐵電層或反鐵電層；以及多個界面層，位於多個下部電極與介電層之間，其中多個界面層包含：第一層，接觸多個下部電極，且包含第一金屬元素、不同於第一金屬元素的第二金屬元素以及元素氮；以及第二層，位於第一層與介電層之間，且包含第一金屬元素、第二金屬元素以及元素氧，其中第一層在垂直於下部結構的上部表面的垂直方向上不具有與蝕刻終止層的重疊，且其中第二層在垂直方向上與蝕刻終止層重疊。
在下文中，將參考隨附圖式描述本發明概念的實施例。
圖1為根據例示性實施例的半導體裝置的示意性平面視圖。
圖2為根據例示性實施例的半導體裝置的示意性橫截面視圖。圖2示出圖1的半導體裝置的沿著線I-I'截取的橫截面。
圖3為根據例示性實施例的半導體裝置的部分放大橫截面視圖。圖3示出對應於圖2的部分『A』的部分放大橫截面。
圖4A及圖4B為示出根據例示性實施例的半導體裝置的介電層的特性的圖形。
參考圖1至圖4B，半導體裝置1可包含：下部結構10，包含電晶體；以及上部結構20，安置於下部結構10上且包含資訊儲存結構。半導體裝置1可為記憶體裝置的總成，所述記憶體裝置包含多個電晶體當中的一個電晶體及多個資訊儲存結構當中的一個資訊儲存結構，但構成記憶體裝置的電晶體的數目及資訊儲存結構的數目不限於此。記憶體裝置可為動態隨機存取記憶體（dynamic random access memory；DRAM）或鐵電記憶體（ferroelectric memory；FeRAM），但本發明概念不限於此。
下部結構10可包含：電路結構3，包含電晶體；著陸襯墊5，在電路結構3上電連接至電路結構3；以及下部絕緣層7，位於（覆蓋）電路結構3上的著陸墊5的側表面。在平面上，著陸襯墊5可配置於與下部電極LE相同或類似的位置中，如圖1中所示出。著陸襯墊5可包含諸如多晶矽或類似者的半導體材料、金屬半導體化合物、金屬氮化物或金屬中之至少一者。
上部結構20可在下部結構10上包含蝕刻終止層ES、電容器結構CS以及至少一個支撐層（S1及S2）。
蝕刻終止層ES可安置於下部結構10上，且可具有實質上均勻厚度。蝕刻終止層ES可安置於（覆蓋）下部結構10的至少一部分上且可暴露著陸襯墊5的上部表面。蝕刻終止層ES可包含絕緣材料，例如氧化矽、氮化矽或氮氧化矽中的至少一者。
電容器結構CS可包含多個下部電極LE、介電層DL、多個界面層IF以及上部電極UE。
多個下部電極LE可在水平方向上彼此實體上間隔開。在平面上，多個下部電極LE可按Z形圖案配置。多個下部電極LE可具有柱形狀或圓柱形形狀，但本發明概念不限於此。多個下部電極LE中的各者可穿過蝕刻終止層ES以電連接至著陸襯墊5中的各者。
多個下部電極LE可包含導電材料。導電材料可包含以下中的至少一者：摻雜有雜質的半導體材料，諸如多晶矽、金屬氮化物，諸如氮化鈦（TiN）或類似者、金屬材料，諸如鈦（Ti）、鈷（Co）、鎳（Ni）、鎢（W）、鉬（Mo）或類似者。導電材料可包含例如氮化鈦（TiN）。
至少一個支撐層（S1及S2）可安置於電容器結構CS中。至少一個支撐層（S1及S2）可安置成在垂直於下部結構10的上部表面的Z方向上彼此間隔開，且可在垂直於Z方向的水平方向上延伸。至少一個支撐層（S1及S2）可與多個下部電極LE接觸，且可連接多個相鄰下部電極LE的側壁。至少一個支撐層（S1及S2）的上部表面及下部表面可與介電層DL接觸。至少一個支撐層（S1及S2）可為支撐具有高縱橫比的多個下部電極LE的結構。
至少一個支撐層（S1及S2）可包含絕緣材料。絕緣材料可包含氧化矽、氮化矽或氮氧化矽中的至少一者。絕緣材料可包含例如氮化矽（SiN）。
在例示性實施例中，至少一個支撐層（S1、S2）可包含依序堆疊的第一支撐層S1及安置於第一支撐層S1上的第二支撐層S2。第一支撐層S1可具有小於第二支撐層S2的厚度的厚度。下部結構10與第一支撐層S1的下部表面之間的距離可大於第一支撐層S1的上部表面與第二支撐層S2的下部表面之間的距離。支撐層的數目、厚度以及配置關係不限於此，且可不同地改變。
介電層DL可安置於（覆蓋）下部結構10上的蝕刻終止層ES、多個下部電極LE以及至少一個支撐層（S1及S2）上。介電層DL可保形地安置於（覆蓋）多個下部電極LE的上部表面及側表面、蝕刻終止層ES的上部表面以及至少一個支撐層（S1及S2）的經暴露表面上。介電層DL可在上部電極UE與至少一個支撐層（S1及S2）之間延伸。在例示性實施例中，至少一個支撐層（S1及S2）中的各者的上部表面及下部表面可與介電層DL接觸。一個支撐層（S1及S2）中的各者的上部表面及下部表面可不與第一層IF1接觸。介電層DL可在上部電極UE與蝕刻終止層ES之間延伸。在例示性實施例中，蝕刻終止層ES的上部表面可與介電層DL接觸。蝕刻終止層ES的上部表面可不與第一層IF1接觸。
在例示性實施例中，介電層DL可包含氧化物、氮化物、矽化物、氮氧化物或矽化氮氧化物，包含鉿（Hf）、鋁（Al）、鋯（Zr）或鑭（La）中的至少一者。
在例示性實施例中，介電層DL可包含鐵電層或反鐵電層中的至少一者。因此，介電層DL可具有斜方晶相或四邊形相位。
在例示性實施例中，介電層DL可包含Hf類化合物、Zr類化合物及/或Hf-Zr類化合物。舉例而言，Hf類化合物可為HfO類鐵電材料或HfO類反鐵電材料，Zr類化合物可包含ZrO類鐵電材料或ZrO類反鐵電材料，且Hf-Zr類化合物可包含氧化鉻鋯（HZO）類鐵電材料或HZO類反鐵電材料。
介電層DL可包含摻雜有雜質的鐵電材料，所述雜質為諸如C、Si、Mg、Al、Y、N、Ge、Sn、Gd、La、Sc或Sr中的至少一者。舉例而言，介電層DL的鐵電層可由雜質摻雜至HfO 2、ZrO 2或HZO中的至少一者中的材料形成，所述雜質為諸如C、Si、Mg、Al、Y、N、Ge、Sn、Gd、La、Sc、或Sr中的至少一者。
上部電極UE可具有安置於（覆蓋）多個下部電極LE、至少一個支撐層（S1及S2）以及介電層DL上的結構。上部電極UE可具有填充多個下部電極LE之間的空間及至少一個支撐層（S1及S2）之間的空間的結構。
上部電極UE可包含導電材料。導電材料可包含以下中的至少一者：摻雜有雜質的半導體材料，諸如多晶矽或類似者、金屬氮化物，諸如氮化鈦（TiN）或類似者，或金屬材料，諸如鈦（Ti）、鈷（Co）、鎳（Ni）、鎢（W）、鉬（Mo）或類似者。
多個界面層IF可安置於多個下部電極LE與介電層DL之間。多個界面層IF可為用於改良電容器結構CS的電容的結構。多個界面層IF可不延伸至至少一個支撐層（S1及S2）中的各者的上部表面及下部表面上。此外，多個界面層IF可不延伸至蝕刻終止層ES的上部表面上。舉例而言，多個界面層IF可在多個相鄰下部電極LE上彼此實體上間隔開，且可電分離多個相鄰下部電極LE。因此，可抑制橋干擾（bridge disturbance；BD）現象，諸如多個下部電極LE之間的漏電流的流動或類似者。
在例示性實施例中，多個界面層IF可包含第一層IF1及第二層IF2。形成多個界面層IF的層的數目可根據實施例不同地改變。
第一層IF1可安置於多個下部電極LE的側表面的至少一部分（例如，不與至少一個支撐層（S1及S2）接觸的部分）上及/或多個下部電極LE的上部表面上。
第一層IF1可包含第一金屬元素、不同於第一金屬元素的第二金屬元素以及元素氮。第一金屬元素及第二金屬元素中的各者可為以下中的一者：錫（Sn）、鉬（Mo）、鈮（Nb）、鉭（Ta）、鈦（Ti）、銦（In）、鎳（Ni）、鈷（Co）、鎢（W）或釕（Ru）。第一金屬元素可為構成多個下部電極LE的金屬元素，但本發明概念不限於此。舉例而言，第一金屬元素可為鈦（Ti），且第二金屬元素可為鈮（Nb）。
第二層IF2可安置於第一層IF1與介電層DL之間。
第二層IF2可包含第一金屬元素、第二金屬元素以及元素氧。
第一層IF1中的第一金屬元素的濃度可高於第二層IF2中的第一金屬元素的濃度。第一層IF1中的第二金屬元素的濃度可低於第二層IF2中的第二金屬元素的濃度。在此情況下，此可由於第一層IF1及第二層IF2為藉由將包含第一金屬元素的第一初始層L1（參考圖6C）及包含第二金屬元素的第二初始層L2（參考圖6C）依序沈積於多個下部電極LE上，且對其執行熱處理製程來形成的擴散層。
第一初始層L1可包含在特定蝕刻條件下具有高於第二初始層L2的蝕刻速率的蝕刻速率的材料。舉例而言，第一初始層L1可包含TiO，且第二初始層L2可包含NbO。此外，第一層IF1可為例如TiNbN，且第二層IF2可為例如TiNbO。
第二層IF2可為藉由通過熱處理製程將第一初始層L1的第一金屬元素擴散至第二初始層L2中來形成的層。第二層IF2可包含在特定蝕刻條件下具有高於第二初始層L2的蝕刻速率的蝕刻速率的材料。因此，在後續蝕刻製程中，可選擇性地移除安置於至少一個支撐層（S1及S2）中的各者的上部表面及下部表面上或蝕刻終止層ES的上部表面上的界面層。因此，可提供藉由抑制多個下部電極LE之間的漏電流來具有改良電特性的半導體裝置1。
圖4A為示出根據施加電壓V的電容器的電容Cs的量值的圖形，且圖4B為示出倒數電容的數目（1/Cs）與諸如漏電流或類似者的橋干擾（BD）故障率之間的相關性的圖形。
參考圖4A，相對於與包含順電材料的介電層相關的比較實例，可見電容Cs隨著施加電壓V增加而增加。相對於與包含鐵電材料或反鐵電材料的介電層相關的發明實例，可見可存在電容Cs減小的一個區段及電容Cs隨著施加電壓V增加而增加的另一區段。
因此，在具有包含鐵電材料或反鐵電材料的介電層DL的半導體裝置中，有必要藉由最小化漏電流來精細控制施加電壓V。在半導體裝置1中，根據例示性實施例，多個下部電極LE與介電層DL之間的電容Cs可藉由其間的多個界面層IF來改良，或漏電流可藉由有效移除至少一個支撐層（S1及S2）或蝕刻終止層ES上的界面層來減小（防止）。因此，可提供具有改良電特性的半導體裝置1。
參考圖4B，可見與包含順電材料的介電層中的BD缺陷的出現率相比較，隨著電容Cs增加，包含鐵電材料或反鐵電材料的介電層中的BD缺陷的出現率增加。
舉例而言，在根據本實施例的具有包含鐵電材料或反鐵電材料的介電層DL的半導體裝置1中，BD缺陷的出現率可相對高。因此，有必要使至少一個支撐層（S1及S2）或蝕刻終止層ES上的虛擬界面層最小化。在根據本實施例的半導體裝置1中，當多個界面層IF藉由熱處理製程來形成時，可移除形成於至少一個支撐層（S1及S2）或蝕刻終止層ES上的虛擬界面層以提供具有BD缺陷的改良（減小）出現率的半導體裝置1。
在例示性實施例中，第一層IF1的第一厚度t1可厚於第二層IF2的第二厚度t2。舉例而言，第一厚度t1可介於約1埃（Å）至20埃的範圍內，且第二厚度t2可介於約1埃至10埃的範圍內。此可由於第一層IF1是藉由通過熱處理製程將第一金屬元素的部分或第二金屬元素的部分擴散至多個下部電極LE中來形成。在熱處理製程之後執行的蝕刻製程（例如，用於移除形成於至少一個支撐層（S1及S2）或蝕刻終止層ES上的虛擬界面層的蝕刻製程）中，亦可部分移除第二層IF2。因此，第二層IF2的第二厚度t2可薄於第一層IF1的第一厚度t1。
在例示性實施例中，第一層IF1可不在垂直方向Z上與至少一個支撐層（S1及S2）及/或蝕刻終止層ES重疊，且第二層IF2可在垂直方向Z上與至少一個支撐層（S1及S2）及/或蝕刻終止層ES重疊。在多個下部電極LE中的各者中，其上安置有至少一個支撐層（S1及S2）的層級上的寬度或其上安置有蝕刻終止層ES的層級上的寬度可寬於其他層級上的寬度。此可由於第一層IF1為藉由將第一金屬元素的部分或第二金屬元素的部分擴散至多個下部電極LE中來形成的層。
圖5A至圖5E為根據例示性實施例的半導體裝置的示意性部分放大視圖。圖5A至圖5E為示出對應於圖2的部分『A』的區的部分放大視圖。
參考圖5A，在半導體裝置1a中，在垂直方向Z上第一層IF1a的長度可不同於第二層IF2a的長度。第一層IF1a可安置於（覆蓋）至少一個支撐層（S1及S2）的側表面的部分上。舉例而言，第一層IF1a可自第二層IF2a的側表面延伸以覆蓋至少一個支撐層（S1及S2）的側表面的至少一部分。與圖3相比較，第一層IF1a可具有延伸至覆蓋至少一個支撐層（S1及S2）的側表面的多個下部電極LE的一個區中的結構。此可由於第一層IF1a為藉由熱處理製程來形成的擴散層。
參考圖5B，在半導體裝置1b中，第一層IF1b及第二層IF2b可包含寬度分別朝向至少一個支撐層（S1及S2）或蝕刻終止層ES減小的部分。
在例示性實施例中，在自第二層IF2b朝向多個下部電極LE的方向上，第一層IF1b的寬度減小的部分可具有凸面形狀。
在例示性實施例中，在自第一層IF1b朝向介電層DL的方向上，第二層IF2b的寬度減小的部分可具有凸面形狀。
此可由於第一層IF1b的寬度減小的部分為由於擴散導致的結構，且第二層IF2b的寬度減小的部分為藉由蝕刻製程引起的結構。
參考圖5C，在半導體裝置1c中，多個界面層IFc可更包含安置於第一層IF1c與第二層IF2c之間的第三層IF3c。
第三層IF3c可為藉由擴散第一層IF1c及第二層IF2c的元素來形成的界面層。因此，第三層IF3c可包含第一層IF1c及第二層IF2c的兩種元素。在例示性實施例中，第三層IF3c可包含第一金屬元素、第二金屬元素、元素氧以及元素氮。第三層IF3c可為例如TiNbON。
第三層IF3c可具有小於第一層IF1c或第二層IF2c的厚度。
在例示性實施例中，第三層IF3c的至少一部分可在垂直方向Z上與至少一個支撐層（S1及S2）或蝕刻終止層ES重疊。舉例而言，第三層IF3c可在垂直方向Z上與至少一個支撐層（S1及S2）的側表面或蝕刻終止層ES的側表面重疊，以包含在第一層IF1c與第二層IF2c之間延伸的部分。
參考圖5D，在半導體裝置1d中，多個界面層IFd可更包含安置於第二層IF2d與介電層DL之間的第四層IF4d。
第一層IF1d可包含不同於第一金屬元素及第二金屬元素的第三金屬元素，以及第一金屬元素及第二金屬元素。
第二層IF2d亦可包含第一金屬元素、第二金屬元素以及第三金屬元素。
第四層IF4d可包含第三金屬元素，且第四層IF4d中的第三金屬元素的濃度可高於第二層IF2d中的第三金屬元素的濃度。此外，第二層IF2d中的第三金屬元素的濃度可高於第一層IF1d中的第三金屬元素的濃度。此可由於熱處理製程在另外沈積具有第三金屬元素的不同於第一初始層L1及第二初始層L2的單獨初始層之後執行（參考圖6C）。可控制單獨初始層或第四層IF4d的材料類型以有效地移除保留於至少一個支撐層（S1及S2）或蝕刻終止層ES上的虛擬界面層，以提供具有改良電特性的半導體裝置。
參考圖5E，半導體裝置1e可更包含虛擬界面層DIF。
虛擬界面層DIF可安置於至少一個支撐層（S1及S2）與介電層DL之間。虛擬界面層DIF可與至少一個支撐層（S1及S2）的上部表面及下部表面接觸。在例示性實施例中，虛擬界面層DIF亦可安置於蝕刻終止層ES與介電層DL之間。在此情況下，虛擬界面層DIF可與蝕刻終止層ES的上部表面接觸。
虛擬界面層DIF可包含多個界面層IF中的第一金屬元素及/或第二金屬元素。虛擬界面層DIF可為延伸至在沈積製程、熱處理製程以及第一初始層L1及第二初始層L2的後續蝕刻製程期間形成的至少一個支撐層（S1及S2）中的擴散層，或可為藉由延伸至第一初始層L1及第二初始層L2中的至少一個支撐層（S1及S2）的材料來形成的擴散層。
多個界面層IF中的第一金屬元素的濃度可高於虛擬界面層DIF中的第一金屬元素的濃度，且多個界面層IF中的第二金屬元素的濃度可高於虛擬界面層DIF中的第二金屬元素的濃度。在例示性實施例中，多個界面層IF中每單位的第二金屬元素的量相對於虛擬界面層DIF中每單位的第二金屬元素的量的比率可為約1000至約10000（或大於10000）。舉例而言，多個界面層IF中的第二金屬元素的濃度可為虛擬界面層DIF中的第二金屬元素的濃度的約1000倍至約10000倍或大於10000倍。在本說明書中，多個界面層IF中的第二金屬元素的濃度可意謂第一層IF1及第二層IF2中的第二金屬元素的濃度的平均值。
在例示性實施例中，虛擬界面層DIF的厚度可薄於第二層IF2的厚度。
圖6A至圖6E為示出製造根據例示性實施例的半導體裝置的方法的橫截面視圖。圖6A至圖6E對應於圖1的半導體裝置的沿著線I-I'截取的橫截面視圖。
參考圖6A，可形成下部結構10，模具層29a及模具層29b以及初始支撐層S1'及初始支撐層S2'可交替地堆疊於下部結構10上，且可形成穿過模具層29a及模具層29b以及初始支撐層S1'及初始支撐層S2'的多個下部電極LE。
首先，主動區（參考圖7及圖8中的102）可形成於半導體基底（參考圖8中的101）上，字元線結構（參考圖7及圖8中的WLS）可形成於藉由移除半導體基底的部分來形成的溝槽中，且與字元線結構相交的位元線結構（參考圖7及圖8中的BLS）可形成於字元線結構上。可形成包含電晶體的電路結構3，且可形成電連接至電路結構3的著陸襯墊5及安置於（覆蓋）著陸襯墊5的側表面上的下部絕緣層7以製備下部結構10。
接著，蝕刻終止層ES可保形地形成於下部結構10上，且模具層29a及模具層29b以及初始支撐層S1'及初始支撐層S2'可交替地堆疊於蝕刻終止層ES上。蝕刻終止層ES可包含在特定蝕刻條件下相對於模具層29a及模具層29b具有蝕刻選擇性的絕緣材料，例如氮化矽（SiN）或矽碳氮化物（SiCN）中的至少一者。在例示性實施例中，模具層29a及模具層29b以及初始支撐層S1'及初始支撐層S2'可分別形成為二個層，但初始支撐層S1'及初始支撐層S2'的數目不限於此。舉例而言，模具層29a及模具層29b可包含氧化矽，但初始支撐層S1'及初始支撐層S2'可包含氮化矽。根據實施例，模具層29a及模具層29b可包含不同材料。
接著，可形成穿過模具層29a及模具層29b以及初始支撐層S1'及初始支撐層S2'的多個孔，且可在多個孔中填充導電材料以形成多個下部電極LE。多個孔可穿過蝕刻終止層ES以暴露著陸襯墊5。多個下部電極LE可藉由用導電材料填充多個孔及執行化學機械研磨（chemical mechanical polishing；CMP）製程來形成。導電材料可為例如TiN。
接著，第一遮罩M1及第二遮罩M2可形成於最上部初始支撐層（例如，S2'）上。第二遮罩M2可具有包含暴露對應於圖1或圖6B的孔H的區的位置或對應於包含所述孔H的區的位置的多個孔形開口的結構。
參考圖6B，模具層29a及模具層29b的至少一部分以及初始支撐層S1'及初始支撐層S2'的至少一部分可使用第一遮罩M1及第二遮罩M2移除以形成支撐層S1及支撐層S2，且可移除模具層29a及模具層29b的其餘部分。
第一遮罩M1及第二遮罩M2可為用於形成支撐層S1及支撐層S2的遮罩。可對在Z方向上不與第二遮罩M2重疊的模具層29a及模具層29b的部分以及初始支撐層S1'及初始支撐層S2'的部分執行蝕刻製程，以形成支撐層S1及支撐層S2。支撐層S1及支撐層S2中的各者可根據第二遮罩M2的結構圖案化以具有擁有多個開口的形狀。在蝕刻製程中，多個下部電極LE的經暴露上部表面的至少一部分可一起蝕刻。支撐層S1及支撐層S2可連接多個相鄰下部電極LE。模具層29a及模具層29b的其餘部分可相對於支撐層S1及支撐層S2選擇性地移除。在例示性實施例中，可藉由各向異性刻蝕製程蝕刻第二初始支撐層S2'以形成第二支撐層S2，且可在蝕刻第一初始支撐層S1'之前藉由各向同性蝕刻製程移除第二模具層29b。類似地，在藉由使用各向異性刻蝕製程蝕刻第一初始支撐層S1'形成第一支撐層S1之後，可藉由各向同性蝕刻製程移除第一模具層29a。
參考圖6C，第一初始層L1及第二初始層L2可依序沈積。
可沈積保形地安置於（覆蓋）蝕刻終止層ES、支撐層S1及支撐層S2以及多個下部電極LE的經暴露表面上的第一初始層L1，且可將第二初始層L2沈積於第一初始層L1上。可使用ALD、CVD或PVD執行沈積製程，且根據實施例，第一初始層L1及第二初始層L2可藉由執行離子植入製程而非沈積製程來形成。
第一初始層L1可安置於（覆蓋）蝕刻終止層ES的上部表面及支撐層S1及支撐層S2的上部表面及下部表面以及多個下部電極LE的側表面及上部表面上。在例示性實施例中，第一初始層L1可為包含第一金屬元素及氧的金屬氧化物層。第一金屬元素可為以下中的一者：錫（Sn）、鉬（Mo）、鈮（Nb）、鉭（Ta）、鈦（Ti）、銦（In）、鎳（Ni）、鈷（Co）、鎢（W）以及釕（Ru）。第一金屬元素可為例如與多個下部電極LE的主要金屬元素相同的金屬元素，但本發明概念不限於此。
第二初始層L2可保形地安置於（覆蓋）第一初始層L1上。第二初始層L2可為包含氧氣及不同於第一金屬元素的第二金屬元素的金屬氧化物層。第二金屬元素可為以下中的一者：錫（Sn）、鉬（Mo）、鈮（Nb）、鉭（Ta）、鈦（Ti）、銦（In）、鎳（Ni）、鈷（Co）、鎢（W）以及釕（Ru）。
根據實施例，第三初始層可另外沈積於第二初始層L2上。
參考圖6D，可形成包含第一層IF1及第二層IF2的多個界面層IF。
可對第一初始層L1及第二初始層L2執行熱處理製程以擴散多個下部電極LE、第一初始層L1以及第二初始層L2中的材料，且可接著執行選擇性蝕刻製程以形成多個界面層IF。
根據實施例，除使用熱能的熱處理製程之外的能量源可用於擴散第一金屬元素及第二金屬元素。能量源可包含例如電能、離子能量、電漿、臭氧或UV中的至少一者，但不限於此。
參考圖6C及圖6D，第一層IF1及第二層IF2可藉由其中在依序沈積第一初始層L1及第二初始層L2之後施加能量的異位製程來形成，或可藉由其中在沈積第一初始層L1的同時施加及擴散能量的原位方法來形成。
選擇性蝕刻製程可為移除安置於蝕刻終止層ES的上部表面上或安置於支撐層S1及支撐S2的上部表面及下部表面上的虛擬界面層的製程。因此，可防止可藉由虛擬界面層在多個下部電極LE之間發生的漏電流。在選擇性蝕刻製程中，當執行使用第一初始層L1及第二初始層L2的沈積製程及熱處理製程以形成多個界面層IF及虛擬界面層時，可相對容易地移除虛擬界面層。此可由於與包含第二金屬元素的第二初始層L2的蝕刻速率相比較，藉由第一金屬元素的額外擴散形成的虛擬界面層的蝕刻速率更高。舉例而言，藉由使用具有多層結構的界面層，可保留多個下部電極LE上的多個界面層IF，且可移除支撐層S1及支撐層S2的上部表面及下部表面上的虛擬界面層以形成具有改良電特性的半導體裝置。
在此操作中，虛擬界面層的部分可藉由選擇性蝕刻製程保留以提供圖5E的半導體裝置1e。甚至在此情況下，由於虛擬界面層中的第二金屬元素的濃度為界面層IF中的第二金屬元素的濃度的約1/1000至約1/10000或小於1/10000，因此可防止漏電流。
參考圖6E，可形成介電層DL。
介電層DL可藉由沈積包含鐵電材料或反鐵電材料的介電材料層來形成。舉例而言，介電層DL可為含有鉿（Hf）、鋁（Al）、鋯（Zr）或鑭（La）中的至少一者的氧化物、氮化物、矽化物、氮氧化物或矽化氮氧化物。根據實施例，介電層DL可由多個層形成。
包含鐵電材料或反鐵電材料的介電層DL可藉由通過使用具有多層結構的第一初始層L1及第二初始層L2的製程減小（最小化）BD缺陷的出現來提供具有改良電特性的半導體裝置。
接著，參考圖2，上部電極UE可藉由沈積覆蓋介電層DL的導電材料且執行圖案化製程來形成。導電材料可包含以下中的至少一者：摻雜有雜質的半導體材料，諸如多晶矽或類似者、金屬氮化物，諸如氮化鈦（TiN）或類似者，或金屬材料，諸如鈦（Ti）、鈷（Co）、鎳（Ni）、鎢（W）、鉬（Mo）或類似者。
圖7為根據例示性實施例的半導體裝置的示意性平面視圖。
圖8為根據例示性實施例的半導體裝置的示意性橫截面視圖。圖8示出圖7的半導體裝置的沿著線II-II'及線III-III'截取的橫截面。
參考圖7及圖8，半導體裝置1000可包含：基底101，包含主動區102；裝置隔離區103，界定基底101中的主動區102；字元線結構WLS，嵌入於基底101中及延伸且包含字元線WL1；位元線結構BLS，與基底101上的字元線結構WLS相交及延伸且包含位元線BL1、位元線BL2以及位元線BL3；以及電容器結構CS，安置於位元線結構BLS上。
半導體裝置1000可包含例如動態隨機存取記憶體（dynamic random access memory；DRAM）的單元陣列。舉例而言，位元線BL（例如，BL1、BL2或BL3）可電連接至主動區102的第一雜質區102a，電容器結構CS可電連接至主動區102的第二雜質區102b，且資料可儲存於電容器結構CS中。由於電容器結構CS具有與圖2的電容器結構CS相同或類似的特性，因此將省略重疊描述。
基底101可包含半導體材料，例如IV族半導體、III-V族化合物半導體或II-VI族化合物半導體。舉例而言，IV族半導體可包含矽、鍺或矽鍺。基底101可更包含雜質。基底101可為矽基底、絕緣層上矽（silicon-on-insulator；SOI）基底、鍺基底、絕緣層上鍺（germanium-on-insulator；GOI）基底、矽-鍺基底或包含磊晶層的基底。
主動區102可藉由裝置隔離區103界定於基底101中。主動區102可具有條形形狀且可以在一個方向上（例如，在W方向上）延伸的島狀形狀安置於基底101中。主動區102可具有距基底101的上部表面具有預定深度的第一雜質區102a及第二雜質區102b。第一雜質區102a及第二雜質區102b可彼此間隔開。第一雜質區102a及第二雜質區102b可充當由字元線WL1形成的電晶體的源極/汲極區。在例示性實施例中，源極區及汲極區中的第一雜質區102a及第二雜質區120b的深度可彼此不同。
裝置隔離區103可由淺溝槽隔離（shallow trench isolation；STI）製程形成。裝置隔離區103可圍繞主動區102且可將主動區102彼此電隔離。裝置隔離區103可由絕緣材料形成，例如氧化矽、氮化矽或其組合。裝置隔離區103可包含根據其中刻蝕基底101的溝槽的寬度具有不同下部末端深度的多個區。
字元線結構WLS可包含字元線WL1、閘極介電層WL2以及閘極頂蓋層WL3。字元線WL1可經安置以與主動區102交叉且在第一水平方向X上延伸。舉例而言，一對鄰近字元線WL1可經安置以與一個主動區102交叉。字元線WL1可構成埋入式通道陣列電晶體（buried channel array transistor；BCAT）的閘極，但本發明概念不限於此。根據實施例，字元線WL1可具有安置於基底101的上部表面上的形狀。字元線WL1可包含導電材料，例如多晶矽（Si）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）或鋁（Al）中的至少一者。根據實施例，字元線WL1可具有由不同材料形成的多層結構。
閘極介電層WL2可保形地安置於（覆蓋）字元線WL1的側表面及底部表面上。閘極介電層WL2可包含氧化矽、氮化矽以及氮氧化矽中的至少一者。閘極介電層WL2可為例如氧化矽層、或具有高介電常數的絕緣層。
閘極頂蓋層WL3可安置於字元線WL1上。閘極頂蓋層WL3可由例如氮化矽的絕緣材料形成。
位元線結構BLS可在垂直於字元線WL1的第二水平方向上（例如，在Y方向上）延伸。位元線結構BLS可包含位元線BL1、位元線BL2以及位元線BL3以及位元線BL1、位元線BL2以及位元線BL3上的位元線頂蓋圖案BC。
位元線BL1、位元線BL2以及位元線BL3可包含依序堆疊的第一導電圖案BL1、第二導電圖案BL2以及第三導電圖案BL3。第一導電圖案BL1可包含半導體材料，諸如多晶矽。第二導電圖案BL2可包含金屬半導體化合物。第三導電圖案BL3可包含金屬材料，諸如鈦（Ti）、鉭（Ta）、鎢（W）或鋁（Al）。根據實施例，構成位元線的導電圖案的數目及厚度可不同地改變。
位元線頂蓋圖案BC可安置於位元線BL1、位元線BL2以及位元線BL3上。位元線頂蓋圖案BC可包含絕緣材料，例如氮化矽層。根據實施例，位元線頂蓋圖案BC可包含多個頂蓋圖案層，且可由不同材料形成。舉例而言，可根據實施例不同地改變頂蓋圖案的數目及/或構成位元線頂蓋圖案BC的材料的類型。
在例示性實施例中，位元線結構BLS可安置於字元線結構WLS上，且緩衝絕緣層105可安置於位元線結構BLS與字元線結構WLS之間。
在例示性實施例中，半導體裝置1000可更包含穿過第一導電圖案BL1以接觸主動區102的第一雜質區102a的位元線接觸圖案DC。位元線接觸圖案DC可電連接至位元線結構BLS。位元線接觸圖案DC的下部表面可位於高於字元線WL1的上部表面的層級上。根據實施例，位元線接觸圖案DC可與第一導電圖案BL1一體地形成。
在例示性實施例中，半導體裝置1000可更包含下部電極接觸圖案104、著陸襯墊LP以及下部絕緣層109。
下部電極接觸圖案104可連接至主動區102的一個區，例如第二雜質區102b。下部電極接觸圖案104可安置於位元線BL1、位元線BL2與位元線BL3之間及字元線WL1之間。下部電極接觸圖案104的下部表面可位於低於基底101的上部表面的層級上，且可位於高於位元線接觸圖案DC的下部表面的層級上。下部電極接觸圖案104可由間隔件SP與位元線接觸圖案DC絕緣。間隔件SP可包含絕緣材料，諸如氧化矽、氮化矽或類似者，且可界定氣隙AG以充當與氣隙AG一起的間隔件。構成間隔件SP的材料及構成間隔件SP的層的數目不限於此，且可不同地改變。下部電極接觸圖案104可由導電材料形成，且可包含例如多晶矽（Si）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）或鋁（Al）中的至少一者。在例示性實施例中，在下部電極接觸圖案104中，半導體層104a及金屬半導體化合物層104b可安置於半導體層104a上。金屬半導體化合物層104b可為其中半導體層104a的部分矽化的層，且可包含例如矽化鈷（CoSi）、矽化鈦（TiSi）、矽化鎳（NiSi）、矽化鎢（WSi）或其他金屬矽化物。根據實施例，形成下部電極接觸圖案104的層的數目及材料可不同地改變。
著陸襯墊LP可為安置於下部電極接觸圖案104上的導電圖案。著陸襯墊LP可電連接多個下部電極LE及下部電極接觸圖案104。著陸襯墊LP可由下部絕緣層109彼此實體上間隔開。
在例示性實施例中，著陸襯墊LP中的各者可包含襯墊層LPa及障壁層LPb。襯墊層LPa可包含導電材料，例如多晶矽（Si）、鈦（Ti）、鉭（Ta）、鎢（W）、釕（Ru）、銅（Cu）、鉬（Mo）、鉑（Pt）、鎳（Ni）、鈷（Co）、鋁（Al）、氮化鈦（TiN）、氮化鉭（TaN）或氮化鎢（WN）中的至少一者。障壁層LPb可包含覆蓋襯墊層LPa的下部表面及側表面的金屬氮化物，例如氮化鈦（TiN）、氮化鉭（TaN）或氮化鎢（WN）中的至少一者。
根據本發明概念的實施例，可提供一種具有藉由在電容器結構中使用鐵電在下部電極與介電層之間形成多個界面層的改良電特性（諸如漏電流降低、電容增加或類似者）的半導體裝置。
本發明概念的各種優勢及效果不限於上文且將在描述本發明概念的特定實施例的過程時更容易理解。
儘管上文已示出及描述例示性實施例，但對於所屬領域中具通常知識者將顯而易見的是，可在不脫離如由所附申請專利範圍界定的本發明概念的範疇的情況下進行修改及變化。
在本文中，下部側面、下部部分、下部表面以及類似者用以指代相對於圖式的橫截面朝向下部結構或基底的方向，而上部側面、上部部分、上部表面以及類似者用以指代上述方向的相對方向。然而，為了解釋方便而定義此等方向，且申請專利範圍不受如上文所描述的方向特定限制。
本說明書中組件「連接」至另一組件的含義包含經由中間層的間接連接以及在具有或不具有介入層或組件的情況下兩個組件之間的直接連接。另外，「電連接」在概念上包含實體連接及實體斷開連接。可理解，當藉由諸如「第一」及「第二」的術語指代元件時，元件並不受限於此。僅可出於將元件與其他元件區分的目的而使用「第一」及「第二」，且可不限制元件的順序或重要性。在一些情況下，第一元件可在不脫離本文中所闡述的申請專利範圍的範疇的情況下被稱作第二元件。類似地，第二元件亦可被稱作第一元件。
本文中所使用的術語「例示性實施例」並不是指同一例示性實施例，且提供所述例示性實施例以強調不同於另一例示性實施例的特定特徵或特性的特定特徵或特性。然而，認為能夠藉由整體或部分地將一個例示性實施例與另一例示性實施例組合來實施本文中所提供的例示性實施例。舉例而言，特定例示性實施例中所描述的一個元件即使未描述於另一例示性實施例中，亦可理解為與另一例示性實施例有關的描述，除非其中提供相對或矛盾的描述。
使用本文中所使用的術語僅為了描述例示性實施例而非限制本揭露。在此情況下，除非在上下文中以其他方式解譯，否則單數形式包含複數形式。
1、1a、1b、1c、1d、1e、1000:半導體裝置 3:電路結構 5、LP:著陸襯墊 7、109:下部絕緣層 10:下部結構 20:上部結構 29a、29b:模具層 101:基底 102:主動區 102a:第一雜質區 102b:第二雜質區 103:裝置隔離區 104:下部電極接觸圖案 104a:半導體層 104b:金屬半導體化合物層 105:緩衝絕緣層 A:部分 AG:氣隙 BC:位元線頂蓋圖案 BL:位元線 BL1、BL2、BL3:位元線 BLS:位元線結構 CS:電容器結構 DC:位元線接觸圖案 DIF:虛擬界面層 DL:介電層 ES:蝕刻終止層 H:孔 I-I'、II-II'、III-III':線 IF、IFc、IFd:界面層 IF1、IF1a、IF1b、IF1c、IF1d:第一層 IF2、IF2a、IF2b、IF2c、IF2d:第二層 IF3c:第三層 IF4d:第四層 L1:第一初始層 L2:第二初始層 LE:下部電極 LPa:襯墊層 LPb:障壁層 M1:第一遮罩 M2:第二遮罩 S1:第一支撐層 S1'、S2':初始支撐層 S2:第二支撐層 SP:間隔件 t1:第一厚度 t2:第二厚度 UE:上部電極 WL1:字元線 WL2:閘極介電層 WL3:閘極頂蓋層 WLS:字元線結構 X:第一水平方向 Y:第二水平方向 Z:垂直方向
自結合隨附圖式進行的以下詳細描述，將更清楚地理解本發明概念的上述及其他態樣、特徵以及優勢，在隨附圖式中： 圖1為根據例示性實施例的半導體裝置的示意性平面視圖。 圖2為根據例示性實施例的半導體裝置的示意性橫截面視圖。 圖3為根據例示性實施例的半導體裝置的部分放大橫截面視圖。 圖4A及圖4B為示出根據例示性實施例的半導體裝置的介電層的特性的圖形。 圖5A至圖5E為根據例示性實施例的半導體裝置的示意性部分放大視圖。 圖6A至圖6E為示出製造根據例示性實施例的半導體裝置的方法的橫截面視圖。 圖7為根據例示性實施例的半導體裝置的示意性平面視圖。 圖8為根據例示性實施例的半導體裝置的示意性橫截面視圖。圖8示出圖7的半導體裝置的沿著線II-II'及線III-III'截取的橫截面。
1:半導體裝置
3:電路結構
5:著陸襯墊
7:下部絕緣層
10:下部結構
20:上部結構
A:部分
CS:電容器結構
DL:介電層
ES:蝕刻終止層
I-I':線
IF1:第一層
IF2:第二層
LE:下部電極
S1:第一支撐層
S2:第二支撐層
UE:上部電極
X:第一水平方向
Y:第二水平方向
Z:垂直方向

Claims (10)

  1. 一種半導體裝置，包括： 下部結構； 多個下部電極，位於所述下部結構上； 上部電極，位於所述多個下部電極上； 介電層，位於所述多個下部電極與所述上部電極之間，且所述介電層包含鐵電層或反鐵電層；以及 多個界面層，位於所述多個下部電極與所述介電層之間， 其中所述多個界面層包含： 第一層，接觸所述多個下部電極，且所述第一層包含第一金屬元素、不同於所述第一金屬元素的第二金屬元素以及元素氮；以及 第二層，位於所述第一層與所述介電層之間，且所述第二層包含所述第一金屬元素、所述第二金屬元素以及元素氧，以及 其中在所述第一層中的所述第二金屬元素的濃度低於在所述第二層中的所述第二金屬元素的濃度。
  2. 如請求項1所述的半導體裝置，其中在所述第一層中的所述第一金屬元素的濃度高於在所述第二層中的所述第一金屬元素的濃度。
  3. 如請求項1所述的半導體裝置，其中所述第一金屬元素及所述第二金屬元素中的各者為以下中的一者：錫（Sn）、鉬（Mo）、鈮（Nb）、鉭（Ta）、鈦（Ti）、銦（In）、鎳（Ni）、鈷（Co）、鎢（W）以及釕（Ru）。
  4. 如請求項1所述的半導體裝置，其中所述第一層的第一厚度大於所述第二層的第二厚度。
  5. 如請求項4所述的半導體裝置，其中所述第一厚度介於約1埃（Å）至20埃（Å）的範圍內，以及 所述第二厚度介於約1埃（Å）至10埃（Å）的範圍內。
  6. 如請求項1所述的半導體裝置，更包括支撐層，所述支撐層接觸所述多個下部電極且在平行於所述下部結構的上部表面的方向上延伸， 其中所述支撐層的上部表面及下部表面與所述介電層接觸。
  7. 如請求項6所述的半導體裝置，其中所述第一層在垂直於所述下部結構的所述上部表面的垂直方向上不具有與所述支撐層的重疊，以及 所述第二層在所述垂直方向上與所述支撐層重疊。
  8. 一種半導體裝置，包括： 下部結構，包含電晶體；以及 上部結構，位於所述下部結構上，且所述上部結構包含支撐層及電連接至所述電晶體的電容器結構， 其中所述電容器結構包含： 下部電極，位於所述下部結構上，所述下部電極電連接至所述電晶體； 上部電極，位於所述下部電極上； 介電層，位於所述下部電極與所述上部電極之間，且所述介電層包含鐵電層或反鐵電層；以及 多個界面層，位於所述下部電極與所述介電層之間， 其中所述支撐層與所述下部電極接觸且在平行於所述下部結構的上部表面的方向上延伸， 其中所述介電層在所述上部電極與所述支撐層之間延伸， 其中所述多個界面層包含： 第一層，接觸所述下部電極，且所述第一層包含第一金屬元素、不同於所述第一金屬元素的第二金屬元素以及元素氮；以及 第二層，位於所述第一層與所述介電層之間，且所述第二層包含所述第一金屬元素、所述第二金屬元素以及元素氧， 其中在所述第一層中的所述第一金屬元素的濃度高於在所述第二層中的所述第一金屬元素的濃度，以及 其中在所述第一層中的所述第二金屬元素的濃度低於在所述第二層中的所述第二金屬元素的濃度。
  9. 如請求項8所述的半導體裝置，更包括位於所述介電層與所述支撐層之間的虛擬界面層， 其中所述虛擬界面層包含所述第一金屬元素及所述第二金屬元素，以及 所述在多個界面層中的所述第一金屬元素的濃度高於在所述虛擬界面層中的所述第一金屬元素的濃度，以及 所述在多個界面層中的所述第二金屬元素的濃度高於在所述虛擬界面層中的所述第二金屬元素的濃度。
  10. 一種半導體裝置，包括： 下部結構，包含電晶體；以及 上部結構，位於所述下部結構上，且所述上部結構包含蝕刻終止層及電連接至所述電晶體的電容器結構， 其中所述電容器結構包含： 多個下部電極，穿過所述蝕刻終止層、電連接至所述電晶體且彼此實體上間隔開； 上部電極，位於在所述下部結構上的所述多個下部電極上； 介電層，位於所述多個下部電極與所述上部電極之間，且所述介電層包含鐵電層或反鐵電層；以及 多個界面層，位於所述多個下部電極與所述介電層之間， 其中所述多個界面層包含： 第一層，接觸所述多個下部電極，且所述第一層包含第一金屬元素、不同於所述第一金屬元素的第二金屬元素以及元素氮；以及 第二層，位於所述第一層與所述介電層之間，且所述第二層包含所述第一金屬元素、所述第二金屬元素以及元素氧， 其中所述第一層在垂直於所述下部結構的上部表面的垂直方向上不具有與所述蝕刻終止層的重疊，以及 其中所述第二層在所述垂直方向上與所述蝕刻終止層重疊。
TW112120587A 2022-07-21 2023-06-01 半導體裝置 TW202406105A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0090352 2022-07-21
KR1020220090352A KR20240012869A (ko) 2022-07-21 2022-07-21 반도체 장치

Publications (1)

Publication Number Publication Date
TW202406105A true TW202406105A (zh) 2024-02-01

Family

ID=89545133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120587A TW202406105A (zh) 2022-07-21 2023-06-01 半導體裝置

Country Status (4)

Country Link
US (1) US20240032276A1 (zh)
KR (1) KR20240012869A (zh)
CN (1) CN117440683A (zh)
TW (1) TW202406105A (zh)

Also Published As

Publication number Publication date
KR20240012869A (ko) 2024-01-30
CN117440683A (zh) 2024-01-23
US20240032276A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US9082848B2 (en) Semiconductor device and method of fabricating the same
CN115088073A (zh) 3d dram结构和制造方法
US11641730B2 (en) Semiconductor memory devices and methods of fabricating the same
US11778805B2 (en) Semiconductor memory devices and methods of fabricating the same
US11538810B2 (en) Wiring structures, methods of forming the same, and semiconductor devices including the same
CN112786595A (zh) 半导体存储器装置
TW202339206A (zh) 半導體裝置
US20230354589A1 (en) Semiconductor devices
US20210134942A1 (en) Integrated circuit semiconductor device
CN116419565A (zh) 半导体器件
TWI781795B (zh) 半導體記憶體元件
US11664435B2 (en) Dynamic random access memory and method of fabricating the same
TW202406105A (zh) 半導體裝置
KR20220019175A (ko) 반도체 메모리 소자 및 그 제조 방법
TWI843549B (zh) 電容器的製造方法
US20230363135A1 (en) Method of forming capacitor and method of manufacturing dram element by using the same
JP2001053246A (ja) 半導体装置及びその製造方法
TWI829436B (zh) 半導體記憶體裝置
TWI841912B (zh) 半導體記憶體裝置
US20220344341A1 (en) Semiconductor devices having air gaps
US20230005912A1 (en) Semiconductor structure and method for manufacturing same, and memory
TW202347777A (zh) 半導體裝置
KR20220050305A (ko) 반도체 메모리 소자 및 그 제조방법
KR20240027472A (ko) 반도체 메모리 장치 및 이의 제조 방법
JP2024018952A (ja) ブロッキング層を有する強誘電体メモリ装置