TW202405802A - 磁性穿隧接合結構及其製造方法 - Google Patents

磁性穿隧接合結構及其製造方法 Download PDF

Info

Publication number
TW202405802A
TW202405802A TW112138691A TW112138691A TW202405802A TW 202405802 A TW202405802 A TW 202405802A TW 112138691 A TW112138691 A TW 112138691A TW 112138691 A TW112138691 A TW 112138691A TW 202405802 A TW202405802 A TW 202405802A
Authority
TW
Taiwan
Prior art keywords
layer
chromium
pinned
stack
layers
Prior art date
Application number
TW112138691A
Other languages
English (en)
Inventor
薛林
志康 程
汪榮軍
瑪亨德拉 帕卡拉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202405802A publication Critical patent/TW202405802A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本文討論之磁性穿隧接合(MTJ)結構的實施例採用了鉻(Cr)、NiCr、NiFeCr、RuCr、IrCr或CoCr或前述者之組合的一或多個層之種晶層。這些種晶層與一或多個釘紮層組合使用，與該種晶層接觸之第一釘紮層可含有鈷的單層，或可含有鈷與鈷及鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)的雙層之組合。第二釘紮層可為與第一釘紮層相同的成分和配置，或可為不同的成分或配置。本文討論之MTJ層疊在高溫退火後維持期望的磁特性。

Description

磁性穿隧接合結構及其製造方法
本揭示內容之實施例一般涉及製造供磁性隨機存取記憶體(MRAM)應用之磁性穿隧接合結構。
自旋轉移力矩磁性隨機存取記憶體，或STT-MRAM，在其記憶體單元(memory cell)中採用磁性穿隧接合結構，其中兩個鐵-磁性層由薄的絕緣或「介電(dielectric)」層彼此隔開。其中一個磁性層具有固定的磁極性，另一個具有可在兩種狀態之間選擇性地改變的磁極性。在磁性層具有垂直磁異向性(magnetic anisotropy)的情況下，可變極性層的極性可以在包含磁性穿隧接合或「MTJ」結構之膜層層疊的深度方向上，在具有與固定極性層相同的極性或者與固定極性層的極性相反之極性之間轉換。跨越MTJ的電阻是可變極性層相對於固定極性層之極性的函數。在兩層的極性在MTJ的深度方向上相同之情況下，跨越MTJ之電阻較低，且當它們在MTJ的深度方向上彼此相反時，跨越MTJ之電阻較高。因此，跨記憶體單元的電阻可以用於指示值1或0，且因此儲存數據值，例如藉由使用低電阻狀態代表具有數據值1，並使用高電阻狀態代表數據值為0。
在MTJ是包含由非磁性層隔開的兩個或更多個鐵磁層之合成抗鐵磁體(synthetic anti-ferromagnet；SAF)的情況下，在其高溫處理(例如在約400 ºC或高於約400 ºC的溫度下處理)之後可能喪失SAF耦合。
為了形成MTJ疊層，使用包括種晶層(所述種晶層包含鉑(Pt)或釕(Ru))的膜層層疊來確保在上覆之釘紮層中之適當的晶體取向，這裡是面心立方＜111＞取向，以在其中建立垂直磁等向性(perpendicular magnetic isotropy)或PMA。為了適當地形成MRAM單元，膜層疊在約400 °C下退火達約0.5至3小時。然而，在此退火期間，釘紮層中之結晶晶格和所得到的結晶及磁極取向會喪失，或至少部份地喪失，導致期望(SAF)耦合的損失。
因此，仍然需要改良的MTJ層疊。
本揭示內容一般涉及用於記憶體單元之磁性穿隧接合(MTJ)層疊的設計和製造。在一個實例中，一種元件包括磁性穿隧接合層疊。所述磁性穿隧接合層疊包括種晶層和第一釘紮層，種晶層接觸緩衝層，其中種晶層包含鉻(Cr)，且第一釘紮層接觸種晶層。第一釘紮層由複數個雙層形成，其中複數個雙層中之各雙層包含：由鈷(Co)形成之第一中間層，及由鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)形成之第二中間層。MTJ層疊還包括：耦合層及第二釘紮層，耦合層接觸第一釘紮層，且第二釘紮層接觸耦合層。
在另一個實例中，一種磁性穿隧接合層疊包括：形成於緩衝層上之種晶層，和形成於種晶層上之第一釘紮層，其中種晶層包含鉻(Cr)，其中第一釘紮層包含第一複數個雙層。第一複數個雙層中之各雙層包含：由鈷(Co)形成之第一中間層，及由鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)中之至少一種形成之第二中間層。MTJ層疊可進一步包括：耦合層及第二釘紮層，耦合層形成於第一釘紮層上，且第二釘紮層形成於耦合層上，其中第二釘紮層包含鈷(Co)。
在另一個實例中，一種磁性穿隧接合層疊包括：種晶層及第一釘紮層，種晶層形成於緩衝層上，其中種晶層包含鉻(Cr)且係從1 Å至100 Å厚，且第一釘紮層形成於種晶層上，第一釘紮層具有從1 Å至100 Å的厚度，其中第一釘紮層包含第一複數個雙層及第一鈷覆層，第一鈷覆層形成於第一複數個雙層上方。MTJ層疊進一步包括：耦合層，形成於第一釘紮層與第一鈷覆層之間；第二釘紮層，形成於耦合層上，第二釘紮層具有從1 Å至100 Å之厚度，其中第二釘紮層包含第二複數個雙層；結構阻擋層，形成於第二釘紮層上。結構阻擋層包括鉭(Ta)、鉬(Mo)或鎢(W)中之至少一種，且係從1 Å至8 Å厚。MTJ層疊進一步包括：磁性參考層，形成於結構阻擋層上；穿隧阻障層，形成於磁性參考層上；及磁性儲存層，形成於穿隧阻障層上。
本揭示內容之實施例涉及磁性穿隧接合(MTJ)層疊和STT MRAM記憶體單元和記憶體。在此，MTJ層疊結合在包括上電極和下電極的膜層疊中，其中MTJ層疊夾在上電極和下電極之間，並且可用於形成用於磁阻隨機存取記憶體(magneto-resistive random-access memory；MRAM)之多個記憶體單元。在MRAM的各個MTJ層疊中存在兩個磁性層，其中一個磁性層具有固定的極性，而另一個具有可藉由在層上施加電壓或藉由向該磁性層施加電流來切換之極性。基於第一與第二磁性層之間的相對極性，電阻跨MRAM變化。在本文中將第一和第二磁性層稱為磁性參考層和磁性儲存層。由MTJ層疊形成的記憶體單元在電壓施加於記憶體單元上或電流通過記憶體單元時運作。可切換磁性層的極性可響應足夠強度的電壓施加而改變。另外，可藉由在切換磁性儲存層的磁極性所需之閾值以下之相對低的電壓下測量記憶體單元上的電流對電壓關係來確定記憶體單元的電阻率。
使用多個沉積腔室形成此處討論的基本MTJ層疊，所述沉積腔室用以在基板上沉積薄膜層，並最終圖案化並蝕刻所沉積之膜層。用於形成本文討論的MTJ層疊之沉積腔室包括物理氣相沉積(PVD)腔室。在此，PVD腔室用於形成MTJ層疊的複數個薄膜層。因此，MTJ層疊包括緩衝層、緩衝層上之種晶層、種晶層上之第一釘紮層、第一釘紮層上之合成抗鐵磁(SAF)耦合層、SAF層上之第二釘紮層，及第二釘紮層上之阻障層。在本文所述的PVD操作中，在濺射腔室中將諸如氬(Ar)、氦(He)、氪(Kr)及/或氙(Xe)等惰性氣體或鈍氣離子化成電漿，同時將腔室維持在真空狀態。PVD製程腔室還含有至少一個濺射靶材，且所設置之基板面對濺射靶材的大致平坦的表面。濺射靶材耦接電源，使得濺射靶材被電驅動或自建立為電源之電路中的陰極態(cathodic state)，通過電漿到接地(如濺射腔室的接地部分)。基板設置在濺射腔室中之基座上或其他結構上，基座或其他結構可處於浮動電位、連接至接地，或可被偏壓而在陰極靶材中形成陽極，以產生電漿至陽極或接地電路。濺射腔室中之惰性氣體原子的正離子化部分受電性吸引到負偏壓靶材，並因此，電漿的離子轟擊靶材，這導致靶材料的原子被噴出並沉積在基板上，而形成由基板上的(多個)靶材料組成之薄膜。
為了形成化合物的薄膜，包括該化合物的濺射靶材可在PVD室中和Ar電漿一起使用。在另一個實例中，在PVD室中存在複數個濺射靶材，每個濺射靶材包括將在基板上形成為膜之化合物的一或多種元素，並與Ar電漿一起使用以形成期望的化合物。此外，在本文中用於形成MTJ層疊的層的PVD操作中，使用金屬氧化物或金屬氮化物濺射靶材形成金屬氧化物和金屬氮化物。在替代實施例中，在Ar電漿和氧(O 2)或氮(N 2)存在於PVD腔室中的情況下，藉由濺射由所述金屬氧化物或氮化物的金屬所構成之一或多個金屬濺射靶材而在PVD室中形成金屬氧化物或金屬氮化物層。在一個實例中，PVD腔室具有設置在其中的複數個濺射靶材，PVD腔室中的各濺射靶材藉由電源偏壓以在其上建立負偏壓，或者藉由對其直接施加負DC偏壓，或者藉由使用波形以在靶材上電驅動或自建陰極狀態(cathodic state)，或前述之組合。在此實例中，PVD室內的屏蔽(shield)被配置為阻擋複數個靶材中的一或多個靶材，同時允許在PVD室中形成之電漿的離子轟擊所述靶材中之至少一個靶材，以從該至少一個靶材噴出或濺射靶材材料原子。而在基板上形成薄膜，同時保護腔室中的其他濺射靶材不受電漿的影響。在此實例中，一個或多個靶材暴露於Ar電漿，並且所述靶材之濺射依序或同時在基板上形成期望的膜成分，且當O 2或N 2分別與Ar電漿一起用於在基板上形成膜層時，使用個別的PVD腔室來形成金屬氧化物及金屬氮化物層。
PVD系統可包括耦接到中央機器人基板傳送腔室之一或多個PVD濺射腔室。中央機器人基板傳送腔室經配置以在與其耦接之裝載站和與其連接之濺射腔室之間移動基板。PVD系統保持在例如10 E -9托的基礎真空壓力下，使得其上待形成MTJ層疊之基板於其上製造MTJ膜層層疊期間，在PVD腔室之中及之間移動而不暴露於外部大氣。在基板上形成MTJ膜層層疊的初始膜層之前，將基板在真空腔室中脫氣並使用Ar氣體電漿預清潔，或在連接至中央機器人傳送腔室之專用預清潔腔室中之He/H氣體電漿中預清潔。在使用一或多個PVD腔室製造MTJ層疊期間，可在各個PVD腔室中設置一或多種鈍性或惰性濺射氣體，諸如Ar、Kr、He或Xe。使氣體離子化以在腔室中形成電漿，且電漿的離子轟擊負偏壓的(多個)濺射靶材，以從靶噴出表面原子以在位於PVD濺射腔室中之基板上沉積(多個)靶材料的薄膜。在實施例中，一或多個PVD腔室中的處理壓力可以從約2毫托到約3毫托。取決於實施例，在製造MTJ層疊的至少種晶層、第一和第二釘紮層、SAF層和緩衝層期間，PVD平台的腔室保持在-200 ºC至600 ºC。
第1A圖是磁性穿隧接合(MTJ)層疊的示意圖。第1A圖示出了習用MTJ層疊100A，MTJ層疊100A包括基板102，基板102具有鎢(W)、氮化鉭(TaN)或氮化鈦(TiN)之傳導層或具有由鎢(W)、氮化鉭(TaN)或氮化鈦(TiN)形成之其他金屬層。在一些實例中，基板102包括一或多個電晶體、位元線或源極線，及先前在其中或其上製造之其他記憶體線，或用於MRAM記憶體並先前在其上製造或形成之其他元件。其上形成有MTJ層疊之基板具有之維度可包括：小於200 mm的直徑、200 mm的直徑、約300 mm的直徑、約450 mm或另一種直徑，且可具有圓形或矩形或方形面板等形狀。
習用MTJ層疊100A中之緩衝層104藉由濺射PVD腔室(基板位於其中)內之一或多個靶材而形成於基板102上，且在此包括以下一或多種層：Co xFe yB z、TaN、Ta或前述者之組合。種晶層106透過PVD腔室中之濺射而形成於緩衝層104上方。在習用MTJ層疊100A中使用緩衝層104，以改善種晶層106對基板之黏附性。這裡的種晶層106包括鉑(Pt)或釕(Ru)，且藉由在PVD腔室(基板位於其中)內濺射Pt或Ru或前述者之合金的靶材來形成種晶層106。種晶層106藉由減少或消除緩衝層104與種晶層106之間的晶格失配，而可用於改善習用MTJ層疊100A中之後續沉積的層之黏附性和種晶(seeding)。
藉由濺射將第一釘紮層108形成於種晶層106上。在此，第一釘紮層108包括鈷(Co)層、一或多個含Co雙層，或鈷層和一或多個含Co雙層的組合。在此藉由濺射在第一釘紮層108上方形成合成抗鐵磁(synthetic antiferromagnetic；SAF)耦合層110。SAF耦合層110可以由從其靶材濺射之釕(Ru)、銠(Rh)、Cr或銥(Ir)形成。藉由濺射在SAF耦合層110上方形成第二釘紮層112。第二釘紮層112在此由單個鈷(Co)層、至少一個鈷-鉑雙層，或鈷層和一或多個含Co雙層的組合形成，諸如Co-Pt雙層，藉由分別濺射由Co、Pt或Co-Pt組成的靶材來形成。SAF耦合層110位於第一釘紮層108與第二釘紮層112之間，且當暴露於磁場時，導致第一釘紮層108和第二釘紮層112的表面原子對齊SAF耦合層110的表面原子，從而釘紮第一釘紮層108和第二釘紮層112的取向。第一釘紮層108和第二釘紮層112各展現類似的磁矩，並且當對習用MTJ層疊100A施加外部磁場時，將因此有類似反應。SAF耦合層110保持第一釘紮層108和第二釘紮層112的磁矩的反平行對齊(anti-parallel alignment)。
結構阻擋層114形成於第二釘紮層112上方，並在此包括鉭(Ta)、鉬(Mo)、鎢(W)或前述者之組合。利用結構阻擋層114是因為其晶態結構，所述晶態結構與第一108和第二112釘紮層的晶態結構不同。結構阻擋層114防止在習用MTJ層疊100A與可耦接至習用MTJ層疊100A來形成MRAM記憶體單元之金屬接點之間形成短路。
此外，在習用MTJ層疊100A中，藉由PVD腔室中之濺射在結構阻擋層114上方形成磁性參考層116。在磁性參考層116上方形成穿隧阻障層118，並在穿隧阻障層118上方形成磁性儲存層120。各穿隧阻障層118、磁參考層116和磁性儲存層120均在Ar電漿存在下藉由在一或多個PVD室中濺射所形成。磁性參考層116及磁性儲存層120各包括成分可變化之Co xFe yB z合金。此外，磁性儲存層120可包括Ta、Mo、W或Hf或前述者之組合的一或多個層。穿隧阻障層118包括絕緣材料，且可由諸如MgO等介電材料製成。可選擇穿隧阻障層118的成分和厚度，以便在習用MTJ層疊100A的穿隧阻障層118中產生大的隧道磁阻比(tunnel magnetoresistance ratio；TMR)。TMR是習用MTJ層疊100A中從反平行態(anti-parallel state；R ap)至平行態(R p)的電阻變化之量度，且可使用公式((R ap-R p)/R p)以百分比表示。當將偏壓施加至習用MTJ層疊100A時，穿隧阻障層118被自旋極化電子穿過，這種電子通過穿隧阻障層118的傳輸導致磁性參考層116與磁性儲存層120之間的導電。
藉由在PVD腔室中之濺射而在磁性儲存層120上形成覆蓋層122，且覆蓋層122在此包括複數個中間層。覆蓋層122的複數個中間層包括由諸如MgO等介電材料製成之第一覆蓋中間層122A。包括諸如Ru、Ir、Ta或前述者之組合等金屬材料的第二覆蓋中間層122B形成於第一覆蓋中間層122A上方。第一覆蓋中間層122A用作供硬遮罩蝕刻所用之蝕刻終止層，並保護MTJ層疊100A不受腐蝕。第二覆蓋中間層122B經配置而當後續將習用MTJ層疊100A圖案化時與電晶體或觸點電連通，如第1B圖所示並於下文討論。藉由濺射在PVD腔室中形成硬遮罩層124，且硬遮罩層124形成在第二覆蓋中間層122B上方，以保護習用MTJ層疊100A，且可在後續操作期間圖案化。
第1B圖為製造記憶體元件之方法100B的流程圖，所述記憶體元件包括MTJ層疊100A，且所述MTJ層疊根據本揭示內容的實施例製造並示於第2A至2F圖。方法100B部分地在PVD系統的複數個PVD腔室中執行，所述PVD腔室被配置為藉由濺射沉積薄膜層。可在濺射腔室之中和之間經由PVD系統的中央機器人傳送腔室移動基板102，以形成各種薄膜層，包括第1A圖中的那些薄膜層和根據本揭示內容之實施例製造並在下文示出和討論的那些薄膜層。在另一個實例中，如上文所討論，複數個濺射靶材設置在PVD腔室中，且PVD腔室內的屏蔽件被配置為選擇性地保護複數個濺射靶材不暴露於電漿或將靶材暴露於電漿。在方法100B的不同操作下旋轉屏蔽，以將兩個或更多個靶材依序或同時暴露於PVD室中的電漿。
因此，本文參照方法100B引用第1A圖的層。使用包括氬(Ar)、氦(He)、氪(Kr)、氙(Xe)、氧(O 2)或氮(N 2)等一或多種氣體在一或多個PVD腔室中進行方法100B的操作。在方法100B期間，PVD腔室中的處理壓力可以從約2毫托至約3毫托。取決於實施例，在製造MTJ層疊的釘紮層和種晶層期間，可將PVD腔室保持在-200 ºC至600 ºC。
取決於就MTJ層疊100A的各層所用之(多個)濺射靶材的成分，可以在PVD腔室之中和之間移動基板102，或者如本文所討論的，複數個靶材耦接電源，且屏蔽被配置成選擇性地保護一些靶材，使得一或多個靶材依序或同時暴露，以形成期望的膜成分，或者可以執行兩種方法。在PVD腔室中的濺射期間，電漿的Ar離子轟擊一或多個暴露的濺射靶材，使得濺射靶材的表面原子被噴出並作為薄膜沉積在基板上。在方法100B中，於操作128A，對諸如第1A圖中的基板102之類的基板進行包括脫氣和在Ar氣體電漿或在He/H電漿中預清潔等操作，且通過或經由中央機器人基板傳送腔室在製程腔室之間移動。於操作128B，將基板102從中央機器人基板傳送腔室傳送到複數個PVD腔室之一PVD腔室。隨後，於操作130，藉由在PVD腔室之靶材中濺射而將緩衝層104沉積在基板102上。將1 kW至100 kW的功率施加到本文所討論之一或多個PVD腔室，以離子化Ar的一部分並形成操作130中使用的電漿。靶材的遭噴出表面原子沉積在基板102上，以形成緩衝層104。於操作130形成緩衝層104期間，在PVD腔室中與Ar電漿一起使用包括Co xFe yB z、TaN及/或Ta的一或多個濺射靶材，以形成緩衝層104。在緩衝層104為Ta或包括Ta的實施例中，使用Ta靶材和Ar電漿在PVD腔室中濺射出緩衝層104。在緩衝層104是TaN或包括TaN的實例中，當氮氣(N 2)與Ar電漿和Ta濺射靶材一起存在PVD腔室中時，進行操作130以形成TaN緩衝層104。在緩衝層104是TaN或包括TaN的另一實例中，使用TaN濺射靶材和Ar電漿在PVD腔室中執行操作130以形成TaN緩衝層104。在形成緩衝層104和隨後的層期間，使用的一或多個PVD腔室維持在真空壓力下。
隨後，於操作132中，藉由在PVD腔室中濺射靶材來將種晶層106沉積在緩衝層104上。在操作132的實施例中，使用與用來形成緩衝層104之濺射靶材不同之濺射靶材，在與用來形成緩衝層104之PVD腔室相同之PVD腔室中形成種晶層106。在根據本揭示內容之實施例的方法100B的實例中，可於操作132，使用Ar電漿和一或多個濺射靶材在PVD腔室中製造以下第2A圖示出的種晶層206。第2A圖示出了具有垂直於y軸228之x軸226的坐標系。本文討論的厚度可在y軸228的方向上測量。在形成種晶層206的一個實例中，用於在PVD腔室中形成種晶層之濺射靶材由Cr，或Cr與Ni、Fe、Ru、Ir、Co中之一或多種的組合所構成。在另一個實例中，於操作132在PVD腔室中所用之(多個)濺射靶材由一或多個合金靶材構成，包括NiCr、NiCrFe、RuCr、IrCr、CoCr或前述者之組合。可將種晶層206形成達100 Å或更小之厚度。在一個實例中，種晶層206包括NiCr並且使用NiCr靶材在PVD腔室中製造。在此實例中，以約5 sccm至60 sccm的流速將Ar導入PVD腔室，且在一些實例中，Ar進入腔室的流速為約25 sccm。在另一個實例中，以10 sccm至40 sccm的流速將Ar導入PVD腔室，且在一些實例中，以25 sccm的流速導入。當存在Ar時，以負電壓向濺射靶材施加約50 W至1200 W的功率，以形成用於濺射的電漿。在一些實例中，在負電壓下施加到濺射靶材的功率為100 W至800 W，且在另一個實例中，施加到濺射靶材的功率為約500 W。
於操作134，藉由在PVD腔室中濺射靶材來將第一釘紮層108沉積在種晶層106上。以第一釘紮層108作為習用MTJ層疊100A中之實例，且可於操作134藉由在Ar電漿存在下濺射一或多個靶材而形成第一釘紮層108。在第一釘紮層108為Co的實例中，在PVD腔室中存在Ar電漿的情況下使用Co濺射靶材。在第一釘紮層108包括鈷和另一元素的一或多個雙層之實例中，操作134使用Co濺射靶材和由雙層的其他元素構成之另一濺射靶材。取決於實施例，可在Ar電漿存在下於相同的PVD腔室中濺射Co濺射靶材和其他金屬的濺射靶材， 或者可在個別的PVD腔室中形成雙層的各層。
在根據本揭示內容之實施例的實例中，於操作134，使用PVD腔室形成如第2A圖和第2C圖中所示之第一釘紮層208。在此實例中，於操作134，使用以約2 sccm至40 sccm的流速導入PVD腔室之氙(Xe)或氬(Ar)，同時在負電壓下向靶材施加50 W至10000 W的功率以形成電漿，而在PVD腔室中形成第一釘紮層208。在另一個實例中，以5 sccm至20 sccm的流速將Xe或Ar導入PVD腔室，且在一些實例中，以10 sccm的流速導入。在另一實例中，施加到濺射靶材的功率為100 W至800 W，且另一個實例，施加到濺射靶材的功率可為400 W。取決於第一釘紮層208的成分，於操作134，可在PVD腔室中之濺射操作中使用Xe，因為它是比Ar更重的氣體，且因此產生具有比使用Ar或其他較輕氣體形成的離子更高之原子量的離子，且因此以更多能量轟擊靶材。在本揭示內容之第一釘紮層208的一個實例中，以約10 sccm的流速將Xe、Ar或其混合物導入PVD腔室中，並在負電壓下對靶材施加400 W的功率，以形成Ar或Xe電漿。在一個實例中，藉由濺射Co靶材，由鈷(Co)製造第一釘紮層208成為從約1 Å至約18 Å厚之單層。在另一個實例中，如第2C圖所示，由多種材料的一或多個雙層製成第一釘紮層208。在多個實施例中，用於形成第一釘紮層208的雙層包括Co的第一中間層和另一元素的第二中間層。可於操作134，在PVD腔室中形成第一釘紮層208的雙層，所述PVD腔室包括複數個靶材(包括Co靶材和由其他元素形成之靶材)，或者在個別PVD腔室中形成第一釘紮層208的雙層，其中一個PVD腔室含有Co靶材而另一個PVD腔室含有其他元素的靶材。在將複數個靶材設置於單一PVD腔室中之實例中，於存在Ar電漿及/或Xe電漿的情況下，可使用本文所討論之屏蔽選擇性地暴露Co靶材和另一金屬的靶材中之各者，以形成雙層之Co中間層且形成所述另一元素的中間層，以形成所得之雙層。可於操作134重複這些沉積達複數次疊代，以形成第一釘紮層208的複數個雙層。
於操作136，在Ar電漿存在的情況下，藉由在PVD腔室中濺射Ru、Cr、Rh或Ir的靶材，將SAF耦合層110沉積在第一釘紮層108上。於操作138，在PVD腔室中將第二釘紮層112沉積在SAF耦合層上。在一個實例中，使用Co靶材和Ar電漿在PVD腔室中由Co形成第二釘紮層112。在另一個實例中，第二釘紮層112包括雙層，並且可以包括或不包括經形成而與雙層接觸之Co層。在此實例中，使用Co濺射靶材和第二金屬濺射靶材在PVD腔室中形成第二釘紮層112，且在至少一次疊代中調節屏蔽，以分別暴露各所述Co和第二金屬濺射靶材，以形成第二釘紮層112的一或多個雙層。在其他實例中，可在不同的PVD腔室中形成第二釘紮層112的雙層的各層，其中一個PVD腔室包括Co濺射靶材，而另一個PVD腔室包括第二金屬的濺射靶材。
在根據本揭示內容之實施例之第二釘紮層212的一個實例中，如第2A和2D圖所示，於操作138，使用Ar氣體及/或Xe氣體(取決於待濺射之材料)在PVD腔室中沉積第二釘紮層212。在本揭示內容的實施例中，於操作138，在Ar電漿或由Ar和Xe組成的電漿存在下，使用Co濺射靶材製造第二釘紮層212成為鈷(Co)的單層。在另一個實例中，第二釘紮層212包括雙層，該雙層包括由Co形成的第一中間層和諸如Pt、Ir、Ni或Pd中之一或多種第二金屬的第二中間層。在可以與本文中之其他實例組合的另一實例中，可由單個Co層單獨形成第二釘紮層212，或由單個Co層與至少一個雙層之組合形成第二釘紮層212，其中所述雙層具有Co的第一中間層和至少一種不同金屬的第二中間層 。在此實例中，使用Co濺射靶材和第二金屬濺射靶材在PVD腔室中形成第二釘紮層112，且在至少一次疊代中調節屏蔽，以分別暴露各所述Co和第二金屬濺射靶材，以形成第二釘紮層112的一或多個雙層。當使用諸如Pt之金屬來形成第二釘紮層212時，可使用氙來沉積第二釘紮層212，因為Xe是比Ar更重的氣體，且因此可在PVD腔室中之濺射製程期間更有效地與包括Pt之較重的金屬交互作用。在使用Xe的實施例中，以約2 sccm至約40 sccm，或5 sccm至20 sccm的流速將Xe氣體導入PVD腔室，且在一些實施例中，以約10 sccm的流速將Xe氣體導入PVD腔室。在形成第二釘紮層212期間，在負電壓下向靶材施加50 W至約1000 W的功率，以形成並維持Ar及/或Xe電漿。在一些實例中，在負電壓下將100 W至600 W的功率施加到靶材，以形成並維持Ar及/或Xe電漿，且在一些實施例中，使用約200 W的功率。
於操作140，在PVD腔室中形成結構阻擋層114，取決於結構阻擋層114的預期成分，該PVD腔室包括Ta、Mo及/或W的濺射靶材。當使用Ta、Mo和W中之兩種或更多種濺射靶材時，取決於結構阻擋層114的預期成分，可在個別PVD腔室中使用各靶材，或者可以使用上文討論之屏蔽調節，在PVD腔室中依序或同時濺射兩種或更多種濺射靶材。隨後於操作142將磁性參考層116沉積在結構阻擋層114上，且可在PVD腔室中形成磁性參考層116，MTJ層疊100A的其他層也可在所述PVD腔室中形成。若緩衝層104和磁性參考層116二者都是Co xFe yB z系，則這可以取決於，例如其他層(諸如緩衝層104)的成分。可使用Co xFe yB z合金的濺射靶材，或藉由使用Co、Fe或B的獨立濺射靶材，或藉由合金濺射靶材和單一元素濺射靶材的組合(如，CoFe靶材和B靶材)，在PVD腔室中形成磁性參考層116。
於操作144，將穿隧阻障層118沉積在磁性參考層116上。在操作144的一個實例中，在Ar電漿的存在下使用諸如MgO之金屬氧化物靶材在PVD腔室中形成穿隧阻障層118。在替代實施例中，於操作144，在PVD腔室中使用諸如Mg、Ti、Hf、Ta或Al等金屬靶材，在Ar電漿和O 2存在下，形成穿隧阻障層118的金屬氧化物，以形成穿隧阻障層118。於操作146，在PVD腔室中形成磁性儲存層120。磁性儲存層120的形成可以根據預期的成分以多種方式發生。磁性儲存層120可包括Co xFe yB z的一或多個層。在可以與其他實例組合的一些實例中，磁性儲存層120可包括Ta、Mo、W或Hf的一或多層。藉此，PVD腔室中之磁性儲存層120的沉積可包括：Ar電漿、Co xFe yB z合金靶材、Co、Fe及B的獨立靶材，或合金靶材及元素靶材之組合(如，CoFe靶材及B靶材)。在磁性儲存層120包含Ta、Mo、W或Hf的實例中，在腔室中使用Ta、Mo、W或Hf的濺射靶材以及由Ar形成之電漿。
在一個實例中，可在使用Ar形成之電漿存在的情況下，藉由調整屏蔽來暴露或保護一或多個靶材(例如那些在上文討論用於形成Co xFe yB z和Ta、Mo、W或Hf的層之靶材)，而於單個PVD腔室中形成磁性儲存層120。在另一個實例中，在Ar電漿存在的情況下，使用Co xFe yB z合金靶材，在PVD腔室中濺射磁性儲存層120的Co xFe yB z層。在另一個實例中，在Ar電漿存在的情況下，使用獨立的Co、Fe和B靶材，在PVD腔室中形成Co xFe yB z層。在又一實例中，在Ar電漿存在的情況下，使用合金靶材和元素靶材(例如，CoFe 靶材和B靶材)，在PVD腔室中形成Co xFe yB z層。可使用Ta靶材、Mo靶材、W靶材或Hf靶材在PVD腔室中濺射Ta、Mo、W或Hf層。
於操作148，將覆蓋層122沉積在磁性儲存層120上。在實施例中，在PVD腔室中形成覆蓋層222的第一覆蓋中間層122A，該PVD腔室可不同於形成非氧化物層之PVD腔室，因為當形成氧化物層時，Ar電漿和O 2二者於操作148期間均存在於PVD腔室中。藉由濺射Mg靶材和由離子化的Ar形成之電漿在PVD腔室中沉積第一覆蓋中間層122A，O 2也存在於PVD腔室中。在另一實例中，於操作148，使用MgO濺射靶材和Ar電漿在PVD腔室中形成第一覆蓋中間層122A。在第一覆蓋中間層122A由與穿隧阻障層118相同的材料(如，Mg)形成之實例中，用於操作144的PVD腔室可為與用於操作148來形成第一覆蓋中間層122A相同之PVD腔室。於操作150，將第二覆蓋中間層122B沉積於第一覆蓋中間層122A上。若於操作148中使用O 2，則操作150可在與用於濺射第一覆蓋中間層122A之PVD腔室不同、獨立的PVD腔室中發生，因為在PVD腔室中不使用O 2來形成第一覆蓋中間層122A。使用Ar電漿和由Ru、Ir及/或Ta構成之一或多個濺射靶材，在PVD腔室中形成第二覆蓋中間層122B。取決於第二覆蓋中間層122B的成分，操作150可在也用於，例如操作136處形成SAF耦合層110之PVD腔室中發生。
進一步，在方法100B中，於操作152，在PVD腔室中將硬遮罩層124沉積在第二覆蓋中間層122B上方。取決於MTJ層疊100A中使用之硬遮罩層124的類型，操作152可發生或可不發生於O 2存在的情況下。舉例而言，若硬遮罩層124為金屬氧化物應遮罩，則可在操作152期間使用O 2與一或多個金屬靶材一起形成金屬氧化物層，或可使用金屬氧化物濺射靶材來沉積硬遮罩層124，在這個情況下於操作150不使用O 2來形成硬遮罩層124。在一些實施例中，當硬遮罩層124為非晶碳或旋塗碳(spin-on carbon)時，在CVD腔室中進行操作152。
進一步，在方法100B中，於操作128A至152形成之MTJ層疊100A (或下文在第2A圖中示出的MTJ層疊200)可以經歷由方法100B中之操作154共同指示的一或多個製程。這些操作可包括高溫(大約400 ºC)操作。在一個實例中，於操作154之製程可包括預先圖案化退火操作，接著是MTJ圖案化操作。在替代實施例中，於操作154之MTJ圖案化可包括複數個製程，例如圖案化硬遮罩層124，且可進一步包括以下操作：在硬遮罩層124被圖案化以形成來自MTJ層疊100A之複數個獨立柱體之後，蝕刻MTJ層疊100A。
在替代實施例中，於操作154，執行熱退火操作以修復、結晶和增強膜層疊的晶格結構，所述膜層疊包括MTJ層疊100A中之(多個)磁性儲存層和(多個)磁性參考層。於操作154執行之熱退火可用於進一步使至少(多個)磁性參考層116和(多個)磁性儲存層120的材料結晶。在沉積磁性參考層和磁性儲存層時之磁性參考層和磁性儲存層的結晶建立起MTJ層疊100A之垂直各向異性，同時使其保持期望的電氣和機械特性。下文示出並討論了遵循方法100B的操作製造之MTJ層疊的實施例。實施例被配置為在操作154執行的熱退火操作之後，及/或在高溫(400 ºC之量級)下發生的附加或替代的後端處理操作期間，保持釘紮層的剛沉積的fcc ＜111＞晶體結構。
不同於習知將Ru或Ir用於種晶層，根據本揭示內容之實施例製造之MTJ層疊採用鉻系種晶層，包括鉻(Cr)、鎳鉻(NiCr)、鎳鐵鉻(NiFeCr)、釕鉻(RuCr)、銥鉻(IrCr)或鈷鉻(CoCr)中之至少一種的種晶層。種晶層設置在膜層疊中，記憶體單元從膜層疊界定於第一釘紮層與緩衝層之間。由於種晶層和第一釘紮層之間的晶格匹配有助於穩定第一釘紮層以及形成在第一釘紮層頂部的層，因此本文討論的含Cr晶種層能改善第一釘紮層的黏附性。在一個實例中，種晶層與第一釘紮層和緩衝層兩者直接接觸，並且在其他實例中，在種晶層與第一釘紮層之間或在種晶層與緩衝層之間存在過渡層。本文討論的釘紮層可以由鈷製成，或者作為一或多個雙層，每個雙層包括鈷，或者雙層結構和鈷的覆層之組合，如下所討論。本文所討論之「覆層(overlayer)」是在另一結構上方形成之層，覆層可包括一或多個層，包括雙層。取決於實施例，第一和第二釘紮層可包括相同的層結構、材料及/或厚度，或可在層結構、材料及/或厚度方面變化。使用本文討論的MTJ層疊，SAF層的晶體結構和磁性參考層與磁性儲存層的磁耦合基本上保持在結晶態(crystalline state)，即使在約400 ºC下將層退火達0.5小時至至少3小時的持續時間之後也是如此。進一步，在本文的實施例中，即使在約400 ºC下將MTJ層疊退火0.5小時至至少3小時後，MTJ層疊仍繼續展現出100%至175%的隧道磁阻(TMR)。
第2A圖是根據本揭示內容之實施例的MTJ層疊200的示意圖。在圖解之實施例中，透過在PVD腔室中之濺射將緩衝層204形成在基板202的導電部分上，或形成在基板202上的導電膜層上。基板202可包括鎢(W)、氮化鉭(TaN)、氮化鈦(TiN)或其他金屬層。緩衝層204改善種晶層206對基板202的黏附性，這有助於MTJ層疊200的後續沉積層的形成和效能。緩衝層204包含Co xFe yB z、Ta及/或TaN，且在Ar電漿存在的情況下，於PVD腔室中的一或多個PVD沉積操作中形成。在多個實例中，使用Ar電漿及Co xFe yB z合金的濺射靶材，或者藉由使用Co、Fe或B的獨立濺射靶材，或藉由合金濺射靶材和單一元素濺射靶材的組合(如，CoFe靶材和B靶材)，在PVD腔室中形成緩衝層104。在緩衝層204中包括Ta層的實例中，可以使用Ta靶材和Ar電漿在PVD腔室中形成Ta層。
在一個實例中，緩衝層204包含TaN，且在Ar電漿和N 2二者存在的情況下，使用Ta靶材在PVD腔室中濺射於基板202上，N 2與從Ta靶材濺射出之Ta材料反應而形成TaN層。在另一個實例中，在PVD腔室中使用TaN濺射靶材和Ar電漿來形成緩衝層204。在一個實例中，緩衝層204直接濺射在基板202上的導電層上並與之接觸。在其他實例中，在基板202上的導電層與緩衝層204之間存在導電過渡層，其不影響MTJ層疊的效能。視情況將緩衝層204用於所圖解之實施例中，且可不用於本文討論的一些實施例中。緩衝層204的總厚度為0 Å (不使用緩衝層)至約60 Å。在一個實例中，緩衝層204為Ta、TaN或Co xFe yB z的單層，其直接濺射在基板202上之傳導層上並接觸基板202上之傳導層，且達10 Å之厚度。在另一個實例中，緩衝層204是層的組合，且緩衝層204的各層為Ta、TaN或Co xFe yB z，且厚度從1 Å至60 Å。在就緩衝層204採用TaN而不是Ta或Co xFe yB z之實例中，厚度可為20 Å 。在單獨使用Co xFe yB z來形成緩衝層204的實例中，層厚度為10 Å。在緩衝層204的另一實例中，採用Ta或TaN與Co xFe yB z結合，且緩衝層204的厚度為20 Å。
在PVD腔室中透過濺射一或多個靶材來沉積種晶層206。種晶層206沉積在緩衝層204上。種晶層206包含Cr、NiCr、NiCrFe、RuCr、IrCr、CoCr或前述者之組合。可將種晶層206形成為Cr、NiCr、NiCrFe、RuCr、IrCr或CoCr的一或多個層，其可在單一層中包括那些元素的組合或合金的組合。上文在操作132中詳細討論了PVD腔室中種晶層206的形成。在實施例中，種晶層206的厚度為100 Å或更小，且在一個實例中，種晶層206的厚度從約30 Å至約60 Å。在一個實例中，種晶層206直接形成在緩衝層204上並接觸緩衝層204。在其他實例中，在種晶層206與緩衝層204之間存在有不影響MTJ層疊的效能之過渡層。
進一步，在MTJ層疊200中，第一釘紮層208在PVD腔室中形成於種晶層206上。上文在第1B圖中之方法100B的操作134處詳細示出了第一釘紮層208的形成，且使用離子化的Ar的電漿和一或多個濺射靶材在PVD腔室中發生。在一個實例中，將第一釘紮層208製造為具有約1 Å至約18 Å的厚度之鈷(Co)的單層。在另一個實例中，第一釘紮層208由各種材料之一或多個雙層製成，各雙層可包括兩個中間層。第一釘紮層208可僅包括一或多個雙層，或包括一或多個雙層與Co層的組合，如第2C圖所示。在第一釘紮層208中包括一或多個雙層之實例中，各雙層含有Co的第一中間層和另一元素的第二中間層。藉由以下方式形成第一釘紮層208：使用Ar電漿濺射Co靶材，並接著使用Ar電漿濺射Pt、Ir、Ni、或Pd的第二靶材。在Pt與Co一起使用以形成雙層的實例中，可以使用Xe電漿代替Ar電漿或使用Xe電漿加上Ar電漿。在其中一或多個雙層用於形成第一釘紮層的實施例中，可藉由屏蔽不包括Co之靶材來形成雙層的第一中間層(其中第一中間層包含Co)，而在PVD腔室中進行重複的沉積循環。隨後，屏蔽Co靶材和其他靶材，以暴露第二靶材，所述第二靶材包含用於雙層的第二中間層之第二元素。這可以以疊代方式重複，以形成第一釘紮層208的一或多個雙層。在一個實例中，第一釘紮層208在PVD腔室中直接形成在種晶層206上並與種晶層206接觸。在其他實例中，在種晶層206與第一釘紮層208之間存在有不影響MTJ層疊的效能之過渡層。
在PVD腔室中將合成抗鐵磁體(SAF)耦合層210濺射沉積在第一釘紮層208上，且將第二釘紮層212濺射沉積在SAF耦合層210上。在由離子化的Ar氣體形成之電漿存在的情況下，使用Ru濺射靶材、Rh濺射靶材、Cr濺射靶材或Ir濺射靶材，在PVD腔室中形成SAF耦合層210。SAF耦合層210包含約3 Å至約10 Å的厚度。在實施例中，在由離子化的Ar氣體形成之電漿存在的情況下，藉由在PVD腔室中濺射鈷(Co)靶材，來製造第二釘紮層212。在一個實例中，SAF耦合層210直接形成在第一釘紮層208和第二釘紮層212上，並接觸第一釘紮層208和第二釘紮層212。在其他實例中，在SAF耦合層210與第一釘紮層208或第二釘紮層212中的任一或二者之間存在過渡層，過渡層不影響MTJ層疊的效能。
在上文第1B圖中之方法100B的操作138中示出了第二釘紮層212的形成。在第二釘紮層212中包括Co和另一元素的一或多個雙層之實例中，藉由以下方式形成第二釘紮層212：使用Ar電漿濺射Co靶材，並隨後使用Ar電漿濺射Pt、Ir、Ni或Pd的第二靶材。在Ar電漿存在的情況下，使用Co靶材和第二靶材在PVD腔室中進行重複的沉積循環可用於形成第二釘紮層212的一或多個雙層。在一個實例中，將第二釘紮層212濺射成厚度從約1 Å至約10 Å之單一Co層。在另一個實例中，第二釘紮層212的厚度約5 Å。第2D圖示出第二釘紮層212的替代配置。
此外，在MTJ層疊200中，視情況藉由在PVD腔室中濺射，將結構阻擋層214形成於第二釘紮層212上。結構阻擋層214防止在MTJ層疊200與可耦接至MTJ層疊200以形成MRAM記憶體單元的金屬觸點之間形成短路。在結構阻擋層214的濺射期間，取決於層的預期成分，可以在PVD腔室中使用一或多個獨立的Ta、Mo或W濺射靶材連同Ar電漿。在其他實例中，在形成結構阻擋層214期間，或者可在PVD腔室中與Ar電漿一起使用包括Ta、Mo及/或W的合金之一或多個合金靶材。結構阻擋層214是取向於＜100＞方向上之體心立方(body-centered-cubic；bcc)結構，與種晶層206和第一釘紮層208和第二釘紮層212形成對比，第一釘紮層208和第二釘紮層212各可取向於面心立方＜111＞方向。結構阻擋層214的厚度從0 (沒有層) Å至約8 Å，且在一個實例中，濺射沉積4 Å之厚度。在一個實例中，結構阻擋層214於濺射沉積期間直接形成在第二釘紮層212上並接觸第二釘紮層212。在其他實例中，在結構阻擋層214與第二釘紮層212之間存在不影響MTJ層疊的效能之過渡層。
在Ar電漿存在的情況下，藉由在PVD腔室中濺射沉積將磁性參考層216形成在結構阻擋層214上。可使用單一Co-Fe-B合金濺射靶材，或藉由使用Co濺射靶材、Fe濺射靶材或B濺射靶材中之二或多種，在PVD腔室中形成磁性參考層216。在另一個實例中，可以在Ar電漿存在的情況下使用合金靶材和元素靶材(例如CoFe靶材和B靶材)在PVD腔室中形成磁性參考層216。可將磁性參考層216濺射達1 Å至15 Å的厚度，且在一個實例中，可將磁性參考層216形成為10 Å的厚度。磁性參考層216包含Co xFe yB z，在一個實例中，z從約10重量%至約40重量%，y從約20重量%至約60重量%，且x等於或小於70重量%。在可與本文其他實例結合之另一個實例中，z為至少20重量%。在一個實例中，磁性參考層216直接形成在結構阻擋層214上並與結構阻擋層214接觸。在其他實例中，在磁性參考層216與結構阻擋層214之間存在不影響MTJ層疊的效能之過渡層。
在PVD腔室中使用Ar電漿中對靶材的濺射以在磁性參考層216上形成穿隧阻障層218。穿隧阻障層218包含金屬氧化物，如氧化鎂(MgO)、氧化鉿(HfO 2)、氧化鈦(TiO 2)、氧化鉭(TaO x)、氧化鋁(Al 2O 3)或適用於多種應用之其他材料。因此，可在Ar存在的情況下，使用金屬氧化物的濺射靶材，在PVD腔室中形成穿隧阻障層218。或者，可在Ar和O 2存在的情況下，使用期望之金屬氧化物的金屬的濺射靶材，在PVD腔室中形成穿隧阻障層218，其中當從金屬濺射靶材濺射出金屬層時，所述金屬氧化物層暴露於O 2。穿隧阻障層218具有1 Å至15 Å的厚度，而在一些實施例中，其厚度為10 Å。在一個實例中，穿隧阻障層218直接形成在磁性參考層216上並接觸磁性參考層216。在其他實例中，在穿隧阻障層218與磁性參考層216之間存在不影響MTJ層疊的效能之過渡層。
在實施例中，MTJ層疊200進一步包含磁性儲存層220，使用如本文所討論之PVD腔室中的濺射操作在穿隧阻障層218上形成磁性儲存層220。磁性儲存層220可包括Co xFe yB z的一或多層。在一些實例中，磁性儲存層220可替代地或額外地包括Ta、Mo、W或Hf的一或多層。藉此，PVD腔室中之磁性儲存層220的沉積可包括：使用Ar電漿、Co xFe yB z合金靶材，或Co、Fe及B的獨立靶材，或合金靶材與元素靶材的組合(如，CoFe靶材和B靶材)。在磁性儲存層220包括Ta、Mo、W或Hf之實例中，在腔室中使用Ta、Mo、W或Hf的濺射靶材連同由Ar形成之電漿。
取決於包括用以形成磁性儲存層220之一或多種材料等因素，磁性儲存層220的厚度從約5 Å至約20 Å。在一個實例中，磁性儲存層由Co xFe yB z製成，其中z從約10重量%至約40重量%，y從約20重量%至約60重量%，且x等於或小於70重量%。在此實例中，磁性儲存層220的厚度從5 Å至40 Å，且在一些實施例中，目標層厚度為20 Å。在一個實例中，磁性儲存層220直接形成在穿隧阻障層218上並與穿隧阻障層218接觸。在其他實例中，在磁性儲存層220與穿隧阻障層218之間存在不影響MTJ層疊的效能之過渡層。磁性儲存層示於下文第2E圖中。
進一步，在MTJ層疊200的實施例中，覆蓋層222形成在磁性儲存層220上，並且包括形成覆蓋層222的複數個中間層，包括含有鐵(Fe)的氧化物。另外，在一些實施例中，硬遮罩層224直接形成在覆蓋層222上並與覆蓋層222接觸。在另一實例中，硬遮罩層224形成在覆蓋層222上，在覆蓋層222和硬遮罩層224之間有過渡層；這種過渡層不會影響MTJ層疊200的效能。硬遮罩層224可以由金屬氧化物、非晶碳、陶瓷、金屬材料或前述者之組合所形成。在一個實例中，磁性儲存層220直接形成在覆蓋層222上並與覆蓋層222接觸。在其他實例中，在磁性儲存層220與覆蓋層222之間存在不影響MTJ層疊200的效能之過渡層。覆蓋層222示於下文第2F圖中。
在MTJ層疊200的一個實例中，MTJ層疊200包括由NiCr製成的種晶層206，由Co/Pt雙層層疊製成的第一釘紮層208，以及由Co製成的第二釘紮層212。在此實例中，例如，當在約400 ºC下退火0.5小時後，MTJ層疊200展現出175%的TMR。當MTJ層疊200在約400ºC下退火3小時後，MTJ層疊200 的TMR 維持在約175%。
第2B圖為根據本揭示內容之實施例之緩衝層204的放大視圖。緩衝層204包括鉭(Ta)或TaN，或Ta及TaN的分層層疊，且在一些實例中，包括單獨的Co xFe yB z，或Co xFe yB z與Ta、TaN或Ta/TaN分層層疊之組合。在緩衝層204的一個實例中，緩衝層204包括至少一個雙層204D。至少一個雙層204D包括就至少一個雙層204D之至少一次疊代，以交替方式形成在基板202上之第一緩衝中間層204A及第二緩衝中間層204B。在此實例中，第一緩衝中間層204A包括Ta，且第二緩衝中間層204B包括TaN，且第一緩衝中間層204A接觸基板202。在另一實例中，第一緩衝中間層204A包括TaN，且第二緩衝中間層204B包括Ta，且因此TaN與基板202直接接觸。
在緩衝層204的其他實例中，如第2A圖所示，就緩衝層204單獨使用Co xFe yB z，且因此Co xFe yB z可直接接觸基板202。在另一個實例中，如第2B圖所示，第三緩衝層204C形成於至少一個雙層204D上方。在此實例中，第三緩衝層204C由Co xFe yB z製造，並形成達10 Å的厚度。因此，取決於緩衝層204的配置，緩衝層204的厚度範圍自1 Å厚至60 Å厚。在採用Co xFe yB z的第三緩衝層204C的實例中，z為從約10重量%至約40重量%，y為從約20重量%至約60重量%，且x等於或小於70重量%。
第2C圖為根據本揭示內容之實施例的第一釘紮層208之放大視圖。在實施例中，第一釘紮層208由至少一個雙層230製成，且當採用兩個或更多個雙層時，可以說所述雙層形成雙層層疊234。各雙層230由第一中間層208A和第二中間層208B製成。第一釘紮層208的雙層被表示為(X/Y) n，(208A/208B) n，其中各雙層為X和Y材料之組合，且n為第一釘紮層208中之雙層的數目。在實施例中，X為Co且Y為Pt、Ir、Ni或Pd中之一種。儘管在第2C圖中之實例中n=4，但在替代實施例中，n從1至10。在實施例中，至少一個雙層230包括從約2 Å至約15 Å的厚度。在一個實例中，第一中間層208A包括Co且厚度從約1 Å至約7 Å，且第二中間層208B的厚度從約1 Å至約8 Å。在另一個實例中，第一中間層208A和第二中間層208B中之各者的期望層厚度為從約2.4 Å至約5 Å。進而，在另一個實施例中，第一釘紮層208包括直接形成在種晶層206上並接觸種晶層206之至少一個雙層230，還有形成在所述至少一個雙層230頂部上之Co的覆層208C。在此實例中，覆層208C的厚度從約1 Å至約10 Å。取決於實施例，可包括一或多個層(包括如本文所討論之至少一個雙層230)之第一釘紮層208的總厚度為從0.3 nm至約18 nm。在其他實例中，可在第一釘紮層208與種晶層206之間形成不會負面地影響MTJ層疊的特性之一或多個過渡層。
第2D圖為根據本揭示內容之實施例的第二釘紮層212之放大視圖。在實施例中，如第2A圖所示，第二釘紮層212由單一鈷層製成。在替代實施例中，第二釘紮層212由至少一個雙層232製成。至少一個雙層232包括由Co形成之第一中間層212A，和由Pt、Ir、Ni或Pd中之一或多種形成之第二中間層212B。當在第二釘紮層212中採用諸如雙層232等二個或更多個雙層時，可將複數個雙層稱為雙層層疊236。因此，於第1B圖中之操作138，當使用一或多個雙層時，可使用個別濺射靶材來形成雙層的各層。第二釘紮層212的至少一個雙層232可被表示為(X/Y) n，(212A/212B) n，其中n為雙層的數目。儘管在第2D圖之實例中n=4，但在替代的實施例中，n為從1至10。在實施例中，至少一個雙層232包括從約2 Å至約15 Å的總厚度。在一個實例中，第一中間層212A為從約Å至約7 Å厚之Co層，且第二中間層212B為從約1 Å至約8 Å厚。在另一個實例中，第一中間層212A和第二中間層212B中之各者的厚度為從約2.4 Å至約5 Å。
進而，在另一個實施例中，第二釘紮層212包括直接形成在SAF耦合層210上並與SAF耦合層210接觸之至少一個雙層232，加上位在至少一個雙層232的頂部上之Co的覆層212C。在一些實例中，可在至少一個雙層232與第二釘紮層212之間，或在至少一個雙層232與SAF耦合層210之間，或兩者之間採用過渡層，其中這樣的(多個)過渡層不會影響MTJ層疊的效能。在此實例中，覆層212C的厚度從約1 Å至約10 Å。取決於實施例，可包括一或多個層(包括本文所討論之至少一個雙層232)之第二釘紮層212的總厚度為0.3 nm至約18 nm。
在實施例中，第一釘紮層208和第二釘紮層212各包括相同成分或相同厚度中之至少一者。在替代實施例中，第一釘紮層208和第二釘紮層212各包括不同成分及/或厚度。在實施例中，第一釘紮層208為Co，且第二釘紮層212由一或多個雙層形成。第二釘紮層212的各雙層包括Co的第一中間層和Pt的第二中間層。在另一個實施例中，第一釘紮層208為Co，且第二釘紮層212由一或多個Co/Ni雙層形成。在又另一實施例中，第一釘紮層208包括一或多個雙層，各雙層含有Co的第一中間層及Ni的第二中間層，且第二釘紮層212包括一或多個雙層，各雙層含有Co的第一中間層和Pt的第二中間層。在又另一實施例中，第一釘紮層208包括一或多個雙層，各雙層含有Co的第一中間層及Pt的第二中間層，且第二釘紮層212包括一或多個雙層，各雙層含有Co的第一中間層及Ni的第二中間層。
第2E圖為根據本揭示內容之實施例之示例性磁性儲存層220的放大視圖。如第2E圖所示，磁性儲存層220的第一磁性層220A和磁性儲存層220的第二磁性層220B各由Co xFe yB z製成。由Ta、Mo、W、Hf或前述者之組合所製成之第三層220C設置於其間，且第三層220C含有摻雜劑，如硼、氧或其他摻雜劑。因此，磁性儲存層220由以下三層製成：第一磁性層220A及第二磁性層220B，及設置於第一磁性層220A與第二磁性層220B之間的第三層220C。第三層220C強化了垂直於基板平面(例如，與基板202垂直之平面)之釘紮力矩(pinning moment)，這增進了磁異向性，結構的磁性之方向依賴性(directional dependence)。
第2F圖為根據本揭示內容之實施例的示例覆蓋層222之放大視圖。覆蓋層222的總厚度從2 Å至120 Å，且在一些實施例中，覆蓋層的總期望厚度(例如，包括如第2F圖所示之所有中間層)為約60 Å。在實施例中，覆蓋層222包括複數個中間層。第一覆蓋中間層222A由直接在磁性儲存層220上形成達從約2 Å至約10 Å的厚度之MgO或另一含鐵氧化物製成。在第一覆蓋中間層222A的頂部上，形成Ru、Ir或前述者之組合的第二覆蓋中間層222B達1 Å至約30 Å的厚度。在實施例中，視情況在第二覆蓋中間層222B上由Ta形成第三覆蓋中間層222C達1 Å至約30 Å的厚度。因此，覆蓋層222的一些實施例不含第三覆蓋中間層222C。在實施例中，視情況在第三覆蓋中間層222C上形成第四覆蓋中間層222D達50 Å的厚度，且第四覆蓋中間層222D由Ru、Ir或前述者之組合形成。在多個實施例中，覆蓋層222僅包括第一覆蓋中間層222A，或第一覆蓋中間層222A及第二覆蓋中間層222B，或第一覆蓋中間層222A、第二覆蓋中間層222B及第三覆蓋中間層222C，或第一、第二及第三覆蓋層222A至222C。在一些實施例中，可在第一覆蓋中間層222A、第二覆蓋中間層222B與第三覆蓋中間層222C中之某些或所有層之間使用過渡層，或可在覆蓋層222與磁性儲存層220之間使用過渡層，使得(多個)過渡層不會負面地影響MTJ層疊的效能。
本文討論的MTJ層疊在經受400 ºC或高於400 ºC的溫度下之處理後具有改善的效能。使用Cr種晶層或含Cr的種晶層與同樣包括Cr之第一釘紮層結合導致了種晶層與第一釘紮層的結構之間的晶格匹配，從而促進了所述改善的效能。種晶層與第一釘紮層的結構之間的晶格匹配抑制了種晶層與第一釘紮層之介面處的粗糙度形成，所述粗糙度形成會導致一或多個層中缺乏平坦度。因此MTJ層疊能維持結構完整性，也能維持期望的磁特性和電特性。進而，在本文討論的實施例中，即使在高溫處理後，第一和第二釘紮層成分與種晶層之組合仍可提升期望的磁特性。
儘管前述內容涉及本揭示內容的實施例，但可以在不脫離本揭示內容的基本範圍的情況下設計本揭示內容的其他和進一步的實施例，並且本揭示內容的範圍由所附申請專利範圍確定。
100A:MTJ層疊 102:基板 104:緩衝層 106:種晶層 108:第一釘紮層 110:SAF耦合層 112:第二釘紮層 114:結構阻擋層 116:磁性參考層 118:穿隧阻障層 120:磁性儲存層 122:覆蓋層 122A:第一覆蓋中間層 122B:第二覆蓋中間層 124:硬遮罩層 100B:方法 128A~154:操作 200:MTJ層疊 202:基板 204:緩衝層 204A:第一緩衝中間層 204B:第二緩衝中間層 204C:第三緩衝層 204D:至少一個雙層 206:種晶層 208:第一釘紮層 208A:第一中間層 208B:第二中間層 208C:覆層 210:SAF耦合層 212:第二釘紮層 212A:第一中間層 212B:第二中間層 212C:覆層 214:結構阻擋層 216:磁性參考層 218:穿隧阻障層 220:磁性儲存層 220A:第一磁性層 220B:第二磁性層 220C:第三層 222:覆蓋層 222A:第一覆蓋中間層 222B:第二覆蓋中間層 222C:第三覆蓋中間層 222D:第二覆蓋中間層 224:硬遮罩層 230:至少一個雙層 232:至少一個雙層 234:雙層層疊 236:雙層層疊
因此，可以詳細地理解本揭示內容的上述特徵的方式，可以通過參考實施例獲得上文簡要概述的本揭示內容的更具體的描述，其中一些實施例在附圖中示出。然而，應注意，附圖僅繪示出示例性實施例，且因此不應視為其範圍之限制，可允許其他等效實施例。
第1A圖為範例磁性穿隧接合(MTJ)層疊之示意圖。
第1B圖是製造包括第1A圖之磁性穿隧接合(MTJ)層疊並根據本揭示內容之實施例的記憶體元件之方法的流程圖。
第2A圖為根據本揭示內容之實施例的MTJ層疊的示意圖。
第2B圖為根據本揭示內容之實施例的MTJ層疊的緩衝層之放大視圖。
第2C圖為根據本揭示內容之實施例的MTJ層疊的第一釘紮層之放大視圖。
第2D圖為根據本揭示內容之實施例的MTJ層疊的第二釘紮層之放大視圖。
第2E圖為根據本揭示內容之實施例的MTJ層疊的範例磁性儲存層之放大視圖。
第2F圖為根據本揭示內容之實施例的MTJ層疊的範例覆蓋層之放大視圖。
為了便於理解，在可能的情況下，使用相同的元件符號來表示附圖中共有的相同元件。可預期的是，一個實施例的元件和特徵可以有利地併入其他實施例中而無需進一步記載。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:MTJ層疊
202:基板
204:緩衝層
206:種晶層
208:第一釘紮層
210:SAF耦合層
212:第二釘紮層
214:結構阻擋層
216:磁性參考層
218:穿隧阻障層
220:磁性儲存層
222:覆蓋層
224:硬遮罩層

Claims (20)

  1. 一種磁性穿隧接合層疊，包含： 一緩衝層； 一種晶層，形成於該緩衝層上，該種晶層包含鉻(Cr)； 一第一釘紮層，直接接觸該種晶層，該第一釘紮層包含至少一個雙層，該至少一個雙層包含： 一第一中間層，由鈷(Co)形成；以及 一第二中間層，由鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)形成；以及 一第二釘紮層，形成於該第一釘紮層上方， 其中該緩衝層、該種晶層、該第一釘紮層及該第二釘紮層形成該磁性穿隧接合層疊的一部分。
  2. 如請求項1所述之層疊，進一步包含： 一磁性參考層，形成於該第二釘紮層上方； 一穿隧阻障層，形成於該磁性參考層上方； 一磁性儲存層，形成於該穿隧阻障層上方； 一耦合層，直接接觸該第一釘紮層及該第二釘紮層；以及 一結構阻擋層，直接接觸該第二釘紮層。
  3. 如請求項1所述之層疊，其中該緩衝層包含Co xFe yB z。
  4. 如請求項1所述之層疊，其中該緩衝層包含鉭(Ta)。
  5. 如請求項1所述之層疊，其中該緩衝層包含Co xFe yB z、鉭(Ta)、氮化鉭(TaN)或前述者之組合。
  6. 如請求項5所述之層疊，其中該緩衝層包含複數個層，且其中該複數個層的各層包含Co xFe yB z、鉭(Ta)或氮化鉭(TaN)。
  7. 如請求項6所述之層疊，其中該複數個層的各層具有介於約1 Å與約60 Å間之厚度。
  8. 如請求項1所述之層疊，其中該種晶層包含鎳鉻(NiCr)、鎳鉻鐵(NiCrFe)、釕鉻(RuCr)、銥鉻(IrCr)、鈷鉻(CoCr)或前述者之組合。
  9. 如請求項8所述之層疊，其中該種晶層包含複數個層，且其中該複數個層的各層包含鎳鉻(NiCr)、鎳鉻鐵(NiCrFe)、釕鉻(RuCr)、銥鉻(IrCr)或鈷鉻(CoCr)。
  10. 如請求項1所述之層疊，其中該種晶層具有約100 Å或更小之厚度。
  11. 如請求項10所述之層疊，其中該種晶層具有介於約30 Å與約60 Å間之厚度。
  12. 一種磁性穿隧接合層疊，包含： 一緩衝層，包含Co xFe yB z、鉭(Ta)、氮化鉭(TaN)或前述者之組合； 一種晶層，經形成而直接接觸該緩衝層，該種晶層包含鉻(Cr)； 一第一釘紮層，直接接觸該種晶層，該第一釘紮層包含至少一個雙層，該至少一個雙層包含： 一第一中間層，包含鈷(Co)；以及 一第二中間層，包含鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)； 一第二釘紮層，形成於該第一釘紮層上方，該第二釘紮層包含至少一個雙層； 一磁性參考層，形成於該第二釘紮層上方； 一穿隧阻障層，形成於該磁性參考層上方；以及 一磁性儲存層，形成於該穿隧阻障層上方。
  13. 如請求項12所述之層疊，其中該種晶層係鎳鉻(NiCr)、鎳鉻鐵(NiCrFe)、釕鉻(RuCr)、銥鉻(IrCr)、鈷鉻(CoCr)或前述者之組合。
  14. 如請求項12所述之層疊，其中該緩衝層包含複數個層，且其中該複數個層的各層包含Co xFe yB z、鉭(Ta)或氮化鉭(TaN)。
  15. 如請求項14所述之層疊，其中該複數個層的各層具有介於約1 Å與約60 Å間之厚度。
  16. 如請求項12所述之層疊，其中該種晶層包含複數個層，且其中該複數個層的各層包含鎳鉻(NiCr)、鎳鉻鐵(NiCrFe)、釕鉻(RuCr)、銥鉻(IrCr)或鈷鉻(CoCr)。
  17. 如請求項12所述之層疊，其中該種晶層具有約100 Å或更小之厚度。
  18. 如請求項17所述之層疊，其中該種晶層具有介於約30 Å與約60 Å間之厚度。
  19. 一種磁性穿隧接合層疊，包含： 一基板，具有一緩衝層形成於該基板上，該緩衝層包含Co xFe yB z、鉭(Ta)、氮化鉭(TaN)或前述者之組合； 一種晶層，形成於該緩衝層上方，該種晶層包含鉻(Cr)、鎳鉻(NiCr)、鎳鉻鐵(NiCrFe)、釕鉻(RuCr)、銥鉻(IrCr)、鈷鉻(CoCr)或前述者之組合； 一第一釘紮層，直接接觸該種晶層，該第一釘紮層包含至少一個雙層，該第一釘紮層的該至少一個雙層包含： 一第一中間層，包含鈷(Co)；以及 一第二中間層，包含鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)； 一耦合層，接觸該第一釘紮層； 一第二釘紮層，形成於該耦合層上方，該第二釘紮層包含至少一個雙層，該第二釘紮層的該至少一個雙層包含： 一第一中間層，包含鈷(Co)；以及 一第二中間層，包含鉑(Pt)、銥(Ir)、鎳(Ni)或鈀(Pd)； 一磁性參考層，形成於該第二釘紮層上方； 一穿隧阻障層，形成於該磁性參考層上方；以及 一磁性儲存層，形成於該穿隧阻障層上方。
  20. 如請求項19所述之層疊，其中該種晶層包含複數個層，且其中該複數個層的各層包含鎳鉻(NiCr)、鎳鉻鐵(NiCrFe)、釕鉻(RuCr)、銥鉻(IrCr)或鈷鉻(CoCr)。
TW112138691A 2018-05-08 2019-04-19 磁性穿隧接合結構及其製造方法 TW202405802A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862668559P 2018-05-08 2018-05-08
US62/668,559 2018-05-08
US16/351,850 2019-03-13
US16/351,850 US10944050B2 (en) 2018-05-08 2019-03-13 Magnetic tunnel junction structures and methods of manufacture thereof

Publications (1)

Publication Number Publication Date
TW202405802A true TW202405802A (zh) 2024-02-01

Family

ID=68463314

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108113704A TWI821274B (zh) 2018-05-08 2019-04-19 磁性穿隧接合結構及其製造方法
TW112138691A TW202405802A (zh) 2018-05-08 2019-04-19 磁性穿隧接合結構及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108113704A TWI821274B (zh) 2018-05-08 2019-04-19 磁性穿隧接合結構及其製造方法

Country Status (6)

Country Link
US (2) US10944050B2 (zh)
JP (1) JP2021523569A (zh)
KR (1) KR20200141528A (zh)
CN (1) CN112166509A (zh)
TW (2) TWI821274B (zh)
WO (1) WO2019217014A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021751A (ja) * 2017-07-14 2019-02-07 Tdk株式会社 磁気抵抗効果素子及びその製造方法
US10957849B2 (en) 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
CN113346006B (zh) * 2020-03-02 2023-03-21 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
US20230039108A1 (en) * 2021-08-03 2023-02-09 Yimin Guo Perpendicular mtj element having a soft-magnetic adjacent layer and methods of making the same
US20230039119A1 (en) * 2021-08-06 2023-02-09 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic tunnel junction (mtj) element and its fabrication process

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773515B2 (en) * 2002-01-16 2004-08-10 Headway Technologies, Inc. FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures
JP2005079487A (ja) * 2003-09-03 2005-03-24 Fujitsu Ltd 磁気抵抗効果膜並びにこれを用いた磁気抵抗効果ヘッドおよび固体メモリ
US6960480B1 (en) 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7611912B2 (en) 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7067330B2 (en) 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US8063459B2 (en) 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US8164862B2 (en) 2008-04-02 2012-04-24 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
US7808027B2 (en) * 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8922956B2 (en) * 2010-06-04 2014-12-30 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
US9490054B2 (en) 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
KR102114285B1 (ko) 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
US9281468B2 (en) * 2013-06-17 2016-03-08 Imec Magnetic memory element
KR102082328B1 (ko) * 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
WO2015062174A1 (zh) * 2013-11-01 2015-05-07 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
KR102124361B1 (ko) 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
KR102287755B1 (ko) * 2014-11-18 2021-08-09 삼성전자주식회사 자기 저항 메모리 소자를 형성하는 방법
US9236560B1 (en) * 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US9634237B2 (en) 2014-12-23 2017-04-25 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
WO2016148394A1 (ko) 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR101800237B1 (ko) * 2015-05-22 2017-11-22 캐논 아네르바 가부시키가이샤 자기저항 효과 소자
KR102384258B1 (ko) 2015-06-26 2022-04-07 인텔 코포레이션 감소된 스위칭 전류를 갖는 수직 자기 메모리
CN109155360A (zh) 2016-02-05 2019-01-04 汉阳大学校产学协力团 存储器件

Also Published As

Publication number Publication date
WO2019217014A1 (en) 2019-11-14
US20190348600A1 (en) 2019-11-14
TW201947589A (zh) 2019-12-16
CN112166509A (zh) 2021-01-01
JP2021523569A (ja) 2021-09-02
US11552244B2 (en) 2023-01-10
US20210193914A1 (en) 2021-06-24
US10944050B2 (en) 2021-03-09
TWI821274B (zh) 2023-11-11
KR20200141528A (ko) 2020-12-18

Similar Documents

Publication Publication Date Title
TWI821274B (zh) 磁性穿隧接合結構及其製造方法
EP1633007B1 (en) Magnetoresistance effect device and method of production of the same
CN110495000B (zh) 包括垂直磁化磁穿隧接面的磁性装置
JP7125535B2 (ja) 磁気トンネル接合及びその製造方法
JP7442580B2 (ja) 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合
US20230225135A1 (en) Magnetoresistive stack with seed region and method of manufacturing the same
TWI811334B (zh) 具有耦合釘紮層晶格匹配的磁性穿隧接面
US11522126B2 (en) Magnetic tunnel junctions with protection layers