CN112166509A - 磁性隧道结结构及其制造方法 - Google Patents

磁性隧道结结构及其制造方法 Download PDF

Info

Publication number
CN112166509A
CN112166509A CN201980030970.7A CN201980030970A CN112166509A CN 112166509 A CN112166509 A CN 112166509A CN 201980030970 A CN201980030970 A CN 201980030970A CN 112166509 A CN112166509 A CN 112166509A
Authority
CN
China
Prior art keywords
layer
pinning
interlayer
magnetic
cobalt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980030970.7A
Other languages
English (en)
Inventor
薛林
程志康
汪荣军
马亨德拉·帕卡拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN112166509A publication Critical patent/CN112166509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本文讨论的磁性隧道结(MTJ)结构的实施方式采用了铬(Cr)、NiCr、NiFeCr、RuCr、IrCr或CoCr或前述的组合的一或多个层的种晶层。这些种晶层与一或多个钉扎层组合使用,与该种晶层接触的第一钉扎层可含有钴的单层,或可含有钴与钴及铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)的双层的组合。第二钉扎层可为与第一钉扎层相同的成分和配置,或与之不同的成分或配置。本文讨论的MTJ堆叠在高温退火后维持期望的磁特性。

Description

磁性隧道结结构及其制造方法
技术领域
本公开内容的实施方式一般涉及制造磁性隧道结结构以供磁性随机存取存储器(MRAM)应用。
背景技术
自旋转移力矩磁性随机存取存储器、或STT-MRAM,在其存储单元(memory cell)中采用磁性隧道结结构,其中两个铁-磁性层由薄的绝缘或“介电(dielectric)”层彼此隔开。其中一个磁性层具有固定的磁极性,另一个具有可在两种状态之间选择性改变的磁极性。在磁性层具有垂直磁各向异性(magnetic anisotropy)的情况下,可变极性层的极性可以在包含磁性隧道结或“MTJ”结构的膜层堆叠的深度方向上,在具有与固定极性层相同的极性或者与固定极性层的极性相反的极性之间转换。跨MTJ的电阻是可变极性层相对于固定极性层的极性的函数。在两层的极性在MTJ的深度方向上相同的情况下,跨MTJ的电阻较低,且当它们在MTJ的深度方向上彼此相反时,跨MTJ的电阻较高。因此,跨存储单元的电阻可以用于指示值1或0,且因此储存数据值,例如通过使用低电阻状态代表具有数据值1,并使用高电阻状态代表数据值为0。
在MTJ是包含由非磁性层隔开的两个或更多个铁磁层的合成抗铁磁体(syntheticanti-ferromagnet;SAF)的情况下,在其高温处理、例如是约400℃或高于约400℃的温度下处理之后可能丧失SAF耦合。
为了形成MTJ堆叠,使用包括种晶层的膜层堆叠来确保在上覆的钉扎层中的适当的晶体取向,这里是面心立方<111>取向,以在其中建立垂直磁各向同性(perpendicularmagnetic isotropy)或PMA,所述种晶层包含铂(Pt)或钌(Ru)。为了适当地形成MRAM单元,膜堆叠在约400℃下退火达约0.5至3小时。然而,在此退火期间,钉扎层中的结晶晶格和所得到的结晶及磁极取向会丧失,或至少部分地丧失,导致期望(SAF)耦合的损失。
因此,仍然需要改良的MTJ堆叠。
发明内容
本公开内容一般涉及用于存储单元的磁性隧道结(MTJ)堆叠的设计和制造。在一个实例中,一种器件包括磁性隧道结堆叠。所述磁性隧道结堆叠包括种晶层和第一钉扎层,种晶层接触缓冲层,其中种晶层包含铬(Cr),且第一钉扎层接触种晶层。第一钉扎层由多个双层形成,其中多个双层中的各双层包含:由钴(Co)形成的第一夹层,及由铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)形成的第二夹层。MTJ堆叠进一步包括:耦合层及第二钉扎层,耦合层接触第一钉扎层,且第二钉扎层接触耦合层。
在另一个实例中,一种磁性隧道结堆叠包括:形成于缓冲层上的种晶层,和形成于种晶层上的第一钉扎层,其中种晶层包含铬(Cr),其中第一钉扎层包含第一多个双层。第一多个双层中的各双层包含:由钴(Co)形成的第一夹层,及由铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)中的至少一种形成的第二夹层。MTJ堆叠可进一步包括:耦合层,形成于第一钉扎层上;和第二钉扎层,形成于耦合层上,其中第二钉扎层包含钴(Co)。
在另一个实例中,一种磁性隧道结堆叠包括:种晶层及第一钉扎层,种晶层形成于缓冲层上,其中种晶层包含铬(Cr)且为从
Figure BDA0002765498120000021
Figure BDA0002765498120000022
厚,且第一钉扎层形成于种晶层上,第一钉扎层具有从
Figure BDA0002765498120000023
Figure BDA0002765498120000024
的厚度,其中第一钉扎层包含第一多个双层及第一钴覆层,第一钴覆层形成于第一多个双层上方。MTJ堆叠进一步包括:耦合层,形成于第一钉扎层与第一钴覆层之间;第二钉扎层,形成于耦合层上,第二钉扎层具有从
Figure BDA0002765498120000025
Figure BDA0002765498120000026
的厚度,其中第二钉扎层包含第二多个双层;结构阻挡层,形成于第二钉扎层上。结构阻挡层包括钽(Ta)、钼(Mo)或钨(W)中的至少一种,且为从
Figure BDA0002765498120000027
Figure BDA0002765498120000028
厚。MTJ堆叠进一步包括:磁性参考层,形成于结构阻挡层上;隧道势垒层,形成于磁性参考层上;及磁性存储层,形成于隧道势垒层上。
附图说明
以上简要概述本公开内容的上述详述特征可以被详细理解的方式、以及对本公开内容的更特定描述,可通过参照实施方式来获得,其中一些实施方式在附图中示出。然而,应注意,附图仅绘示出示例性实施方式,因而不应视为对本发明的范围的限制,可允许其他等同有效的实施方式。
图1A为范例磁性隧道结(MTJ)堆叠的示意图。
图1B是制造包括图1A的磁性隧道结(MTJ)堆叠并根据本公开内容的实施方式的存储器件的方法的流程图。
图2A为根据本公开内容的实施方式的MTJ堆叠的示意图。
图2B为根据本公开内容的实施方式的MTJ堆叠的缓冲层的放大视图。
图2C为根据本公开内容的实施方式的MTJ堆叠的第一钉扎层的放大视图。
图2D为根据本公开内容的实施方式的MTJ堆叠的第二钉扎层的放大视图。
图2E为根据本公开内容的实施方式的MTJ堆叠的范例磁性存储层的放大视图。
图2F为根据本公开内容的实施方式的MTJ堆叠的范例覆盖层的放大视图。
为了便于理解,尽可能地使用相同的附图标号来标示附图中共通的相同元件。考虑到,一个实施方式的元件和特征在没有进一步描述下可以有利地并入其他实施方式中。
具体实施方式
本公开内容的实施方式涉及磁性隧道结(MTJ)堆叠和STT MRAM存储单元和存储器。在此,MTJ堆叠结合在包括上电极和下电极的膜堆叠中,其中MTJ堆叠夹在上部电极和下部电极之间,并且可用于形成用于磁阻随机存取存储器(magneto-resistive random-access memory;MRAM)的多个存储单元。在MRAM的各个MTJ堆叠中存在两个磁性层,其中一个磁性层具有固定的极性,而另一个具有可通过在层上施加电压或通过向该磁性层施加电流来切换的极性。基于第一与第二磁性层之间的相对极性,电阻跨MRAM变化。在本文中将第一和第二磁性层称为磁性参考层和磁性存储层。由MTJ堆叠形成的存储单元在电压施加于存储单元上或电流通过存储单元时运作。可切换磁性层的极性可响应足够强度的电压施加而改变。另外,可通过在切换磁性存储层的磁极性所需的阈值以下的相对低的电压下测量存储单元上的电流对电压关系来确定存储单元的电阻率。
使用多个沉积腔室形成此处讨论的基本MTJ堆叠,所述沉积腔室用以在基板上沉积薄膜层,并最终图案化并蚀刻所沉积的膜层。用于形成本文讨论的MTJ堆叠的沉积腔室包括物理气相沉积(PVD)腔室。在此,PVD腔室用于形成MTJ堆叠的多个薄膜层。因此,MTJ堆叠包括缓冲层、缓冲层上的种晶层、种晶层上的第一钉扎层、第一钉扎层上的合成抗铁磁(SAF)耦合层、SAF层上的第二钉扎层,及第二钉扎层上的阻挡层。在本文所述的PVD操作中,在溅射腔室中将诸如氩(Ar)、氦(He)、氪(Kr)和/或氙(Xe)的惰性气体或稀有气体离子化成等离子体,同时将腔室维持在真空状态。PVD处理腔室还含有至少一个溅射靶材,且所设置的基板面对溅射靶材的大致平坦的表面。溅射靶材耦接至电源,使得溅射靶材被电驱动或自建立为电源的电路中的阴极态(cathodic state),通过等离子体到接地,例如溅射腔室的接地部分。基板设置在溅射腔室中的基座上或其他结构上,基座或其他结构可处于浮动电位、连接至接地,或可被偏压而在阴极靶材中形成阳极,以等离子体至阳极或接地电路。溅射腔室中的惰性气体原子的正离子化部分受电性吸引到负偏压靶材,并因此,等离子体的离子轰击靶材,这导致靶材料的原子被喷出并沉积在基板上,而形成由基板上的(数种)靶材料组成的薄膜。
为了形成化合物的薄膜,包括该化合物的溅射靶材可在PVD室中和Ar等离子体一起使用。在另一个实例中,在PVD室中存在多个溅射靶材,每个溅射靶材包括将在基板上形成为膜的化合物的一或多种元素,并与Ar等离子体一起使用以形成期望的化合物。此外,在本文中用于形成MTJ堆叠的层的PVD操作中,使用金属氧化物或金属氮化物溅射靶材形成金属氧化物和金属氮化物。在替代性实施方式中,在Ar等离子体和氧(O2)或氮(N2)存在于PVD腔室中的情况下,通过溅射由所述金属氧化物或氮化物的金属所构成的一或多个金属溅射靶材而在PVD室中形成金属氧化物或金属氮化物层。在一个实例中,PVD腔室具有设置在其中的多个溅射靶材,PVD腔室中的各溅射靶材由电源偏压以在其上建立负偏压,或者通过对溅射靶材直接施加负DC偏压,或者通过使用波形以在靶材上电驱动或自建阴极状态(cathodic state),或前述的组合。在此实例中,PVD室内的屏蔽件(shield)被配置为阻挡多个靶材中的一或多个靶材,同时允许在PVD室中形成的等离子体的离子轰击所述靶材中的至少一个靶材,以从所述至少一个靶材喷出或溅射靶材材料原子,用以在保护腔室中的其他溅射靶材不受等离子体的影响的同时在基板上形成薄膜。在此实例中,一个或多个靶材暴露于Ar等离子体,并且所述靶材的溅射依序或同时在基板上形成期望的膜成分,且当O2或N2分别与Ar等离子体一起用于在基板上形成膜层时,使用分开的PVD腔室来形成金属氧化物及金属氮化物层。
PVD系统可包括耦接到中央机器人基板传送腔室的一或多个PVD溅射腔室。中央机器人基板传送腔室经配置以在与其耦接的装载站和与其连接的溅射腔室之间移动基板。PVD系统保持在例如10E-9托的本底真空压力下,使得其上待形成MTJ堆叠的基板于制造MTJ膜层堆叠在所述基板上期间,在PVD腔室之中及之间移动而不暴露于外部大气。在基板上形成MTJ膜层堆叠的初始膜层之前,将基板在真空腔室中脱气并使用Ar气体等离子体预清洁,或在连接至中央机器人传送腔室的专用预清洁腔室中的He/H气体等离子体中预清洁。在使用一或多个PVD腔室制造MTJ堆叠期间,可在各个PVD腔室中设置一或多种稀有或惰性溅射气体,诸如Ar、Kr、He或Xe。使气体离子化以在腔室中形成等离子体,且等离子体的离子轰击负偏压的(数个)溅射靶材,以从靶喷出表面原子,用以在位于PVD溅射腔室中的基板上沉积靶材料的薄膜。在实施方式中,一或多个PVD腔室中的处理压力可以从约2毫托到约3毫托。取决于实施方式,在制造MTJ堆叠的至少种晶层、第一和第二钉扎层、SAF层和缓冲层期间,PVD平台的腔室保持在-200℃至600℃。
图1A是磁性隧道结(MTJ)堆叠的示意图。图1A示出了常规MTJ堆叠100A,MTJ堆叠100A包括基板102,基板102具有钨(W)、氮化钽(TaN)或氮化钛(TiN)的传导层或具有由钨(W)、氮化钽(TaN)或氮化钛(TiN)形成的其他金属层。在一些实例中,基板102包括一或多个晶体管、位线或源极线,及先前在其中或其上制造的其他存储线,或将用于MRAM存储器并先前在其上制造或形成的其他元件。其上形成有MTJ堆叠的基板具有的维度可包括:小于200mm的直径、200mm的直径、约300mm的直径、约450mm或另一种直径,且可具有圆形或矩形或方形面板的形状。
常规MTJ堆叠100A中的缓冲层104通过溅射PVD腔室内的一或多个靶材而形成于基板102上,且在此包括以下一或多种层:CoxFeyBz、TaN、Ta或前述的组合,基板位于所述PVD腔室中。种晶层106经由PVD腔室中的溅射而形成于缓冲层104上方。在常规MTJ堆叠100A中使用缓冲层104,以改善种晶层106对基板的粘附性。这里的种晶层106包括铂(Pt)或钌(Ru),且通过在基板位于其中的PVD腔室内溅射Pt或Ru或前述的合金的靶材来形成种晶层106。通过减少或消除缓冲层104与种晶层106之间的晶格失配,种晶层106可用于改善常规MTJ堆叠100A中的后续沉积的层的粘附性和接种(seeding)。
通过溅射将第一钉扎层108形成于种晶层106上。在此,第一钉扎层108包括钴(Co)层、一或多个含Co双层,或钴层和一或多个含Co双层的组合。在此通过溅射在第一钉扎层108上方形成合成抗铁磁(synthetic antiferromagnetic;SAF)耦合层110。SAF耦合层110可以由从其靶材溅射的钌(Ru)、铑(Rh)、Cr或铱(Ir)形成。通过溅射在SAF耦合层110上方形成第二钉扎层112。第二钉扎层112在此由单个钴(Co)层、至少一个钴-铂双层,或钴层和一或多个含Co双层的组合形成,诸如Co-Pt双层,通过分别溅射由Co、Pt或Co-Pt组成的靶材来形成。SAF耦合层110位于第一钉扎层108与第二钉扎层112之间,且当暴露于磁场时,导致第一钉扎层108和第二钉扎层112的表面原子对齐SAF耦合层110的表面原子,由此钉扎第一钉扎层108和第二钉扎层112的取向。第一钉扎层108和第二钉扎层112各展现类似的磁矩,并且当对常规MTJ堆叠100A施加外部磁场时,将因此有类似反应。SAF耦合层110保持第一钉扎层108和第二钉扎层112的磁矩的反平行对齐(anti-parallel alignment)。
结构阻挡层114形成于第二钉扎层112上方,并在此包括钽(Ta)、钼(Mo)、钨(W)或前述的组合。利用结构阻挡层114是因为其晶态结构,所述晶态结构与第一108和第二112钉扎层的晶态结构不同。结构阻挡层114防止在常规MTJ堆叠100A与可耦接至常规MTJ堆叠100A来形成MRAM存储单元的金属接点之间形成短路。
此外,在常规MTJ堆叠100A中,通过PVD腔室中的溅射在结构阻挡层114上方形成磁性参考层116。在磁性参考层116上方形成隧道势垒层118,并在隧道势垒层118上方形成磁性存储层120。隧道势垒层118、磁参考层116和磁性存储层120中的各层均在存在Ar等离子体的情况下通过在一或多个PVD室中溅射而形成。磁性参考层116及磁性存储层120各包括成分可变化的CoxFeyBz合金。此外,磁性存储层120可包括Ta、Mo、W或Hf或前述的组合的一或多个层。隧道势垒层118包括绝缘材料,且可由诸如MgO之间的介电材料制成。可选择隧道势垒层118的成分和厚度,以便在常规MTJ堆叠100A的隧道势垒层118中产生大的隧道磁阻比(tunnel magnetoresistance ratio;TMR)。TMR是常规MTJ堆叠100A中从反平行态(anti-parallel state;Rap)至平行态(Rp)的电阻变化的量度,且可使用公式((Rap-Rp)/Rp)以百分比表示。当将偏压施加至常规MTJ堆叠100A时,隧道势垒层118被自旋极化电子穿过,这种电子通过隧道势垒层118的传输导致磁性参考层116与磁性存储层120之间的导电。
通过在PVD腔室中的溅射而在磁性存储层120上形成覆盖层122,且覆盖层122在此包括多个夹层。覆盖层122的多个夹层包括由诸如MgO之类的介电材料制成的第一覆盖夹层122A。包括诸如Ru、Ir、Ta或前述的组合的金属材料的第二覆盖夹层122B形成于第一覆盖夹层122A上方。第一覆盖夹层122A充当供硬掩模蚀刻的蚀刻终止层,并保护MTJ堆叠100A不受腐蚀。第二覆盖夹层122B经配置以在后续将常规MTJ堆叠100A图案化时与晶体管或触点电连通,如图1B所示并于下文讨论。通过溅射在PVD腔室中形成硬掩模层124,且硬掩模层124形成在第二覆盖夹层122B上方,以保护常规MTJ堆叠100A,且可在后续操作期间被图案化。
图1B为制造存储器件的方法100B的流程图,所述存储器件包括MTJ堆叠100A,且所述MTJ堆叠根据本公开内容的实施方式制造并示于图2A至2F。方法100B部分地在PVD系统的多个PVD腔室中执行,所述PVD腔室被配置为通过溅射沉积薄膜层。可在溅射腔室之中和之间经由PVD系统的中央机器人传送腔室移动基板102,以形成各种薄膜层,包括图1A中的那些薄膜层和根据本公开内容的实施方式制造并在下文示出和讨论的那些薄膜层。在另一个实例中,如上文所讨论,多个溅射靶材设置在PVD腔室中,且PVD腔室内的屏蔽件被配置为选择性地保护多个溅射靶材不暴露于等离子体或将靶材暴露于等离子体。在方法100B的不同操作下旋转屏蔽件,以将两个或更多个靶材依序或同时暴露于PVD室中的等离子体。
因此,本文参照方法100B引用图1A的层。使用包括氩(Ar)、氦(He)、氪(Kr)、氙(Xe)、氧(O2)或氮(N2)等一或多种气体在一或数个PVD腔室中进行方法100B的操作。在方法100B期间,PVD腔室中的处理压力可以从约2毫托至约3毫托。取决于实施方式,在制造MTJ堆叠的钉扎层和种晶层期间,可将PVD腔室保持在-200℃至600℃。
取决于就MTJ堆叠100A的各层所用的(数个)溅射靶材的成分,可以在PVD腔室之中和之间移动基板102,或者如本文所讨论的,多个靶材耦接电源,且屏蔽件被配置成选择性地保护一些靶材,使得一或多个靶材依序或同时暴露以形成期望的膜成分,或者可以执行两种方法。在PVD腔室中的溅射期间,等离子体的Ar离子轰击一或多个暴露的溅射靶材,使得溅射靶材的表面原子被喷出并作为薄膜沉积在基板上。在方法100B中,于操作128A,对诸如图1A中的例如基板102的基板进行包括脱气和在Ar气体等离子体或在He/H等离子体中预清洁等操作,且通过或经由中央机器人基板传送腔室在处理腔室之间移动。于操作128B,将基板102从中央机器人基板传送腔室传送到多个PVD腔室中的一PVD腔室。随后,于操作130,通过在PVD腔室的靶材中溅射而将缓冲层104沉积在基板102上。将1kW至100kW的功率施加到本文所讨论的一或多个PVD腔室,以离子化Ar的一部分且形成操作130中使用的等离子体。靶材的被喷出表面原子沉积在基板102上,以形成缓冲层104。于操作130形成缓冲层104期间,在PVD腔室中与Ar等离子体一起使用包括CoxFeyBz、TaN和/或Ta的一或多个溅射靶材,以形成缓冲层104。在缓冲层104为Ta或包括Ta的实施方式中,使用Ta靶材和Ar等离子体在PVD腔室中溅射出缓冲层104。在缓冲层104是TaN或包括TaN的实例中,当氮气(N2)与Ar等离子体和Ta溅射靶材一起存在PVD腔室中时,执行操作130以形成TaN缓冲层104。在缓冲层104是TaN或包括TaN的另一实例中,使用TaN溅射靶材和Ar等离子体在PVD腔室中执行操作130以形成TaN缓冲层104。在形成缓冲层104和随后的层期间,使用的一或多个PVD腔室维持在真空压力下。
随后,于操作132中,通过在PVD腔室中溅射靶材来将种晶层106沉积在缓冲层104上。在操作132的实施方式中,使用与用来形成缓冲层104的溅射靶材不同的溅射靶材,在与用来形成缓冲层104的PVD腔室相同的PVD腔室中形成种晶层106。在根据本公开内容的实施方式的方法100B的实例中,可于操作132,使用Ar等离子体和一或多个溅射靶材在PVD腔室中制造以下图2A示出的种晶层206。图2A示出了具有垂直于y轴228的x轴226的坐标系。本文讨论的厚度可在y轴228的方向上测量。在形成种晶层206的一个实例中,用于在PVD腔室中形成种晶层的溅射靶材由Cr,或者Cr与Ni、Fe、Ru、Ir、Co中的一或多种的组合所构成。在另一个实例中,于操作132在PVD腔室中所用的(数个)溅射靶材由一或多个合金靶材构成,包括NiCr、NiCrFe、RuCr、IrCr、CoCr或前述的组合。可将种晶层206形成至
Figure BDA0002765498120000091
或更小的厚度。在一个实例中,种晶层206包括NiCr并且使用NiCr靶材在PVD腔室中制造。在此实例中,以约5sccm至60sccm的流率将Ar导入PVD腔室,且在一些实例中,Ar进入腔室的流率为约25sccm。在另一个实例中,以10sccm至40sccm的流率将Ar导入PVD腔室,且在一些实例中,以25sccm的流率导入。当存在Ar时,在负电压下向溅射靶材施加约50W至1200W的功率,以形成用于溅射的等离子体。在一些实例中,在负电压下施加到溅射靶材的功率为100W至800W,且在另一个实例中,施加到溅射靶材的功率为约500W。
于操作134,通过在PVD腔室中溅射靶材来将第一钉扎层108沉积在种晶层106上。以第一钉扎层108作为常规MTJ堆叠100A中的实例,且可于操作134通过在存在Ar等离子体的情况下溅射一或多个靶材而形成第一钉扎层108。在第一钉扎层108为Co的实例中,在PVD腔室中存在Ar等离子体的情况下使用Co溅射靶材。在第一钉扎层108包括钴和另一元素的一或多个双层的实例中,操作134使用Co溅射靶材和由双层的其他元素构成的另一溅射靶材。取决于实施方式,可在存在Ar等离子体的情况下于相同的PVD腔室中溅射Co溅射靶材和其他金属的溅射靶材,或者可在分开的PVD腔室中形成双层的各层。
在根据本公开内容的实施方式的实例中,于操作134,使用PVD腔室形成如图2A和图2C中所示的第一钉扎层208。在此实例中,于操作134,使用以约2sccm至40sccm的流率导入PVD腔室的氙(Xe)或氩(Ar),同时在负电压下向靶材施加50W至10000W的功率以形成等离子体,而在PVD腔室中形成第一钉扎层208。在另一个实例中,以5sccm至20sccm的流率将Xe或Ar导入PVD腔室,且在一些实例中,以10sccm的流率导入。在另一实例中,施加到溅射靶材的功率为100W至800W,且另一个实例,施加到溅射靶材的功率可为400W。取决于第一钉扎层208的成分,于操作134,可在PVD腔室中的溅射操作中使用Xe,因为它是比Ar更重的气体,且因此产生具有比使用Ar或其他较轻气体形成的离子更高的原子量的离子,且因此以更多能量轰击靶材。在本公开内容的第一钉扎层208的一个实例中,以约10sccm的流率将Xe、Ar或前述的混合物导入PVD腔室中,并在负电压下对靶材施加400W的功率,以形成Ar等离子体。在一个实例中,通过溅射Co靶材,由钴(Co)制造第一钉扎层208成为从约
Figure BDA0002765498120000101
至约
Figure BDA0002765498120000102
厚的单层。在另一个实例中,如图2C所示,由多种材料的一或多个双层制成第一钉扎层208。在多个实施方式中,用于形成第一钉扎层208的双层包括Co的第一夹层和另一元素的第二夹层。可于操作134,在PVD腔室中形成第一钉扎层208的双层,所述PVD腔室包括多个靶材,所述多个靶材包括Co靶材和由其他元素形成的靶材;或者在分开的PVD腔室中形成第一钉扎层208的双层,其中一个PVD腔室含有Co靶材而另一个PVD腔室含有其他元素的靶材。在将多个靶材设置于单一PVD腔室中的实例中,于存在Ar等离子体和/或Xe等离子体的情况下,可使用本文所讨论的屏蔽件选择性地暴露Co靶材和另一金属的靶材中的各个靶材,以形成双层的Co夹层且形成所述另一元素的夹层,用以形成所得的双层。可于操作134重复这些沉积达多次迭代,以形成第一钉扎层208的多个双层。
于操作136,在存在Ar等离子体的情况下,通过在PVD腔室中溅射Ru、Cr、Rh或Ir的靶材,将SAF耦合层110沉积在第一钉扎层108上。于操作138,在PVD腔室中将第二钉扎层112沉积在SAF耦合层上。在一个实例中,使用Co靶材和Ar等离子体在PVD腔室中由Co形成第二钉扎层112。在另一个实例中,第二钉扎层112包括双层,并且可以包括或不包括形成为与双层接触的Co层。在此实例中,使用Co溅射靶材和第二金属溅射靶材在PVD腔室中形成第二钉扎层112,且在至少一次迭代中调节屏蔽件,以分别暴露所述Co和第二金属溅射靶材中的各个靶材,以形成第二钉扎层112的一或多个双层。在其他实例中,可在不同的PVD腔室中形成第二钉扎层112的双层的各层,其中一个PVD腔室包括Co溅射靶材,而另一个PVD腔室包括第二金属的溅射靶材。
在根据本公开内容的实施方式的第二钉扎层212的一个实例中,如图2A和2D图所示,于操作138,取决于待溅射的材料使用Ar气体和/或Xe气体在PVD腔室中沉积第二钉扎层212。在本公开内容的实施方式中,于操作138,在存在Ar等离子体或由Ar和Xe组成的等离子体的情况下,使用Co溅射靶材由钴(Co)制造第二钉扎层212成为单层。在另一个实例中,第二钉扎层212包括双层,该双层包括由Co形成的第一夹层和诸如Pt、Ir、Ni或Pd之类的一或多种第二金属的第二夹层。在可以与本文中的其他实例组合的另一实例中,可由单个Co层单独形成第二钉扎层212,或由单个Co层与至少一个双层的组合形成第二钉扎层212,其中所述双层具有Co的第一夹层和至少一种不同金属的第二夹层。在此实例中,使用Co溅射靶材和第二金属溅射靶材在PVD腔室中形成第二钉扎层112,且在至少一次迭代中调节屏蔽件,以分别暴露所述Co和第二金属溅射靶材中的各个靶材,以形成第二钉扎层112的一或多个双层。当使用诸如Pt的金属来形成第二钉扎层212时,可使用氙来沉积第二钉扎层212,因为Xe是比Ar更重的气体,且因此可在PVD腔室中的溅射工艺期间更有效地与包括Pt的较重的金属交互作用。在使用Xe的实施方式中,以约2sccm至约40sccm,或5sccm至20sccm的流率将Xe气体导入PVD腔室,且在一些实施方式中,以约10sccm的流率将Xe气体导入PVD腔室。在形成第二钉扎层212期间,在负电压下向靶材施加50W至约1000W的功率,以形成并维持Ar和/或Xe等离子体。在一些实例中,在负电压下将100W至600W的功率施加到靶材,以形成并维持Ar和/或Xe等离子体,且在一些实施方式中,使用约200W的功率。
于操作140,在PVD腔室中形成结构阻挡层114,取决于结构阻挡层114的预期成分,该PVD腔室包括Ta、Mo和/或W的溅射靶材。当使用Ta、Mo和W中的两种或更多种溅射靶材时,取决于结构阻挡层114的预期成分,可在分开的PVD腔室中使用各靶材,或者可以使用上文讨论的屏蔽件调节,在PVD腔室中依序或同时溅射两种或更多种溅射靶材。随后于操作142将磁性参考层116沉积在结构阻挡层114上,且可在PVD腔室中形成磁性参考层116,MTJ堆叠100A的其他层也可在所述PVD腔室中形成。若缓冲层104和磁性参考层116二者都是CoxFeyBz系,则这可以取决于例如是其他层的成分,诸如缓冲层104的成分。可使用CoxFeyBz合金的溅射靶材,或通过使用Co、Fe或B的独立溅射靶材,或通过合金溅射靶材和单一元素溅射靶材的组合、例如CoFe靶材和B靶材,在PVD腔室中形成磁性参考层116。
于操作144,将隧道势垒层118沉积在磁性参考层116上。在操作144的一个实例中,在存在Ar等离子体的情况下使用诸如MgO的金属氧化物靶材在PVD腔室中形成隧道势垒层118。在替代性实施方式中,于操作144,使用如下方式在PVD腔室中形成隧道势垒层118:使用诸如Mg、Ti、Hf、Ta或Al的金属靶材,在存在Ar等离子体和O2的情况下,以形成隧道势垒层118的金属氧化物。于操作146,在PVD腔室中形成磁性存储层120。磁性储存层120的形成可以根据预期的成分以多种方式发生。磁性存储层120可包括CoxFeyBz的一或多个层。在可以与其他实例组合的一些实例中,磁性存储层120可包括Ta、Mo、W或Hf的一或多层。据此,PVD腔室中的磁性存储层120的沉积可包括:Ar等离子体、CoxFeyBz合金靶材、Co、Fe及B的独立靶材,或合金靶材与诸如CoFe靶材及B靶材的元素靶材的组合。在磁性存储层120包含Ta、Mo、W或Hf的实例中,在腔室中使用Ta、Mo、W或Hf的溅射靶材以及由Ar形成的等离子体。
在一个实例中,可在存在使用Ar形成的等离子体的情况下,通过调整屏蔽件来暴露或保护一或多个靶材(例如那些在上文讨论用于形成CoxFeyBz和Ta、Mo、W或Hf的层的靶材),而于单个PVD腔室中形成磁性存储层120。在另一个实例中,在存在Ar等离子体的情况下,使用CoxFeyBz合金靶材,在PVD腔室中溅射磁性存储层120的CoxFeyBz层。在另一个实例中,在存在Ar等离子体的情况下,使用独立的Co、Fe和B靶材,在PVD腔室中形成CoxFeyBz层。在又一实例中,在存在Ar等离子体的情况下,使用合金靶材和元素靶材,在PVD腔室中形成CoxFeyBz层,所述元素靶材例如,CoFe靶材和B靶材。可使用Ta靶材、Mo靶材、W靶材或Hf靶材在PVD腔室中溅射Ta、Mo、W或Hf层。
于操作148,将覆盖层122沉积在磁性存储层120上。在实施方式中,在PVD腔室中形成覆盖层222的第一覆盖夹层122A,该PVD腔室可不同于形成非氧化物层的PVD腔室,因为当形成氧化物层时,Ar等离子体和O2二者于操作148期间均存在于PVD腔室中。通过溅射Mg靶材和由离子化的Ar形成的等离子体在PVD腔室中沉积第一覆盖夹层122A,O2也存在于PVD腔室中。在另一实例中,于操作148,使用MgO溅射靶材和Ar等离子体在PVD腔室中形成第一覆盖夹层122A。在第一覆盖夹层122A由与隧道势垒层118相同的材料(如,Mg)形成的实例中,用于操作144的PVD腔室可为与用于形成第一覆盖夹层122A的操作148相同的PVD腔室。于操作150,将第二覆盖夹层122B沉积于第一覆盖夹层122A上。若于操作148中使用O2,则操作150可在与用于溅射第一覆盖夹层122A的PVD腔室不同、独立的PVD腔室中发生,因为在PVD腔室中不使用O2来形成第一覆盖夹层122A。使用Ar等离子体和由Ru、Ir和/或Ta构成的一或多个溅射靶材,在PVD腔室中形成第二覆盖夹层122B。取决于第二覆盖夹层122B的成分,操作150可在也用于形成例如是操作136处的SAF耦合层110的PVD腔室中发生。
进一步,在方法100B中,于操作152,在PVD腔室中将硬掩模层124沉积在第二覆盖夹层122B上方。取决于MTJ堆叠100A中使用的硬掩模层124的类型,操作152可发生或可不发生于存在O2的情况下。举例而言,若硬掩模层124为金属氧化物硬掩模,则可在操作152期间使用O2与一或多个金属靶材一起形成金属氧化物层,或可使用金属氧化物溅射靶材来沉积硬掩模层124,在这个情况下于操作150不使用O2来形成硬掩模层124。在一些实施方式中,当硬掩模层124为非晶碳或旋涂碳(spin-on carbon)时,在CVD腔室中进行操作152。
进一步,在方法100B中,于操作128A至152形成的MTJ堆叠100A(或下文在图2A中示出的MTJ堆叠200)可以经历由方法100B中的操作154共同指示的一或多个工艺。这些操作可包括高温(大约400℃)操作。在一个实例中,于操作154的工艺可包括预先图案化退火操作,接着是MTJ图案化操作。在替代性实施方式中,于操作154的MTJ图案化可包括多个工艺,例如图案化硬掩模层124,且可进一步包括以下操作:在硬掩模层124被图案化以形成来自MTJ堆叠100A的多个独立柱体之后,蚀刻MTJ堆叠100A。
在替代性实施方式中,于操作154,执行热退火操作以修复、结晶和增强膜堆叠的晶格结构,所述膜堆叠包括MTJ堆叠100A中的(数个)磁性存储层和(数个)磁性参考层。于操作154执行的热退火可起到进一步使至少(数个)磁性参考层116和(数个)磁性存储层120的材料结晶的作用。在沉积磁性参考层和磁性存储层时磁性参考层和磁性存储层的结晶建立起MTJ堆叠100A的垂直各向异性,同时使其保持期望的电气和机械特性。下文示出并讨论了遵循方法100B的操作制造的MTJ堆叠的实施方式。实施方式被配置为在操作154执行的热退火操作之后,和/或在400℃量级的高温下发生的附加或替代的后端处理操作期间,保持钉扎层的刚沉积的fcc<111>晶体结构。
不同于常规将Ru或Ir用于种晶层,根据本公开内容的实施方式制造的MTJ堆叠采用铬系种晶层,包括铬(Cr)、镍铬(NiCr)、镍铁铬(NiFeCr)、钌铬(RuCr)、铱铬(IrCr)或钴铬(CoCr)中的至少一种的种晶层。种晶层设置在膜堆叠中,存储单元从膜堆叠界定于第一钉扎层与缓冲层之间。由于种晶层和第一钉扎层之间的晶格匹配有助于稳定第一钉扎层以及形成在第一钉扎层顶部的层,因此本文讨论的含Cr晶种层能改善第一钉扎层的粘附性。在一个实例中,种晶层与第一钉扎层和缓冲层两者直接接触,并且在其他实例中,在种晶层与第一钉扎层之间或在种晶层与缓冲层之间存在过渡层。本文讨论的钉扎层可以由钴制成,或者作为一或多个双层,每个双层包括钴,或者双层结构和钴的覆层的组合,如下所讨论。本文所讨论的“覆层(overlayer)”是在另一结构上方形成的层,覆层可包括一或多个层,包括双层。取决于实施方式,第一和第二钉扎层可包括相同的层结构、材料和/或厚度,或可在层结构、材料和/或厚度方面变化。使用本文讨论的MTJ堆叠,SAF层的晶体结构和磁性参考层与磁性存储层的磁耦合基本上保持在结晶态(crystalline state),即使在约400℃下将层退火达0.5小时至至少3小时的持续时间之后也是如此。进一步,在本文的实施方式中,即使在约400℃下将MTJ堆叠退火达0.5小时至至少3小时后,MTJ堆叠仍继续展现出100%至175%的隧道磁阻(TMR)。
图2A是根据本公开内容的实施方式的MTJ堆叠200的示意图。在图解的实施方式中,经由在PVD腔室中的溅射将缓冲层204形成在基板202的导电部分上,或形成在基板202上的导电膜层上。基板202可包括钨(W)、氮化钽(TaN)、氮化钛(TiN)或其他金属层。缓冲层204改善种晶层206对基板202的粘附性,这有助于MTJ堆叠200的后续沉积层的形成和性能。缓冲层204包含CoxFeyBz、Ta和/或TaN,且在存在Ar等离子体的情况下,于PVD腔室中的一或多个PVD沉积操作中形成。在多个实例中,使用Ar等离子体及CoxFeyBz合金的溅射靶材,或者通过使用Co、Fe或B的独立溅射靶材,或通过合金溅射靶材和单一元素溅射靶材的组合,例如是CoFe靶材和B靶材的组合,在PVD腔室中形成缓冲层104。在缓冲层204中包括Ta层的实例中,可以使用Ta靶材和Ar等离子体在PVD腔室中形成Ta层。
在一个实例中,缓冲层204包含TaN,且在存在Ar等离子体和N2二者的情况下,使用Ta靶材在PVD腔室中被溅射至基板202上,N2与从Ta靶材溅射出的Ta材料反应而形成TaN层。在另一个实例中,在PVD腔室中使用TaN溅射靶材和Ar等离子体来形成缓冲层204。在一个实例中,缓冲层204直接溅射在基板202上的导电层上并与之接触。在其他实例中,在基板202上的导电层与缓冲层204之间存在不影响MTJ堆叠的性能的导电过渡层。视情况地将缓冲层204用于所图解的实施方式中,且可不用于本文讨论的一些实施方式中。缓冲层204的总厚度为
Figure BDA0002765498120000151
(不使用缓冲层)至约
Figure BDA0002765498120000152
在一个实例中,缓冲层204为Ta、TaN或CoxFeyBz的单层,所述单层直接溅射在基板202上的传导层上并接触基板202上的传导层,且多达
Figure BDA0002765498120000153
的厚度。在另一个实例中,缓冲层204是层的组合,且缓冲层204的各层为Ta、TaN或CoxFeyBz,且厚度从
Figure BDA0002765498120000154
Figure BDA0002765498120000155
在就缓冲层204采用TaN而不是Ta或CoxFeyBz的实例中,厚度可为
Figure BDA0002765498120000156
在单独使用CoxFeyBz来形成缓冲层204的实例中,层厚度为
Figure BDA0002765498120000157
在缓冲层204的另一实例中,采用Ta或TaN与CoxFeyBz结合,且缓冲层204的厚度为
Figure BDA0002765498120000158
在PVD腔室中经由溅射一或多个靶材来沉积种晶层206。种晶层206沉积在缓冲层204上。种晶层206包含Cr、NiCr、NiCrFe、RuCr、IrCr、CoCr或前述的组合。可将种晶层206形成为Cr、NiCr、NiCrFe、RuCr、IrCr或CoCr的一或多个层,其可在单一层中包括那些元素的组合或合金的组合。上文在操作132中详细讨论了PVD腔室中种晶层206的形成。在实施方式中,种晶层206的厚度为
Figure BDA0002765498120000159
或更小,且在一个实例中,种晶层206的厚度从约
Figure BDA00027654981200001510
至约
Figure BDA00027654981200001511
在一个实例中,种晶层206直接形成在缓冲层204上并接触缓冲层204。在其他实例中,在种晶层206与缓冲层204之间存在有不影响MTJ堆叠的性能的过渡层。
进一步,在MTJ堆叠200中,第一钉扎层208在PVD腔室中形成于种晶层206上。上文在图1B中的方法100B的操作134处详细示出了第一钉扎层208的形成,且使用离子化的Ar的等离子体和一或多个溅射靶材在PVD腔室中发生。在一个实例中,将第一钉扎层208制造为具有约
Figure BDA00027654981200001512
至约
Figure BDA00027654981200001513
的厚度的钴(Co)的单层。在另一个实例中,第一钉扎层208由各种材料的一或多个双层制成,各双层可包括两个夹层。第一钉扎层208可仅包括一或多个双层,或包括一或多个双层与Co层的组合,如图2C所示。在第一钉扎层208中包括一或多个双层的实例中,各双层含有Co的第一夹层和另一元素的第二夹层。通过以下方式形成第一钉扎层208:使用Ar等离子体溅射Co靶材,并接着使用Ar等离子体溅射Pt、Ir、Ni、或Pd的第二靶材。在Pt与Co一起使用以形成双层的实例中,可以使用Xe等离子体代替Ar等离子体或使用Xe等离子体还有Ar等离子体。在其中一或多个双层用于形成第一钉扎层的实施方式中,可通过如下方式在PVD腔室中进行重复的沉积循环:通过屏蔽不包括Co的靶材来形成双层的第一夹层,其中第一夹层包含Co。随后,屏蔽Co靶材和其他靶材,以暴露第二靶材,所述第二靶材包含用于双层的第二夹层的第二元素。这可以以迭代方式重复,以形成第一钉扎层208的一或多个双层。在一个实例中,第一钉扎层208在PVD腔室中直接形成在种晶层206上并与种晶层206接触。在其他实例中,在种晶层206与第一钉扎层208之间存在有不影响MTJ堆叠的性能的过渡层。
在PVD腔室中将合成抗铁磁体(SAF)耦合层210溅射沉积在第一钉扎层208上,且将第二钉扎层212溅射沉积在SAF耦合层210上。在存在由离子化的Ar气体形成的等离子体的情况下,使用Ru溅射靶材、Rh溅射靶材、Cr溅射靶材或Ir溅射靶材,在PVD腔室中形成SAF耦合层210。SAF耦合层210包含约
Figure BDA0002765498120000161
至约
Figure BDA0002765498120000162
的厚度。在实施方式中,在存在由离子化的Ar气体形成的等离子体的情况下,通过在PVD腔室中溅射钴(Co)靶材,来制造第二钉扎层212。在一个实例中,SAF耦合层210直接形成在第一钉扎层208和第二钉扎层212上,并接触第一钉扎层208和第二钉扎层212。在其他实例中,在SAF耦合层210与第一钉扎层208或第二钉扎层212中的任一或二者之间存在过渡层,过渡层不影响MTJ堆叠的性能。
在上文图1B中的方法100B的操作138中示出了第二钉扎层212的形成。在第二钉扎层212中包括Co和另一元素的一或多个双层的实例中,通过以下方式形成第二钉扎层212:使用Ar等离子体溅射Co靶材,并随后使用Ar等离子体溅射Pt、Ir、Ni或Pd的第二靶材。在存在Ar等离子体的情况下,使用Co靶材和第二靶材在PVD腔室中进行重复的沉积循环可用于形成第二钉扎层212的一或多个双层。在一个实例中,将第二钉扎层212溅射成厚度从约
Figure BDA0002765498120000163
至约
Figure BDA0002765498120000164
的单一Co层。在另一个实例中,第二钉扎层212的厚度约
Figure BDA0002765498120000165
图2D示出第二钉扎层212的替代配置。
此外,在MTJ堆叠200中,视情况地通过在PVD腔室中溅射,将结构阻挡层214形成于第二钉扎层212上。结构阻挡层214防止在MTJ堆叠200与可耦接至MTJ堆叠200以形成MRAM存储单元的金属触点之间形成短路。在结构阻挡层214的溅射期间,取决于层的预期成分,可以在PVD腔室中使用一或多个独立的Ta、Mo或W溅射靶材连同Ar等离子体。在其他实例中,在形成结构阻挡层214期间,或者可在PVD腔室中与Ar等离子体一起使用包括Ta、Mo和/或W的合金中的一或多个合金靶材。结构阻挡层214是取向于<100>方向上的体心立方(body-centered-cubic;bcc)结构,与种晶层206和第一钉扎层208和第二钉扎层212形成对比,第一钉扎层208和第二钉扎层212各自可取向于面心立方<111>方向。结构阻挡层214为从0(没有层)
Figure BDA0002765498120000171
至约
Figure BDA0002765498120000172
厚,且在一个实例中,溅射沉积
Figure BDA0002765498120000173
的厚度。在一个实例中,结构阻挡层214于溅射沉积期间直接形成在第二钉扎层212上并接触第二钉扎层212。在其他实例中,在结构阻挡层214与第二钉扎层212之间存在不影响MTJ堆叠的性能的过渡层。
在存在Ar等离子体的情况下,通过在PVD腔室中溅射沉积将磁性参考层216形成在结构阻挡层214上。可使用单一Co-Fe-B合金溅射靶材,或通过使用Co溅射靶材、Fe溅射靶材或B溅射靶材中的二或多种,在PVD腔室中形成磁性参考层216。在另一个实例中,可以在存在Ar等离子体的情况下使用合金靶材和元素靶材,诸如CoFe靶材和B靶材,在PVD腔室中形成磁性参考层216。可将磁性参考层216溅射达
Figure BDA0002765498120000174
Figure BDA0002765498120000175
的厚度,且在一个实例中,可将磁性参考层216形成为
Figure BDA0002765498120000176
的厚度。磁性参考层216包含CoxFeyBz,在一个实例中,z从约10重量%至约40重量%,y从约20重量%至约60重量%,且x等于或小于70重量%。在可与本文其他实例结合的另一个实例中,z为至少20重量%。在一个实例中,磁性参考层216直接形成在结构阻挡层214上并与结构阻挡层214接触。在其他实例中,在磁性参考层216与结构阻挡层214之间存在不影响MTJ堆叠的性能的过渡层。
在PVD腔室中使用Ar等离子体中对靶材的溅射以在磁性参考层216上形成隧道势垒层218。隧道势垒层218包含金属氧化物,诸如氧化镁(MgO)、氧化铪(HfO2)、氧化钛(TiO2)、氧化钽(TaOx)、氧化铝(Al2O3)或适用于多种应用的其他材料。因此,可在存在Ar的情况下,使用金属氧化物的溅射靶材,在PVD腔室中形成隧道势垒层218。或者,可在存在Ar和O2的情况下,使用期望的金属氧化物的金属的溅射靶材,在PVD腔室中形成隧道势垒层218,其中当从金属溅射靶材溅射出金属层时,所述金属氧化物层暴露于O2。隧道势垒层218具有
Figure BDA0002765498120000177
Figure BDA0002765498120000178
的厚度,而在一些实施方式中,其厚度为
Figure BDA0002765498120000179
在一个实例中,隧道势垒层218直接形成在磁性参考层216上并接触磁性参考层216。在其他实例中,在隧道势垒层218与磁性参考层216之间存在不影响MTJ堆叠的性能的过渡层。
在实施方式中,MTJ堆叠200进一步包含磁性存储层220,使用如本文所讨论的PVD腔室中的溅射操作在隧道势垒层218上形成磁性存储层220。磁性存储层220可包括CoxFeyBz的一或多层。在一些实例中,磁性存储层220可替代地或额外地包括Ta、Mo、W或Hf的一或多层。据此,PVD腔室中的磁性存储层220的沉积可包括:使用Ar等离子体、CoxFeyBz合金靶材,或Co、Fe及B的独立靶材,或合金靶材与元素靶材的组合,诸如,CoFe靶材和B靶材。在磁性存储层220包括Ta、Mo、W或Hf的实例中,在腔室中使用Ta、Mo、W或Hf的溅射靶材连同由Ar形成的等离子体。
取决于包括用以形成层磁性存储层220的一或多种材料等因素,磁性存储层220的厚度从约
Figure BDA0002765498120000181
至约
Figure BDA0002765498120000182
在一个实例中,磁性存储层由CoxFeyBz制成,其中z从约10重量%至约40重量%,y从约20重量%至约60重量%,且x等于或小于70重量%。在此实例中,磁性存储层220的厚度从
Figure BDA0002765498120000183
Figure BDA0002765498120000184
且在一些实施方式中,目标层厚度为
Figure BDA0002765498120000185
在一个实例中,磁性存储层220直接形成在隧道势垒层218上并与隧道势垒层218接触。在其他实例中,在磁性存储层220与隧道势垒层218之间存在不影响MTJ堆叠的性能的过渡层。磁性存储层示于下文图2E中。
进一步,在MTJ堆叠200的实施方式中,覆盖层222形成在磁性存储层220上,并且包括形成覆盖层222的多个夹层,夹层包括含有铁(Fe)的氧化物。另外,在一些实施方式中,硬掩模层224直接形成在覆盖层222上并与覆盖层222接触。在另一实例中,硬掩模层224形成在覆盖层222上,在覆盖层222和硬掩模层224之间有过渡层;这种过渡层不会影响MTJ堆叠200的性能。硬掩模层224可以由金属氧化物、非晶碳、陶瓷、金属材料或前述的组合所形成。在一个实例中,磁性存储层220直接形成在覆盖层222上并与覆盖层222接触。在其他实例中,在磁性存储层220与覆盖层222之间存在不影响MTJ堆叠200的性能的过渡层。覆盖层222示于下文图2F中。
在MTJ堆叠200的一个实例中,MTJ堆叠200包括由NiCr制成的种晶层206,由Co/Pt双层堆叠制成的第一钉扎层208,以及由Co制成的第二钉扎层212。在此实例中,例如,当在约400℃下退火0.5小时后,MTJ堆叠200展现出175%的TMR。当MTJ堆叠200在约400℃下退火3小时后,MTJ堆叠200的TMR维持在约175%。
图2B为根据本公开内容的实施方式的缓冲层204的放大视图。缓冲层204包括钽(Ta)或TaN,或Ta及TaN的分层堆叠,且在一些实例中,包括单独的CoxFeyBz,或CoxFeyBz与Ta、TaN或Ta/TaN分层堆叠的组合。在缓冲层204的一个实例中,缓冲层204包括至少一个双层204D。至少一个双层204D包括就至少一个双层204D的至少一次迭代,以交替方式形成在基板202上的第一缓冲夹层204A及第二缓冲夹层204B。在此实例中,第一缓冲夹层204A包括Ta,且第二缓冲夹层204B包括TaN,且第一缓冲夹层204A接触基板202。在另一实例中,第一缓冲夹层204A包括TaN,且第二缓冲夹层204B包括Ta,且因此TaN与基板202直接接触。
在缓冲层204的其他实例中,如图2A所示,缓冲层204单独使用CoxFeyBz,且因此CoxFeyBz可直接接触基板202。在另一个实例中,如图2B所示,第三缓冲层204C形成于至少一个双层204D上方。在此实例中,第三缓冲层204C由CoxFeyBz制造,并形成多达
Figure BDA0002765498120000191
的厚度。因此,取决于缓冲层204的配置,缓冲层204的厚度范围自
Figure BDA0002765498120000192
厚至
Figure BDA0002765498120000193
厚。在采用CoxFeyBz的第三缓冲层204C的实例中,z为从约10重量%至约40重量%,y为从约20重量%至约60重量%,且x等于或小于70重量%。
图2C为根据本公开内容的实施方式的第一钉扎层208的放大视图。在实施方式中,第一钉扎层208由至少一个双层230制成,且当采用两个或更多个双层时,可以说所述双层形成双层堆叠234。各双层230由第一夹层208A和第二夹层208B制成。第一钉扎层208的双层被表示为(X/Y)n,(208A/208B)n,其中各双层为X和Y材料的组合,且n为第一钉扎层208中的双层的数目。在实施方式中,X为Co且Y为Pt、Ir、Ni或Pd中的一种。尽管在图2C中的实例中n=4,但在替代性实施方式中,n从1至10。在实施方式中,至少一个双层230包括从约
Figure BDA0002765498120000194
至约
Figure BDA0002765498120000195
的厚度。在一个实例中,第一夹层208A包括Co且为从约
Figure BDA0002765498120000196
至约
Figure BDA0002765498120000197
厚,且第二夹层208B为从约
Figure BDA0002765498120000198
至约
Figure BDA0002765498120000199
厚。在另一个实例中,第一夹层208A和第二夹层208B中的各层的期望层厚度为从约
Figure BDA00027654981200001910
至约
Figure BDA00027654981200001911
进而,在另一个实施方式中,第一钉扎层208包括直接形成在种晶层206上并接触种晶层206的至少一个双层230,还有形成在所述至少一个双层230顶部上的Co的覆层208C。在此实例中,覆层208C为从约
Figure BDA0002765498120000201
至约
Figure BDA0002765498120000202
厚。取决于实施方式,可包括一或多个层的第一钉扎层208的总厚度为从0.3nm至约18nm,所述一或多个层包括如本文所讨论的至少一个双层230。在其他实例中,可在第一钉扎层208与种晶层206之间形成不会负面地影响MTJ堆叠的特性的一或多个过渡层。
图2D为根据本公开内容的实施方式的第二钉扎层212的放大视图。在实施方式中,如图2A所示,第二钉扎层212由单一钴层制成。在替代性实施方式中,第二钉扎层212由至少一个双层232制成。至少一个双层232包括由Co形成的第一夹层212A,和由Pt、Ir、Ni或Pd中的一或多种形成的第二夹层212B。当在第二钉扎层212中采用诸如双层232的二个或更多个双层时,可将多个双层称为双层堆叠236。因此,于图1B中的操作138,当使用一或多个双层时,可使用分开的溅射靶材来形成双层的各层。第二钉扎层212的至少一个双层232可被表示为(X/Y)n,(212A/212B)n,其中n为双层的数目。尽管在图2D的实例中n=4,但在替代性的实施方式中,n为从1至10。在实施方式中,至少一个双层232包括从约
Figure BDA0002765498120000203
至约
Figure BDA0002765498120000204
的总厚度。在一个实例中,第一夹层212A为从约
Figure BDA0002765498120000205
至约
Figure BDA0002765498120000206
厚的Co层,且第二夹层212B为从约
Figure BDA0002765498120000207
至约
Figure BDA0002765498120000208
厚。在另一个实例中,第一夹层212A和第二夹层212B中的各层的厚度为从约
Figure BDA0002765498120000209
至约
Figure BDA00027654981200002010
进而,在另一个实施方式中,第二钉扎层212包括直接形成在SAF耦合层210上并与SAF耦合层210接触的至少一个双层232,还有位在至少一个双层232的顶部上的Co的覆层212C。在一些实例中,可在至少一个双层232与第二钉扎层212之间,或在至少一个双层232与SAF耦合层210之间,或两者之间采用过渡层,其中这样的(数个)过渡层不会影响MTJ堆叠的性能。在此实例中,覆层212C为从约
Figure BDA00027654981200002011
至约
Figure BDA00027654981200002012
厚。取决于实施方式,可包括一或多个层的第二钉扎层212的总厚度为0.3nm至约18nm,所述一或多个层包括本文所讨论的至少一个双层232。
在实施方式中,第一钉扎层208和第二钉扎层212各自包括相同成分或相同厚度中的至少一项。在替代性实施方式中,第一钉扎层208和第二钉扎层212各自包括不同成分和/或厚度。在实施方式中,第一钉扎层208为Co,且第二钉扎层212由一或多个双层形成。第二钉扎层212的各双层包括Co的第一夹层和Pt的第二夹层。在另一个实施方式中,第一钉扎层208为Co,且第二钉扎层212由一或多个Co/Ni双层形成。在又另一实施方式中,第一钉扎层208包括一或多个双层,各双层含有Co的第一夹层及Ni的第二夹层,且第二钉扎层212包括一或多个双层,各双层含有Co的第一夹层和Pt的第二夹层。在又另一实施方式中,第一钉扎层208包括一或多个双层,各双层含有Co的第一夹层及Pt的第二夹层,且第二钉扎层212包括一或多个双层,各双层含有Co的第一夹层及Ni的第二夹层。
图2E为根据本公开内容的实施方式的示例性磁性存储层220的放大视图。如图2E所示,磁性存储层220的第一磁性层220A和磁性存储层220的第二磁性层220B各自由CoxFeyBz制成。由Ta、Mo、W、Hf或前述的组合所制成的第三层220C设置于其间,且第三层220C含有掺杂剂,诸如硼、氧或其他掺杂剂。因此,磁性存储层220由以下三层制成:第一磁性层220A及第二磁性层220B,及设置于第一磁性层220A与第二磁性层220B之间的第三层220C。第三层220C强化了垂直于基板平面(例如,与基板202垂直的平面)的钉扎力矩(pinningmoment),这增进了磁各向异性,结构的磁性的方向依赖性(directional dependence)。
图2F为根据本公开内容的实施方式的示例覆盖层222的放大视图。覆盖层222的总厚度为从
Figure BDA0002765498120000211
Figure BDA0002765498120000212
且在一些实施方式中,覆盖层的总期望厚度(例如,包括如图2F所示的所有夹层)为约
Figure BDA0002765498120000213
在实施方式中,覆盖层222包括多个夹层。第一覆盖夹层222A由直接在磁性存储层220上形成至从约
Figure BDA0002765498120000214
至约
Figure BDA0002765498120000215
Figure BDA0002765498120000216
的厚度的MgO或另一含铁氧化物制成。在第一覆盖夹层222A的顶部上,形成Ru、Ir或前述的组合的第二覆盖夹层222B至
Figure BDA0002765498120000217
至约
Figure BDA0002765498120000218
的厚度。在实施方式中,视情况地在第二覆盖夹层222B上由Ta形成第三覆盖夹层222C至
Figure BDA0002765498120000219
至约
Figure BDA00027654981200002110
Figure BDA00027654981200002111
的厚度。因此,覆盖层222的一些实施方式不含第三覆盖夹层222C。在实施方式中,视情况地在第三覆盖夹层222C上形成第二覆盖夹层222D达
Figure BDA00027654981200002112
的厚度,且第二覆盖夹层222D由Ru、Ir或前述的组合形成。在多个实施方式中,覆盖层222仅包括第一覆盖夹层222A,或第一覆盖夹层222A及第二覆盖夹层222B,或第一覆盖夹层222A、第二覆盖夹层222B及第三覆盖夹层222C,或第一、第二及第三覆盖层222A至222C。在一些实施方式中,可在第一覆盖夹层222A、第二覆盖夹层222B与第三覆盖夹层222C中的一些或所有层之间使用过渡层,或可在覆盖层222与磁性存储层220之间使用过渡层,使得(数个)过渡层不会负面地影响MTJ堆叠的性能。
本文讨论的MTJ堆叠在经受400℃或高于400℃的温度下的处理后具有改善的性能。使用Cr种晶层或含Cr的种晶层与同样包括Cr的第一钉扎层结合导致了种晶层与第一钉扎层的结构之间的晶格匹配,从而促进了所述改善的性能。种晶层与第一钉扎层的结构之间的晶格匹配抑制了种晶层与第一钉扎层的界面处的粗糙度形成,所述粗糙度形成会导致一或多个层中缺乏平坦度。因此MTJ堆叠能维持结构完整性,也能维持期望的磁特性和电特性。进而,在本文讨论的实施方式中,即使在高温处理后,第一和第二钉扎层成分与种晶层的组合仍可提升期望的磁特性。
尽管前述内容涉及本公开内容的实施方式,但在不脱离本公开内容的基本范围的情况下可设计本公开内容的其他和进一步的实施方式,并且本公开内容的范围由随附的权利要求书来确定。

Claims (15)

1.一种器件,包含:
磁性隧道结堆叠,包含:
种晶层,接触缓冲层,其中所述种晶层包含铬(Cr);
第一钉扎层,接触所述种晶层,其中所述第一钉扎层包含多个双层,其中所述多个双层中的各双层包含:第一夹层及第二夹层,所述第一夹层由钴(Co)形成,且所述第二夹层由铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)形成;
耦合层,接触所述第一钉扎层;和
第二钉扎层,接触所述耦合层。
2.如权利要求1所述的器件,其中所述第一钉扎层和所述第二钉扎层各自包含1个双层至10个双层,且其中所述第一钉扎层的总厚度为0.3nm至18nm,和所述第二钉扎层的总厚度为0.3nm至18nm。
3.如权利要求1所述的器件,其中所述第一钉扎层进一步包含钴层,所述钴层接触所述第一多个双层并接触所述耦合层,其中所述钴层为从
Figure FDA0002765498110000011
Figure FDA0002765498110000012
厚。
4.如权利要求1所述的器件,其中所述第一钉扎层为从
Figure FDA0002765498110000013
Figure FDA0002765498110000014
厚,且其中所述种晶层为从
Figure FDA0002765498110000015
Figure FDA0002765498110000016
厚。
5.如权利要求1所述的器件,其中所述第二钉扎层被形成为单一Co层,且为从
Figure FDA0002765498110000017
Figure FDA0002765498110000018
厚。
6.如权利要求1所述的器件,其中所述第二钉扎层由多个双层形成,其中所述多个双层中的各双层包含第一夹层及第二夹层,所述第一夹层由钴(Co)形成,且所述第二夹层由铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)中的至少一种形成,其中所述第二钉扎层为从0.3nm至18nm厚。
7.如权利要求1所述的器件,进一步包含:
结构阻挡层,接触所述第二钉扎层;
磁性参考层,接触所述结构阻挡层;
隧道势垒层,接触所述磁性参考层;
磁性存储层,接触所述隧道势垒层;和覆盖层,形成于所述磁性存储层上,其中所述覆盖层由包含铁(Fe)的氧化物形成,且为从
Figure FDA0002765498110000019
Figure FDA00027654981100000110
厚。
8.一种磁性隧道结堆叠,包含:
种晶层,形成于缓冲层上,其中所述种晶层包含铬(Cr);
第一钉扎层,形成于所述种晶层上,其中所述第一钉扎层包含第一多个双层,其中所述第一多个双层中的各双层包含:第一夹层及第二夹层,所述第一夹层由钴(Co)形成,且所述第二夹层由铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)中的至少一种形成;
耦合层,形成于所述第一钉扎层上;和
第二钉扎层,形成于所述耦合层上,其中所述第二钉扎层包含钴(Co)。
9.如权利要求8所述的堆叠,其中所述第一钉扎层进一步包含从
Figure FDA0002765498110000021
Figure FDA0002765498110000022
厚的钴层,所述钴层形成于所述第一多个双层上并接触所述耦合层,其中所述第一钉扎层的厚度为从
Figure FDA00027654981100000215
Figure FDA00027654981100000216
且其中所述第二钉扎层为从
Figure FDA0002765498110000023
Figure FDA0002765498110000024
厚。
10.如权利要求8所述的堆叠,进一步包含:
结构阻挡层,位于所述第二钉扎层上,其中所述结构阻挡层包含钽(Ta)、钼(Mo)或钨(W)中的至少一种,且厚度从
Figure FDA0002765498110000025
Figure FDA0002765498110000026
磁性参考层,位于所述结构阻挡层上;
隧道势垒层,位于所述磁性参考层上;和
磁性存储层,位于所述隧道势垒层上。
11.如权利要求8所述的堆叠,其中所述种晶层为从
Figure FDA0002765498110000027
Figure FDA0002765498110000028
厚,且包含两个或更多个层。
12.一种磁性隧道结堆叠,包含:
种晶层,形成于缓冲层上,其中所述种晶层包含铬(Cr)且为从
Figure FDA0002765498110000029
Figure FDA00027654981100000210
厚;
第一钉扎层,形成于所述种晶层上,所述第一钉扎层具有从
Figure FDA00027654981100000211
Figure FDA00027654981100000212
的厚度,其中所述第一钉扎层包含第一多个双层及第一钴覆层,所述第一钴覆层形成于所述第一多个双层上方;
耦合层,形成于所述第一钉扎层与所述第一钴覆层之间;
第二钉扎层,形成于所述耦合层上,所述第二钉扎层具有从
Figure FDA00027654981100000213
Figure FDA00027654981100000214
的厚度,其中所述第二钉扎层包含第二多个双层;
结构阻挡层,形成于所述第二钉扎层上,其中所述结构阻挡层包含钽(Ta)、钼(Mo)或钨(W)中的至少一种,且为从
Figure FDA0002765498110000035
Figure FDA0002765498110000036
厚;
磁性参考层,形成于所述结构阻挡层上;
隧道势垒层,形成于所述磁性参考层上;和
磁性存储层,形成于所述隧道势垒层上。
13.如权利要求12所述的堆叠,其中所述第一多个双层中的各双层包含:第一夹层及第二夹层,所述第一夹层由钴(Co)形成,且所述第二夹层由铂(Pt)、铱(Ir)、镍(Ni)或钯(Pd)中的至少一种形成,且其中所述第一多个双层中的双层的数目为从2至10。
14.如权利要求12所述的堆叠,其中所述种晶层为从
Figure FDA0002765498110000031
Figure FDA0002765498110000032
厚,且其中所述第一钴覆层为从
Figure FDA0002765498110000033
Figure FDA0002765498110000034
厚。
15.如权利要求12所述的堆叠,其中所述第二钉扎层包含第二钴覆层,所述第二钴覆层形成于所述第二多个双层的顶部上,所述第二钴覆层接触所述结构阻挡层。
CN201980030970.7A 2018-05-08 2019-04-05 磁性隧道结结构及其制造方法 Pending CN112166509A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862668559P 2018-05-08 2018-05-08
US62/668,559 2018-05-08
US16/351,850 US10944050B2 (en) 2018-05-08 2019-03-13 Magnetic tunnel junction structures and methods of manufacture thereof
US16/351,850 2019-03-13
PCT/US2019/026079 WO2019217014A1 (en) 2018-05-08 2019-04-05 Magnetic tunnel junction structures and methods of manufacture thereof

Publications (1)

Publication Number Publication Date
CN112166509A true CN112166509A (zh) 2021-01-01

Family

ID=68463314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030970.7A Pending CN112166509A (zh) 2018-05-08 2019-04-05 磁性隧道结结构及其制造方法

Country Status (6)

Country Link
US (2) US10944050B2 (zh)
JP (1) JP2021523569A (zh)
KR (1) KR20200141528A (zh)
CN (1) CN112166509A (zh)
TW (2) TWI821274B (zh)
WO (1) WO2019217014A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021751A (ja) * 2017-07-14 2019-02-07 Tdk株式会社 磁気抵抗効果素子及びその製造方法
US10957849B2 (en) 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
CN113346006B (zh) * 2020-03-02 2023-03-21 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
US20230039108A1 (en) * 2021-08-03 2023-02-09 Yimin Guo Perpendicular mtj element having a soft-magnetic adjacent layer and methods of making the same
US20230039119A1 (en) * 2021-08-06 2023-02-09 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic tunnel junction (mtj) element and its fabrication process

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591580A (zh) * 2003-09-03 2005-03-09 富士通株式会社 磁电阻效应膜,磁电阻效应磁头和固态存储器
US20090108383A1 (en) * 2007-10-31 2009-04-30 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20090251829A1 (en) * 2008-04-02 2009-10-08 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
CN104658593A (zh) * 2013-11-18 2015-05-27 三星电子株式会社 具有垂直磁隧道结构的磁存储器装置
CN105122489A (zh) * 2013-11-01 2015-12-02 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
CN105229811A (zh) * 2013-04-16 2016-01-06 海德威科技公司 全补偿合成反铁磁的铁电性应用
CN105679930A (zh) * 2014-12-08 2016-06-15 西部数据(弗里蒙特)公司 具有附带垂直磁各向异性的层压自由层的自旋转移转矩隧道磁阻装置
US20160181508A1 (en) * 2014-12-23 2016-06-23 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773515B2 (en) * 2002-01-16 2004-08-10 Headway Technologies, Inc. FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures
US6960480B1 (en) 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7611912B2 (en) 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7067330B2 (en) 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US8063459B2 (en) 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US7808027B2 (en) * 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8922956B2 (en) * 2010-06-04 2014-12-30 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
US9490054B2 (en) 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
KR102114285B1 (ko) 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
JP6251130B2 (ja) * 2013-06-17 2017-12-20 アイメックImec 磁気メモリ素子
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
KR102287755B1 (ko) * 2014-11-18 2021-08-09 삼성전자주식회사 자기 저항 메모리 소자를 형성하는 방법
WO2016148394A1 (ko) 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子
EP3314674A4 (en) 2015-06-26 2019-02-27 Intel Corporation VERTICAL MAGNETIC MEMORY WITH REDUCED SWITCHGEAR
WO2017135767A1 (ko) 2016-02-05 2017-08-10 한양대학교 산학협력단 메모리 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591580A (zh) * 2003-09-03 2005-03-09 富士通株式会社 磁电阻效应膜,磁电阻效应磁头和固态存储器
US20090108383A1 (en) * 2007-10-31 2009-04-30 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20090251829A1 (en) * 2008-04-02 2009-10-08 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
CN105229811A (zh) * 2013-04-16 2016-01-06 海德威科技公司 全补偿合成反铁磁的铁电性应用
CN105122489A (zh) * 2013-11-01 2015-12-02 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
CN104658593A (zh) * 2013-11-18 2015-05-27 三星电子株式会社 具有垂直磁隧道结构的磁存储器装置
CN105679930A (zh) * 2014-12-08 2016-06-15 西部数据(弗里蒙特)公司 具有附带垂直磁各向异性的层压自由层的自旋转移转矩隧道磁阻装置
US20160181508A1 (en) * 2014-12-23 2016-06-23 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices

Also Published As

Publication number Publication date
WO2019217014A1 (en) 2019-11-14
JP2021523569A (ja) 2021-09-02
TW202405802A (zh) 2024-02-01
US11552244B2 (en) 2023-01-10
US20190348600A1 (en) 2019-11-14
TW201947589A (zh) 2019-12-16
US20210193914A1 (en) 2021-06-24
KR20200141528A (ko) 2020-12-18
US10944050B2 (en) 2021-03-09
TWI821274B (zh) 2023-11-11

Similar Documents

Publication Publication Date Title
US11552244B2 (en) Magnetic tunnel junction structures and methods of manufacture thereof
US10998496B2 (en) Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
JP7125535B2 (ja) 磁気トンネル接合及びその製造方法
WO2018186982A1 (en) Dielectric encapsulation layers for magnetic tunnel junction devices using radio frequency sputtering
US10957849B2 (en) Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10333059B2 (en) Method of forming a stack of layers using a sacrificial layer
US11522126B2 (en) Magnetic tunnel junctions with protection layers
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination