JP2021523569A - 磁気トンネル接合構造及びその製造方法 - Google Patents

磁気トンネル接合構造及びその製造方法 Download PDF

Info

Publication number
JP2021523569A
JP2021523569A JP2020562644A JP2020562644A JP2021523569A JP 2021523569 A JP2021523569 A JP 2021523569A JP 2020562644 A JP2020562644 A JP 2020562644A JP 2020562644 A JP2020562644 A JP 2020562644A JP 2021523569 A JP2021523569 A JP 2021523569A
Authority
JP
Japan
Prior art keywords
layer
pinning
thickness
layers
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020562644A
Other languages
English (en)
Other versions
JPWO2019217014A5 (ja
JP7507693B2 (ja
Inventor
リン シュエ，
リン シュエ，
チー ホン チン，
チー ホン チン，
ロンジュン ワン，
ロンジュン ワン，
マヘンドラ パカラ，
マヘンドラ パカラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021523569A publication Critical patent/JP2021523569A/ja
Publication of JPWO2019217014A5 publication Critical patent/JPWO2019217014A5/ja
Application granted granted Critical
Publication of JP7507693B2 publication Critical patent/JP7507693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本明細書で説明される磁気トンネル接合（MTJ）構造の実施形態が、クロム（Cr）、NiCr、NiFeCr、RuCr、IrCr、若しくはCoCr、又はそれらの組み合わせのうちの１以上の層であるシード層を採用する。これらのシード層は、１以上のピンニング層と組み合わせて使用され、シード層と接触している第１のピンニング層は、コバルトの単一層を含んでよく、又はコバルトとプラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）との二重層に組み合わされたコバルトを含んでよい。第２のピンニング層は、第１のピンニング層と同じ組成及び構成であってよく、又は異なる組成若しくは構成であってよい。本明細書で説明されるMTJ積層体は、高温アニーリングの後で所望の磁気的特性を維持する。
【選択図】図２Ａ

Description

[0001] 本開示の実施形態は、広くは、磁気ランダムアクセスメモリ（MRAM）用途のための磁気トンネル接合構造を製造することに関する。
[0002] スピントランスファートルク磁気ランダムアクセスメモリ、すなわちSTT-MRAMは、そのメモリセルに磁気トンネル接合構造を採用し、２つの強磁性層が、薄い絶縁層又は「誘電体」層によって互いから離間されている。磁性層の一方は、固定された磁気極性を有し、他方は、２つの状態の間で選択的に変更可能な磁気極性を有する。磁性層が、垂直磁気異方性を有する場合、変更可能な極性層の極性は、磁気トンネル接合構造すなわち「MTJ」構造を含む膜層の積層体の深さ方向において、固定された極性層と同じ極性を有するか、又は固定された極性層とは逆の極性を有するかの間で切り替えることができる。MTJの両端間の電気抵抗は、固定された極性層に対して変更可能な極性層の極性の関数である。２つの層の極性が、MTJの深さ方向において同じである場合、MTJの両端間の電気抵抗は低く、MTJの深さ方向において互いに逆である場合、MTJの両端間の電気抵抗は高くなる。したがって、メモリセルの両端間の電気抵抗は、１又は０の値を示すために使用することができ、したがって、例えば、低抵抗状態を１のデータ値を有するものとして使用し、高抵抗状態を０のデータ値として使用することによって、データ値を記憶することができる。
[0003] MTJが、非磁性層によって分離された２つ以上の強磁性層を含む合成反強磁性（SAF）である場合、SAF結合は、その高温処理、例えば、摂氏約４００度以上の温度での処理の後に失われ得る。
[0004] MTJ積層体を形成するために、プラチナ（Pt）又はルテニウム（Ru）を含むシード層を含む膜層の積層体を使用して、適切な結晶配向（ここでは、面立方中心<111>配向）を、上にあるピンニング層内に確保し、垂直磁気等方性又はPMAをその内部に確立する。MRAMセルを適切に形成するために、膜積層体を摂氏約４００度で、約０．５から３時間だけアニールする。しかし、このアニーリング中に、ピンニング層内の結晶格子並びにその結果として生じる結晶及び磁極の配向が失われるか、又は少なくとも部分的に失われ、その結果、所望の（SAF）結合が失われる。
[0005] したがって、改善されたMTJ積層体が絶えず必要とされている。
[0006] 本開示は、広くは、メモリセルに使用される磁気トンネル接合（MTJ）積層体の設計及び製造に関する。一実施例では、デバイスが、磁気トンネル接合積層体を含む。磁気トンネル接合積層体は、緩衝層と接触しているシード層を含み、シード層は、クロム（Cr）を含み、第１のピンニング層が、シード層と接触している。第１のピンニング層は、複数の二重層から形成され、複数の二重層の各二重層は、コバルト（Co）から形成された第１の中間層、及び、プラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）から形成された第２の中間層を含む。MTJ積層体は、第１のピンニング層と接触している結合層、及び結合層と接触している第２のピンニング層を更に含む。
[0007] 別の一実施例では、磁気トンネル接合積層体が、緩衝層上に形成されたシード層を含み、シード層は、クロム（Cr）を含み、第１のピンニング層が、シード層上に形成され、第１のピンニング層は、第１の複数の二重層を含む。第１の複数の二重層の各二重層は、コバルト（Co）から形成された第１の中間層、及び、プラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）のうちの少なくとも１つから形成された第２の中間層を含む。MTJ積層体は、第１のピンニング層上に形成された結合層、及び結合層上に形成された第２のピンニング層を更に含んでよく、第２のピンニング層は、コバルト（Co）を含む。
[0008] 別の一実施例では、磁気トンネル接合積層体が、緩衝層上に形成されたクロム（Cr）を含む厚さ１Åから１００Åのシード層、並びにシード層上に形成された１Åから１００Åの厚さを有する第１のピンニング層を含み、第１のピンニング層は、第１の複数の二重層、及び第１の複数の二重層の上に形成された第１のコバルト上層を含む。MTJ積層体は、第１のピンニング層と第１のコバルト上層との間に形成された結合層と、結合層上に形成された１Åから１００Åの厚さを有する第２のピンニング層であって、第２の複数の二重層を含む第２のピンニング層と、第２のピンニング層上に形成された構造ブロッキング層とを更に含む。前記構造ブロッキング層は、タンタル（Ta）、モリブデン（Mo）、又はタングステン（W）のうち少なくとも１つを含み、１Åから８Åの厚さを有する。MTJ積層体は、構造ブロッキング層上に形成された磁気基準層、磁気基準層上に形成されたトンネルバリア層、及びトンネルバリア層上に形成された磁気記憶層を更に含む。
[0009] 上述の本開示の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって得られ、一部の実施形態は、付随する図面に例示されている。しかし、添付図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに留意されたい。
[0010] 例示的な磁気トンネル接合（MTJ）積層体の概略図である。 [0011] 本開示の実施形態による、図１Ａの磁気トンネル接合（MTJ）積層体を含むメモリデバイスを製造する方法のフロー図である。 [0012] 本開示の実施形態による、MTJ積層体の概略図である。 [0013] 本開示の実施形態による、MTJ積層体の緩衝層の拡大図である。 [0014] 本開示の実施形態による、MTJ積層体の第１のピンニング層の拡大図である。 [0015] 本開示の実施形態による、MTJ積層体の第２のピンニング層の拡大図である。 [0016] 本開示の実施形態による、MTJ積層体の例示的な磁気記憶層の拡大図である。 [0017] 本開示の実施形態による、MTJ積層体の例示的なキャッピング層の拡大図である。
[0018] 理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに、同一の参照番号を使用した。一実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれ得ると考えられている。
[0019] 本開示の実施形態は、磁気トンネル接合（MTJ）積層体、並びにSTT MRAMメモリセル及びメモリに関する。ここで、MTJ積層体は、上部及び下部電極を含む膜積層体内に組み込まれ、MTJ積層体は、それらの間に挟まれ、磁気抵抗ランダムアクセスメモリ（MRAM）内で使用される複数のメモリセルを形成するために使用され得る。MRAMの各MTJ積層体内には、２つの磁性層が存在し、一方の磁性層は固定された極性を有し、他方は、層の両端間に電圧を印加するか、又はその磁性層に電流を印加することによって切り替えることができる極性を有する。MRAMの両端間の電気抵抗は、第１の磁性層と第２の磁性層との間の相対的な極性に基づいて変化する。第１の磁性層と第２の磁性層は、本明細書では、磁気基準層と磁気記憶層と称される。MTJ積層体から形成されたメモリセルは、メモリセルの両端間に印加された電圧、又はメモリセルを通過する電流が存在するときに動作する。十分な強度の電圧の印加に応じて、切り替え可能な磁性層の極性が変更され得る。加えて、メモリセルの抵抗は、磁気記憶層の磁気極性を切り替えるために必要とされる閾値を下回る比較的低い電圧で、メモリセルの両端間の電流対電圧の関係性を測定することによって特定され得る。
[0020] 本明細書で説明される基本的なMTJ積層体は、基板上に薄膜層を堆積させ、究極的にはそれらの堆積した膜層をパターニングし、エッチングするために、複数の堆積チャンバを使用して形成される。本明細書で説明されるMTJ積層体を形成するために使用される堆積チャンバは、物理的気相堆積（PVD）チャンバを含む。ここで、PVDチャンバを使用して、MTJ積層体の複数の薄膜層を形成する。したがって、MTJ積層体は、緩衝層、緩衝層上のシード層、シード層上の第１のピンニング層、第１のピンニング層上の合成反強磁性（SAF）結合層、SAF層上の第２のピンニング層、及び第２のピンニング層上のブロッキング層を含む。本明細書で説明されるPVDの動作では、アルゴン（Ar）、ヘリウム（He）、クリプトン（Kr）、及び／又はキセノン（Xe）などの不活性ガス又は希ガスが、チャンバが減圧状態に維持されている間に、スパッタリングチャンバ内のプラズマとしてイオン化される。PVDプロセスチャンバは、少なくとも１つのスパッタリングターゲット、及びスパッタリングターゲットの概して平坦な表面に対向して配置された基板を更に含む。スパッタリングターゲットは、電気的に駆動されるように電源に接続されるか、又は、プラズマを介して電源の回路内の陰極状態を自己確立して、例えば、スパッタリングチャンバの接地部分を接地する。基板は、スパッタリングチャンバ内のペデスタル又は他の構造上に配置され、これは、浮遊電位であっても、接地に接続されても、又はバイアスされて、アノード若しくは接地回路にプラズマするために、カソードターゲット内にアノードを形成してもよい。スパッタリングチャンバ内の不活性ガス原子の正にイオン化された部分は、負にバイアスされたターゲットに電気的に引き付けられ、したがって、プラズマのイオンがターゲットに衝突し、それによって、ターゲット材料の原子を放出させ、基板上に堆積させて、（１以上の）ターゲット材料から成る薄膜を基板上に形成する。
[0021] 化合物の薄膜を形成するために、この化合物を含むスパッタリングターゲットを、Arプラズマと共に、PVDチャンバ内で使用することができる。別の一実施例では、それぞれが基板上に膜として形成される化合物の１以上の元素を含む複数のスパッタリングターゲットが、PVDチャンバ内に存在し、Arプラズマと共に使用されて、所望の化合物を形成する。更に、MTJ積層体の層を形成するための本明細書で使用されるPVDの動作では、金属-酸化物又は金属-窒化物スパッタリングターゲットの何れかを使用して、金属-酸化物及び金属-窒化物を形成する。代替的な実施形態では、Arプラズマ及び酸素（O2）又は窒素（N2）の何れかがPVDチャンバ内に存在する間に、金属酸化物又は金属窒化物の金属から成る１以上の金属のスパッタリングターゲットをスパッタリングすることによって、金属-酸化物層又は金属-窒化物層が、PVDチャンバ内で形成される。一実施例では、PVDチャンバが、内部に配置された複数のスパッタリングターゲットを有し、PVDチャンバ内の各スパッタリングターゲットは、電源によってバイアスされて、負のDCバイアスを直接印加することによってか、又はターゲット上にカソード状態を電気的に駆動若しくは自己確立するための波形を使用することによって、或いはそれらの組み合わせの何れかで、その上に負のバイアスを確立する。この実施例では、PVDチャンバの内側のシールドが、複数のターゲットのうちの１以上を遮断するように構成され、チャンバ内の他のスパッタリングターゲットをプラズマから保護しながら、基板上に薄膜を形成するために、PVDチャンバ内に形成されたプラズマのイオンが、ターゲットのうちの少なくとも１つに衝突して、そこからターゲット材料原子を放出又はスパッタリングすることを可能にしている。この実施例では、１以上のターゲットが、Arプラズマに曝露され、それらのスパッタリングは、連続的に又は同時に基板上に所望の膜組成を形成する。O2又はN2が、それぞれ基板上での膜層生成のために、Arプラズマに加えて使用されるときには、別個のPVDチャンバが使用されて、金属-酸化物及び金属-窒化物層を形成する。
[0022] PVDシステムは、中央ロボット基板移送チャンバに結合された１以上のPVDスパッタリングチャンバを含んでよい。中央ロボット基板移送チャンバは、それに結合された装填ステーションと、それに連結されたスパッタリングチャンバとの間で、基板を移動させるように構成される。PVDシステムは、例えば、１０×１０−９Torrのベース減圧に維持される。それによって、その上にMTJ積層体が形成されている基板が、その上でのMTJ膜層積層体の製造中にPDVチャンバの間で及びPVD間で移動されるときに、外部の雰囲気に曝露されない。基板上にMTJ膜層積層体の最初の膜層を形成する前に、基板は、減圧チャンバ内でガス抜きされ、Arガスプラズマを使用して、又は中央ロボット移送チャンバに連結された専用の予洗浄チャンバ内のHe／Hガスプラズマ内で予洗浄される。１以上のPVDチャンバを使用してＭTJ積層体を製造している間に、Ar、Kr、He、又はXeなどの１以上の希スパッタリングガス又は不活性スパッタリングガスを、PVDチャンバのそれぞれの中に配置することができる。ガスはイオン化されてチャンバ内にプラズマを生成し、プラズマのイオンは負にバイアスされた（１以上の）スパッタリングターゲットに衝突して、ターゲットから表面原子を放出させ、PVDスパッタリングチャンバ内に位置付けられた基板上に（１以上の）ターゲット材料の薄膜を堆積させる。一実施形態では、１以上のPVDチャンバ内の処理圧力が、約２mTorrから約３mTorrであってよい。実施形態に応じて、PVDプラットフォームのチャンバは、MTJ積層体の少なくともシード層、第１及び第２のピンニング層、SAF層、並びに緩衝層の製造中に、摂氏-２００度から摂氏６００度に保持される。
[0023] 図１Ａは、磁気トンネル接合（MTJ）積層体の概略図である。図１Ａは、タングステン（W）、窒化タンタル（TaN）、窒化チタン（Ti）の導電層、又はそれらから形成された他の金属層を有する、基板１０２を含む従来のMTJ積層体１００Ａを示している。幾つかの実施例では、基板１０２が、１以上のトランジスタ、ビット若しくはソースライン、及び他のメモリライン（前もってその中又はその上に製造されている）を含み、又は、MRAMメモリで使用され、前もってその上に製造若しくは形成されている他の素子を含む。その上にMTJ積層体が形成される基板は、２００mm未満の直径、２００mmの直径、約３００mmの直径、約４５０mmの直径、又は他の直径を含む寸法を有してよく、円形又は矩形若しくは正方形の板を有してよい。
[0024] 従来のMTJ積層体１００Ａの緩衝層１０４は、内部に基板を有するPVDチャンバ内で１以上のターゲットをスパッタリングすることによって基板１０２上に形成され、ここでは、CoxFeyBz、TaN、Ta、又はそれらの組み合わせのうちの１以上の層を含む。シード層１０６は、PVDチャンバ内でのスパッタリングを介して、緩衝層１０４の上に形成される。緩衝層１０４は、基板へのシード層１０６の接着を改善するために、従来のMTJ積層体１００Ａ内で使用される。ここで、シード層１０６は、プラチナ（Pt）又はルテニウム（Ru）を含み、内部に基板を有するPVDチャンバ内で、Pt若しくはRu又はそれらの合金のターゲットを、スパッタリングすることによって形成される。シード層１０６は、緩衝層１０４とシード層１０６との間の格子不整合を低減させ又は排除することによって、従来のMTJ積層体１００Ａ内で続いて堆積する層の接着及びシーディング（seeding）を改善するために使用され得る。
[0025] 第１のピンニング層１０８が、スパッタリングによってシード層１０６上に形成される。第１のピンニング層１０８は、ここで、コバルト（Co）層、１以上のCo含有二重層、又はコバルト層と１以上のCo含有二重層との組み合わせを含む。合成反強磁性（SAF）結合層１１０は、ここで、スパッタリングによって第１のピンニング層１０８の上に形成される。SAF結合層１１０は、そのターゲットからスパッタリングされたルテニウム（Ru）、ロジウム（Rh）、Cr、又はイリジウム（Ir）から形成されてよい。第２のピンニング層１１２は、スパッタリングによってSAF結合層１１０の上に形成される。第２のピンニング層１１２は、ここで、それぞれ、Co、Pt、又はCo-Ptから成るターゲットをスパッタリングすることによって形成される、単一のコバルト（Co）層、少なくとも１つのコバルト-プラチナ二重層、又はコバルト層と１以上のCo含有二重層との組み合わせ、例えばCo-Pt二重層から形成される。SAF結合層１１０は、第１のピンニング層１０８と第２のピンニング層１１２との間に位置付けられ、第１のピンニング層１０８と第２のピンニング層１１２の表面原子を、磁場に曝露すると、SAF結合層１１０の表面原子と整列し、それによって、第１のピンニング層１０８と第２のピンニング層１１２の配向をピンニング（ピン止め）する。第１のピンニング層１０８と第２のピンニング層１１２は、それぞれ、同様な磁気モーメントを示し、したがって、外部磁場が従来のMTJ積層体１００Ａに印加されたときに、同様に反応することとなる。SAF結合層１１０は、第１のピンニング層１０８と第２のピンニング層１１２の磁気モーメントの逆平行（anti-parallel）位置合わせを維持する。
[0026] 第２のピンニング層１１２の上には、ここで、タンタル（Ta）、モリブデン（Mo）、タングステン（W）、又はこれらの組み合わせを含む構造ブロッキング層１１４が形成される。構造ブロッキング層１１４は、第１のピンニング層１０８及び第２のピンニング層１１２の結晶構造とは異なるその結晶構造のために使用される。構造ブロッキング層１１４は、従来のMTJ積層体１００Ａと、MRAMメモリセルを形成するために従来のMTJ積層体１００Ａに結合され得る金属接点との間の短絡の形成を防止する。
[0027] 更に、従来のMTJ積層体１００Ａでは、磁気基準層１１６が、PVDチャンバ内でスパッタリングすることによって、構造ブロッキング層１１４の上に形成される。トンネルバリア層１１８が、磁気基準層１１６の上に形成され、磁気記憶層１２０が、トンネルバリア層１１８の上に形成される。トンネルバリア層１１８、磁気基準層１１６、及び磁気記憶層１２０のそれぞれは、それぞれ、１以上のPVDチャンバ内でArプラズマの存在下でスパッタリングすることによって形成される。磁気基準層１１６と磁気記憶層１２０は、それぞれ、組成が異なり得るCoxFeyBz合金を含む。更に、磁気記憶層１２０は、Ta、Mo、W、若しくはHf、又はそれらの組み合わせのうちの１以上の層を含んでよい。トンネルバリア層１１８は、絶縁材料を含み、MgOのような誘電体材料から製造されてよい。従来のMTJ積層体１００Ａのトンネルバリア層１１８内で大きなトンネル磁気抵抗比（TMR）を生成するように、トンネルバリア層１１８の組成及び厚さが選択される。TMRは、従来のMTJ積層体１００Ａ内の抵抗の逆平行状態（Rap）から平行状態（Rp）への変化を測定したものであり、式（（Rap-Rp）／Rp）を用いてパーセントで表すことができる。従来のMTJ積層体１００Ａにバイアスを印加すると、トンネルバリア層１１８は、スピン偏極電子によって横断され、このトンネルバリア層１１８を通る電子の透過は、磁気基準層１１６と磁気記憶層１２０との間の導電性をもたらす。
[0028] PVDチャンバ内でのスパッタリングで、キャッピング層１２２が、磁気記憶層１２０上に形成され、ここで、複数の中間層を含む。キャッピング層１２２の複数の中間層は、MgOなどの誘電体材料から製造された第１のキャッピング中間層１２２Ａを含む。Ru、Ir、Ta、又はそれらの組み合わせなどの金属材料を含む第２のキャッピング中間層１２２Ｂが、第１のキャッピング中間層１２２Ａの上に形成される。第１のキャッピング中間層１２２Ａは、ハードマスクエッチングのためのエッチング停止層として作用し、MTJ積層体１００Ａを腐食から保護する。第２のキャッピング中間層１２２Ｂは、図１Ｂで示され、以下で説明されるように、従来のMTJ積層体１００Ａが後でパターニングされるときに、トランジスタ又は接点と電気的に通じるように構成されている。ハードマスク層１２４は、スパッタリングによってPVDチャンバ内で形成され、第２のキャッピング中間層１２２Ｂの上に形成されて、従来のMTJ積層体１００Ａを保護し、その後の動作中にパターニングされてよい。
[0029] 図１Ｂは、MTJ積層体１００Ａ、及び、本開示の実施形態に従って製造され図２Ａ〜図２Ｆで示されるMTJ積層体を含む、メモリデバイスを製造する方法１００Ｂのフロー図である。方法１００Ｂは、スパッタリングによって薄膜層を堆積させるように構成されたPVDシステムの複数のPVDチャンバにおいて部分的に実行される。基板１０２は、PVDシステムの中央ロボット移送チャンバを介して、スパッタリングチャンバの間及びスパッタリングチャンバ間で移動されて、図１Ａのもの及び本開示の実施形態に従って製造される以下で図示され説明されるものを含む、様々な薄膜層を形成することができる。別の一実施例では、上述のように、複数のスパッタリングターゲットが、PVDチャンバ内に配置され、PVDチャンバの内側のシールドが、複数のスパッタリングターゲットを、プラズマへの曝露から選択的に保護し、又はあるターゲットをプラズマに曝露するように構成されている。シールドは、方法１００Ｂの種々の動作で回転されて、連続的に又は同時に、２以上のターゲットをPVDチャンバ内のプラズマに曝露する。
[0030] したがって、図１Ａの層は、方法１００Ｂに関して本明細書で参照される。方法１００Ｂの動作は、アルゴン（Ar）、ヘリウム（He）、クリプトン（Kr）、キセノン（Xe）、酸素（O2）、又は窒素（N2）を含む１以上のガスを使用して、１以上のPVDチャンバ内で実行される。PVDチャンバ内の処理圧力は、方法１００Ｂ中に、約２mTorrから約３mTorrであってよい。実施形態に応じて、PVDチャンバは、MTJ積層体のピンニング層及びシード層の製造中に、摂氏−２００度から摂氏６００度に保持されてよい。
[0031] 基板１０２は、MTJ積層体１００Ａの各層に使用される（１以上の）スパッタリングターゲットの組成に応じて、PVDチャンバの間及びPVDチャンバ間で移動することができ、又は本明細書で説明されるように、複数のターゲットが電源に接続され、シールドがターゲットの一部を選択的に保護するように構成され、それによって、１以上のターゲットが、連続的に若しくは同時に露出され、所望の膜組成を形成するか、又は両方の技法を実行することができる。PVDチャンバ内でのスパッタリング中に、プラズマのArイオンが、１以上の露出したスパッタリングターゲットに衝突し、スパッタリングターゲットの表面原子を放出させ、基板上に薄膜として堆積させる。方法１００Ｂでは、動作１２８Ａで、図１Ａの基板１０２などの基板が、ガス抜きを含む動作を受け、Arガスプラズマ内又はHe／Hプラズマ内で予洗浄され、中央ロボット基板移送チャンバを通して又はそれを介して処理チャンバ間で移動される。動作１２８Ｂでは、基板１０２が、中央ロボット基板移送チャンバから複数のPVDチャンバのうちのPVDチャンバに移送される。続いて、動作１３０では、緩衝層１０４が、PVDチャンバのターゲットにおけるスパッタリングによって、基板１０２上に堆積される。１kWから１００kWの電力が、本明細書で説明される１以上のPVDチャンバに印加されて、Arの一部分をイオン化し、動作１３０で使用されるプラズマを生成する。ターゲットの放出された表面原子は、基板１０２上に堆積して、緩衝層１０４を形成する。動作１３０で緩衝層１０４を形成する間、CoxFeyBz、TaN、及び／又はTaを含む１以上のスパッタリングターゲットが、Arプラズマと共にPVDチャンバ内で使用されて、緩衝層104を形成する。緩衝層１０４がTaであるか又はTaを含む一実施形態では、緩衝層１０４が、Taターゲット及びArプラズマを使用して、PVDチャンバ内でスパッタリングされる。緩衝層１０４がTaNであるか又はTaNを含む一実施例では、窒素ガス（N2）が、Arプラズマ及びTaスパッタリングターゲットと共にPVDチャンバ中に存在するときに、動作１３０が実行されて、TaN緩衝層１０４を形成する。緩衝層１０４がTaNであるか又はTaNを含む別の一実施例では、動作１３０が、TaNスパッタリングターゲット及びArプラズマを使用して、PVDチャンバ内で実行されて、TaN緩衝層１０４を形成する。緩衝層１０４及びそれに続く層の形成中に、使用される１以上のPVDチャンバは、減圧に維持される。
[0032] 続いて、動作１３２では、シード層１０６が、PVDチャンバ内でターゲットをスパッタリングすることによって緩衝層１０４上に堆積される。動作１３２の一実施形態では、シード層１０６が、緩衝層１０４を形成するために使用されるスパッタリングターゲットとは異なるスパッタリングターゲットを使用して、緩衝層１０４を形成するために使用されるPVDチャンバと同じPVDチャンバ内で形成される。本開示の実施形態による方法１００Ｂの一実施例では、以下の図２Ａで示されるシード層２０６が、動作１３２において、Arプラズマ及び１以上のスパッタリングターゲットを使用して、PVDチャンバ内で製造されてよい。図２Ａは、ｙ軸２２８に垂直なｘ軸２２６を有する座標系を示している。本明細書で説明される厚さは、ｙ軸２２８の方向において測定され得る。シード層２０６の形成の一実施例では、シード層を形成するために使用されるPVDチャンバ内のスパッタリングターゲットが、Cr、又はCrとNi、Fe、Ru、Ir、Coのうちの１以上のとの組み合わせから成る。別の一実施例では、動作１３２でPVDチャンバ内で使用される（１以上の）スパッタリングターゲットが、NiCr、NiCrFe、RuCr、IrCr、CoCr、又はこれらの組み合わせを含む１以上の合金ターゲットから成る。シード層２０６は、１００Å以下の厚さに形成することができる。一実施例では、シード層２０６が、NiCrを含み、NiCrターゲットを使用してPVDチャンバ内で製造される。この実施例では、Arが、約５sccmから６０sccmの流量でPVDチャンバの中に導入され、幾つかの実施例では、チャンバの中へのArの流量が、約２５sccmである。別の一実施例では、Arが、１０sccmから４０sccmの流量で、幾つかの実施例では、２５sccmの流量で、PVDチャンバの中に導入される。スパッタリングに使用されるプラズマを形成するために、Arが存在するとき、負電圧で約５０W〜１２００Wの電力が、スパッタリングターゲットに印加される。幾つかの実施例では、負電圧でスパッタリングターゲットに印加される電力が、１００Wから８００Wであり、別の一実施例では、スパッタリングターゲットに印加される電力が、約５００Wである。
[0033] 第１のピンニング層１０８は、動作１３４において、PVDチャンバ内でターゲットをスパッタリングすることによって、シード層１０６上に堆積される。第１のピンニング層１０８は、従来のMTJ積層体１００Ａにおける一実施例として示されており、動作１３４において、Arプラズマの存在下で１以上のターゲットをスパッタリングすることによって、PVDチャンバ内で形成することができる。第１のピンニング層１０８がCoである一実施例では、PVDチャンバ内にArプラズマが存在する場合に、Coスパッタリングターゲットが使用される。第１のピンニング層１０８がコバルトと別の元素との１以上の二重層を含む一実施例では、動作１３４が、Coスパッタリングターゲットと二重層の別の元素から成る別のスパッタリングターゲットとを使用する。実施形態に応じて、Coスパッタリングターゲットと他の金属のスパッタリングターゲットは、同じPVDチャンバ内でArプラズマの存在下でスパッタリングされてよく、又は二重層の各層が個別のPVDチャンバ内で形成されてよい。
[0034] 本開示の一実施例によれば、図２Ａ及び図２Ｃで示されているような第１のピンニング層２０８が、動作１３４において、PDVチャンバを使用して形成される。この実施例では、第１のピンニング層２０８が、動作１３４において、キセノン（Xe）又はアルゴン（Ar）を使用してPVDチャンバ内で形成される。それらが、約２sccm〜４０sccmの流量でPVDチャンバの中に導入されると共に、５０Wから１００００Wの電力が、負電圧でターゲットに印加されて、プラズマを生成する。別の一実施例では、Xe又はArが、５sccmから２０sccmの流量で、幾つかの実施例では、１０sccmの流量で、PVDチャンバに導入される。別の一実施例では、スパッタリングターゲットに印加される電力が、１００Wから８００Wであり、別の一実施例では、スパッタリングターゲットに印加される電力が、４００Wであってよい。第１のピンニング層２０８の組成に応じて、動作１３４では、Xeが、PVDチャンバ内のスパッタリング動作において使用されてよい。というのも、Xeは、Arよりも重いガスであり、したがって、Ar又は他のより軽いガスを使用して形成されたイオンよりも高い原子量を有するイオンを生成し、したがって、より多くのエネルギーでターゲットに衝突するからである。本開示における第１のピンニング層２０８の一実施例では、Xe、Ar、又はそれらの混合物が、約１０sccmからの流量でPVDチャンバの中に導入され、４００Wの電力が、負電圧でターゲットに印加されて、Arプラズマを生成する。一実施例では、第１のピンニング層２０８が、Coターゲットをスパッタリングすることによって、約１Åから約１８Åの厚さの単一層としてコバルト（Co）から製造される。別の一実施例では、第１のピンニング層２０８が、図２Ｃで示されているように、様々な材料のうちの１以上の二重層から製造される。様々な実施形態では、第１のピンニング層２０８を形成するために使用される二重層が、Coの第１の中間層と別の元素の第２の中間層とを含む。第１のピンニング層２０８の二重層は、動作１３４において、Coターゲットと他の元素から形成されたターゲットとを含む複数のターゲットを含むPVDチャンバ内、又は個別のPVDチャンバ内で形成されてよい。個別のPVDチャンバでは、１つのPVDチャンバが、Coターゲットを含み、別のPVDチャンバが、他の元素のターゲットを含む。Arプラズマ及び／又はXeプラズマの存在下で単一のPVDチャンバ内に複数のターゲットが配置される一実施例では、Coターゲットと他の金属のターゲットのそれぞれが、本明細書で説明されるシールドを使用して選択的に露出されてよく、二重層のCo中間層を形成し、他の元素の中間層を形成して、結果として得られる二重層を形成することができる。これらの堆積は、第１のピンニング層２０８の複数の二重層を形成するために、複数の反復で、動作１３４で繰り返されてよい。
[0035] PVDチャンバ内のArプラズマの存在下で、Ru、Cr、Rh、又はIrのターゲットをスパッタリングすることによって、動作１３６において、第１のピンニング層１０８上にSAF結合層１１０が堆積される。第２のピンニング層１１２が、動作１３８において、PVDチャンバ内でSAF結合層上に堆積される。一実施例では、第２のピンニング層１１２が、PVDチャンバ内でCoターゲット及びArプラズマを使用してCoから形成される。別の一実施例では、第２のピンニング層１１２が、二重層を含み、二重層と接触するように形成されたCo層を含んでも含まなくてもよい。この実施例では、第２のピンニング層１１２が、Coスパッタリングターゲット及び第２の金属のスパッタリングターゲットを使用して、PVDチャンバ内で形成され、シールドが調整されて、Coスパッタリングターゲットと第２の金属のスパッタリングターゲットとのそれぞれを、少なくとも１回の反復において別々に露出させて、第２のピンニング層１１２の１以上の二重層を形成する。他の実施例では、第２のピンニング層１１２の二重層の各層が、異なるPVDチャンバ内で形成されてよい。その場合、１つのPVDチャンバは、Coスパッタリングターゲットを含み、別のPVDチャンバは、第２の金属のスパッタリングターゲットを含む。
[0036] 図２Ａ及び図２Ｄで示されているような本開示の実施形態による第２のピンニング層２１２の一実施例では、第２のピンニング層２１２が、スパッタリングされる材料に応じて、動作１３８において、Ar及び／又はXeガスを使用して、PVDチャンバ内で堆積される。本開示の一実施形態では、第２のピンニング層２１２が、動作１３８で、Arプラズマ又はAr及びXeから成るプラズマの存在下でCoスパッタリングターゲットを使用して、コバルト（Co）から単一層として製造される。別の一実施例では、第２のピンニング層２１２が、Coから形成された第１の中間層と、Pt、Ir、Ni、又はPdなどの１以上の第２の金属の第２の中間層とを含む二重層を含む。本明細書の他の実施例と組み合わされ得る別の一実施例では、第２のピンニング層２１２が、単一のCo層のみから、又は、Coの第１の中間層と少なくとも１つの異なる金属の第２の中間層との少なくとも１つの二重層に組み合わされた単一のCo層から形成されてよい。この実施例では、第２のピンニング層２１２が、Coスパッタリングターゲット及び第２の金属のスパッタリングターゲットを使用して、PVDチャンバ内で形成され、シールドが調整されて、Coスパッタリングターゲットと第2の金属のスパッタリングターゲットとのそれぞれを、少なくとも１回の反復において別々に露出させて、第２のピンニング層２１２の１以上の二重層を形成する。Xeは、Arより重い気体であり、したがって、PVDチャンバ内でのスパッタリングプロセス中に、Ptを含むより重い金属とより効果的に相互作用することができるので、Ptのような金属が第２のピンニング層２１２を形成するために使用される場合、キセノンを第２のピンニング層２１２の堆積に使用することができる。Xeが使用される一実施形態では、Xeガスが、約２sccmから約４０sccm、又は５sccmから２０sccmの流量でPVDチャンバの中に導入され、幾つかの実施形態では、Xeガスが、約１０sccmの流量でPVDチャンバの中に導入される。第２のピンニング層２１２の形成中に、５０Wから約１０００Wの電力が、負電圧でターゲットに印加され、Ar及び／又はXeプラズマを生成し維持する。幾つかの実施例では、１００Wから６００Wの電力が、負電圧でターゲットに印加されて、Ar及び／又はXeプラズマを生成し維持し、幾つかの実施形態では、約２００Wの電力が使用される。
[0037] 構造ブロッキング層１１４が、動作１４０において、PDVチャンバ内で形成される。そのチャンバは、構造ブロッキング層１１４の意図された組成に応じて、Ta、Mo、及び／又はWを含むスパッタリングターゲットを含む。Ta、Mo、及びWのうちの２つ以上のスパッタリングターゲットが使用されるときに、各ターゲットは、個別のPVDチャンバ内で使用されてもよく、又は、２つ以上のスパッタリングターゲットが、構造ブロッキング層１１４の意図される組成に応じて、上述のシールド調整を使用して、PVDチャンバ内で連続的に又は同時にスパッタリングされてもよい。続いて、磁気基準層１１６が、動作１４２において、構造ブロッキング層１１４上に堆積され、MTJ積層体１００Ａの他の層も形成され得るPVDチャンバ内で形成され得る。これは、例えば、緩衝層１０４と磁気基準層１１６の両方が、CoxFeyBzベースである場合、緩衝層１０４などの他の層の組成に依存し得る。磁気基準層１１６は、CoxFeyBzの合金であるスパッタリングターゲットを使用して、又はCo、Fe、若しくはBの個々のスパッタリングターゲットを使用して、或いは、例えばCoFeターゲット及びBターゲットなどの合金スパッタリングターゲット及び単一元素スパッタリングターゲットの組み合わせによって、PVDチャンバ内で形成することができる。
[0038] トンネルバリア層１１８が、動作１４４において、磁気基準層１１６上に堆積される。動作１４４の一実施例では、トンネルバリア層１１８が、Arプラズマの存在下で、MgOなどの金属-酸化物ターゲットを使用して、PVDチャンバ内で形成される。代替的な一実施形態では、トンネルバリア層１１８が、動作１４４において、Arプラズマ及びO2の存在下で、Mg、Ti、Hf、Ta、又はAlなどの金属ターゲットを使用して、PVDチャンバ内で形成されて、トンネルバリア層１１８の金属-酸化物を形成する。動作１４６では、磁気記憶層１２０が、PVDチャンバ内で形成される。磁気記憶層１２０の形成は、意図された組成に応じて様々なやり方で行われ得る。更に、磁気記憶層１２０は、CoxFeyBzの１以上の層を含んでよい。他の実施例と組み合わされ得る幾つかの実施例では、磁気記憶層１２０が、Ta、Mo、W、又はHfのうちの１以上の層を含んでよい。したがって、PVDチャンバ内の磁気記憶層１２０の堆積は、Arプラズマ、CoxFeyBz合金ターゲット、Co、Fe、及びBの個々のターゲット、又はCoFeターゲット及びBターゲットなどの合金ターゲット及び元素ターゲットの組み合わせを含んでよい。磁気記憶層１２０がTa、Mo、W、又はHfを含む実施例では、Ta、Mo、W、又はHfのスパッタリングターゲットが、Arから形成されたプラズマと共にチャンバ内で使用される。
[0039] 一実施例では、磁気記憶層１２０が、CoxFeyBz及びTa、Mo、W、又はHfの層を形成するために使用される上述のものなどの１以上のターゲットを露出又は保護するようにシールドを調整することによって、Arを使用して生成されたプラズマの存在下で、単一のPVDチャンバ内で形成されてよい。別の一実施例では、磁気記憶層１２０のCoxFeyBz層が、Arプラズマの存在下で、CoxFeyBz合金ターゲットを使用してPVDチャンバ内でスパッタリングされる。別の一実施形態では、CoxFeyBz層が、Arプラズマの存在下で、個々のCo、Fe、及びBターゲットを使用して、PVDチャンバ中で形成される。更に別の一実施形態では、CoxFeyBz層が、Arプラズマの存在下で、合金ターゲット及び元素ターゲット、例えばCoFeターゲット及びBターゲットを使用して、PVDチャンバ内で形成される。Ta、Mo、W、又はHf層は、Taターゲット、Moターゲット、Wターゲット、又はHfターゲットを使用して、PVDチャンバ内でスパッタリングされてよい。
[0040] 動作１４８では、キャッピング層１２２が、磁気記憶層１２０上に堆積される。一実施形態において、キャッピング層２２２の第１のキャッピング中間層１２２Ａは、動作１４８中に、酸化物層が形成されるとき、ArプラズマとO2の両方がPVDチャンバ内に存在するため、非酸化物層が形成されるPVDチャンバとは異なり得るPVDチャンバ内で形成される。第１のキャッピング中間層１２２Ａは、MgターゲットをスパッタリングすることによってPVDチャンバ内で堆積され、イオン化されたAr、O2から形成されるプラズマもPVDチャンバ内に存在する。動作１４８における別の一実施例では、第１のキャッピング中間層１２２Ａが、MgOスパッタリングターゲット及びArプラズマを使用して、PVDチャンバ内で形成される。第１のキャッピング中間層１２２Ａが、トンネルバリア層１１８と同じ材料（例えば、Mg）から形成される一実施例では、動作１４４に使用されるPVDチャンバが、第１のキャッピング中間層１２２Ａを形成するために動作１４８で使用されるのと同じPVDチャンバであってよい。第２のキャッピング中間層１２２Ｂが、動作１５０において、第１のキャッピング中間層１２２Ａ上に堆積される。動作１５０は、第１のキャッピング中間層１２２Ａを形成するためにPVDチャンバ内で使用されるO2が存在しないため、動作１４８でO2が使用される場合、第１のキャッピング中間層１２２Ａをスパッタリングするために使用されるものとは別の異なったPVDチャンバ内で行われてよい。第２のキャッピング中間層１２２Ｂは、Arプラズマと、Ru、Ir、及び／又はTaから成る１以上のスパッタリングターゲットとを使用して、PVDチャンバ内で形成される。第２のキャッピング中間層１２２Ｂの組成に応じて、動作１５０は、例えば、動作１３６でSAF結合層１１０を形成するためにも使用されるPVDチャンバ内で行われてよい。
[0041] 更に、方法１００Ｂでは、動作１５２において、ハードマスク層１２４が、PVDチャンバ内で、第２のキャッピング中間層１２２Ｂの上に堆積される。MTJ積層体１００Ａで使用されるハードマスク層１２４の種類に応じて、動作１５２は、O2の存在下で行われても、O2の存在なしに行われてもよい。例えば、ハードマスク層１２４が、金属-酸化物ハードマスクである場合、動作１５２中に、金属-酸化物層を形成するために１以上の金属ターゲットと共にO2を使用することができ、或いは、ハードマスク層１２４を堆積させるために金属-酸化物スパッタリングターゲットを使用することができ、この場合は、動作１５０でハードマスク層１２４を形成するためにO2を使用しない。幾つかの実施形態では、ハードマスク層１２４が、アモルファスカーボン又はスピンオンカーボンであるときに、動作１５２がCVDチャンバ内で行われる。
[0042] 更に、方法１００Ｂでは、動作１２８Ａ〜１５２で形成されたMTJ積層体１００Ａ（又は図２Ａにおいて以下で示されるMTJ積層体２００）が、方法１００Ｂの動作１５４によって集合的に示されている１以上のプロセスを受けてよい。これらの動作には、高温（摂氏４００度のオーダー）動作を含めることができる。一実施例では、動作１５４におけるプロセスが、予パターニングアニール動作（pre-patterning anneal operation）を含んでよく、それに続いて、MTJパターニング動作が行われる。代替的な一実施形態では、動作１５４におけるMTJパターニングが、ハードマスク層１２４をパターニングするなどの複数のプロセスを含んでよく、ハードマスク層１２４がパターニングされた後に、MTJ積層体１００Ａをエッチングして、MTJ積層体から複数の個々のピラーを形成する動作を更に含んでよい。
[0043] 動作１５４における代替的な一実施形態では、MTJ積層体１００Ａ内の（１以上の）磁気記憶層及び（１以上の）磁気基準層を含む、膜積層体の格子構造を、修復、圧縮、及び強化するために、熱アニーリング動作が実行される。動作１５４で実行される熱アニーリングは、少なくとも（１以上の）磁気基準層１１６及び（１以上の）磁気記憶層１２０の材料を更に結晶化させるように作用することができる。これらの層の堆積時の（１以上の）磁気基準層及び（１以上の）磁気記憶層の結晶化は、所望の電気的及び機械的特性を維持しながら、MTJ積層体１００Ａの垂直異方性を確立する。方法１００Ｂの動作に続いて製造されるMTJ積層体の実施形態を示し、以下で説明する。実施形態は、動作１５４で実行される熱アニーリング動作の後、及び／又は、摂氏４００度のオーダーの高温で生じる追加の又は代替的なバックエンド処理動作の間、ピンニング層の堆積したままのfcc<111>結晶構造を維持するように構成されている。
[0044] 本開示の実施形態に従って製造されるMTJ積層体は、シード層のためのRu又はIrの従来の使用とは対照的に、クロム（Cr）、ニッケルクロム（NiCr）、鉄ニッケルクロム（NiFeCr）、ルテニウムクロム（RuCr）、イリジウムクロム（IrCr）、又はコバルトクロム（CoCr）のうちの少なくとも１つを含むシード層を含むクロムベースのシード層を採用する。シード層は、そこからメモリセルが第１のピンニング層と緩衝層との間に画成されるところの膜積層体内に配置される。本明細書で説明されるCr含有シード層は、第１のピンニング層の接着を改善する。それは、第１のピンニング層や第１のピンニング層の頂部上に形成される層の安定化を助ける、シード層と第１のピンニング層との間の格子整合によるものである。一実施例では、シード層が、第１のピンニング層と緩衝層の両方に直接接触し、他の実施例では、シート層と第１のピンニング層との間又はシード層と緩衝層との間に遷移層が存在する。本明細書で説明されるピンニング層は、コバルトから製造されてよく、或いは、それぞれがコバルトを含む１以上の二重層として製造されてもよく、或いは、以下で説明されるように、二重層構造とコバルトの上層との組み合わせとして製造されてもよい。本明細書で説明される際に、「上層」は、二重層を含む１以上の層を含み得る別の構造の上に形成される層である。実施形態に応じて、第１のピンニング層と第２のピンニング層は、同じ層構造、材料、及び／又は厚さを含んでよく、或いは、層構造、材料、及び／又は厚さを変えることもできる。本明細書で説明されるMTJ積層体を使用すると、複数の層を摂氏約４００度で０．５時間から少なくとも３時間の期間だけアニーリングした後でも、SAF層の結晶構造及び磁気基準層と磁気記憶層との磁気的結合は、実質的に一定の結晶状態に維持される。更に、本明細書の実施形態では、MTJ積層体が、摂氏約４００度で０．５時間から少なくとも３時間だけアニーリングした後でも、１００％から１７５％のトンネル磁気抵抗（TMR）を示し続ける。
[0045] 図２Ａは、本開示の一実施形態による、MTJ積層体２００の概略図である。図示されている実施形態では、緩衝層２０４が、PVDチャンバ内でのスパッタリングを介して、基板２０２の導電性部分上又は基板２０２の導電性薄膜上に形成される。基板２０２は、タングステン（W）、窒化タンタル（TaN）、窒化チタン（Tin）、又は他の金属層を含んでよい。緩衝層２０４は、基板２０２へのシード層２０６の接着を改善し、これは、MTJ積層体２００の続いて堆積される層の形成及び性能において助けとなる。緩衝層２０４は、CoxFeyBz、Ta、及び／又はTaNを含み、PVDチャンバ内で、Arプラズマの存在下で、１以上のPVD堆積動作で形成される。様々な実施例では、緩衝層１０４が、ArプラズマとCoxFeyBz合金であるスパッタリングターゲットとを使用して、又はCo、Fe、若しくはBの個々のスパッタリングターゲットを使用することによって、或いは、例えばCoFeターゲット及びBターゲットなどの合金スパッタリングターゲット及び単一元素スパッタリングターゲットの組み合わせによって、PVDチャンバ内で形成される。Ta層が緩衝層２０４内に含まれる一実施例では、Ta層が、Taターゲット及びArプラズマを使用してPVDチャンバ内で形成されてよい。
[0046] 一実施例では、緩衝層２０４が、TaNを含み、ArプラズマとN2の両方の存在下でTaターゲットを使用して、PVDチャンバ内で基板２０２上にスパッタリングされ、N2は、TaターゲットからスパッタリングされたTa材料と反応して、TaN層を形成する。別の一実施例では、緩衝層２０４を形成するために、Arプラズマを有するPVDチャンバ内で、TaNスパッタリングターゲットが使用される。一実施例では、緩衝層２０４が、基板２０２上の導電層上に直接的に且つそれと接触するようにスパッタリングされる。他の実施例では、基板２０２上の導電層と緩衝層２０４との間に、MTJ積層体の性能に影響を及ぼさない導電性遷移層が存在する。緩衝層２０４は、図示されている実施形態では任意選択的に採用され、本明細書で説明される幾つかの実施形態では使用されないかもしれない。緩衝層２０４の全体の厚さは、０Å（緩衝層を使用しない）から約６０Åである。一実施例では、緩衝層２０４が、基板２０２上の導電層上に直接的に且つそれと接触するように１０Åの厚さまでスパッタリングされた、Ta、TaN、又はCoxFeyBzの単一層である。別の一実施形態では、緩衝層２０４が、複数の層の組み合わせであり、緩衝層２０４の各層は、Ta、TaN、又はCoxFeyBzであり、１Åから６０Åの厚さを有する。Ta又はCoxFeyBzの代わりにTaNを緩衝層２０４に採用する一実施例では、厚さが２０Åであってよい。CoxFeyBzを単独で使用して緩衝層２０４を形成する一実施例では、層の厚さが１０Åである。緩衝層２０４の別の一実施例では、Ta又はTaNがCoxFeyBzと併せて採用され、緩衝層２０４の厚さは、２０Åである。
[0047] シード層２０６は、１以上のターゲットをスパッタリングすることによって、PVDチャンバ内で堆積される。シード層２０６は、緩衝層２０４上に堆積される。シード層２０６は、Cr、NiCr、NiCrFe、RuCr、IrCr、CoCr、又はこれらの組み合わせを含む。シード層２０６は、Cr、NiCr、NiCrFe、RuCr、IrCr、又はCoCrのうちの１以上の層として形成されてよく、これらの元素の組み合わせ又は合金の組み合わせを単一層で含むことができる。PVDチャンバ内のシード層２０６の形成は、動作１３２において詳細に上述されている。一実施形態では、シード層２０６が、１００Å以下の厚さを有し、一実施例では、シード層２０６が、約３０Åから約６０Åの厚さを有する。一実施例では、シード層２０６が、緩衝層２０４上に直接的に且つそれと接触するように形成される。他の実施例では、シード層２０６と緩衝層２０４との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。
[0048] 更に、MTJ積層体２００において、第１のピンニング層２０８が、PVDチャンバ内でシード層２０６上に形成される。第１のピンニング層２０８の形成は、図１Ｂの方法１００Ｂの動作１３４で詳細に上述され、イオン化されたArのプラズマと１以上のスパッタリングターゲットとを使用して、PVDチャンバ内で行われる。一実施例では、第１のピンニング層２０８が、約１Åから約１８Åの厚さを有するコバルト（Co）の単一層として製造される。別の一実施例では、第１のピンニング層２０８が、様々な材料の１以上の二重層から製造され、各二重層は、２つの中間層を含んでよい。第１のピンニング層２０８は、図２Ｃで示されているように、単独で又はCo層と組み合わされた１以上の二重層を含んでよい。１以上の二重層が第１のピンニング層２０８内に含まれる一実施例では、各二重層が、Coの第１の中間層及び別の元素の第２の中間層を含む。第１のピンニング層２０８は、Arプラズマを使用してCoターゲットをスパッタリングし、続いて、Arプラズマを使用してPt、Ir、Ni、又はPdの第２ターゲットをスパッタリングすることによって形成される。二重層を形成するためにPtをCoと共に使用する一実施例では、Arプラズマの代わりに又はArプラズマに加えて、Xeプラズマを使用することができる。第１のピンニング層を形成するために１以上の二重層が使用される一実施形態では、Coを含まないターゲットを遮蔽することによって、二重層の第１の中間層（第１の中間層はCoを含む）を形成することによって、PVDチャンバ内で繰り返される堆積サイクルが実行されてよい。続いて、Coターゲット及び他のターゲットを遮蔽して、二重層の第２の中間層に使用される第２の元素を含む第２のターゲットを露出させる。これは、第１のピンニング層２０８の１以上の二重層を形成するために、反復する様式で繰り返されてよい。一実施例では、第１のピンニング層２０８が、シード層２０６上に直接的に且つそれと接触するように、PVDチャンバ内で形成される。他の実施例では、シード層２０６と第１のピンニング層２０８との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。
[0049] 合成反強磁性体（SAF）結合層２１０は、PVDチャンバ内で第１のピンニング層２０８上にスパッタリング堆積され、第２のピンニング層２１２は、SAF結合層２１０上にスパッタリング堆積される。SAF結合層２１０は、Ruスパッタリングターゲット、Rhスパッタリングターゲット、Crスパッタリングターゲット、又はIrスパッタリングターゲットを使用して、イオン化されたArガスから生成されるプラズマの存在下で、PVDチャンバ内で形成される。SAF結合層２１０は、約３Åから約１０Åの厚さを有する。一実施形態では、第２のピンニング層２１２が、イオン化されたArガスから生成されたプラズマの存在下で、PVDチャンバ内でコバルト（Co）ターゲットをスパッタリングすることによって製造される。一実施例では、SAF結合層２１０が、第１のピンニング層２０８及び第２のピンニング層２１２上に直接的に且つそれらと接触するように形成される。他の実施例では、SAF結合層２１０と第１のピンニング層２０８又は第２のピンニング層２１２のうちの一方又は両方との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。
[0050] 第２のピンニング層２１２の形成は、上述の図１Ｂの方法１００Ｂの動作１３８で示されている。第２のピンニング層２１２内にCo及び別の元素の１以上の二重層が含まれる一実施例では、第２のピンニング層２１２が、Arプラズマを使用してCoターゲットをスパッタリングし、続いて、Arプラズマを使用してPt、Ir、Ni、又はPdの第２ターゲットをスパッタリングすることによって形成される。Arプラズマの存在下でCoターゲット及び第２のターゲットを使用するPVDチャンバ内での繰り返し堆積サイクルを使用して、第２のピンニング層２１２の１以上の二重層を形成することができる。一実施例では、第２のピンニング層２１２が、約１Åから約１０Åの厚さを有する単一のCo層としてスパッタリングされる。別の一実施例では、第２のピンニング層２１２の厚さが、約５Åである。第２のピンニング層２１２の代替的な構成が、図２Ｄにおいて示されている。
[0051] 更に、MTJ積層体２００において、構造ブロッキング層２１４が、任意選択的に、PVDチャンバ内でのスパッタリングによって第２のピンニング層２１２上に形成される。構造ブロッキング層２１４は、MTJ積層体２００と、MRAMメモリセルを形成するためにMTJ積層体２００に接続され得る金属接点と、の間の短絡の形成を防止する。構造ブロッキング層２１４のスパッタリング中に、層の意図される組成に応じて、１以上の個々のTa、Mo、又はWスパッタリングターゲットが、Arプラズマと共にPVDチャンバ内で使用されてよい。他の実施例では、構造ブロッキング層２１４の形成中に、Ta、Mo、及び／又はWの合金を含む１以上の合金ターゲットが、Arプラズマと共にPVDチャンバ内で使用されてよい。構造ブロッキング層２１４は、<100>方向に配向された体心立方（bcc）構造であり、それぞれが面心立方<111>方向に配向され得るシード層２０６及び第１のピンニング層２０８及び第２のピンニング層２１２とは対照的である。構造ブロッキング層２１４は、０（層なし）Åから約８Åの厚さを有し、一実施例では、４Åの厚さがスパッタリング堆積される。一実施例では、構造ブロッキング層２１４が、スパッタリング堆積中に、第２のピンニング層２１２上に直接的に且つそれと接触するように形成される。他の実施例では、構造ブロッキング層２１４と第２のピンニング層２１２との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。
[0052] 磁気基準層２１６は、PVDチャンバ内で、Arプラズマの存在下で、スパッタリング堆積することによって、構造ブロッキング層２１４上に形成される。磁気基準層２１６は、単一のCo-Fe-B合金スパッタリングターゲットを使用して、又は、Coスパッタリングターゲット、Feスパッタリングターゲット、若しくはBスパッタリングターゲットのうちの２以上を使用することによって、PVDチャンバ内で形成されてよい。別の一実施例では、磁気的基準層２１６が、CoFeターゲット及びBターゲットなどの合金ターゲット及び元素ターゲットを使用して、PVDチャンバ内でArプラズマの存在下で形成されてよい。磁気基準層２１６は、１Åから１５Åの厚さにスパッタリングされてよく、一実施例では、１０Åの厚さに形成されてよい。磁気基準層２１６は、CoxFeyBzを含む。一実施例では、ｚが、約１０重量%から約４０重量%であり、ｙが、約２０重量%から約６０重量%であり、ｘが、７０重量％以下である。本明細書の他の実施例と組み合わされ得る別の一実施例では、zが、少なくとも２０重量％である。一実施例では、磁気基準層２１６が、構造ブロッキング層２１４上に直接的に且つそれと接触するように形成される。他の実施例では、磁気基準層２１６と構造ブロッキング層２１４との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。
[0053] トンネルバリア層２１８が、PVDチャンバ内で、Arプラズマ内で、ターゲットのスパッタリングを使用して、磁気基準層２１６上に形成される。トンネルバリア層２１８は、酸化マグネシウム（MgO）、二酸化ハフニウム（HfO2）、二酸化チタン（TiO2）、酸化タンタル（TaOx）、酸化アルミニウム（Al2O3：アルミナ）、又は様々な用途に適した他の材料などの金属-酸化物を含む。したがって、トンネルバリア層２１８は、金属-酸化物のスパッタターゲットを使用して、PVDチャンバ内でArの存在下で形成されてよい。代替的に、トンネルバリア層２１８は、所望の金属-酸化物の金属のスパッタリングターゲットを使用して、PVDチャンバ内でAr及びO2の存在下で形成されてよい。ここで、金属のスパッタリングターゲットからスパッタリングされた金属層がO2に曝露されると、金属酸化物層が形成される。トンネルバリア層２１８は、１Åから１５Åの厚さを有し、幾つかの実施形態では、１０Åの厚さを有する。一実施例では、トンネルバリア層２１８が、磁気基準層２１６上に直接的に且つそれと接触するように形成される。他の実施例では、トンネルバリア層２１８と磁気基準層２１６との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。
[0054] 一実施形態では、MTJ積層体２００が、本明細書で説明されるように、PVDチャンバ内でのスパッタリング動作を使用して、トンネルバリア層２１８上に形成された磁気記憶層２２０を更に含む。磁気記憶層２２０は、CoxFeyBzの１以上の層を含んでよい。幾つかの実施例では、磁気記憶層２２０が、代替的に又は更に、Ta、Mo、W、又はHfのうちの１以上の層を含んでよい。したがって、PVDチャンバ内での磁気記憶層２２０の堆積は、Arプラズマ、CoxFeyBz合金ターゲット、又はCo、Fe、及びBの個々のターゲット、或いは、CoFeターゲット及びBターゲットなどの合金ターゲット及び元素ターゲットの組み合わせを使用することを含んでよい。磁気記憶層２２０が、Ta、Mo、W、又はHfを含む実施例では、Ta、Mo、W、又はHfのスパッタリングターゲットが、Arから生成されたプラズマと共にチャンバ内で使用される。
[0055] 磁気記憶層２２０は、磁気記憶層２２０を形成するために使用される１以上の材料を含む要因に応じて、約５Åから約２０Åの厚さを有する。一実施例では、磁気記憶層が、CoxFeyBzから製造されており、ここで、ｚは、約１０重量%から約４０重量%であり、ｙは、約２０重量%から約６０重量%であり、ｘは、７０重量％以下である。この実施例では、磁気記憶層２２０の厚さが、５Åから４０Åであり、幾つかの実施例では、ターゲット層の厚さが、２０Åである。一実施例では、磁気記憶層２２０が、トンネルバリア層２１８上に直接的に且つそれと接触するように形成される。他の実施例では、磁気記憶層２２０とトンネルバリア層２１８との間に、MTJ積層体の性能に影響を及ぼさない遷移層が存在する。磁気記憶層が、以下の図２Ｅで示されている。
[0056] 更に、MTJ積層体２００の一実施形態では、キャッピング層２２２が、磁気記憶層２２０上に形成され、鉄（Fe）を含有する酸化物を含む、キャッピング層２２２を形成する複数の中間層を含む。加えて、幾つかの実施形態では、ハードマスク層２２４が、キャッピング層２２２上に直接的に且つそれと接触するように形成される。別の一実施例では、ハードマスク層２２４が、キャッピング層２２２上に形成され、キャッピング層２２２とハードマスク層２２４との間に遷移層を有し、そのような遷移層は、MTJ積層体２００の性能に影響を及ぼさない。ハードマスク層２２４は、金属-酸化物、アモルファスカーボン、セラミック、金属材料、又はそれらの組み合わせから形成されてよい。一実施例では、磁気記憶層２２０が、キャッピング層２２２上に直接的に且つそれと接触するように形成される。他の実施例では、磁気記憶層２２０とキャッピング層２２２との間に、MTJ積層体２００の性能に影響を及ぼさない遷移層が存在する。キャッピング層２２２が、以下の図２Ｆで示されている。
[0057] MTJ積層体２００の一実施例では、MTJ積層体２００が、NiCrから製造されたシード層２０６、Co／Ptの二重層積層体から製造された第１のピンニング層２０８、及びCoから製造された第２のピンニング層２１２を含む。この実施例では、MTJ積層体２００が、例えば、摂氏約４００度で０．５時間だけアニールされると１７５％のTMRを示す。MTJ積層体２００が、摂氏約４００度で３時間だけアニールされると、MTJ積層体２００のTMRは約１７５％に維持される。
[0058] 図２Ｂは、本開示の実施形態による、緩衝層２０４の拡大図である。緩衝層２０４は、タンタル（Ta）若しくはTaN、又はTaとTaNの層状積層体を含み、幾つかの実施例では、CoxFeyBzを、単独で又はTa、TaN、若しくはTa／TaN層状積層体と組み合わせで含む。緩衝層２０４の一実施例では、緩衝層２０４が、少なくとも１つの二重層２０４Ｄを含む。少なくとも１つの二重層２０４Ｄは、少なくとも１つの二重層２０４Ｄの少なくとも１回の反復のために、基板２０２上に交互様式で形成された第１の緩衝中間層２０４Ａ及び第２の緩衝中間層２０４Ｂを含む。この実施例では、第１の緩衝中間層２０４ＡがTaを含み、第２の緩衝中間層２０４ＢがTaNを含み、第１の緩衝中間層２０４Ａが基板２０２と接触している。別の一実施例では、第１の緩衝中間層２０４ＡがTaNを含み、第２の緩衝中間層２０４ＢがTaを含み、したがって、TaNが基板２０２と直接接触している。
[0059] 緩衝層２０４の他の実施例では、図２Ａで示されているように、CoxFeyBzが、緩衝層２０４向けに単独で使用され、したがって、基板２０２と直接接触する。別の一実施例では、図２Ｂで示されているように、第３の緩衝層２０４Ｃが、少なくとも１つの二重層２０４Ｄの上に形成される。この実施例では、第３の緩衝層２０４Ｃが、CoxFeyBzから製造され、１０Åまでの厚さを有するように形成される。したがって、緩衝層２０４の構成に応じて、緩衝層２０４の厚さは、１Åから６０Åの範囲内である。第３の緩衝層２０４Ｃ（CoxFeyBz）が採用される一実施例では、ｚが、約１０重量%から約４０重量%であり、yが、約２０重量%から約６０重量%であり、ｘが、７０重量％以下である。
[0060] 図２Ｃは、本開示の一実施形態による、第１のピンニング層２０８の拡大図である。一実施形態では、第１のピンニング層２０８が、少なくとも１つの二重層２３０から製造され、２つ以上の二重層が採用されるときに、それらの二重層は、二重層積層体２３４を形成すると言うことができる。各二重層２３０は、第１の中間層２０８Ａ及び第２の中間層２０８Ｂから製造される。第１のピンニング層２０８の二重層は、（X／Y）n、（２０８Ａ／２０８Ｂ）nとして表され、ここで、各二重層は、X及びY材料の組み合わせであり、ｎは、第１のピンニング層２０８内の二重層の数である。一実施形態では、XがCoであり、YがPt、Ir、Ni、又はPdのうちの１つである。図２Ｃでは、ｎ＝４であるが、代替的な実施形態では、ｎは１から１０である。一実施形態では、少なくとも１つの二重層２３０が、約２Åから約１５Åの厚さを有する。一実施例では、第１の中間層２０８Ａが、Coを含み、約１Åから約７Åの厚さを有し、第２の中間層２０８Ｂが、約１Åから約８Åの厚さを有する。別の一実施例では、第１の中間層２０８Ａと第２の中間層２０８Ｂのそれぞれの所望の層の厚さが、約２．４Åから約５Åである。更に別の一実施形態では、第１のピンニング層２０８が、シード層２０６上に直接的に且つそれと接触するように形成された少なくとも１つの二重層２３０、更には、少なくとも１つの二重層２３０の頂部の上に形成されたCoの上層２０８Ｃを含む。この実施例では、上層２０８Ｃが、約１Åから約１０Åの厚さを有する。実施形態に応じて、本明細書で説明されるような少なくとも１つの二重層２３０を含む１以上の層を含み得る第１のピンニング層２０８の全体的な厚さは、０．３nmから約１８nmである。他の実施例では、第１のピンニング層２０８とシード層２０６との間に、MTJ積層体の特性に悪影響を及ぼさない１以上の遷移層が存在する。
[0061] 図２Ｄは、本開示の実施形態による、第２のピンニング層２１２の拡大図である。一実施形態では、第２のピンニング層２１２が、図２Ａで示されているように、単一のコバルト層から製造される。代替的な実施形態では、第２のピンニング層２１２が、少なくとも１つの二重層２３２から製造される。少なくとも１つの二重層２３２は、Coから形成された第１の中間層２１２Ａ、及びPt、Ir、Ni、又はPdのうちの１以上から形成された第２の中間層２１２Ｂを含む。二重層２３２などの２つ以上の二重層が第２のピンニング層２１２内に採用されたときに、複数の二重層は、二重層積層体２３６と称され得る。したがって、図１Ｂの動作１３８では、１以上の二重層が使用されるときに、個別のスパッタリングターゲットを使用して、二重層の各層を形成することができる。第２のピンニング層２１２の少なくとも１つの二重層２３２は、（X／Y）n、（２１２Ａ／２１２Ｂ）nとして表され、ここで、ｎは二重層の数である。図２Ｄでは、ｎ＝４であるが、代替的な実施形態では、ｎは１から１０である。一実施形態では、少なくとも１つの二重層２３２が、約２Åから約１５Åの全体的な厚さを有する。一実施例では、第１の中間層２１２Ａが、約１Åから約７Åの厚さを有するCo層であり、第２の中間層２１２Bが、約１Åから約８Åの厚さを有する。別の一実施例では、第１の中間層２１２Ａと第２の中間層２１２Ｂのそれぞれの厚さが、約２．４Åから約５Åである。
[0062] 更に別の一実施形態では、第２のピンニング層２１２が、SAF結合層２１０上に直接的に且つそれと接触して形成された少なくとも１つの二重層２３２、更には、少なくとも１つの二重層２３２の頂部の上のCoの上層２１２Ｃを含む。幾つかの実施形態では、少なくとも１つの二重層２３２と第２のピンニング層２１２との間、若しくは少なくとも１つの二重層２３２とSAF結合層２１０との間、又はそれらの両方に、遷移層が採用されてよく、そのような（１以上の）遷移層は、MTJ積層体の性能に影響を及ぼさない。この実施例では、上層２１２Ｃが、約１Åから約１０Åの厚さを有する。実施形態に応じて、第２のピンニング層２１２の全体的な厚さは、０．３nmから約１８nmである。第２のピンニング層２１２は、本明細書で説明されるように、少なくとも１つの二重層２３２を含む１以上の層を含んでよい。
[0063] 一実施形態では、第１のピンニング層２０８と第２のピンニング層２１２が、それぞれ、同じ組成又は同じ厚さのうちの少なくとも一方を含む。代替的な一実施形態では、第１のピンニング層２０８と第２のピンニング層２１２は、それぞれ、異なる組成及び／又は厚さを含む。一実施形態では、第１のピンニング層２０８がCoであり、第２のピンニング層２１２が１以上の二重層から形成される。第２のピンニング層２１２の各二重層は、Coの第１の中間層、及びPtの第２の中間層を含む。別の一実施形態では、第１のピンニング層２０８がCoであり、第２のピンニング層２１２が、１以上のCo／Ni二重層から形成される。更に別の一実施形態では、第１のピンニング層２０８が、１以上の二重層を含み、各二重層は、Coの第１の中間層及びNiの第２の中間層を含み、第２のピンニング層２１２が、１以上の二重層を含み、各二重層は、Coの第１の中間層及びPtの第２の中間層を含む。更に別の一実施形態では、第１のピンニング層２０８が、１以上の二重層を含み、各二重層は、Coの第１の中間層及びPtの第２の中間層を含み、第２のピンニング層２１２が、１以上の二重層を含み、各二重層は、Coの第１の中間層及びNiの第２の中間層を含む。
[0064] 図２Ｅは、本開示の実施形態による、例示的な磁気記憶層２２０の拡大図である。図２Ｅで示されているように、磁気記憶層２２０の第１の磁性層２２０Ａと磁気記憶層２２０の第２の磁性層２２０Ｂは、それぞれ、CoxFeyBzから製造される。Ta、Mo、W、Hf、又はそれらの組み合わせから製造された第３の層２２０Ｃが、それらの間に配置され、ホウ素、酸素、又は他のドーパントなどのドーパントを含む。したがって、磁気記憶層２２０は、３つの層、すなわち、第１の磁性層２２０Ａ及び第２の磁性層２２０Ｂ、並びに第１の磁性層２２０Ａと第２の磁性層２２０Ｂとの間に配置された第３の層２２０Ｃから製造される。第３の層２２０Ｃは、基板平面（例えば、基板２０２に垂直な平面）に垂直なピンニング（ピン止め）モーメントを強め、これは、磁気異方性、すなわち構造の磁気的特性の方向依存性を促進する。
[0065] 図２Ｆは、本開示の一実施形態による、例示的なキャッピング層２２２の拡大図である。キャッピング層２２２の全体的な厚さは、２Åから１２０Åであり、幾つかの実施形態では、キャッピング層の全体的な所望の厚さ（例えば、図２Ｆで示されているような中間層の全てを含む）は、約６０Åである。一実施形態では、キャッピング層２２２が、複数の中間層を含む。第１のキャッピング中間層２２２Ａは、磁気記憶層２２０上に直接的に形成されたMgO又は別の鉄含有酸化物から製造されて、約２Åから約１０Åの厚さを有する。第１のキャッピング中間層２２２Ａの頂部の上に、Ru、Ir、又はそれらの組み合わせの第２のキャッピング中間層２２２Ｂが、１Åから約３０Åの厚さで形成される。一実施形態では、任意選択的に、第３のキャッピング中間層２２２Ｃが、第２のキャッピング中間層２２２Ｂ上に、１Åから約３０Åの厚さで、Taから形成される。したがって、キャッピング層２２２の幾つかの実施形態は、第３のキャッピング中間層２２２Ｃを含まない。一実施形態では、任意選択的に、第２のキャッピング中間層２２２Ｄが、第３のキャッピング中間層２２２Ｃ上に形成され、Ru、Ir、又はそれらの組み合わせから、５０Åまでの厚さで形成される。様々な実施形態では、キャッピング層２２２が、第１のキャッピング中間層２２２Ａのみ、若しくは第１のキャッピング中間層２２２Ａ及び第２のキャッピング中間層２２２Ｂ、又は第１のキャッピング中間層２２２Ａ、第２のキャッピング中間層２２２Ｂ、及び第３のキャッピング中間層２２２Ｃ、すなわち、第１、第２、及び第３のキャッピング層２２２Ａ〜２２２Ｃを含む。幾つかの実施形態では、MTJ積層体の性能が（１以上の）遷移層によって悪影響を受けないように、遷移層が、第１のキャッピング中間層２２２Ａ、第２のキャッピング中間層２２２Ｂ、及び第３のキャッピング中間層２２２Ｃのうちの幾つか又は全部の間で使用されてよく、或いは、キャッピング層２２２と磁気記憶層２２０との間にあってもよい。
[0066] 本明細書で説明されるMTJ積層体は、摂氏４００度以上の温度での処理を受けた後で改善された性能を有し、その改善された性能は、Crシード層やCr含有シード層をこれもまたCrを含む第１のピンニング層と組み合わせて使用した結果としての、シード層の構造と第１のピンニング層の構造との間の格子整合によって促進される。シード層の構造と第１のピンニング層の構造との間の格子整合は、シード層と第１のピンニング層との接触部分における粗さの形成を防止する。このような粗さの形成は、１以上の層での平坦性の欠如をもたらす。したがって、MTJ積層体は、構造的完全性並びに所望の磁気的及び電気的特性を維持することが可能である。更に、本明細書で説明される実施形態では、第１のピンニング層及び第２のピンニング層の組成とシード層との組み合わせが、高温処理後であっても所望の磁気的特性を高め得る。
[0067] 上記は、本開示の実施形態に向けられているが、本開示の他の及び更なる実施形態が、本開示の基本的な範囲から逸脱することなく考案されてよく、本開示の範囲は、以下の特許請求の範囲によって規定される。

Claims (15)

  1. 磁気トンネル接合積層体を備えるデバイスであって、前記磁気トンネル接合積層体が、
    緩衝層と接触し、クロム（Cr）を含むシード層、
    前記シード層と接触している第１のピンニング層であって、複数の二重層を含み、前記複数の二重層の各二重層が、コバルト（Co）から形成された第１の中間層、及びプラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）から形成された第２の中間層を含む、第１のピンニング層、
    前記第１のピンニング層と接触している結合層、並びに
    前記結合層と接触している第２のピンニング層を備える、デバイス。
  2. 前記第１のピンニング層と前記第２のピンニング層が、それぞれ、１個から１０個の二重層を含み、前記第１のピンニング層の全体的な厚さが、０．３nmから１８nmであり、前記第２のピンニング層の全体的な厚さが、０．３nmから１８nmである、請求項１に記載のデバイス。
  3. 前記第１のピンニング層が、第１の前記複数の二重層と接触し且つ前記結合層と接触しているコバルト層を更に含み、前記コバルト層が、１Åから１０Åの厚さを有する、請求項１に記載のデバイス。
  4. 前記第１のピンニング層が、１Åから１００Åの厚さ有し、前記シード層が、１Åから１００Åの厚さを有する、請求項１に記載のデバイス。
  5. 前記第２のピンニング層が、単一のCo層として形成され、１Åから１０Åの厚さを有する、請求項１に記載のデバイス。
  6. 前記第２のピンニング層が、複数の二重層から形成され、前記複数の二重層の各二重層が、コバルト（Co）から形成された第１の中間層、及びプラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）のうちの少なくとも１つから形成された第２の中間層を含み、前記第２のピンニング層が、０．３nmから１８nmの厚さを有する、請求項１に記載のデバイス。
  7. 前記第２のピンニング層と接触している構造ブロッキング層、
    前記構造ブロッキング層と接触している磁気基準層、
    前記磁気基準層と接触しているトンネルバリア層、
    前記トンネルバリア層と接触している磁気記憶層、及び
    前記磁気記憶層上に形成されたキャッピング層であって、鉄（Fe）を含む酸化物から形成され、２Åから１０Åの厚さを有するキャッピング層を更に含む。請求項１に記載のデバイス。
  8. 磁気トンネル接合積層体であって、
    緩衝層上に形成され、クロム（Cr）を含むシード層、
    前記シード層上に形成された第１のピンニング層であって、第１の複数の二重層を含み、前記第１の複数の二重層の各二重層が、コバルト（Co）から形成された第１の中間層、及びプラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）のうちの少なくとも１つから形成された第２の中間層を含む、第１のピンニング層、
    前記第１のピンニング層上に形成された結合層、及び
    前記結合層上に形成され、コバルト（Co）を含む第２のピンニング層を含む、積層体。
  9. 前記第１のピンニング層が、前記第１の複数の二重層上に且つ前記結合層と接触するように形成された１Åから１０Åの厚さを有するコバルト層を更に含み、前記第１のピンニング層の厚さが、１Åから１００Åであり、前記第２のピンニング層が、１Åから１００Åの厚さを有する、請求項８に記載の積層体。
  10. 前記第２のピンニング層上の構造ブロッキング層であって、タンタル（Ta）、モリブデン（Mo）、又はタングステン（W）のうちの少なくとも１つを含み、１Åから８Åの厚さを有する、構造ブロッキング層、
    前記構造ブロッキング層上の磁気基準層、
    前記磁気基準層上のトンネルバリア層、及び
    前記トンネルバリア層上の磁気記憶層を更に含む、請求項８に記載の積層体。
  11. 前記シード層が、３０Åから６０Åの厚さを有し、２つ以上の層を含む、請求項８に記載の積層体。
  12. 磁気トンネル接合積層体であって、
    緩衝層上に形成され、クロム（Cr）を含むシード層であって、１Åから１００Åの厚さを有するシード層、
    前記シード層上に形成され、１Åから１００Åの厚さを有する第１のピンニング層であって、第１の複数の二重層、及び前記第１の複数の二重層の上に形成された第１のコバルト上層を含む第１のピンニング層、
    前記第１のピンニング層と前記第１のコバルト上層との間に形成された結合層、
    前記結合層上に形成され、１Åから１００Åの厚さを有する第２のピンニング層であって、第２の複数の二重層を含む第２のピンニング層、
    前記第２のピンニング層上に形成された構造ブロッキング層であって、タンタル（Ta）、モリブデン（Mio）、又はタングステン（W）のうちの少なくとも１つを含み、１Åから８Åの厚さを有する構造ブロッキング層、
    前記構造ブロッキング層上に形成された磁気基準層、
    前記磁気基準層上に形成されたトンネルバリア層、並びに
    前記トンネルバリア層上に形成された磁気記憶層を含む、積層体。
  13. 前記第１の複数の二重層の各二重層が、コバルト（Co）から形成された第１の中間層、及びプラチナ（Pt）、イリジウム（Ir）、ニッケル（Ni）、又はパラジウム（Pd）のうちの少なくとも１つから形成された第２の中間層を含み、前記第１の複数の二重層内の二重層の数が、２から１０である、請求項１２に記載の積層体。
  14. 前記シード層が、３０Åから６０Åの厚さを有し、前記第１のコバルト上層が、１Åから１０Åの厚さを有する、請求項１２に記載の積層体。
  15. 前記第２のピンニング層が、前記第２の複数の二重層の頂部の上に形成された第２のコバルト上層を含み、前記第２のコバルト上層が、前記構造ブロッキング層と接触している、請求項１２に記載の積層体。
JP2020562644A 2018-05-08 2019-04-05 磁気トンネル接合構造及びその製造方法 Active JP7507693B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862668559P 2018-05-08 2018-05-08
US62/668,559 2018-05-08
US16/351,850 US10944050B2 (en) 2018-05-08 2019-03-13 Magnetic tunnel junction structures and methods of manufacture thereof
US16/351,850 2019-03-13
PCT/US2019/026079 WO2019217014A1 (en) 2018-05-08 2019-04-05 Magnetic tunnel junction structures and methods of manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024097845A Division JP2024150436A (ja) 2018-05-08 2024-06-18 磁気トンネル接合構造及びその製造方法

Publications (3)

Publication Number Publication Date
JP2021523569A true JP2021523569A (ja) 2021-09-02
JPWO2019217014A5 JPWO2019217014A5 (ja) 2022-04-08
JP7507693B2 JP7507693B2 (ja) 2024-06-28

Family

ID=68463314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020562644A Active JP7507693B2 (ja) 2018-05-08 2019-04-05 磁気トンネル接合構造及びその製造方法

Country Status (6)

Country Link
US (2) US10944050B2 (ja)
JP (1) JP7507693B2 (ja)
KR (1) KR20200141528A (ja)
CN (1) CN112166509A (ja)
TW (2) TWI846619B (ja)
WO (1) WO2019217014A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021751A (ja) * 2017-07-14 2019-02-07 Tdk株式会社 磁気抵抗効果素子及びその製造方法
US10957849B2 (en) 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
CN113346006B (zh) * 2020-03-02 2023-03-21 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
US20230039108A1 (en) * 2021-08-03 2023-02-09 Yimin Guo Perpendicular mtj element having a soft-magnetic adjacent layer and methods of making the same
US12022743B2 (en) * 2021-08-06 2024-06-25 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic tunnel junction (MTJ) element and its fabrication process

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264325A (ja) * 2002-01-16 2003-09-19 Headway Technologies Inc ボトムスピンバルブ磁気抵抗効果センサ素子およびその製造方法
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US20090251829A1 (en) * 2008-04-02 2009-10-08 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
JP2013149857A (ja) * 2012-01-20 2013-08-01 Renesas Electronics Corp 磁気抵抗効果素子及び磁気メモリ
JP2015002352A (ja) * 2013-06-17 2015-01-05 アイメックＩｍｅｃ 磁気メモリ素子
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079487A (ja) * 2003-09-03 2005-03-24 Fujitsu Ltd 磁気抵抗効果膜並びにこれを用いた磁気抵抗効果ヘッドおよび固体メモリ
US6960480B1 (en) 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7611912B2 (en) 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7067330B2 (en) 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US8063459B2 (en) 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7808027B2 (en) * 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8922956B2 (en) * 2010-06-04 2014-12-30 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9490054B2 (en) 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
KR102114285B1 (ko) 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
CN105122489B (zh) * 2013-11-01 2017-10-13 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
KR102124361B1 (ko) * 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
JP2015038998A (ja) 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ
KR102287755B1 (ko) * 2014-11-18 2021-08-09 삼성전자주식회사 자기 저항 메모리 소자를 형성하는 방법
US9236560B1 (en) * 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US9634237B2 (en) 2014-12-23 2017-04-25 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
WO2016148394A1 (ko) 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR102384258B1 (ko) 2015-06-26 2022-04-07 인텔 코포레이션 감소된 스위칭 전류를 갖는 수직 자기 메모리
CN109155360A (zh) 2016-02-05 2019-01-04 汉阳大学校产学协力团 存储器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264325A (ja) * 2002-01-16 2003-09-19 Headway Technologies Inc ボトムスピンバルブ磁気抵抗効果センサ素子およびその製造方法
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US20090251829A1 (en) * 2008-04-02 2009-10-08 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
JP2013149857A (ja) * 2012-01-20 2013-08-01 Renesas Electronics Corp 磁気抵抗効果素子及び磁気メモリ
JP2015002352A (ja) * 2013-06-17 2015-01-05 アイメックＩｍｅｃ 磁気メモリ素子
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子

Also Published As

Publication number Publication date
US20190348600A1 (en) 2019-11-14
JP7507693B2 (ja) 2024-06-28
TWI846619B (zh) 2024-06-21
TW202405802A (zh) 2024-02-01
US20210193914A1 (en) 2021-06-24
TWI821274B (zh) 2023-11-11
US10944050B2 (en) 2021-03-09
US11552244B2 (en) 2023-01-10
CN112166509A (zh) 2021-01-01
TW201947589A (zh) 2019-12-16
WO2019217014A1 (en) 2019-11-14
KR20200141528A (ko) 2020-12-18

Similar Documents

Publication Publication Date Title
JP7507693B2 (ja) 磁気トンネル接合構造及びその製造方法
JP4292128B2 (ja) 磁気抵抗効果素子の製造方法
US8993351B2 (en) Method of manufacturing tunneling magnetoresistive element
JP5341082B2 (ja) トンネル磁気抵抗素子の製造方法および製造装置
JP7125535B2 (ja) 磁気トンネル接合及びその製造方法
JP7104809B2 (ja) 結合層とピンニング層の格子整合を用いた磁気トンネル接合
JP2014003313A (ja) トンネル磁気抵抗素子の製造方法
JP2024150436A (ja) 磁気トンネル接合構造及びその製造方法
US11522126B2 (en) Magnetic tunnel junctions with protection layers
JP6538590B2 (ja) 半導体構造での層の上面を保護する方法
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
JP2008277693A (ja) トンネル磁気抵抗素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240618