TW202337282A - 導電結構及其製造方法 - Google Patents

導電結構及其製造方法 Download PDF

Info

Publication number
TW202337282A
TW202337282A TW111108658A TW111108658A TW202337282A TW 202337282 A TW202337282 A TW 202337282A TW 111108658 A TW111108658 A TW 111108658A TW 111108658 A TW111108658 A TW 111108658A TW 202337282 A TW202337282 A TW 202337282A
Authority
TW
Taiwan
Prior art keywords
conductive
layers
dry films
substrate
conductive structure
Prior art date
Application number
TW111108658A
Other languages
English (en)
Other versions
TWI810843B (zh
Inventor
陳秉揚
陳俊銘
陳志源
Original Assignee
大陸商業成科技（成都）有限公司
大陸商業成光電（深圳）有限公司
大陸商業成光電（無錫）有限公司
英特盛科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商業成科技（成都）有限公司, 大陸商業成光電（深圳）有限公司, 大陸商業成光電（無錫）有限公司, 英特盛科技股份有限公司 filed Critical 大陸商業成科技（成都）有限公司
Application granted granted Critical
Publication of TWI810843B publication Critical patent/TWI810843B/zh
Publication of TW202337282A publication Critical patent/TW202337282A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Formation Of Various Coating Films On Cathode Ray Tubes And Lamps (AREA)
  • Laminated Bodies (AREA)

Abstract

一種導電結構包含基板、兩抗反射層、兩導電乾膜、導電連通柱以及兩黑化層。兩抗反射層分別位於基板之相反兩表面上，且兩相反表面各暴露出一部分。兩導電乾膜分別設置於兩抗反射層遠離基板的一側。導電連通柱穿越基板，並具有兩端分別延伸至兩導電乾膜。兩黑化層分別覆蓋兩導電乾膜，其中兩導電乾膜的每一者由對應之抗反射層與對應之黑化層包覆。

Description

導電結構及其製造方法
本揭露係有關於一種導電結構及其製造方法，尤其是一種用於透明顯示器的通孔搭接結構及其製造方法。
現行透明顯示器的通孔搭接結構多使用鑽孔、化鍍以及電鍍填孔搭配圖案化製程的生產流程。透明顯示器的需求主要為雙面導電層，並增厚表面金屬銅層以降低金屬阻抗，且藉由通孔化鍍製程使正反雙面導電層(例如：金屬層)經由通孔進行電性搭接以導通。
由於現行透明顯示器普遍為雙面導電層，且利用電鍍製程增厚導電層(例如：金屬銅層)降低金屬阻抗，並利用化鍍製程進行通孔與正反金屬層電性導通。然而，為了達到金屬層的增厚需求，業界普遍使用兩次電鍍製程，且電鍍前底層需先行濺鍍一層導電性佳之金屬膜作為導電觸媒，故底層金屬將存在視效反光的問題。除此之外，現行透明顯示器的通孔搭接結構多使用鑽孔之後加上化鍍的製程，其製程工序上較為繁瑣，且鑽孔時因使用疊片鑽孔技術，此將間接導致層間摩擦並造成刮傷風險，進而影響透明顯示器的品質。
因此，如何提出一種可以解決上述問題的導電結構，是目前業界亟欲投入研發資源解決的問題之一。
有鑑於此，本揭露之一目的在於提出一種可有解決上述問題的導電結構。
為了達到上述目的，依據本揭露之一實施方式，一種導電結構包含基板、兩抗反射層、兩導電乾膜、導電連通柱以及兩黑化層。兩抗反射層分別位於基板之相反兩表面上，且兩相反表面各暴露出一部分。兩導電乾膜分別設置於兩抗反射層遠離基板的一側。導電連通柱穿越基板，並具有兩端分別延伸至兩導電乾膜。兩黑化層分別覆蓋兩導電乾膜，其中兩導電乾膜的每一者由對應之抗反射層與對應之黑化層包覆。
於本揭露的一或多個實施方式中，基板之材料包含聚對苯二甲酸乙二酯(PET)、環烯烴聚合物(COP)、透明聚醯亞胺(CPI)、聚醯亞胺(PI)以及聚偏二氟乙烯(PVDF)。
於本揭露的一或多個實施方式中，兩抗反射層於一方向上部分重疊。
於本揭露的一或多個實施方式中，兩抗反射層之光學密度大於4。
於本揭露的一或多個實施方式中，兩抗反射層之材料包含油墨、碳、氧化銅、鉻以及黑鎳。
於本揭露的一或多個實施方式中，兩導電乾膜於一方向上部分重疊。
於本揭露的一或多個實施方式中，兩導電乾膜完全覆蓋導電連通柱。
於本揭露的一或多個實施方式中，兩導電乾膜之厚度大於10微米。
於本揭露的一或多個實施方式中，導電連通柱係實心填充結構。
於本揭露的一或多個實施方式中，導電連通柱貫穿兩抗反射層。
於本揭露的一或多個實施方式中，導電連通柱之材料包含銀、銅以及碳。
於本揭露的一或多個實施方式中，每一導電乾膜面向基板的一表面係由對應該抗反射層所覆蓋，且每一導電乾膜的其餘表面係由對應之黑化層所覆蓋。
依據本揭露之一實施方式，一種導電結構的製造方法包含：分別形成兩抗反射層於基板之相反兩表面上；分別形成兩虛設絕緣材料層於兩抗反射層上；形成通孔穿越兩虛設絕緣材料層、基板與兩抗反射層；去除兩虛設絕緣材料層；形成導電連通柱於通孔，且導電連通柱完全填充通孔；分別形成兩導電乾膜位於兩抗反射層上，以完全覆蓋導電連通柱；圖案化兩導電乾膜；以及分別形成兩黑化層包覆兩導電乾膜。
於本揭露的一或多個實施方式中，導電結構的製造方法還包含烘烤以固化兩抗反射層於去除兩虛設絕緣材料層的步驟之後。
於本揭露的一或多個實施方式中，導電結構的製造方法還包含烘烤以固化兩導電乾膜於圖案化兩導電乾膜的步驟之後。
於本揭露的一或多個實施方式中，導電結構的製造方法還包含去除兩抗反射層之各一部位於分別形成兩黑化層包覆兩導電乾膜的步驟之前。
於本揭露的一或多個實施方式中，形成導電連通柱於通孔使得導電連通柱的兩端分別穿過兩抗反射層。
於本揭露的一或多個實施方式中，導電結構的製造方法還包含清潔基板於分別形成兩抗反射層的步驟之前。
綜上所述，在本揭露之導電結構及其製造方法中，因為絕緣層形成於抗反射層上而對抗反射層產生保護，所以可以避免在形成通孔的過程中可能造成的層間疊片刮傷風險以及在通孔中形成導電連通柱的偏移風險。在本揭露之導電結構及其製造方法中，透過在抗反射層形成導電乾膜以及在導電乾膜表面形成黑化層，以在無新增製程的狀況下同時達到細線路、四面無反射光、通孔可以導電以及無層間疊片刮傷的訴求。
以上所述僅係用以闡述本揭露所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本揭露之具體細節將在下文的實施方式及相關圖式中詳細介紹。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。在所有圖式中相同的標號將用於表示相同或相似的元件。
以下將詳細介紹本揭露之導電結構所包含的各元件的結構、功能以及各元件之間的連接關係，並詳細敘述製造本揭露的導電結構的方法。
第1圖是根據本揭露之一或多個實施方式之用於製造導電結構100的製造方法METH的流程圖。如第1圖所示，製造方法METH包含步驟S11至步驟S19。透過執行製造方法METH，製造者可以製造出如第13圖所示的導電結構100。以下於介紹步驟S11至步驟S19時，請同時參考第2圖至第13圖以獲得本揭露之最佳理解。
步驟S11：分別形成兩抗反射層120於基板110之相反兩表面上。
首先，請參考第2圖。第2圖提供了基板110。在本實施方式中，基板110作為非導電體。基板110在第2圖中的上表面與下表面分布了金屬線路，金屬線路用以傳輸與影像相關聯的訊號。在一些實施方式中，基板110的材料可以包含聚對苯二甲酸乙二酯(PET)、環烯烴聚合物(COP)、透明聚醯亞胺(CPI)、聚醯亞胺(PI)、聚偏二氟乙烯(PVDF)或任何合適的材料。因此，在一些實施方式中，基板110可以是透明材料。或者，在一些實施方式中，基板110可以是半透明材料。本揭露不意欲針對基板110的材料進行限制。
接著，請參考第3圖。如第3圖所示，兩個抗反射層120形成於基板110的相反兩表面上。更詳細的說，兩個抗反射層120分別形成於基板110的上表面以及下表面，使得基板110位於兩個抗反射層120之間。
在一些實施方式中，兩個抗反射層120可以藉由貼附、塗佈、網印或任何合適的方法來形成。本揭露不意欲針對形成兩個抗反射層120於基板110的相反兩表面上之方法進行限制。
在一些實施方式中，兩個抗反射層120的材料可以包含油墨、碳、碳衍伸物、氧化銅、鉻、鎳、黑鎳或任何合適的材料。因此，在一些實施方式中，抗反射層120可以是導電材料。或者，在一些實施方式中，抗反射層120可以是非導電材料。本揭露不意欲針對抗反射層120的材料進行限制。
在一些實施方式中，兩個抗反射層120形成於基板110的相反兩表面之後，其光學密度大於約4。
在一些實施方式中，抗反射層120形成於基板110的相反兩表面之後，其可見光全波段的反射率小於約70%。
在一些實施方式中，製造方法METH可以進一步包含清潔製程。此清潔製程用以清潔基板110。在一些實施方式中，此清潔製程可以執行於步驟S11之前，以使兩個抗反射層120可以以更佳的品質形成於基板110的相反兩表面上。
步驟S12：分別形成兩虛設絕緣材料層130於兩抗反射層120上。
請參考第4圖。如第4圖所示，兩個虛設絕緣材料層130形成於兩個抗反射層120上。更詳細的說，兩個虛設絕緣材料層130分別形成於兩個抗反射層120的上表面以及下表面，使得每一抗反射層120位於每一虛設絕緣材料層130與基板110之間。在本實施方式中，兩個虛設絕緣材料層130用以保護兩個抗反射層120的表面，並配置以在後續的製程(例如：鑽孔製程)中避免層間疊片刮傷的問題。在本實施方式中，虛設絕緣材料層130作為間接材料而非永久材料，即，虛設絕緣材料層130在製造導電結構100的過程中被去除而不會保留在導電結構100中。
在一些實施方式中，兩個虛設絕緣材料層130可以藉由貼附、塗佈、網印或任何合適的方法來形成。本揭露不意欲針對形成兩個虛設絕緣材料層130於兩個抗反射層120上之方法進行限制。
在一些實施方式中，兩個虛設絕緣材料層130可以是塑膠保護膜、可剝塑膠材料或任何合適的材料。本揭露不意欲針對虛設絕緣材料層130的材料進行限制。
步驟S13：形成通孔V穿越兩虛設絕緣材料層130、基板110與兩抗反射層120。
請參考第5圖。如第5圖所示，在本實施方式中，通孔V形成於由基板110、抗反射層120以及虛設絕緣材料層130所組成的中間結構之中。更詳細的說，通孔V穿越基板110、兩個抗反射層120與兩個虛設絕緣材料層130。
在一些實施方式中，通孔V可以藉由鑽孔或任何合適的方法來形成。本揭露不意欲針對形成通孔V穿越兩個虛設絕緣材料層130、基板110與兩個抗反射層120之方法進行限制。
步驟S14：形成導電連通柱140於通孔V，且導電連通柱140完全填充通孔V。
請參考第6圖。如第6圖所示，在本實施方式中，導電連通柱140填充通孔V，並且導電連通柱140貫穿基板110、兩個抗反射層120以及兩個虛設絕緣材料層130。如第6圖所示，導電連通柱140具有兩端自兩個虛設絕緣材料層130朝向圖面中的上方以及下方突伸。
在一些實施方式中，如第6圖所示，導電連通柱140係實心填充結構。導電連通柱140實心填充通孔V以達到降低電阻值的功效。
在一些實施方式中，導電連通柱140的材料可以包含銀、銅、碳或任何合適的材料。本揭露不意欲針對導電連通柱140的材料進行限制。
步驟S15：去除兩虛設絕緣材料層130。
請參考第7圖。如第7圖所示，在完成步驟S16以實現導電連通柱140填充通孔V之後，遂去除兩個虛設絕緣材料層130，使得導電連通柱140貫穿基板110以及兩個抗反射層120。導電連通柱140的兩端自兩個抗反射層120朝向圖面中的上方與下方突伸。
在一些實施方式中，兩個虛設絕緣材料層130可以藉由剝除、刮除、撕除或任何合適的方法去除。本揭露不意欲針對從兩個抗反射層120的表面去除虛設絕緣材料層130的方法進行限制。
接著，請繼續參考第7圖。在一些實施方式中，如第7圖所示，製造方法METH可以進一步包含烘烤製程。此烘烤製程用以固化兩個抗反射層120。如第7圖所示，由基板110、兩個抗反射層120以及導電連通柱140所組成的中間結構可以藉由烘烤裝置B的烘烤，使得至少兩個抗反射層120可以固化。在一些實施方式中，此烘烤製程可以執行於步驟S15之後，以利後續的製程(例如：壓模製程)在兩個抗反射層120的表面上執行。
步驟S16：分別形成兩導電乾膜150位於兩抗反射層120上。
請參考第8圖。如第8圖所示，兩個導電乾膜150分別形成於兩個抗反射層120上。在本實施方式中，兩個導電乾膜150分別設置於兩個抗反射層120遠離基板110的一側。更詳細的說，兩個導電乾膜150分別形成於兩個抗反射層120的上表面以及下表面，使得每一抗反射層120位於每一導電乾膜150與基板110之間。如第8圖所示，兩個導電乾膜150形成於兩個抗反射層120上以完全覆蓋導電連通柱140，使得兩個導電乾膜150可以透過導電連通柱140電性連接，並使得分布於基板110的上表面與下表面的金屬線路之訊號可以透過導電連通柱140彼此連接。
在一些實施方式中。兩個導電乾膜150可以藉由壓膜、塗佈或任何合適的方法形成。本揭露不意欲針對分別形成兩個導電乾膜150於兩個抗反射層120上的方法進行限制。
在一些實施方式中，兩個導電乾膜150的材料可以包含感光銀膜或任何合適的材料。本揭露不意欲針對兩個導電乾膜150的材料進行限制。
在一些實施方式中，兩個導電乾膜150的厚度大於約10微米。足夠厚的兩個導電乾膜150使得分布於基板110的表面的金屬線路具有低阻抗。
步驟S17：圖案化兩導電乾膜150。
請參考第9圖。如第9圖所示，在本實施方式中，兩個導電乾膜150係藉由曝光裝置E來執行圖案化製程。如第9圖所示，在曝光裝置E與兩個導電乾膜150之間可以分別設置有兩個遮罩M。遮罩M上分布有數個實心部與鏤空部所組成的圖案，使得曝光裝置E在對兩個導電乾膜150進行曝光製程時可以在兩個導電乾膜150上形成圖案。
在一些實施方式中，曝光裝置E可以是極紫外光(EUV)曝光機或任何合適的裝置。本揭露不意欲針對用以圖案化兩個導電乾膜150的裝置和方法進行限制。
在一些實施方式中，遮罩M可以包含但不限於光罩(photomask)。
接著，請參考第10圖。如第10圖所示，兩個導電乾膜150藉由曝光裝置E以及遮罩M執行的曝光製程之後，遂執行顯影製程。顯影製程使得兩個導電乾膜150被去除各一部位。更詳細的說，如第10圖所示，兩個導電乾膜150被去除各一部位，使得兩抗反射層120暴露各一部位。舉例來說，位於基板110上方的導電乾膜150被去除其右方的一部位，位於基板110下方的導電乾膜150被去除其左方的一部位，使得兩個導電乾膜150在一方向(例如：在第10圖中的上-下方向)上部分重疊。藉由執行顯影製程，導電連通柱140仍然被兩個導電乾膜150完全覆蓋。
接著，請參考第11圖。如第11圖所示，製造方法METH可以進一步包含烘烤製程。此烘烤製程用以固化兩個導電乾膜150。如第11圖所示，由基板110、兩個抗反射層120、導電連通柱140以及兩個導電乾膜150所組成的中間結構可以藉由烘烤裝置B的烘烤，使得至少兩個導電乾膜150以及兩個抗反射層120暴露之各一部位可以固化。在一些實施方式中，此烘烤製程可以執行於步驟S17之後，以利後續的製程(例如：微蝕刻製程以及黑化製程)的執行。
步驟S18：去除兩抗反射層120之各一部位。
請參考第12圖。如第12圖所示，在本實施方式中，兩個抗反射層120暴露的各一部位被去除，使得基板110的兩相反表面各暴露出一部分。舉例來說，位於基板110上的抗反射層120被去除其右方的一部位，位於基板110下的抗反射層120被去除其左方的一部位，使得兩個抗反射層120在一方向(例如：在第10圖中的上-下方向)上部分重疊。藉由執行微蝕刻製程，導電連通柱140仍然被兩個導電乾膜150完全覆蓋，並使基板110的兩相反表面各暴露出一部分。
在一些實施方式中，兩個抗反射層120可以藉由微蝕刻製程或任何合適的製程來去除各一部位。本揭露不意欲針對去除兩個抗反射層120之各一部位的方法進行限制。
步驟S19：分別形成兩黑化層160包覆兩導電乾膜150。
請參考第13圖。如第13圖所示，兩個導電乾膜150分別被兩個黑化層160包覆。更詳細的說，每一導電乾膜150面向基板110的表面係由對應之抗反射層120覆蓋，且每一導電乾膜150的其餘表面係由對應之黑化層160所覆蓋，如第13圖所示。藉由分別形成兩黑化層160包覆兩導電乾膜150，可以達成避免產生視效反光的問題之功效。
在一些實施方式中，如第13圖所示，兩個黑化層160在一方向(例如：進-出紙面方向)上係三面地分別包覆兩個導電乾膜150。在藉由對應的抗反射層120在一方向(例如：進-出紙面方向)上一面地覆蓋兩個導電乾膜150，使得兩個導電乾膜150在一方向(例如：進-出紙面方向)上可以被四面地包覆。
在一些實施方式中，兩個黑化層160可以藉由化鍍、電鍍、塗佈、網印、噴印或任何合適的方法來形成。本揭露不意欲針對分別形成兩個黑化層160包覆兩個導電乾膜150的方法進行限制。
藉由執行製造方法METH的上述步驟S11至步驟S19，製造者可以製造出導電結構100。如第13圖所示，藉由執行製造方法METH製造出的導電結構100包含基板110、兩個抗反射層120、導電連通柱140、兩個導電乾膜150以及兩個黑化層160。兩個抗反射層120分別位於基板110之相反兩表面上，且此兩相反表面各暴露出一部分。兩個導電乾膜150分別設置於兩個抗反射層120遠離基板110的一側。導電連通柱140穿越基板110並具有兩端分別延伸至兩個導電乾膜150。兩個黑化層160分別覆蓋兩個導電乾膜150，且每一導電乾膜150係由對應的抗反射層120與對應的黑化層160包覆。
在一些實施方式中，導電連通柱140的兩端分別與兩個抗反射層120非共平面，以避免因為導電連通柱140的兩端之表面平行或低於兩個抗反射層120而導致可能的導電連通柱140與兩個導電乾膜150之間的接觸不良。
在一些實施方式中，兩個導電乾膜150完全覆蓋導電連通柱140，以避免在執行步驟S18時因為兩個導電乾膜150的厚度不足而導致兩個抗反射層120的各一部位被去除時導電連通柱140亦被蝕刻。
由以上對於本揭露之具體實施方式之詳述，可以明顯地看出，在本揭露之導電結構及其製造方法中，因為絕緣層形成於抗反射層上對抗反射層產生保護，所以可以避免在形成通孔的過程中可能造成的層間疊片刮傷風險以及在通孔中形成導電連通柱的偏移風險。在本揭露之導電結構及其製造方法中，透過在抗反射層形成導電乾膜以及在導電乾膜表面形成黑化層，以在無新增製程的狀況下同時達到細線路、四面無反射光、通孔可以導電以及無層間疊片刮傷的訴求。
雖然本揭露已以實施方式揭露如上，然其並不用以限定本揭露，任何熟習此技藝者，在不脫離本揭露的精神和範圍內，當可作各種的更動與潤飾，因此本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100:導電結構 110:基板 120:抗反射層 130:虛設絕緣材料層 140:導電連通柱 150:導電乾膜 160:黑化層 B:烘烤裝置 E:曝光裝置 M:遮罩 METH:製造方法 S11,S12,S13,S14,S15,S16,S17,S18,S19:步驟 V:通孔
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖繪示根據本揭露之一實施方式之導電結構的製造方法的流程圖。 第2圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第3圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第4圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第5圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第6圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第7圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第8圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第9圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第10圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第11圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第12圖繪示根據本揭露之一實施方式之製造導電結構的中間階段的示意圖。 第13圖繪示根據本揭露之一實施方式之導電結構的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:導電結構
110:基板
120:抗反射層
140:導電連通柱
150:導電乾膜
160:黑化層

Claims (18)

  1. 一種導電結構，包含： 一基板； 兩抗反射層，分別位於該基板之相反兩表面上，該兩相反表面各暴露出一部分； 兩導電乾膜，分別設置於該兩抗反射層遠離該基板的一側； 一導電連通柱，穿越該基板，並具有兩端分別延伸至該兩導電乾膜；以及 兩黑化層，分別覆蓋該兩導電乾膜，其中該兩導電乾膜的每一者由對應之該抗反射層與對應之該黑化層包覆。
  2. 如請求項1所述之導電結構，其中該基板之材料包含聚對苯二甲酸乙二酯、環烯烴聚合物、透明聚醯亞胺、聚醯亞胺或聚偏二氟乙烯。
  3. 如請求項1所述之導電結構，其中該兩抗反射層於一方向上部分重疊。
  4. 如請求項1所述之導電結構，其中該兩抗反射層之一光學密度大於4。
  5. 如請求項1所述之導電結構，其中該兩抗反射層之材料包含油墨、碳、氧化銅、鉻或黑鎳。
  6. 如請求項1所述之導電結構，其中該兩導電乾膜於一方向上部分重疊。
  7. 如請求項1所述之導電結構，其中該兩導電乾膜完全覆蓋該導電連通柱。
  8. 如請求項1所述之導電結構，其中該兩導電乾膜之一厚度大於10微米。
  9. 如請求項1所述之導電結構，其中該導電連通柱係實心填充結構。
  10. 如請求項1所述之導電結構，其中該導電連通柱貫穿該兩反射層。
  11. 如請求項1所述之導電結構，其中該導電連通柱之材料包含銀、銅或碳。
  12. 如請求項1所述之導電結構，其中每一該兩導電乾膜面向該基板的一表面係由對應之該抗反射層所覆蓋，且每一該兩導電乾膜的其餘表面係由對應之該黑化層所覆蓋。
  13. 一種導電結構的製造方法，包含： 分別形成兩抗反射層於一基板之相反兩表面上； 分別形成兩虛設絕緣材料層於該兩抗反射層上； 形成一通孔穿越該兩虛設絕緣材料層、該基板與該兩抗反射層； 形成一導電連通柱於該通孔，且該導電連通柱完全填充該通孔； 去除該兩虛設絕緣材料層； 分別形成兩導電乾膜位於該兩抗反射層上，以完全覆蓋該導電連通柱； 圖案化該兩導電乾膜；以及 分別形成兩黑化層包覆該兩導電乾膜。
  14. 如請求項13所述之方法，進一步包含烘烤以固化該兩抗反射層於該去除該兩虛設絕緣材料層的步驟之後。
  15. 如請求項13所述之方法，進一步包含烘烤以固化該兩導電乾膜於該圖案化該兩導電乾膜的步驟之後。
  16. 如請求項13所述之方法，進一步包含去除該兩抗反射層之各一部位於該分別形成該兩黑化層包覆該兩導電乾膜的步驟之前。
  17. 如請求項13所述之方法，其中該形成該導電連通柱於該通孔的步驟使得該導電連通柱的兩端分別穿過該兩抗反射層。
  18. 如請求項13所述之方法，進一步包含清潔該基板於該分別形成該兩抗反射層的步驟之前。
TW111108658A 2022-03-02 2022-03-09 導電結構及其製造方法 TWI810843B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210202906.6A CN114613741B (zh) 2022-03-02 2022-03-02 导电结构及其制造方法
CN202210202906.6 2022-03-02

Publications (2)

Publication Number Publication Date
TWI810843B TWI810843B (zh) 2023-08-01
TW202337282A true TW202337282A (zh) 2023-09-16

Family

ID=81861388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108658A TWI810843B (zh) 2022-03-02 2022-03-09 導電結構及其製造方法

Country Status (2)

Country Link
CN (1) CN114613741B (zh)
TW (1) TWI810843B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326853A (ja) * 1994-05-31 1995-12-12 Nippon Avionics Co Ltd プリント配線板のボールバンプ形成方法
JP3061788B1 (ja) * 1999-01-26 2000-07-10 イビデン株式会社 プリント配線板とその製造方法
CN1925130B (zh) * 2005-09-02 2010-08-25 上海集成电路研发中心有限公司 一种降低半导体大马士革铜工艺中表面反射率的方法
JP2009239238A (ja) * 2008-03-28 2009-10-15 Fujifilm Corp 電子回路基板の製造方法
US8373271B2 (en) * 2010-05-27 2013-02-12 International Business Machines Corporation Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication
JP6268466B2 (ja) * 2013-09-29 2018-01-31 株式会社村田製作所 電子部品の製造方法
CN105524420A (zh) * 2014-10-17 2016-04-27 太阳油墨制造株式会社 干膜、固化物及印刷电路板
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法

Also Published As

Publication number Publication date
TWI810843B (zh) 2023-08-01
CN114613741B (zh) 2023-05-12
CN114613741A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
CN106231816A (zh) 一种无引线金手指板的制作方法
CN109275277B (zh) 一种防止pcb小孔入油墨的阻焊制作方法
US20080264676A1 (en) Circuit board and method for manufaturing thereof
JP4220004B2 (ja) 電磁波遮蔽板の製造方法
TWI538590B (zh) 印刷電路板及其製作方法
CN106201041A (zh) 一种触摸屏制备方法
TWI713775B (zh) 導電性膜、觸控面板感測器及觸控面板
CN116744585B (zh) 超薄介厚基板及其制作方法、音圈马达
CN112020237A (zh) 大功率厚铜电路板防焊制作工艺方法
KR20070106669A (ko) 회로기판 및 그 제조방법
KR20180045712A (ko) 터치 스크린 패널용 센서의 제조 방법 및 터치 스크린 패널용 센서
CN212588590U (zh) 一种多层电孔工艺封装基板
CN105988621A (zh) 一种触摸屏及其制备方法
TW202337282A (zh) 導電結構及其製造方法
JP2005294687A (ja) 導体層パターン及び電磁波遮蔽体の製造法
CN108551725B (zh) 一种印制电路板线路电镀镍金的方法及其印制电路板线路
JPH09312471A (ja) 多層配線板及びその製造方法
KR100343389B1 (ko) 다층 배선기판의 제조방법
CN113825321B (zh) 电路板及其制作方法和应用
US11582872B2 (en) Circuit board
JP3935596B2 (ja) 電磁波遮蔽板の製造方法および電磁波遮蔽板
CN210042390U (zh) 一种导电银浆连接上下层的双面柔性线路板
CN108271319A (zh) 可挠性电路板的制造方法
CN102686052A (zh) 软性印刷电路板及其制造方法
JP2003338677A (ja) めっき用レジストパタ−ン形成方法およびそれに用いるフォトマスク