TW202332923A - 晶片可靠度測試組件及測試方法 - Google Patents
晶片可靠度測試組件及測試方法 Download PDFInfo
- Publication number
- TW202332923A TW202332923A TW111105251A TW111105251A TW202332923A TW 202332923 A TW202332923 A TW 202332923A TW 111105251 A TW111105251 A TW 111105251A TW 111105251 A TW111105251 A TW 111105251A TW 202332923 A TW202332923 A TW 202332923A
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- motherboard
- test
- daughter board
- holders
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 73
- 230000032683 aging Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 5
- 239000000523 sample Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 6
- 238000012795 verification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明提供一種晶片測試組件,其包含母子板。母板用以乘載晶片並進行老化程序,子板用以在老化程序後對母板上的多顆晶片同步進行電性檢測,其中母板的晶片乘載座是可折斷式設計,子板未經高溫程序而可重複使用。
Description
本發明涉及一種晶片可靠性測試組件,特別為包含可折斷式晶片設計的母板以及可重複使用的子板的晶片可靠性測試組件。
晶片可靠度測試是將晶片放在高溫下加速老化,再取出驗證電性。過往,子板用以乘載晶片,子板再與母板結合,同時經高溫加速老化。後續,需逐一取下子板以驗證其電性。
子板與母板因經過高溫烘烤,皆無法重複使用。另外,須從母板上逐一取下子板驗證晶片電性,效率較低。
本發明建議的晶片可靠度測試組件具有可重複使用以及高效率電性驗證之特性。
本發明的母板用以乘載晶片以進行老化的高溫測試,其中晶片乘載座可折斷並拋棄。本發明的子板用以同步進行多顆晶片的電性驗證,且可重複,提高驗證效率。
本發明提供一種晶片測試組件,包含一母板,具多個幾何形狀相同的測試區,任一該測試區具有多個晶片座,任一晶片座可折斷並拋棄,用以乘載一晶片;以及一子板,對應於任一該測試區,用以檢驗該測試區內之晶片的電性。
另外,如必要,晶片測試組件母板的鎖固螺絲孔可作為高溫連接端子。
以下各實施例配合圖式,用以說明本發明之精神,讓本技術領域之人士能清楚理解本發明之技術,但非用以限制本發明的範圍,本發明之專利權範圍應由請求項界定。特別強調,圖式僅為示意之用,並非代表元件實際之尺寸或數量,部份細節可能也不完全繪出,以求圖式之簡潔。
本發明的晶片可靠性測試組件包含母板及子板。母板用來乘載晶片,放置在高溫下進行加速老化程序,無法重複使用。母板經過老化程序後取出,利用子板測試晶片電性。子板未經過高溫環境,可重複使用。本發明的每一晶片乘載座(或稱晶片墊)設計成可折斷,如測試失敗,可直接折斷並拋棄該晶片乘載座。
過去電性測試需要將晶片從母板取下並逐一測試,非常沒有效率。本發明在母板上設置多個感測針孔,子板設置多個感測針,感測針孔以及感測針是依據晶片特徵設計的。要特別說明的是子板的感測針可連接全部或部份的感測針孔,將子板與母板連接後,即可同時測試多個晶片。明顯的,本發明無須從母板上逐一取下子板及逐一測試,而是將子板連接母板即可測試多個晶片之電性,大大的提高驗證效率。
圖1繪示晶片可靠性驗證組件的母板10。母板10具有複數個晶片座11,任一晶片座11可乘載一晶片。四個晶片座11為一組,形成多個測試區12。測試區12中間區域具有晶片座11以及中空部分13,使得二相鄰的晶片座11相互獨立,測試區12外圍區域的母板上設置感測針孔14,用來電性連接晶片座11上的晶片。
要特別強調的是,每個晶片座11是可以折斷的,例如晶片座11上設置易折線,一旦測試失敗,沿易折線即可輕易折斷該晶片座11並拋棄。測試區12可以是不同的幾何形狀。一實施例中設計成方形。另一實施可設計成長條形。
另外,進行加速老化程序時,母板是鎖固在加速老化裝置(如烘烤箱)中。有些測試,老化程序可能需要連接外部電源,需要設置高溫連接端子,本發明利用鎖固螺孔作為高溫連接端子,例如一或多組電源或接地,形成無端子的晶片可靠性測試組件。
圖2上方繪示子板20,下方繪示母板10,用來說明子板20結構,以電性測試時母板10與子板20的連接方式。首先要說明的是,從加速老化裝置中取出母板10,再將子板20接合到母板10上即可進行多個晶片的電性測試,無須逐一取下晶片,即可明顯提高電性測試的便利性及效率。子板20的上表面設有外接線路端點21用來連接外部探測系統,下表面以感測針或感測插頭(圖未示)連接母板的感測針孔14,即可進行電性測試。子板20中間區域是中空的通孔22。透過通孔22可進行感壓、感音或感光測試。例如,通孔22裝設光學透鏡即可進行特殊的感光測試。
子板與母板連接設計,主要是達到電性連接的功能,例如將母板設計成探針孔,子板設計成對應的探針,或相反。一實施例中,母板與子板是透過接觸導通。
實施例中的子板20具有特殊的幾何形狀,其通常對應於母板10的測試區,用以同步對多個晶片進行電性測試。特別強調,此種幾何形狀的對應並非必要特徵,只要子板20涵蓋母板上的多個晶片座即可。
利用本發明的晶片可靠度測試組件可非常簡易的完成可靠性測試程序。首先進行加速老化程序,即將晶片設置在母板的晶片座上,置入高溫箱中一段時間,冷卻後取出。接著進行電性測試程序,將子板與母板接合,連接測試裝置與子板進行電性測試。本發明無須從母板逐一取下晶片進行電性測試,僅需將子板的感測針接合到母板的感測針孔,即可同步對多個晶片進性電性測試。
另外,如需測試晶片光學性質,可直接在子板上裝設光學鏡片,可同步進行光學測試。相似的,可同步進行感壓測試或感聲測試。例如,圖2所示實施例的子板中央設有通孔,通孔可以裝設光學鏡片而可以進行測試光性。另一實施例是透過中央通孔加壓,進行壓力感測之測試。
10:母板
11:晶片座
12:測試區
13:中空部分
14:感測針孔
20:子板
21:外接線路端點
22:通孔
圖1為本發明晶片測試母板結構的示意圖。
圖2為本發明母板與子板結合方式的示意圖。
10:母板
11:晶片座
12:測試區
13:中空部分
14:感測針孔
Claims (10)
- 一種晶片可靠度測試組件,包含: 一母板用來進行一老化程序,其中該母板具有多個測試區,任一該多個測試區包含多個晶片座,任一該多個晶片座用以乘載一晶片,該多個晶片座彼此獨立;以及 一子板用來進行一檢測程序,其中該子板具一特定幾何形狀對應該母板之任一該多個測試區,電性連接該測試區中之全部該晶片。
- 如請求項1所述之晶片可靠度測試組件,其中該母板更包含一鎖固螺絲孔,其中該鎖固螺絲孔作為高溫電性連接端子。
- 如請求項1所述之晶片可靠度測試組件,其中任一該多個晶片座上具有一易折線,沿該易折線可折斷該晶片座。
- 如請求項1所述之晶片可靠度測試組件,其中該母板之任一該多個測試區周圍設置多個感測針孔,該子板具有多個感測針可結合至該多個感測針孔以檢測該測試區中之全部該晶片。
- 如請求項1所述之晶片可靠度測試組件,其中該特定幾何形狀為一方形。
- 如請求項5所述之晶片可靠度測試組件,其中該子板之中央具有一通孔,透過該通孔對該測試區中之全部該晶片進行一感光測試、一感音測試或一感壓測試。
- 一種晶片可靠度測試組件,包含: 一母板用來進行一老化程序,其中該母板具有多個晶片座,任一該多個晶片座用以乘載一晶片,該多個晶片座彼此獨立且可折斷;以及 一子板用來進行一檢測程序,其中該子板電性連接該母板之全部或部分該多個晶片座上之該晶片。
- 如請求項7所述之晶片可靠度測試組件,其中該母板更包含一鎖固螺絲孔用來作為高溫電性連接端子。
- 如請求項7所述之晶片可靠度測試組件,其中該多個晶片座周圍具有多個感測針孔,該子板具有多個感測針,該多個感測針可結合至全部或部分該多個感測針孔。
- 一種晶片可靠度測試方法,包含: 鎖固一母板於一烘烤箱內進行老化程序,其中該母板具有多個晶片座,任一該多個晶片座可固定一晶片,該多個晶片座彼此獨立且可折斷; 從該烘烤箱移出該母板;以及 結合一子板於該母板,其中該子板可同時電性檢測多個該晶片。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111105251A TW202332923A (zh) | 2022-02-14 | 2022-02-14 | 晶片可靠度測試組件及測試方法 |
CN202210597955.4A CN116626458A (zh) | 2022-02-14 | 2022-05-30 | 晶片可靠度测试组件、方法 |
US17/836,744 US20230258710A1 (en) | 2022-02-14 | 2022-06-09 | Chip reliability test assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111105251A TW202332923A (zh) | 2022-02-14 | 2022-02-14 | 晶片可靠度測試組件及測試方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202332923A true TW202332923A (zh) | 2023-08-16 |
Family
ID=87559499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111105251A TW202332923A (zh) | 2022-02-14 | 2022-02-14 | 晶片可靠度測試組件及測試方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230258710A1 (zh) |
CN (1) | CN116626458A (zh) |
TW (1) | TW202332923A (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11127545A (ja) * | 1997-10-23 | 1999-05-11 | Nippon Seiki Co Ltd | 車両用計器装置 |
US7350108B1 (en) * | 1999-09-10 | 2008-03-25 | International Business Machines Corporation | Test system for integrated circuits |
CN109358282B (zh) * | 2018-10-23 | 2021-05-25 | 哈尔滨学院 | 一种计算机主板测试用自动控制插拔设备 |
-
2022
- 2022-02-14 TW TW111105251A patent/TW202332923A/zh unknown
- 2022-05-30 CN CN202210597955.4A patent/CN116626458A/zh active Pending
- 2022-06-09 US US17/836,744 patent/US20230258710A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20230258710A1 (en) | 2023-08-17 |
CN116626458A (zh) | 2023-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2837829B2 (ja) | 半導体装置の検査方法 | |
US5905382A (en) | Universal wafer carrier for wafer level die burn-in | |
US6064217A (en) | Fine pitch contact device employing a compliant conductive polymer bump | |
JP3401014B2 (ja) | 半導体ダイをテストするための方法及び装置 | |
USRE46075E1 (en) | Full-water test and burn-in mechanism | |
JPH09503577A (ja) | バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理 | |
TW200822263A (en) | Test method for yielding a known good die | |
JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
KR100652421B1 (ko) | 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법 | |
US6549025B1 (en) | System and method for thermal testing of circuit boards using thermal films | |
TW202332923A (zh) | 晶片可靠度測試組件及測試方法 | |
JP3730340B2 (ja) | 半導体試験装置 | |
JP2004119945A (ja) | インターポーザ | |
JP2001077160A (ja) | 半導体基板試験装置 | |
US20020043984A1 (en) | Support carrier for temporarily attaching integrated circuit chips to a chip carrier and method | |
KR100842909B1 (ko) | 번-인 테스트의 스캔 방법 | |
JPH09252031A (ja) | ウェハテスタ | |
TW591734B (en) | IC tester system for eliminating electrostatic discharge damage | |
JPS6119142A (ja) | 半導体装置の試験装置 | |
KR20080053120A (ko) | 유니버셜 패키지 테스트 보드 어셈블리 | |
JPH02190774A (ja) | 集積回路の試験装置 | |
JP3720994B2 (ja) | 半導体装置用テストボード | |
JPH07318587A (ja) | プローブカード | |
KR20030068629A (ko) | 테스트 보드 어셈블리 | |
JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 |