KR20080053120A - 유니버셜 패키지 테스트 보드 어셈블리 - Google Patents

유니버셜 패키지 테스트 보드 어셈블리 Download PDF

Info

Publication number
KR20080053120A
KR20080053120A KR1020060125114A KR20060125114A KR20080053120A KR 20080053120 A KR20080053120 A KR 20080053120A KR 1020060125114 A KR1020060125114 A KR 1020060125114A KR 20060125114 A KR20060125114 A KR 20060125114A KR 20080053120 A KR20080053120 A KR 20080053120A
Authority
KR
South Korea
Prior art keywords
package test
test board
socket
semi
universal
Prior art date
Application number
KR1020060125114A
Other languages
English (en)
Other versions
KR100868452B1 (ko
Inventor
김병석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060125114A priority Critical patent/KR100868452B1/ko
Publication of KR20080053120A publication Critical patent/KR20080053120A/ko
Application granted granted Critical
Publication of KR100868452B1 publication Critical patent/KR100868452B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트할 다양한 집적회로 칩 각각의 헤드 타입 및 패키지 타입에 호환성을 갖는 집적회로의 패키지 테스트에 사용되는 유니버셜 패키지 테스트 보드 어셈블리에 관한 것이다.
본 발명은 칩이 안착되는 일반소켓과 연결되는 세미소켓; 상기 세미소켓과 연결되고 상기 일반소켓에 안착되는 칩의 특성을 테스트할 수 있도록 테스터와 연결되는 유니버셜 패키지 테스트 보드로 구성되어 있다.
본 발명의 테스트 보드 어셈블리는 테스트할 칩을 안착한 일반소켓을 패키지 테스트 보드에 직접 연결하는 종래의 구성과는 달리, 유니버셜 패키지 테스트 보드를 호환가능한 형태로 구성하고 세미소켓을 새로이 추가하여 사용하는 구조적인 특징을 갖는다.
따라서 유니버셜 패키지 테스트 보드만으로도 수많은 종류의 칩 테스트가 가능하다. 또한 DIB(Device Interface Board)의 제작비용을 줄일 수 있으므로 패키지 테스트 비용을 줄일 수 있다.
패키지 테스트 보드, DIB, 테스트 장비, 테스트 칩, 테스트 보드.

Description

유니버셜 패키지 테스트 보드 어셈블리{Universal Package Test Board Assembly}
도 1은 종래의 패키지 테스트 보드에 테스트할 칩이 안착되는 일반소켓과 테스터가 연결되는 구조를 나타내는 도면,
도 2는 본 발명에 따른 유니버셜 패키지 테스트 보드 어셈블리에 테스트할 칩이 안착되는 일반소켓과 테스터가 연결되는 구조를 나타내는 도면.
도 3은 본 발명의 일실시예에 따른 유니버셜 패키지 테스트 보드의 상면과 저면에 세미소켓이 연결되는 구조를 나타내는 단일 유니버셜 패키지 테스트 보드로 구성한 도면,
도 4는 도 3의 경우에 있어서 2중 유니버셜 패키지 테스트 보드로 구성한 도면.
*도면의 주요 부분에 대한 부호의 설명*
10 : 유니버셜 패키지 테스트 보드 10a : 유니버셜 패키지 테스트 보드 전면
10b : 유니버셜 패키지 테스트 보드 후면 20 : 칩
30 : 테스터 40a : 유니버셜 패키지 테스트 보드 상면의 세미소켓
40b : 유니버셜 패키지 테스트 보드 저면의 세미소켓 50 : 일반소켓
60 : 유니버셜 패키지 테스트 보드 어셈블리
본 발명은 테스트할 반도체 칩이 안착되는 일반소켓과 테스터를 연결시켜주는 장치로서, 여러 종류의 테스트 대상 칩에 대응하여 사용할 수 있도록 하는 유니버셜 패키지 테스트 보드 어셈블리에 관한 것이다.
일반적으로 웨이퍼는 규소를 얇은 박판으로 형성한 것으로서, 규소(Si)를 고순도로 정제하여 결정시킨 후에 얇게 잘라내어서 반도체소자를 만드는 기본재료로 사용하게 된다. 웨이퍼는 통상적으로 여러 가지의 반도체 공정을 통하여 상부면에 무수한 패턴을 형성하고, 이 패턴이 형성된 반도체 칩을 척(Chuck)에 안치된 상태에서 제조가 제대로 이루어졌는지 여부를 테스트 공정시에 미세하고 정교한 다수의 니들을 반도체 칩의 패턴에 도전시켜 각종의 전기적 특성을 측정하여 웨이퍼의 불량여부를 판정하게 된다.
이후 어셈블리 공정을 통하여 패키지 상태로 만들어지게 된다. 이 상태에서 소자의 동작특성 및 성능을 테스트하게 되는데 이때 사용되는 장비들로는 테스트 장치, 테스트 보드 등이 있다. 테스트할 칩은 그 크기가 미세하므로 테스트시에는 테스트할 칩을 일반소켓에 안착시키고, 칩이 안착된 일반소켓과 패키지 테스트 보드를 연결시키는 방식을 이용한다.
도 1을 참고하면, 종래의 패키지 테스트 보드(1)는 테스터(30)와 테스트 대상 칩(20)이 안착된 일반소켓(50)을 연결하기 위해서 각각의 칩(20)마다 패키지 테 스트 보드(1)를 개별적으로 제작, 사용하였으므로 패키지 테스트 보드(1)의 제작에 많은 비용이 소요되는 문제점이 있었다.
따라서 종래에는 여러 종류의 테스트 대상 칩(20) 각각의 헤드 타입과 패키지 타입에 맞는 다양한 형태의 패키지 테스트 보드(1)가 요구되었다. 이처럼 각각의 타입별로 다양한 핀수의 패키지 테스트 보드(1)가 필요하기 때문에, 실제로 테스트 공정에서 사용되고 있는 패키지 테스트 보드(1)의 수량은 엄청났으며, 이러한 패키지 테스트 보드(1)는 다층 기판으로서 단가도 고가이기 때문에, 하나의 제품에도 여러 개의 패키지 테스트 보드(1)를 보유해야 하므로 원가상승이라는 문제와 관리상의 여려움이 발생하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 각각의 테스트 대상 칩의 헤드 타입 및 패키지 타입에 호환성을 갖는 새로운 형태의 유니버셜 패키지 테스트 보드 어셈블리를 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 테스터에 칩을 안착한 일반소켓을 연결하기 위한 테스트 보드 어셈블리는 칩이 안착되는 일반소켓과 연결되는 세미소켓; 상기 세미소켓과 연결되고 상기 일반소켓에 안착된 칩의 특성을 테스트할 수 있도록 테스터와 연결되도록 설치되는 유니버셜 패키지 테스트 보드로 구성되어 있다.
이하에서는 도면을 참조하여 각 구성부분에 대해 상술한다.
도 2는 본 발명에 따른 유니버셜 패키지 테스트 보드 어셈블리(60)에 테스트할 칩(20)이 안착되는 일반소켓(50)과 테스터(30)가 연결되는 구조를 나타내는 도면으로서, 유니버셜 패키지 테스트 보드(10)의 상면(10a)에 세미소켓(40a)이 연결되는 경우를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 유니버셜 패키지 테스트 보드 어셈블리(60)는, 세미소켓(40a)과 유니버셜 패키지 테스트 보드(10)로 구성된다.
이와 같이 본 발명의 유니버셜 패키지 테스트 보드 어셈블리(60)는 도 1에 도시된 칩(20)이 안착된 일반소켓(50)을 패키지 테스트 보드(1)에 직접 연결하는 종래의 장치와 달리 구성된다.
유니버셜 패키지 테스트 보드(10)는 유니버셜 DIB(Device Interface Board) 즉, 보드상의 전체 핀을 모두 연결한 정형화된 형태의 보드를 선정하고, 그 위에 유니버셜 패키지 테스트 보드(10)와 일반소켓(50)을 연결하는 세미소켓(40a)을 유니버셜 패키지 테스트 보드(10)의 상면(10a)에 연결할 수 있는 구조로 되어 있다. 상기 일반소켓(50)의 내부에는 테스트할 칩(20)을 안착시킨다. 세미소켓(40a)은 칩(20)과 칩(20)을 안착한 일반소켓(50)의 모양에 맞게 제작하여 연결한다.
예를 들어, 칩(20)을 안착한 일반소켓(50)의 연결핀(52)수가 208개인 경우, 세미소켓(40a)의 형태는 가운데 부분을 중심으로 52개씩의 네부분의 삽입구멍(41)으로 형성하여 상기 일반소켓(50)의 연결핀(52)들이 삽입될 수 있도록 되어 있다.
도 2에 도시된 본 발명의 일실시예에 따른 구성요소들의 결합관계를 상술하 면 다음과 같다. 도 2는 유니버셜 패키지 테스트 보드(10)의 상면(10a)에 세미소켓(40a)이 연결되는 경우이다.
유니버셜 패키지 테스트 보드(10)는 일측면으로는 테스터(30)와 전기적으로 연결되는 접속부(31)가 형성되어 있다. 접속부(31)는 일반적으로 상기 테스터(30)의 헤드에 설치된 채널핀(미도시)들과 연결되는 콘택 패드들로 이루어진다. 접속부(31)의 형태는 연결되는 테스터(30)에 따라 그 형태를 달리할 수 있으며, 접속부(31)의 개수는 예컨대 2개로 구성되며, 하나는 유니버셜 패키지 테스트 보드(10)의 상면(10a)방향에 연결되는 칩(20)을 테스트하기 위한 테스터(30)와의 연결을 위한 것이고, 다른 하나는 유니버셜 패키지 테스트 보드(10)의 저면(10b)방향에 연결되는 칩(20)을 테스트하기 위한 테스터(30)와의 연결을 위한 것이다. 각각 연결되는 테스터(30)는 동일한 것일 수도 있고, 종류를 달리하여 각각 다른 테스트를 수행할 수도 있다.
유니버셜 패키지 테스트 보드(10) 상면(10a)의 일측에는 인쇄회로패턴이 형성되어 있으며, 상면 중앙부 일측에는 세미소켓(40a)과의 연결을 위해 연결나사홈(11)이 형성되어 있고, 세미소켓(40a)의 모서리들에는 상기 연결나사홈(11)과 대응되도록 연결나사(42)가 형성되어 있다. 상기 연결나사(42)를 돌려서 연결나사홈(11)에 고정할 수 있다. 세미소켓(40a)의 삽입구멍(11)은 내부로 커넥터(43)와 패턴이 형성되어 있어 케이블(23)을 통하여 유니버셜 패키지 테스트 보드(10)의 커넥터(33)와 연결된다.
상기 세미소켓(40a)은 그 상부면에 삽입구멍(41)이 형성되어 있고, 세미소 켓(40a)의 상부로 연결되는 일반소켓(50)의 하부면에 구성된 연결핀(52)과 대응하여 삽입 고정된다. 고정에 필요한 경우에는 납땜을 통하여 고정할 수도 있다.
상기한 바와 마찬가지로 일반소켓(50)의 삽입구멍(51)과 칩(20)의 연결핀(21)이 삽입고정된다.
도 3은 본 발명의 일실시예에 따른 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 세미소켓(40a,40b)이 연결되는 구조를 나타내는 단일 유니버셜 패키지 테스트 보드(10)를 나타내는 도면이다.
도 3의(a)는 상기 도 2에서 설명된 바와 마찬가지로 유니버셜 패키지 테스트 보드의 상면(10a)에 세미소켓(40a)이 연결되는 모습을 나타낸 도면이고, 도 3의(b)는 유니버셜 패키지 테스트 보드의 저면(10b)에 세미소켓(40b)이 연결되는 모습을 나타낸 도면이다.
도 3의(b)에 도시된 바와 같이, 유니버셜 패키지 테스트 보드의 저면(10b)에 연결되는 세미소켓(40b)은 상면(10a)에 연결되는 세미소켓(40a)과 거의 동일한 구조로 되어 있으며, 다만 차이점은 유니버셜 패키지 테스트 보드의 저면(10b)에 연결되는 세미소켓(40b)에는 전원과 접지로 구성된 사각링(43)이 포함되어 있다.
즉, 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 연결되는 세미소켓(40a,40b)은 저면(10b)에 연결되는 세미소켓(40b)의 경우 상기한 사각링(43)을 포함한 것외에는 상면(10a)에 연결되는 세미소켓(40a)과 동일한 형태가 되도록 하여 사용에 편리하도록 하였다. 상기한 전원과 접지로 구성된 사각링(43)은 반도체장치에 요구되는 일반적인 전기적 장치일뿐이며, 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 연결되는 세미소켓(40a,40b)간의 성질의 차이를 결정짓는 것은 아니다. 따라서 각 세미소켓(40a,40b)은 동일한 성질을 갖는 장치로 이해할 수 있다.
도 4는 도 3의 경우에 있어서 2중 유니버셜 패키지 테스트 보드로 구성한 도면이다.
테스트할 칩(20)의 사용핀 수가 많지 않은 경우에, 도 3에 도시한 단일 유니버셜 패키지 테스트 보드를 2중으로 구성한 실시예를 나타낸다. 이 경우에는 2개의 유니버셜 패키지 테스트 보드의 상면(10a)과 저면(10b)에 2개의 세미소켓(40a,40b)을 연결하여 사용할 수 있다. 기타의 내용은 단일 유니버셜 패키지 테스트 보드의 경우와 동일하다.
또한 본 발명은 유니버셜 패키지 테스트 보드의 상면(10a)방향과 저면(10b)방향에 연결되는 각각의 칩(20)의 테스트를 위하여 각각 다른 테스터(30)를 사용할 수 있다. 따라서 하나의 유니버셜 패키지 테스트 보드(10)에 두 종류의 테스터(30)를 연결하여 사용 가능하다.
다만, 본 발명의 실시를 위해서는 칩(20)과 일반소켓(50)에 대응하는 대표적인 사이즈별 세미소켓(40a,40b)이 필요하다. 본 발명은 호환가능한 유니버셜 패키지 테스트 보드(10)를 사용하지만, 이러한 호환성은 테스트할 칩(20)과 일반소켓(50)의 사이즈에 맞는 별도의 세미소켓(40)이 필요하기 때문이다.
그러나 본 발명의 실시에 따른 경우에는 종래에 도 1에 도시된 바와 같이 테스트할 칩(20)과 일반소켓(50)에 맞추어 고가인 패키지 테스트 보드(1)를 별도로 사용해야 하는 경우와 비교해서, 저가인 대표적인 사이즈별 세미소켓(40a,40b)의 사용만으로도 동일한 효과를 얻을 수 있으므로 경제적이다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 보드 및 장치간의 접속부 형상은 장치에 맞도록 변형하여 본 발명을 실시할 수 있는 것이 명백하다. 본 발명의 효력범위는 상기한 실시예에 국한되지 아니하고 특허청구범위에 기재된 기술적 사상에 의해 정하여 져야 한다.
본 발명은 단일 유니버셜 패키지 테스트 보드뿐만 아니라 2중 내지 4중 정도의 유니버셜 패키지 테스트 보드만으로도 수많은 종류의 칩 테스트가 가능하다. 또한 DIB의 제작비용을 줄일 수 있으므로 패키지 테스트 비용을 줄일 수 있다.
상기한 효과에 따라 본 발명은 많은 종류의 장치를 다루는 파운드리업에 있어서 효용가치가 클것이다.

Claims (3)

  1. 테스터에 칩을 안착한 일반소켓을 연결하기 위한 패키지 테스트 보드 어셈블리에 있어서,
    칩이 안착되는 일반소켓과 연결되는 세미소켓;
    상기 세미소켓과 연결되고 상기 일반소켓에 안착되는 칩의 특성을 테스트할 수 있도록 테스터와 연결되는 유니버셜 패키지 테스트 보드;를 특징으로 하는 유니버셜 패키지 테스트 보드 어셈블리.
  2. 제1항에 있어서, 상기 유니버셜 패키지 테스트 보드는 상면과 저면에 세미소켓이 동시에 연결되도록 설치가능한 구조를 특징으로 하는 유니버셜 패키지 테스트 보드 어셈블리.
  3. 제2항에 있어서, 유니버셜 패키지 테스트 보드의 수를 2개 또는 4개로 구성한 것을 특징으로 하는 유니버셜 패키지 테스트 보드 어셈블리.
KR1020060125114A 2006-12-08 2006-12-08 유니버셜 패키지 테스트 보드 어셈블리 KR100868452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060125114A KR100868452B1 (ko) 2006-12-08 2006-12-08 유니버셜 패키지 테스트 보드 어셈블리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125114A KR100868452B1 (ko) 2006-12-08 2006-12-08 유니버셜 패키지 테스트 보드 어셈블리

Publications (2)

Publication Number Publication Date
KR20080053120A true KR20080053120A (ko) 2008-06-12
KR100868452B1 KR100868452B1 (ko) 2008-11-11

Family

ID=39807597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125114A KR100868452B1 (ko) 2006-12-08 2006-12-08 유니버셜 패키지 테스트 보드 어셈블리

Country Status (1)

Country Link
KR (1) KR100868452B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012511A (ko) * 2010-08-02 2012-02-10 세크론 주식회사 하이픽스 보드 검사 장치
CN111707929A (zh) * 2020-06-29 2020-09-25 深圳赛西信息技术有限公司 一种pga封装微波测试夹具

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200156935Y1 (ko) 1995-06-30 1999-09-15 김영환 다중 패키지 인터페이스장치
KR970053266A (ko) * 1995-12-30 1997-07-31 김광호 패키지 유형이 다른 동일 집적회로 소자에 적용되는 범용 검사용 기판
US6097199A (en) 1998-01-22 2000-08-01 Lsi Logic Corporation Universal decoder test board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012511A (ko) * 2010-08-02 2012-02-10 세크론 주식회사 하이픽스 보드 검사 장치
CN111707929A (zh) * 2020-06-29 2020-09-25 深圳赛西信息技术有限公司 一种pga封装微波测试夹具

Also Published As

Publication number Publication date
KR100868452B1 (ko) 2008-11-11

Similar Documents

Publication Publication Date Title
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US7129730B2 (en) Probe card assembly
US5468157A (en) Non-destructive interconnect system for semiconductor devices
US7372286B2 (en) Modular probe card
US6252415B1 (en) Pin block structure for mounting contact pins
US5644247A (en) Test socket and method for producing known good dies using the test socket
US20100295572A1 (en) Universal test socket and semiconductor package testing apparatus using the same
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
JP2009020105A (ja) ソケット及びこれを有する検査装置及び方法
KR100268414B1 (ko) 반도체 장치를 테스트하기 위한 프로브 카드
US20170219627A1 (en) Wafer prober integrated with full-wafer contactor
KR100989673B1 (ko) 표면 실장형 집적회로 패키지용 테스트 소켓
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
KR100681156B1 (ko) 전기적 검사 장치용 소켓
US6292005B1 (en) Probe card for IC testing apparatus
KR100868452B1 (ko) 유니버셜 패키지 테스트 보드 어셈블리
KR20160113492A (ko) 플랙시블 컨택복합체 및 이를 이용한 테스트용 소켓
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
CN113504455A (zh) 封装测试装置、封装测试方法及转接板的制备方法
KR20030068629A (ko) 테스트 보드 어셈블리
KR100216992B1 (ko) 복수의 전원배선이 형성된 검사용 기판
KR101627869B1 (ko) 하이픽스 보드 검사 장치
US20230069959A1 (en) Chip socket, testing fixture and chip testing method thereof
KR100389227B1 (ko) 평면 실장형 반도체 장치용 검사장치 및 그 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee