TW202329127A - 非揮發性記憶體的驅動電路 - Google Patents
非揮發性記憶體的驅動電路 Download PDFInfo
- Publication number
- TW202329127A TW202329127A TW112100087A TW112100087A TW202329127A TW 202329127 A TW202329127 A TW 202329127A TW 112100087 A TW112100087 A TW 112100087A TW 112100087 A TW112100087 A TW 112100087A TW 202329127 A TW202329127 A TW 202329127A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- node
- supply voltage
- drain
- control signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
本發明為一種非揮發性記憶體的驅動電路。該驅動電路包括一叉耦合電路(cross coupled circuit)、一第一傳導元件、一第二傳導元件、一第一開關元件、一第二該關元件、一第一選擇元件與一第二選擇元件。該第一傳導元件連接於一第一節點與一第二節點之間。該第二傳導元件連接於一第三節點與一第四節點之間。該交叉耦合電路接收一第一供應電壓,並連接至該第一節點與該第二節點。該第一開關元件連接於該第二節點與一第五節點之間。該第二開關元件連接於該第四節點與一第六節點之間。該第一選擇元件與第二選擇元件分別連接於該第五節點與該第六節點。該第一選擇元件與該第二選擇元件都接收一第二供應電壓與一第三供應電壓。
Description
本發明是有關於一種驅動電路,且特別是有關於一種運用於非揮發性記憶體的驅動電路。
眾所周知,非揮發性記憶體可在電源消失之後,仍可保存資料,因此非揮發性記憶體已經廣泛的運用於電子產品中。再者,非揮發性記憶體中包括多個非揮發性記憶胞 (non-volatile cell)排列而成非揮發性記憶胞陣列(non-volatile cell array),而每個非揮發性記憶胞中皆包含一浮動閘電晶體(floating gate transistor)。
請參照第1圖,其所繪示為揮發性記憶體示意圖。非揮發性記憶體中包括一非揮發性記憶胞陣列110與一驅動電路(driving circuit)120。其中,驅動電路120連接至非揮發性記憶胞陣列110,且驅動電路120可在各種運作模式下提供各種驅動信號OUT至非揮發性記憶胞陣列110。
舉例來說,根據非揮發性記憶胞陣列的運作模式,驅動電路120提供適當的驅動信號OUT來操控非揮發性記憶胞陣列110進行讀取運作(read operation)、抹除運作(erase operation)或者編程運作(program operation)。
美國專利US 9,882,566 B1揭露一種非揮發性記憶體的驅動電路。在該驅動電路中,改變輸入信號,使得驅動電路產生不同電壓的驅動信號至非揮發性記憶胞陣列。
本發明係有關於一種驅動電路,連接至一非揮發性記憶胞陣列,該驅動電路包括:一第一傳導元件,具有一第一端與一第二端,其中該第一傳導元件的該第一端連接至一第一節點,該傳導元件的該第二端連接至一第二節點;一第二傳導元件,具有一第一端與一第二端,其中該第二傳導元件的該第一端連接至一第三節點,該傳導元件的該第二端連接至一第四節點,且該第四節點的電壓作為一驅動信號,傳遞至該非揮發性記憶胞陣列;一第一電晶體,具有一第一汲/源端、一第二汲/源端與一閘極端,其中該第一電晶體的該第一汲/源端接收一第一供應電壓,該第一電晶體的該第二汲/源端連接至該第一節點,該第一電晶體的該閘極端連接至該第三節點;一第二電晶體,具有一第一汲/源端、一第二汲/源端與一閘極端,其中該第二電晶體的該第一汲/源端接收該第一供應電壓,該第二電晶體的該第二汲/源端連接至該第三節點,該第二電晶體的該閘極端連接至該第一節點;一第一開關元件,具有一第一端、一第二端與一控制端,其中該第一開關元件的該第一端連接至該第二節點,該第一開關元件的該第二端連接至一第五節點,該第一開關元件的該控制端接收一第一控制信號;一第二開關元件,具有一第一端、一第二端與一控制端,其中該第二開關元件的該第一端連接至該第四節點,該第二開關元件的該第二端連接至一第六節點,該第二開關元件的該控制端接收一第二控制信號;一第一選擇元件,具有一第一端、一第二端、一第三端與一控制端,其中該第一選擇元件的該第一端連接至該第五節點,該第一選擇元件的該第二端接收一第二供應電壓,該第一選擇元件的該第三端接收一第三供應電壓,該第一選擇元件的該控制端接收一第三控制信號;以及,一第二選擇元件,具有一第一端、一第二端、一第三端與一控制端,其中該第二選擇元件的該第一端連接至該第六節點,該第二選擇元件的該第二端接收該第二供應電壓,該第二選擇元件的該第三端接收該第三供應電壓,該第二選擇元件的該控制端接收一第四控制信號。其中,根據該第一控制信號,該第一開關元件為一斷開狀態或者一閉合狀態;根據該第二控制信號,該第二開關元件為該斷開狀態或者該閉合狀態;根據該第三控制信號,該第一選擇元件將該第二供應電壓或者該第三供應電壓傳遞至該第五節點;根據該第四控制信號,該第二選擇元件將該第二供應電壓或者該第三供應電壓傳遞至該第六節點。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
本發明提出一種非揮發性記憶體的驅動電路。相同地,本發明的驅動電路連接至非揮發性記憶體。經由適當地控制,驅動電路可產生不同電壓的驅動信號至非揮發性記憶體。
請參照第2圖,其所繪示為本發明非揮發性記憶體示意圖。非揮發性記憶體中包括一非揮發性記憶胞陣列160與一驅動電路(driving circuit)150。其中,驅動電路150連接至非揮發性記憶胞陣列160。
驅動電路150接收供應電壓Vdd1、Vdd2、Vnn,並且驅動電路150接收控制信號Ctrl。在各種運作模式下,控制信號Ctrl控制驅動電路150,使得驅動電路150將三個供應電壓Vdd1、Vdd2、Vnn其中之一作為驅動信號OUT,並傳遞至非揮發性記憶胞陣列160。以下詳細說明本發明的驅動電路。
請參照第3A圖與第3B圖,其所繪示為本發明的驅動電路第一實施例以及驅動電路的運作表(operation table)。驅動電路200可提供一驅動信號OUT至非揮發性記憶胞陣列。
驅動電路200包括:電晶體m1、電晶體m2、傳導元件(conducting device)202、204、開關元件(switching device)212、214以及選擇元件(selecting device)222、224。其中,電晶體m1與電晶體m2為p型電晶體。
電晶體m1與電晶體m2形成交叉耦合電路(cross coupled circuit)。電晶體m1的第一汲/源端(drain/source terminal)接收供應電壓Vdd1、電晶體m1的閘極端連接至節點b1、電晶體m1的第二汲/源端連接至節點a1。電晶體m2的第一汲/源端接收供應電壓Vdd1、電晶體m2的閘極端連接至節點a1、電晶體m2的第二汲/源端汲極連接至節點b1。
傳導元件202連接於節點a1與節點a2之間。傳導元件204連接於節點b1與節點b2之間。基本上,傳導元件202會將節點a1與節點a2之間維持在導通狀態(conducting state)。傳導元件204會將節點b1與節點b2之間維持在導通狀態。再者,節點b2的電壓即為驅動信號OUT。
開關元件212的第一端連接至節點a2,開關元件212的第二端連接至節點a3,開關元件212的控制端接收控制信號Crtl1。根據控制信號Ctrl1,開關元件212可呈現斷開狀態(open state)或者閉合狀態(close state)。開關元件214的第一端連接至節點b2,開關元件214的第二端連接至節點b3,開關元件214的控制端接收控制信號Crtl2。根據控制信號Ctrl2,開關元件214可呈現斷開狀態或者閉合狀態。
選擇元件222的第一端連接至節點a3,選擇元件222的第二端接收供應電壓Vdd2,選擇元件222的第三端接收供應電壓Vnn,選擇元件222的控制端接收控制信號Crtl3。根據控制信號Ctrl3,選擇元件222將供應電壓Vdd2傳遞至節點a3或者將第三供電壓Vnn傳遞至至節點a3。選擇元件224的第一端連接至節點b3,選擇元件224的第二端接收供應電壓Vdd2,選擇元件224的第三端接收供應電壓Vnn,選擇元件224的控制端接收控制信號Crtl4。根據控制信號Ctrl4,選擇元件224將供應電壓Vdd2傳遞至節點b3或者將第三供電壓Vnn傳遞至至節點b3。
根據本發明的第一實施例,供應電壓Vdd1大於供應電壓Vdd2,供應電壓Vdd2大於供應電壓Vnn。舉例來說,供應電壓Vdd1為18V,供應電壓Vdd2為6V,供應電壓Vnn為0V。
另外,在各種運作模式(operation mode)下,根據控制信號Ctrl1~Ctrl4,驅動電路200可將供應電壓Vdd1、供應電壓Vdd2與供應電壓Vnn其中之一傳遞至節點b2,並作為驅動信號OUT。
如第3B圖所示,於運作模式Mode1時,控制信號Ctrl1將開關元件212控制為閉合狀態。控制信號Ctrl2將開關元件214控制為斷開狀態。根據控制信號Ctrl3,選擇元件222選擇供應電壓Vdd2,並將供應電壓Vdd2傳遞至節點a3。根據控制信號Ctrl4。選擇元件224選擇供應電壓 Vdd2,並將供應電壓Vdd2傳遞至節點b3。
由於開關元件212為閉合狀態且開關元件214為斷開狀態,所以供應電壓Vdd2由節點a3經由開關元件212傳遞至節點a2。再者,供應電壓Vdd2由節點a2經由傳導元件202傳遞至節點a1,使得電晶體m2開啟(turn on)。因此,節點b1的電壓為供應電壓Vdd1,並使得電晶體m1關閉(turn off)。另外,供應電壓Vdd1經由傳導元件204傳遞至節點b2,作為驅動信號OUT。也就是說,在運作模式Mode1時,驅動信號OUT即為供應電壓Vdd1。
於運作模式Mode2時,控制信號Ctrl1將開關元件212控制為斷開狀態。控制信號Ctrl2將開關元件214控制為閉合狀態。根據控制信號Ctrl3,選擇元件222選擇供應電壓Vdd2,並將供應電壓Vdd2傳遞至節點a3。根據控制信號Ctrl4,選擇元件224選擇供應電壓Vdd2,並將供應電壓Vdd2傳遞至節點b3。
由於開關元件212為斷開狀態且開關元件214為閉合狀態,所以供應電壓Vdd2由節點b3經由開關元件214傳遞至節點b2,並作為驅動信號OUT。再者,供應電壓Vdd2由節點b2經由傳導元件204傳遞至節點b1,使得電晶體m1開啟(turn on)。因此,節點a1的電壓為供應電壓Vdd1,並使得電晶體m2關閉(turn off)。也就是說,在運作模式Mode2時,驅動信號OUT即為供應電壓Vdd2。
於運作模式Mode3時,控制信號Ctrl1將開關元件212控制為斷開狀態。控制信號Ctrl2將開關元件214控制為閉合狀態。根據控制信號Ctrl3,選擇元件222選擇供應電壓Vdd2,並將供應電壓Vdd2傳遞至節點a3。根據控制信號Ctrl4,選擇元件224選擇供應電壓Vnn,並將供應電壓Vnn傳遞至節點b3。
由於開關元件212為斷開狀態且開關元件214為閉合狀態,所以供應電壓Vnn由節點b3經由開關元件214傳遞至節點b2,並作為驅動信號OUT。再者,供應電壓Vnn由節點b2經由傳導元件204傳遞至節點b1,使得電晶體m1開啟(turn on)。因此,節點a1的電壓為供應電壓Vdd1,並使得電晶體m2關閉(turn off)。也就是說,在運作模式Mode3時,驅動信號OUT即為供應電壓Vnn。
請參照第4圖,其所繪示為本發明的驅動電路第二實施例。驅動電路300可提供一驅動信號OUT至非揮發性記憶胞陣列。其中,供應電壓Vdd1大於供應電壓Vdd2,供應電壓Vdd2大於供應電壓Vnn。舉例來說,供應電壓Vdd1為18V,供應電壓Vdd2為6V,供應電壓Vnn為0V。
驅動電路300包括:電晶體m1、電晶體m2、傳導元件302、304、開關元件312、314以及選擇元件322、324。其中,電晶體m1與電晶體m2為p型電晶體。
電晶體m1與電晶體m2形成交叉耦合電路(cross coupled circuit)。電晶體m1的第一汲/源端接收供應電壓Vdd1、電晶體m1的閘極端連接至節點b1、電晶體m1的第二汲/源端連接至節點a1。電晶體m2的第一汲/源端接收供應電壓Vdd1、電晶體m2的閘極端連接至節點a1、電晶體m2的第二汲/源端連接至節點b1。
傳導元件302包括一電晶體m3,電晶體m3的第一汲/源端連接至節點a1,電晶體m3的第二汲/源端連接至節點a2,電晶體m3的閘極端接收偏壓電壓(bias voltage)Vbs1。傳導元件304包括一電晶體m4,電晶體m4的第一汲/源端連接至節點b1,電晶體m4的第二汲/源端連接至節點b2,電晶體m4的閘極端接收偏壓電壓Vbs1。其中,電晶體m3與電晶體m4為p型電晶體。
再者,偏壓電壓Vbs1可使得電晶體m3與電晶體m4開啟(turn on),例如偏壓電壓Vbs1為3V。因此,傳導元件302會將節點a1與節點a2之間維持在導通狀態,傳導元件304會將節點b1與節點b2之間維持在導通狀態。再者,節點b2的電壓即為驅動信號OUT。
開關元件312包括電晶體m5與電晶體m6。電晶體m5的第一汲/源端連接至節點a2,電晶體m5的閘極端接收控制信號Ctrl1,電晶體m6的第一汲/源端連接至電晶體m5的第二汲/源端,電晶體m6的閘極端接收控制信號Ctrl1,電晶體m6的第二汲/源端連接至節點a3。其中,電晶體m5與電晶體m6為n型電晶體。
開關元件314包括電晶體m7與電晶體m8。電晶體m7的第一汲/源端連接至節點b2,電晶體m7的閘極端接收控制信號Ctrl2,電晶體m8的第一汲/源端連接至電晶體m7的第二汲/源端,電晶體m8的閘極端接收控制信號Ctrl2,電晶體m8的第二汲/源端連接至節點b3。其中,電晶體m7與電晶體m8為n型電晶體。
基本上,控制信號Ctrl1可控制電晶體m5與電晶體m6同時開啟(turn on)或者同時關閉(turn off)。舉例來說,當控制信號Ctrl1為開啟電壓(on voltage,Von)時,電晶體m5與電晶體m6同時開啟,開關元件312為閉合狀態(close state)。當控制信號Ctrl1為關閉電壓(off voltage,Voff)時,電晶體m5與電晶體m6同時關閉,開關元件312為斷開狀態(open state)。其中,開啟電壓Von大於關閉電壓Voff。
同理,控制信號Ctrl2可控制電晶體m7與電晶體m8同時開啟(turn on)或者同時關閉(turn off)。舉例來說,當控制信號Ctrl2為開啟電壓Von時,電晶體m7與電晶體m8同時開啟,開關元件314為閉合狀態(close state)。當控制信號Ctrl2為關閉電壓Voff時,電晶體m7與電晶體m8同時關閉,開關元件314為斷開狀態(open state)。舉例來說,開啟電壓Von為8V,關閉電壓Voff為6V。
在第二實施例中,開關元件312包括電晶體m5與電晶體m6,而開關元件314包括電晶體m7與電晶體m8。然而,本發明並不限定於此。為了讓供應電壓Vdd1、Vdd2、Vnn可以符合安全工作區(safe operating area,簡稱SOA)的規範,開關元件312、314也可以用其他數目的電晶體來組成。 舉例來說,開關元件312包括三個電晶體連接於節點a2與節點a3之間,且三個電晶體的閘極都接收控制信號Ctrl1。
選擇元件322包括電晶體m9與電晶體m10。電晶體m9的第一汲/源端連接至節點a3,電晶體m9的閘極端接收控制信號Ctrl3,電晶體m9的第二汲/源端接收供應電壓Vnn。電晶體m10的第一汲/源端連接至節點a3,電晶體m10的閘極端接收控制信號Ctrl3,電晶體m10的第二汲/源端接收供應電壓Vdd2。其中,電晶體m9為n型電晶體,電晶體m10為p型電晶體。
選擇元件324包括電晶體m11與電晶體m12。電晶體m11的第一汲/源端連接至節點b3,電晶體m11的閘極端接收控制信號Ctrl4,電晶體m11的第二汲/源端接收供應電壓Vnn。電晶體m12的第一汲/源端連接至節點b3,電晶體m12的閘極端接收控制信號Ctrl4,電晶體m12的第二汲/源端接收供應電壓Vdd2。其中,電晶體m11為n型電晶體,電晶體m12為p型電晶體。
基本上,控制信號Ctrl3可控制電晶體m9與電晶體m10。舉例來說,當控制信號Ctrl3為輸入電壓Vin1時,電晶體m9關閉(turn off)且電晶體m10開啟(turn on),選擇元件322選擇供應電壓Vdd2,並將選擇電壓Vdd2傳遞至節點a3。當控制信號Ctrl3為輸入電壓Vin2時,電晶體m9開啟(turn on)且電晶體m10關閉(turn off),選擇元件322選擇供應電壓Vnn,並將供應電壓Vnn傳遞至節點a3。其中,輸入電壓Vin2大於輸入電壓Vin1。
同理,控制信號Ctrl4可控制電晶體m11與電晶體m12。舉例來說,當控制信號Ctrl4為輸入電壓Vin1時,電晶體m11關閉(turn off)且電晶體m12開啟(turn on),選擇元件324選擇供應電壓Vdd2,並將供應電壓Vdd2傳遞至節點b3。當控制信號Ctrl4為輸入電壓Vin2時,電晶體m11開啟(turn on)且電晶體m12關閉(turn off),選擇元件324選擇供應電壓Vnn,並將供應電壓Vnn傳遞至節點b3。舉例來說,輸入電壓Vin2為6V,輸入電壓Vin1為0V。
請參照第5A圖至第5D圖,其所繪示為本發明第二實施例驅動電路的運作表及其各種運作模式下驅動電路的偏壓示意圖。
請參照第5A圖與第5B圖,於運作模式Mode1時,控制信號Ctrl1為開啟電壓Von,控制信號Ctrl2為關閉電壓Voff,控制信號Ctrl3為輸入電壓Vin1,控制信號Ctrl4為輸入電壓Vin1。因此,開關元件312控制為閉合狀態,開關元件314控制為斷開狀態,選擇元件322將供應電壓Vdd2傳遞至節點a3,選擇元件324將供應電壓Vdd2傳遞至節點b3。
由於開關元件312為閉合狀態且開關元件314為斷開狀態,所以供應電壓Vdd2由節點a3經由開關元件312傳遞至節點a2。再者,供應電壓Vdd2由節點a2經由傳導元件302傳遞至節點a1,使得電晶體m2開啟(turn on)。因此,節點b1的電壓為供應電壓Vdd1,並使得電晶體m1關閉(turn off)。另外,供應電壓Vdd1經由傳導元件204傳遞至節點b2,作為驅動信號OUT。也就是說,在運作模式Mode1時,驅動信號OUT即為供應電壓Vdd1。
請參照第5A圖與第5C圖,於運作模式Mode2時,控制信號Ctrl1為關閉電壓Voff,控制信號Ctrl2為開啟電壓Von,控制信號Ctrl3為輸入電壓Vin1,控制信號Ctrl4為輸入電壓Vin1。因此,開關元件312控制為斷開狀態,開關元件314控制為閉合狀態,選擇元件322將供應電壓Vdd2傳遞至節點a3,選擇元件324將供應電壓Vdd2傳遞至節點b3。
由於開關元件312為斷開狀態且開關元件314為閉合狀態,所以供應電壓Vdd2由節點b3經由開關元件314傳遞至節點b2,並作為驅動信號OUT。再者,供應電壓Vdd2由節點b2經由傳導元件304傳遞至節點b1,使得電晶體m1開啟(turn on)。因此,節點a1的電壓為供應電壓Vdd1,並使得電晶體m2關閉(turn off)。也就是說,在運作模式Mode2時,驅動信號OUT即為供應電壓Vdd2。
請參照第5A圖與第5D圖,於運作模式Mode3時,控制信號Ctrl1為關閉電壓Voff,控制信號Ctrl2為開啟電壓Von,控制信號Ctrl3為輸入電壓Vin1,控制信號Ctrl4為輸入電壓Vin2。因此,開關元件312控制為斷開狀態,開關元件314控制為閉合狀態,選擇元件322將供應電壓Vdd2傳遞至節點a3,選擇元件324將供應電壓Vnn傳遞至節點b3。
由於開關元件312為斷開狀態且開關元件314為閉合狀態,所以供應電壓Vnn由節點b3經由開關元件314傳遞至節點b2,並作為驅動信號OUT。再者,供應電壓Vnn由節點b2經由傳導元件304傳遞至節點b1,使得電晶體m1開啟(turn on)。因此,節點a1的電壓為供應電壓Vdd1,並使得電晶體m2關閉(turn off)。也就是說,在運作模式Mode3時,驅動信號OUT即為供應電壓Vnn。
由以上的說明可知,本發明提出一種非揮發性記憶體的驅動電路。驅動電路接收供應電壓Vdd1、Vdd2、Vnn。在各種運作模式下,根據控制信號Ctrl1~Ctrl4,驅動電路將三個供應電壓Vdd1、Vdd2、Vnn其中之一作為驅動信號,並傳遞至非揮發性記憶胞陣列。
再者,在此技術領域的技術人員也可以對本發明進行修改並達成本發明所教示的功能。
舉例來說,在第二實施例中,驅動電路300內所有電晶體m1~m12的體極端(body terminal)也可以連接至適當的位置。如第6圖所示,其為本發明第二實施例的驅動電路,其揭露電晶體體極端的連接關係。電晶體m1的體極端連接至電晶體m1的第一汲/源端。電晶體m2的體極端連接至電晶體m2的第一汲/源端。電晶體m3的體極端連接至電晶體m3的第一汲/源端。電晶體m4的體極端連接至電晶體m4的第一汲/源端。電晶體m5的體極端連接至電晶體m5的第二汲/源端。電晶體m6的體極端連接至電晶體m6的第二汲/源端。電晶體m7的體極端連接至電晶體m7的第二汲/源端。電晶體m8的體極端連接至電晶體m8的第二汲/源端。電晶體m9的體極端連接至電晶體m9的第二汲/源端。電晶體m10的體極端連接至電晶體m10的第二汲/源端。電晶體m11的體極端連接至電晶體m11的第二汲/源端。電晶體m12的體極端連接至電晶體m12的第二汲/源端。
當然,本發明並不以第6圖為限,在此領域的技術人員也可以根據電晶體m1~m12為p型電晶體或者n型電晶體,將電晶體對應的體極端連接至適當的供應電壓。舉例來說,電晶體m1~m4為p型電晶體,電晶體m1~m4的體極端接收供應電壓Vdd2。電晶體m5~m9、m11為n型電晶體,電晶體m5~m9、m11的體極端接收供應電壓Vnn。電晶體m10、m12為p型電晶體,電晶體m10、m12的體極端接收供應電壓Vdd2。
請參照第7圖,其所繪示為本發明的驅動電路第三實施例。當供應電壓Vdd1、Vdd2、Vnn的大小差距不是很大的狀況下,第三實施例中的傳導元件702、703可由導線(conducting wire)來取代304。舉例來說,供應電壓Vdd1為9V,供應電壓Vdd2為3.3V,供應電壓Vnn為0V。此時,節點a1直接連接至節點a2,節點b1直接連接至節點b2。
在驅動電路700的各種運作模式時,由於傳導元件702、704為導通狀態,所以節點a1與節點a2的電壓會相同,節點b1與節點b2的電壓會相同。也就是說,在驅動電路700中,電晶體m1的閘極端可以連接至節點b1或者節點b2。同理,電晶體m2的閘極端可以連接至節點a1或者節點a2。
除了上述的驅動電路之外,本發明也可以利用調整電源供應器的供應電壓,並使得驅動電路將多個供應電壓其中之一作為驅動信號,並傳遞至非揮發性記憶胞陣列。
請參照第8A圖,其所繪示為本發明另一非揮發性記憶體中的電路連接示意圖。請參照第8B圖,其為第8A圖非揮發性記憶體運作於二種不同模式(第一模式或第二模式)所提供的驅動信號示意圖。請參照第8C圖,其為第8A圖非揮發性記憶體運作於另二種不同模式(第一模式或第三模式)所提供的驅動信號示意圖。
如第8A圖所示,非揮發性記憶體包括一電壓產生器(voltage generator)710、非揮發性記憶胞陣列760與一驅動電路750。其中,驅動電路750連接至非揮發性記憶胞陣列760。另外,驅動電路750連接至電壓產生器710用以接收一供應電壓V
H與一供應電壓V
L。舉例來說,電壓產生器710中包括至少一電荷泵(charge pump),用以輸出供應電壓V
H與供應電壓V
L。
驅動電路750接收供應電壓V
H、V
L,並且驅動電路750接收控制信號Ctrl,用以將二個供應電壓V
H、V
L其中之一作為驅動信號OUT,並傳遞至非揮發性記憶胞陣列760。另外,在各種運作模式下,電壓產生器710可以改變供應電壓V
H、V
L的大小,使得驅動電路750可輸出至少三種以上不同電壓的驅動信號OUT。
如第8B圖所示,當非揮發性記憶體運作於第一模式Mode1或者第二模式Mode2時,電壓產生器710改變供應電壓V
H、V
L的大小,將供應電壓V
H逐漸調整至18V,將供應電壓V
L逐漸調整至6V。因此,於時間點ta之後,驅動電路750可根據控制信號Ctrl,將18V的供應電壓V
H或者6V的供應電壓V
L作為驅動信號OUT,並傳遞至非揮發性記憶胞陣列760。
同理,如第8C圖所示,當非揮發性記憶體運作於第一模式Mode1或者第三模式Mode3時,電壓產生器710改變供應電壓V
H、V
L的大小,將供應電壓V
H逐漸調整至18V,將供應電壓V
L調整至0V。因此,於時間點tb之後,驅動電路750可根據控制信號Ctrl,將18V的供應電壓V
H或者0V的供應電壓V
L作為驅動信號OUT,並傳遞至非揮發性記憶胞陣列760。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110, 160, 760:非揮發性記憶胞陣列
120, 150, 200, 300, 700, 750:驅動電路
202, 204, 302, 304, 702, 704:傳導元件
212, 214, 312, 314:開關元件
222, 224, 322, 324:選擇元件
710:電壓產生器
第1圖為揮發性記憶體示意圖;
第2圖為本發明非揮發性記憶體示意圖;
第3A圖與第3B圖為本發明的驅動電路第一實施例以及驅動電路的運作表;
第4圖為本發明的驅動電路第二實施例;
第5A圖至第5D圖為本發明第二實施例驅動電路的運作表及其各種運作模式下驅動電路的偏壓示意圖;
第6圖為本發明第二實施例的驅動電路,其揭露電晶體體極端的連接關係;
第7圖為本發明的驅動電路第三實施例;
第8A圖為本發明另一非揮發性記憶體中的電路連接示意圖;
第8B圖為第8A圖非揮發性記憶體運作於二種不同模式(第一模式或第二模式)所提供的驅動信號示意圖;以及
第8C圖為第8A圖非揮發性記憶體運作於另二種不同模式(第一模式或第三模式)所提供的驅動信號示意圖。
200:驅動電路
202,204:傳導元件
212,214:開關元件
222,224:選擇元件
Claims (14)
- 一種驅動電路,連接至一非揮發性記憶胞陣列,該驅動電路包括: 一第一傳導元件,具有一第一端與一第二端,其中該第一傳導元件的該第一端連接至一第一節點,該第一傳導元件的該第二端連接至一第二節點; 一第二傳導元件,具有一第一端與一第二端,其中該第二傳導元件的該第一端連接至一第三節點,該第二傳導元件的該第二端連接至一第四節點,且該第四節點的電壓作為一驅動信號,傳遞至該非揮發性記憶胞陣列; 一第一電晶體,具有一第一汲/源端、一第二汲/源端與一閘極端,其中該第一電晶體的該第一汲/源端接收一第一供應電壓,該第一電晶體的該第二汲/源端連接至該第一節點,該第一電晶體的該閘極端連接至該第三節點; 一第二電晶體,具有一第一汲/源端、一第二汲/源端與一閘極端,其中該第二電晶體的該第一汲/源端接收該第一供應電壓,該第二電晶體的該第二汲/源端連接至該第三節點,該第二電晶體的該閘極端連接至該第一節點; 一第一開關元件,具有一第一端、一第二端與一控制端,其中該第一開關元件的該第一端連接至該第二節點,該第一開關元件的該第二端連接至一第五節點,該第一開關元件的該控制端接收一第一控制信號; 一第二開關元件,具有一第一端、一第二端與一控制端,其中該第二開關元件的該第一端連接至該第四節點,該第二開關元件的該第二端連接至一第六節點,該第二開關元件的該控制端接收一第二控制信號; 一第一選擇元件,具有一第一端、一第二端、一第三端與一控制端,其中該第一選擇元件的該第一端連接至該第五節點,該第一選擇元件的該第二端接收一第二供應電壓,該第一選擇元件的該第三端接收一第三供應電壓,該第一選擇元件的該控制端接收一第三控制信號;以及 一第二選擇元件,具有一第一端、一第二端、一第三端與一控制端,其中該第二選擇元件的該第一端連接至該第六節點,該第二選擇元件的該第二端接收該第二供應電壓,該第二選擇元件的該第三端接收該第三供應電壓,該第二選擇元件的該控制端接收一第四控制信號; 其中,根據該第一控制信號,該第一開關元件為一斷開狀態或者一閉合狀態; 其中,根據該第二控制信號,該第二開關元件為該斷開狀態或者該閉合狀態; 其中,根據該第三控制信號,該第一選擇元件將該第二供應電壓或者該第三供應電壓傳遞至該第五節點; 其中,根據該第四控制信號,該第二選擇元件將該第二供應電壓或者該第三供應電壓傳遞至該第六節點。
- 如請求項1所述的驅動電路,其中該第一供應電壓大於該第二供應電壓,且該第二供應電壓大於該第三供應電壓。
- 如請求項2所述的驅動電路,其中該第一傳導元件與該第二傳導元件維持在一導通狀態。
- 如請求項3所述的驅動電路,其中於一第一運作模式時,該第一開關元件為該閉合狀態,該第二開關元件為該斷開狀態,該第一選擇元件將該第二供應電壓傳遞至該第五節點,該第二選擇元件將該第二供應電壓傳遞至該第六節點,該第二供應電壓經由該第一開關元件與該第一傳導元件傳遞至該第一節點並使得該第二電晶體開啟,該第一供應電壓經由該第二電晶體傳遞至該第三節點並使得該第一電晶體關閉,該第一供應電壓經由該第二傳導元件傳遞至該第四節點並作為該驅動信號。
- 如請求項3所述的驅動電路,其中於一第二運作模式時,該第一開關元件為該斷開狀態,該第二開關元件為該閉合狀態,該第一選擇元件將該第二供應電壓傳遞至該第五節點,該第二選擇元件將該第二供應電壓傳遞至該第六節點,該第一電晶體開啟,該第二電晶體關閉,該第二供應電壓經由該第二開關元件傳遞至該第四節點並作為該驅動信號。
- 如請求項3所述的驅動電路,其中於一第三運作模式時,該第一開關元件為該斷開狀態,該第二開關元件為該閉合狀態,該第一選擇元件將該第二供應電壓傳遞至該第五節點,該第二選擇元件將該第三供應電壓傳遞至該第六節點,該第一電晶體開啟,該第二電晶體關閉,該第三供應電壓經由該第二開關元件傳遞至該第四節點並作為該驅動信號。
- 如請求項3所述的驅動電路,其中該第一傳導元件包括一第三電晶體,該第二傳導元件包括一第四電晶體,該第三電晶體的一第一汲/源端連接至該第一節點,該第三電晶體的一第二汲/源端連接至該第二節點,該第三電晶體的一閘極端接收一偏壓電壓,該第四電晶體的一第一汲/源端連接至該第三節點,該第四電晶體的一第二汲/源端連接至該第四節點,該第四電晶體的一閘極端接收該偏壓電壓,且該第三電晶體與該第四電晶體開啟。
- 如請求項7所述的驅動電路,其中該第一開關元件包括一第五電晶體與一第六電晶體,該第二開關元件包括一第七電晶體與一第八電晶體,該第五電晶體的一第一汲/源端連接至該第二節點,該第五電晶體的一閘極端接收該第一控制信號,該第六電晶體的一第一汲/源端連接至該第五電晶體的一第二汲/源端,該第六電晶體的一第二汲/源端連接至該第五節點,該第六電晶體的一閘極端接收該第一控制信號,該第七電晶體的一第一汲/源端連接至該第四節點,該第七電晶體的一閘極端接收該第二控制信號,該第八電晶體的一第一汲/源端連接至該第七電晶體的一第二汲/源端,該第八電晶體的一第二汲/源端連接至該第六節點,該第八電晶體的一閘極端接收該第二控制信號。
- 如請求項8所述的驅動電路,其中該第一選擇元件包括一第九電晶體與一第十電晶體,該第二選擇元件包括一第十一電晶體與一第十二電晶體,該第九電晶體的一第一汲/源端連接至該第五節點,該第九電晶體的一閘極端接收該第三控制信號,該第九電晶體的一第二汲/源端接收該第三供應電壓,該第十電晶體的一第一汲/源端連接至該第五節點,該第十電晶體的一閘極端接收該第三控制信號,該第十電晶體的一第二汲/源端接收該第二供應電壓,該第十一電晶體的一第一汲/源端連接至該第六節點,該第十一電晶體的一閘極端接收該第四控制信號,該第十一電晶體的一第二汲/源端接收該第三供應電壓,該第十二電晶體的一第一汲/源端連接至該第六節點,該第十二電晶體的一閘極端接收該第四控制信號,該第十二電晶體的一第二汲/源端接收該第二供應電壓。
- 如請求項9所述的驅動電路,其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第十電晶體與該第十二電晶體為p型電晶體,該第五電晶體、該第六電晶體、該第七電晶體、該第八電晶體、該第九電晶體與該第十一電晶體為n型電晶體。
- 如請求項9所述的驅動電路,其中該第一電晶體的一體極端連接至該第一電晶體的該第一汲/源端,該第二電晶體的一體極端連接至該第二電晶體的該第一汲/源端,該第三電晶體的一體極端連接至該第三電晶體的該第一汲/源端,該第四電晶體的一體極端連接至該第四電晶體的該第一汲/源端,該第五電晶體的一體極端連接至該第五電晶體的該第二汲/源端,該第六電晶體的一體極端連接至該第六電晶體的該第二汲/源端,該第七電晶體的一體極端連接至該第七電晶體的該第二汲/源端,該第八電晶體的一體極端連接至該第八電晶體的該第二汲/源端,該第九電晶體的一體極端連接至該第九電晶體的該第二汲/源端,該第十電晶體的一體極端連接至該第十電晶體的該第二汲/源端,該第十一電晶體的一體極端連接至該第十一電晶體的該第二汲/源端,該第十二電晶體的一體極端連接至該第十二電晶體的該第二汲/源端。
- 如請求項9所述的驅動電路,其中於一第一運作模式時,該第一控制信號為一開啟電壓,該第一開關元件為該閉合狀態,該第二控制信號為一關閉電壓,該第二開關元件為該斷開狀態,該第三控制信號為一第一輸入電壓,該第一選擇元件將該第二供應電壓經由該第十電晶體傳遞至該第五節點,該第四控制信號為該第一輸入電壓,該第二選擇元件將該第二供應電壓經由該第十二電晶體傳遞至該第六節點,該第二供應電壓經由該第六電晶體、該第五電晶體與該第三電晶體傳遞至該第一節點並使得該第二電晶體開啟,該第一供應電壓經由該第二電晶體傳遞至該第三節點並使得該第一電晶體關閉,該第一供應電壓經由該第四電晶體傳遞至該第四節點並作為該驅動信號,且該開啟電壓大於該關閉電壓。
- 如請求項9所述的驅動電路,其中於一第二運作模式時,該第一控制信號為一關閉電壓,該第一開關元件為該斷開狀態,該第二控制信號為一開啟電壓,該第二開關元件為該閉合狀態,該第三控制信號為一第一輸入電壓,該第一選擇元件將該第二供應電壓經由該第十電晶體傳遞至該第五節點,該第四控制信號為該第一輸入電壓,該第二選擇元件將該第二供應電壓經由該第十二電晶體傳遞至該第六節點,該第一電晶體開啟,該第二電晶體關閉,該第二供應電壓經由該第八電晶體、該第七電晶體傳遞至該第四節點,並作為該驅動信號,該開啟電壓大於該關閉電壓。
- 如請求項9所述的驅動電路,其中於一第三運作模式時,該第一控制信號為一關閉電壓,該第一開關元件為該斷開狀態,該第二控制信號為一開啟電壓,該第二開關元件為該閉合狀態,該第三控制信號為一第一輸入電壓,該第一選擇元件將該第二供應電壓經由該第十電晶體傳遞至該第五節點,該第四控制信號為一第二輸入電壓,該第二選擇元件將該第三供應電壓經由該第十一電晶體傳遞至該第六節點,該第一電晶體開啟,該第二電晶體關閉,該第三供應電壓經由該第八電晶體、該第七電晶體傳遞至該第四節點,並作為該驅動信號,該開啟電壓大於該關閉電壓,該第二輸入電壓大於該第一輸入電壓。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263298202P | 2022-01-10 | 2022-01-10 | |
US63/298,202 | 2022-01-10 | ||
US17/878,948 | 2022-08-02 | ||
US17/878,948 US20230223092A1 (en) | 2022-01-10 | 2022-08-02 | Driving circuit for non-volatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202329127A true TW202329127A (zh) | 2023-07-16 |
Family
ID=87069946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112100087A TW202329127A (zh) | 2022-01-10 | 2023-01-03 | 非揮發性記憶體的驅動電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230223092A1 (zh) |
TW (1) | TW202329127A (zh) |
-
2022
- 2022-08-02 US US17/878,948 patent/US20230223092A1/en active Pending
-
2023
- 2023-01-03 TW TW112100087A patent/TW202329127A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20230223092A1 (en) | 2023-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI669714B (zh) | 電壓控制裝置及記憶體系統 | |
US6407579B1 (en) | Fast high voltage level shifter with gate oxide protection | |
US10305474B2 (en) | High voltage output driver with low voltage devices | |
JP3385811B2 (ja) | 半導体装置、マイクロコンピュータおよび電子機器 | |
TWI574353B (zh) | 非揮發性記憶胞結構及其裝置 | |
TWI496147B (zh) | Power switching circuit | |
US20050231265A1 (en) | Voltage generating circuit | |
CN111091858B (zh) | 阻变存储阵列的操作方法 | |
CN111145811B (zh) | 阻变存储阵列及其操作方法、阻变存储器电路 | |
TWI696999B (zh) | 位準移位器與半導體裝置 | |
CN115268542B (zh) | 输入/输出器件、低压差稳压器电路及其操作方法 | |
JPH02168497A (ja) | 不揮発性半導体メモリシステム | |
US6888400B2 (en) | Charge pump circuit without body effects | |
JP2003249088A (ja) | チャージポンプ回路 | |
US7868667B2 (en) | Output driving device | |
US5659516A (en) | Voltage regulator for non-volatile semiconductor electrically programmable memory devices | |
JP3899092B2 (ja) | パワーゲーティング技術、回路および集積回路装置 | |
CN110176924A (zh) | 半导体器件 | |
US10964383B2 (en) | Memory driving device | |
TW202329127A (zh) | 非揮發性記憶體的驅動電路 | |
KR102641231B1 (ko) | 스캔 구동 회로 | |
JP2012191455A (ja) | 半導体集積回路 | |
US5691944A (en) | Non-volatile semiconductor memory device | |
KR20180018877A (ko) | 레벨 쉬프터 및 그 동작 방법 | |
TWI425768B (zh) | 可避免輸出電壓產生壓降之高壓選擇電路 |