TW202329094A - 均衡電路結構及其製造方法、感測放大及存儲電路結構 - Google Patents

均衡電路結構及其製造方法、感測放大及存儲電路結構 Download PDF

Info

Publication number
TW202329094A
TW202329094A TW111133381A TW111133381A TW202329094A TW 202329094 A TW202329094 A TW 202329094A TW 111133381 A TW111133381 A TW 111133381A TW 111133381 A TW111133381 A TW 111133381A TW 202329094 A TW202329094 A TW 202329094A
Authority
TW
Taiwan
Prior art keywords
circuit structure
layer
gate
balanced
dielectric layer
Prior art date
Application number
TW111133381A
Other languages
English (en)
Other versions
TWI827232B (zh
Inventor
趙陽
車載龍
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202329094A publication Critical patent/TW202329094A/zh
Application granted granted Critical
Publication of TWI827232B publication Critical patent/TWI827232B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種均衡電路結構及其製造方法、感測放大電路結構及存儲電路結構。其中，均衡電路結構，包括：半導體襯底，包括均衡有源區；柵極層，包括柵極圖形以及電源線，柵極圖形位於均衡有源區上，用於與均衡有源區形成電晶體單元，電源線電連接均衡有源區與外部電源，用於為電晶體單元提供電源。本申請實施例可以有效降低走線層工藝製作難度。

Description

均衡電路結構及其製造方法、感測放大及存儲電路結構
本申請涉及集成電路技術領域，特別是涉及一種均衡電路結構及其製造方法、感測放大電路結構及存儲電路結構。
在對存儲單元的存儲的邏輯電位進行讀取時，通常需要感測放大電路對與存儲單元連接的位元線以及互補位元線上的信號進行放大讀取。均衡電路是感測放大電路的重要組成部分。在讀取過程中的預充階段，均衡電路中的各個電晶體打開，從而使得位元線與互補位元線具有相同的中間電位。在傳統的感測放大電路結構中，通常設有一個走線層，從而透過走線層設置包括均衡電路的電源線在內的各個走線。
然而，隨著工藝的發展，電晶體的尺寸變小，走線數目確維持不變，走線尺寸縮小越來越難，在有限的區域內，包括多個走線的走線層越來越難製造。
基於此，本申請實施例提供一種均衡電路結構及其製造方法、感測放大電路結構及存儲電路結構。
一種均衡電路結構，包括：
半導體襯底，包括均衡有源區；
柵極層，包括柵極圖形以及電源線，所述柵極圖形位於所述均衡有源區上，用於與所述均衡有源區形成電晶體單元，所述電源線電連接所述均衡有源區與外部電源，用於為所述電晶體單元提供電源。
在其中一個實施例中，所述均衡電路結構還包括互連結構，所述互連結構與所述電源線以及所述均衡有源區均連接。
在其中一個實施例中，所述均衡電路結構還包括第一介質層，所述第一介質層覆蓋所述半導體襯底以及所述柵極層，且所述第一介質層內具有接觸孔，所述互連結構位於所述接觸孔內。
在其中一個實施例中，所述均衡電路結構還包括第二介質層，所述第二介質層覆蓋所述第一介質層以及所述互連結構。
在其中一個實施例中，所述均衡電路結構還包括走線層，所述走線層包括多條走線，且位於所述第二介質層上。
在其中一個實施例中，所述半導體襯底還包括淺溝槽隔離結構，所述電源線部分位於所述均衡有源區上，部分位於連接所述均衡有源區的所述淺溝槽隔離結構上。
在其中一個實施例中，所述均衡電路結構還包括柵介質層，所述柵介質層位於所述柵極層與所述半導體襯底之間以及所述電源線與所述半導體襯底之間。
在其中一個實施例中，所述均衡電路結構還包括側壁保護層，所述側壁保護層位於柵極圖形以及所述電源線兩側。
在其中一個實施例中，所述電源線接觸所述均衡有源區。
在其中一個實施例中，所述柵極層包括多晶矽層，所述電源線位於所述多晶矽層。
一種均衡電路結構的製造方法，包括：
提供半導體襯底，所述半導體襯底具有均衡有源區；
於所述均衡有源區上方形成柵極層，所述柵極層包括柵極圖形以及電源線，所述柵極圖形用於與所述均衡有源區形成電晶體單元，所述電源線電連接所述均衡有源區與外部電源，用於為所述電晶體單元提供電源。
在其中一個實施例中，所述方法還包括：
形成互連結構，所述互連結構與所述電源線以及所述均衡有源區均連接。
在其中一個實施例中，所述形成互連結構，將所述電源線與所述均衡有源區連接，包括：
於所述半導體襯底以及所述柵極層上形成第一介質層；
於所述第一介質層內形成接觸孔；
於所述接觸孔內形成互連結構。
在其中一個實施例中，所述於所述接觸孔內形成互連結構之後，還包括：
於所述第一介質層以及所述互連結構上形成第二介質層。
在其中一個實施例中，所述於所述第一介質層以及所述互連結構上形成第二介質層之後，還包括：
於所述第二介質層上形成走線層，所述走線層包括多條走線。
一種感測放大電路結構，包括放大電路結構以及上述任一項所述的均衡電路結構。
一種存儲電路結構，包括存儲單元以及上述感測放大電路結構。
上述均衡電路結構及其製造方法、感測放大電路結構及存儲電路結構，透過將電源線設置在柵極圖形所在的柵極層，從而透過柵極層而將電源線連接出去。因此，本本申請實施例可以有效減少走線層的走線數量，進而有效節約了走線層的面積，從而可以有效降低走線層的工藝製造難度。
為了便於理解本申請，下面將參照相關附圖對本申請進行更全面的描述。附圖中給出了本申請的實施例。但是，本申請可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使本申請的公開內容更加透徹全面。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本申請的技術領域的技術人員通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本申請。
應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。
可以理解，以下實施例中的“連接”，如果被連接的電路、單元等相互之間具有電信號或數據的傳遞，則應理解為“電連接”等。
應當明白，儘管可使用術語第一、 第二、第三等描述各種元件、部件、區、層、摻雜類型和/或部分，這些元件、部件、區、層、摻雜類型和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層、摻雜類型或部分與另一個元件、部件、區、層、摻雜類型或部分。因此，在不脫離本申請教導之下，下面討論的第一元件、部件、區、層、摻雜類型或部分可表示為第二元件、部件、區、層或部分。
空間關係術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這裡可以用於描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特徵將取向為在其它元件或特徵“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。此外，器件也可以包括另外地取向(譬如，旋轉90度或其它取向)，並且在此使用的空間描述語相應地被解釋。
在此使用時，單數形式的“一”、“一個”和“/該”也可以包括複數形式，除非上下文清楚指出另外的方式。還應當理解的是，術語“包括/包含”或“具有”等指定所陳述的特徵、整體、步驟、操作、組件、部分或它們的組合的存在，但是不排除存在或添加一個或更多個其他特徵、整體、步驟、操作、組件、部分或它們的組合的可能性。
這裡參考作為本申請的示例性實施例的示意圖的橫截面圖來描述發明的實施例，由此可以預期由於例如製造技術和/或容差導致的所示形狀的變化。但是，本申請的實施例不應當局限於在此所示的區的特定形狀。
如背景技術所言，在對存儲單元的存儲的邏輯電位進行讀取時，通常需要感測放大電路對與存儲單元連接的位元線以及互補位元線上的信號進行放大讀取。請參閱圖6，感測放大電路通常包括均衡電路與放大電路。感測放大電路用於放大位元線BL與互補位元線BLB上的信號。均衡電路通常包括預充電晶體與均衡電晶體。預充電晶體的柵極接收預充信號PRE而打開預充電晶體。均衡電晶體柵極接收均衡信號EQ而打開均衡電晶體。均衡電晶體的源極與漏極分別連接位元線BL與互補位元線BLB。同時，位元線BL與互補位元線BLB中一者或者兩者可以電連接預充電晶體。感測放大電路工作時，預充信號PRE與均衡信號EQ通常同時提供，使位元線BL與互補位元線BLB的電位均衡相等，並同時維持在預充電位處。
感測放大電路結構涉及到的器件較多。其應用於存儲電路中時，相關技術為節約面積，在橫向四個存儲單元間，各電晶體豎向排布，上下存儲單元之間會設置四套感測放大電路結構。此時，經過均衡電路結構的器件表層會有至少7條走線。而電路中電晶體尺寸的縮小，採用現有走線製備技術如自對準雙重成像技術（SADP），已經無法形成7條走線。
基於此，本申請實施例提供一種均衡電路結構及其製造方法、感測放大電路結構及存儲電路結構。但是，應當理解的是，本申請實施例中的“均衡電路”可以但不限於為感測放大電路中的均衡電路，“感測放大電路”可以但不限於為存儲電路中的感測放大電路。
在一個實施例中，請參閱圖1以及圖2，提供一種均衡電路結構100。均衡電路結構100包括半導體襯底110以及柵極層120。
半導體襯底110包括均衡有源區111。具體地，半導體襯底110可以具有離子摻雜而形成的阱區。阱區可以被淺溝槽隔離結構STI隔離成多個有源區。均衡有源區111可以為其中一個有源區。
柵極層120包括柵極圖形121以及電源線122。作為示例，柵極圖形121以及電源線122可以平行設置，從而易於設計加工。當然，二者也可以不平行，但並不相交或重疊。
柵極圖形121位於均衡有源區111上，用於與均衡有源區111形成電晶體單元。柵極圖形121的數量可以為一條，也可以為多條，這裡不做限制，具體依據所需電晶體數目及形狀確定。電源線122電連接均衡有源區111與外部電源（未圖示），從而為電晶體單元提供電源。
具體地，電晶體單元可以包括預充電晶體。柵極圖形121可以包括預充柵極1211，預充柵極1211用於與均衡有源區111形成預充電晶體。預充電晶體的源極或漏極中的其中之一可以電連接外部電源，從而獲取電源電壓。預充電晶體的源極或漏極中的另一者可以電連接存儲電路結構中的位元線。
進一步地，電晶體單元還可以包括均衡電晶體。柵極圖形121可以包括均衡柵極1212，均衡柵極1212用於與均衡有源區111形成均衡電晶體。均衡電晶體源極或漏極可以分別電連接存儲電路結構中的兩個互為互補位元線的兩個位元線，兩個互為互補位元線的兩個位元線可以分別稱之為位元線BL與互補位元線BLB。
作為示例，均衡電路結構100可以包括共用電源線122的兩個電晶體單元。
具體地，半導體襯底110的均衡有源區111可以包括第一有源區1111、第二有源區1112以及連接第一有源區1111與第二有源區1112的中間有源區1113，中間有源區1113還設置於第一有源區1111與第二有源區1112的一端。
在柵極層120的各個柵極圖形121中，同一柵極圖形121可以橫跨於第一有源區1111以及第二有源區1112之上，從而與第一有源區1111以及第二有源區1112形成不同的電晶體。
各個柵極圖形121可以與第一有源區1111形成電晶體單元，同時各個柵極圖形121與第二有源區1112形成另一個電晶體單元。這裡，可以理解的是，各電晶體單元還可以包括位於第一有源區1111與柵極圖形121之間以及位於第二有源區1112與柵極圖形121之間的柵介質層。
同時，電源線122可以電連接中間有源區1113，從而透過中間有源區1113同時為兩側的電晶體單元提供電源。
各個電晶體單元的預充電晶體與均衡晶體同時打開，可以使得與其相應的位元線BL與互補位元線BLB上可以具有相等的預充電位。。
在本實施例中的均衡電路結構，透過將電源線122設置在柵極圖形121所在的柵極層120，從而透過柵極層120而將電源線122連接出去。因此，本實施例可以有效減少走線層140的走線數量，進而有效節約了走線層140的面積，從而可以有效降低走線層140的工藝製造難度。
具體地，作為示例，走線層140可以設置於柵極層120上方。走線層140可以設置其他走線。
在一個實施例中，請參閱圖1或圖3，均衡電路結構還包括互連結構150，互連結構150與電源線122以及均衡有源區111均連接。均衡有源區111具體為透過離子摻雜形成的預充電電晶體源極或漏極。
此時，可以透過互連結構150而將電源線122與均衡有源區111進行有效地電連接。
在一個實施例中，請參閱圖3，均衡電路結構還包括第一介質層160。第一介質層160覆蓋半導體襯底110以及柵極層120。
並且，第一介質層160內具有接觸孔。互連結構150位於接觸孔內，從而同時與電源線122以及均衡有源區111連接。
在本實施例中，透過形成第一介質層160，且在第一介質層160內形成接觸孔，從而使得互連結構150可以同時與電源線122的上表面以及均衡有源區111的上表面進行接觸，從而可以將二者有效電連接。
在一個實施例中，請繼續參閱圖3，均衡電路結構還包括第二介質層170。第二介質層170覆蓋第一介質層160以及互連結構150。
此時，第二介質層170與第一介質層160可以同時將互連結構150以及柵極層120包裹，從而可以對其進行有效的鈍化保護。
在一個實施例中，請繼續參閱圖3，均衡電路結構還包括走線層140。走線層140包括多條走線410，且位於第二介質層170上。
作為示例，可以在第二介質層170內形成多個凹槽，走線層140的各個走線可以設置在凹槽內。當然，第二介質層170內也可以不開設凹槽。此時，可以直接將圖形化的走線層140設置在第二介質層170上。
走線層140設置於第二介質層170上，從而透過第二介質層170而與互連結構150以及柵極層120絕緣隔離，從而使得二者之間的線路互不干擾。
在一個實施例中，請參閱圖1或圖3，半導體襯底還包括淺溝槽隔離結構STI。電源線122部分位於均衡有源區111上，部分位於連接均衡有源區111的淺溝槽隔離結構STI上。
此時，可以有效減小電源線122及互連結構150擠佔有源區111的面積，從而有利於電晶體的製備。
同時，在實際工藝電路結構中，有源區111與淺溝槽隔離結構STI之間不會具有清晰的界限，少量摻雜離子會由有源區111向淺溝槽隔離結構STI擴散。因此，淺溝槽隔離結構STI靠近有源區111一側會有少量的摻雜離子。因此，如果互連結構150與該側淺溝槽隔離結構STI接觸，則淺溝槽隔離結構STI中的擴散離子可能會在互連結構150與淺溝槽隔離結構STI下方的阱區之間形成導電通路，從而引起漏電。
而在本實施例中，電源線122部分位於均衡有源區111上，部分位於連接均衡有源區111的淺溝槽隔離結構STI上，因此，互連結構150不會與淺溝槽隔離結構STI接觸，從而可以有效避免柵極層120（具體為電源線122）與淺溝槽隔離結構STI下方的阱區發生漏電。
當然，在其他實施例中，電源線122也可以完全位於均衡有源區111上。或者，電源線122也可以完全位於淺溝槽隔離結構STI上。這裡對此均沒有限制。
在一個實施例中，請參閱圖3，均衡電路結構還包括柵介質層130。柵介質層130位於柵極圖形121與半導體襯底110之間以及電源線122與半導體襯底110之間。
此時，在均衡電路結構的製作過程中，可以首先於半導體襯底110上沉積形成柵介質材料層，然後再在柵介質材料層上形成柵極材料層。然後，對柵極材料層以及柵介質材料層進行圖形化處理，從而形成電源線122與柵極圖形121以及二者下方的柵介質層130。此時，電源線122與柵極圖形121採用相同工序製備，可以有效降低工藝複雜性。
當然，在其他實施例中，電源線122與半導體襯底110之間也可以不形成柵介質層130。此時，具體地，在形成柵介質材料層後，可以對其進行圖形化處理，去除電源線122下方的柵介質材料層。
在一些實施例中，互連結構150也可以不位於第一介質層160內。例如，互連結構150也可以位於柵介質層130內。此時，可以設置柵介質層130下方的均衡有源區111為經過重摻雜的具有良好導電性能的有源區。
在一個實施例中，請參閱圖3，均衡電路結構還包括側壁保護層180。側壁保護層180位於柵極圖形121以及電源線122兩側，能夠對柵極圖形121以及電源線122進行保護，避免重摻雜工藝造成損害，並進一步降低工藝複雜性。
具體地，在均衡電路結構的製作過程中，當電源線122與柵極圖形121以及柵介質層130形成之後，可以在電源線122與柵極圖形121以及半導體襯底110上形成側壁材料層。然後，透過各向異性刻蝕，去除電源線122與柵極圖形121以及半導體襯底110的上表面的側壁材料層。而保留於電源線122與柵極圖形121側壁的側壁材料層構成側壁保護層180。
在側壁保護層180形成之後，可以對電源線122與柵極圖形121外側的均衡有源區111進行重摻雜，從而使該部分均衡有源區111具有導電性能。
當然，在其他實施例中，電源線122兩側的側壁保護層180也可以被去除。
在一個實施例中，請參閱圖1，電源線122接觸均衡有源區111。
具體地，至少部分電源線122可以直接形成於中間有源區1113上，從而與中間有源區1113接觸連接。
此時，均衡電路結構中可以形成互連結構150，也可以不形成互連結構150。
當均衡電路結構中不形成互連結構150時，可以在形成柵極層120之前對中間有源區1113進行重摻雜。而在形成柵極層120之後，對第一有源區1111以及第二有源區進行重摻雜。此時，可以使得電源線122與均衡有源區111可以有效進行導電連接。
在一個實施例中，柵極層120包括多晶矽層，電源線122位於多晶矽層。可以理解的是，此時多晶矽層為導電多晶矽層，其可以為摻雜的多晶矽層。
在一個實施例中，請參閱圖3，提供一種均衡電路結構100。均衡電路結構100包括半導體襯底110、柵介質層130、柵極層120、側壁保護層180、第一介質層160、互連結構150、第二介質層170以及走線層140。
半導體襯底110包括均衡有源區111。柵介質層130位於均衡有源區111上。柵極層120形成於柵介質層130上，包括柵極圖形121以及電源線122。柵極圖形121、柵介質層130以及均衡有源區111形成電晶體單元。電源線122電連接均衡有源區111與外部電源，用於為電晶體單元提供電源。側壁保護層180位於柵極層120以及柵介質層130的側壁。第一介質層160覆蓋半導體襯底110、側壁保護層180以及柵極層120，並且第一介質層160內具有接觸孔。接觸孔可以暴露部分柵極層120且暴露部分均衡有源區122。互連結構150位於接觸孔內。第二介質層170覆蓋互連結構150、側壁保護層180以及第一介質層160。走線層140形成於第二介質層170上，且可以包括若干走線。
在一個實施例中，請參閱圖4，還提供一種均衡電路結構100的製造方法，包括：
步驟S100，提供半導體襯底110，半導體襯底110具有均衡有源區111；
步驟S200，於均衡有源區111上方形成柵極層120，柵極層120包括柵極圖形121以及電源線122，柵極圖形121用於與均衡有源區111形成電晶體單元，電源線122電連接均衡有源區111與外部電源，用於為電晶體單元提供電源，請參閱圖1以及圖2。
在步驟S100中，半導體襯底110的形成過程具體可以為：首先提供半導體基礎襯底（如矽襯底）。然後，再對半導體基礎襯底進行輕摻雜，形成阱區。然後在阱區內形成淺溝槽隔離結構STI。淺溝槽隔離結構STI將阱區隔離成多個有源區。均衡有源區111可以為其中一個有源區。
在步驟S200中，柵極層120可以包括多晶矽層。柵極層120的柵極圖形121以及電源線122分別形成於均衡有源區111的不同位置處。
形成柵極圖形121以及電源線122後，對未遮蓋的有源區111進行重離子摻雜，形成均衡電路電晶體的源極或漏極。
本實施例方法，透過將電源線122形成在柵極圖形121所在的柵極層120，從而透過柵極層120而將電源線122連接出去。因此，本實施例可以有效減少走線層140的走線數量，進而有效節約了走線層140的面積，從而可以有效降低走線層140的工藝製造難度。
在一個實施例中，均衡電路結構的製造方法還包括：
步驟S300，形成互連結構150，互連結構150與電源線122以及均衡有源區111均連接。
在一個實施例中，步驟S300包括：
步驟S310，於半導體襯底110以及柵極層120上形成第一介質層160；
步驟S320，於第一介質層160內形成接觸孔。
步驟S330，於接觸孔內形成互連結構150，請參閱圖3。
在一個實施例中，步驟S330之後，還包括：
步驟S400，於第一介質層160以及互連結構150上形成第二介質層170，請參閱圖3。
在一個實施例中，步驟S400之後還包括：
步驟S500，於第二介質層170上形成走線層140，走線層140包括多條走線，請參閱圖3。
在一個實施例中，提供一種均衡電路結構100的製造方法，包括：
步驟S1，提供半導體襯底110，半導體襯底110具有均衡有源區111；
步驟S2，於均衡有源區111上方形成柵極層120以及柵介質層130，柵極層120包括柵極圖形121以及電源線122，柵極圖形121用於與均衡有源區111形成電晶體單元，電源線122電連接均衡有源區111與外部電源，用於為電晶體單元提供電源，柵介質層130位於柵極層120與半導體襯底110之間；
步驟S3，於柵極層120以及柵介質層130的側壁形成側壁保護層180；
步驟S4，於半導體襯底110、側壁保護層180以及柵極層120上形成第一介質層160；
步驟S5，於第一介質層160內形成接觸孔，接觸孔可以暴露部分柵極層120且暴露部分均衡有源區122；
步驟S6，於接觸孔內形成互連結構150；
步驟S7，於互連結構150、側壁保護層180以及第一介質層160上形成第二介質層170；
步驟S8，於第二介質層170上形成走線層140，走線層140包括若干走線。
關於均衡電路結構的製造方法的具體限定，可以參考前述均衡電路結構的限定，這裡不再過多贅述。
在一個實施例中，請參閱圖5，提供一種感測放大電路結構10，包括放大電路結構以及上述任一均衡電路結構100。
具體地，放大電路結構可以包括第一N型電晶體結構、第一P型電晶體結構、第二N型電晶體結構以及第二P型電晶體結構。
具體地，放大電路結構也可以包括半導體襯底。該半導體襯底與均衡電路結構100的半導體襯底110可以為同一襯底，其除了包括均衡有源區111，還可以包括第一N型有源區211、第二N型有源區221、第一P型有源區231、以及第二P型有源區241。
同時，放大電路結構也可以包括柵極層。該柵極層與均衡電路結構100的柵極層120為同一柵極層，其除了包括柵極圖形121，還可以包括第一柵極212、第二柵極222、第三柵極232以及第四柵極242。
第一柵極212位於第一N型有源區211上，用於形成第一N型電晶體結構210。第二柵極222位於第二N型有源區221上，用於形成第二N型電晶體結構220。第三柵極232位於第一P型有源區231上，用於形成第一P型電晶體結構230。第四柵極242位於第二P型有源區241上，用於形成第二P型電晶體結構240。
第一N型電晶體結構的漏極與第一P型電晶體結構的漏極連接、還與第一P型電晶體結構的柵極連接，第一N型電晶體結構的柵極與存儲單元20連接，。第二N型電晶體結構的漏極與第二P型電晶體結構的漏極連接、還與第一P型電晶體結構的柵極連接，第二N型電晶體結構與另一存儲單元20連接。
在本實施例中，將均衡電路結構100的電源線設置在柵極層120，而走線層140可以用於設置連接第一N型電晶體結構與第一P型電晶體結構的第一走線141以及連接第二N型電晶體結構以及第二P型電晶體結構的第二走線142。具體地，第一走線141可以連接第一N型電晶體結構的漏極與第一P型電晶體結構的第三柵極232。第二走線142可以連接第二N型電晶體結構的漏極222與第二P型電晶體結構的第四柵極242。走線層140中所有走線與電晶體具體透過連接結構（圖中未示出）相互連接。
在一個實施例中，請參閱圖5，還提供一種存儲電路結構，包括存儲單元20以及上述感測放大電路結構10。
此時，走線層140還可以包括連接放大電路結構與存儲單元的位元線143。位元線143、第一走線141以及第二走線142均為設置在走線層140的走線。
具體地，存儲電路結構可以包括互為互補存儲單元的兩個存儲單元，走線層140可以包括與兩個存儲單元分別連接的互為互補位元線的兩個位元線。當其中一個位元線作為位元線BL時，另一位元線作為互補位元線BLB。
在本說明書的描述中，參考術語“一個實施例”、“一些實施例”等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特徵包含於本申請的至少一個實施例或示例中。在本說明書中，對上述術語的示意性描述不一定指的是相同的實施例或示例。
上實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。
以上實施例僅表達了本申請的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對申請專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本申請構思的前提下，還可以做出若干變形和改進，這些都屬於本申請的保護範圍。因此，本申請專利的保護範圍應以所附申請專利範圍為準。
100:均衡電路結構 110:半導體襯底 111:均衡有源區 1111:第一有源區 1112:第二有源區 1113:中間有源區 120:柵極層 121:柵極圖形 122:電源線 130:柵介質層 140:走線層 141:第一走線 142:第二走線 143:位元線 150:互連結構 160:第一介質層 170:第二介質層 180:側壁保護層 211:第一N型有源區 221:第二N型有源區 231:第一P型有源區 241:第二P型有源區 212:第一柵極 222:第二柵極 232:第三柵極 242:第四柵極 10:感測放大電路結構 20:存儲單元
為了更清楚地說明本申請實施例或傳統技術中的技術方案，下面將對實施例或傳統技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。 圖1為一實施例中提供的均衡電路結構剖面示意圖； 圖2為一實施例中提供的均衡電路結構的俯視示意圖； 圖3為另一實施例中提供的均衡電路結構的剖面示意圖； 圖4為一實施例中提供的均衡電路結構的製造方法的流程示意圖； 圖5為一實施例中提供的存儲電路結構的俯視示意圖； 圖6為現有感測放大電路示意圖。
100:均衡電路結構
110:半導體襯底
111:均衡有源區
122:電源線
150:互連結構

Claims (10)

  1. 一種均衡電路結構，其中，包括： 半導體襯底，包括均衡有源區；以及柵極層，包括柵極圖形以及電源線，所述柵極圖形位於所述均衡有源區上，用於與所述均衡有源區形成電晶體單元，所述電源線電連接所述均衡有源區與外部電源，用於為所述電晶體單元提供電源。
  2. 如請求項1所述的均衡電路結構，其中，所述均衡電路結構還包括互連結構，所述互連結構與所述電源線以及所述均衡有源區均連接。
  3. 如請求項2所述的均衡電路結構，其中，所述均衡電路結構還包括第一介質層，所述第一介質層覆蓋所述半導體襯底以及所述柵極層，且所述第一介質層內具有接觸孔，所述互連結構位於所述接觸孔內， 其中，所述均衡電路結構還包括第二介質層，所述第二介質層覆蓋所述第一介質層以及所述互連結構，並且所述均衡電路結構還包括走線層，所述走線層包括多條走線，且位於所述第二介質層上。
  4. 如請求項3所述的均衡電路結構，其中，所述半導體襯底還包括淺溝槽隔離結構，所述電源線部分位於所述均衡有源區上，部分位於連接所述均衡有源區的所述淺溝槽隔離結構上， 其中，所述均衡電路結構還包括柵介質層，所述柵介質層位於所述柵極層與所述半導體襯底之間以及所述電源線與所述半導體襯底之間；或者，所述均衡電路結構還包括側壁保護層，所述側壁保護層位於柵極圖形以及所述電源線兩側；或者，所述電源線接觸所述均衡有源區。
  5. 如請求項1至4之任一項所述的均衡電路結構，其中，所述柵極層包括多晶矽層，所述電源線位於所述多晶矽層。
  6. 一種均衡電路結構的製造方法，其中，包括： 提供半導體襯底，所述半導體襯底具有均衡有源區；於所述均衡有源區上方形成柵極層，所述柵極層包括柵極圖形以及電源線，所述柵極圖形用於與所述均衡有源區形成電晶體單元，所述電源線電連接所述均衡有源區與外部電源，用於為所述電晶體單元提供電源。
  7. 如請求項6所述的均衡電路結構的製造方法，其中，還包括： 形成互連結構，所述互連結構與所述電源線以及所述均衡有源區均連接。
  8. 如請求項7所述的均衡電路結構的製造方法，其中，所述形成互連結構，將所述電源線與所述均衡有源區連接，包括： 於所述半導體襯底以及所述柵極層上形成第一介質層；於所述第一介質層內形成接觸孔；於所述接觸孔內形成互連結構；於所述第一介質層以及所述互連結構上形成第二介質層；以及於所述第二介質層上形成走線層，所述走線層包括多條走線。
  9. 一種感測放大電路結構，其中，包括放大電路結構以及如請求項1至5之任一項所述的均衡電路結構。
  10. 一種存儲電路結構，其中，包括存儲單元以及如請求項9所述的感測放大電路結構。
TW111133381A 2022-01-10 2022-09-02 均衡電路結構及其製造方法、感測放大及存儲電路結構 TWI827232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210022775.3A CN114373734A (zh) 2022-01-10 2022-01-10 均衡电路结构及其制造方法、感测放大及存储电路结构
CN202210022775.3 2022-01-10

Publications (2)

Publication Number Publication Date
TW202329094A true TW202329094A (zh) 2023-07-16
TWI827232B TWI827232B (zh) 2023-12-21

Family

ID=81144374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133381A TWI827232B (zh) 2022-01-10 2022-09-02 均衡電路結構及其製造方法、感測放大及存儲電路結構

Country Status (3)

Country Link
US (1) US20230223338A1 (zh)
CN (1) CN114373734A (zh)
TW (1) TWI827232B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3869045B2 (ja) * 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
JP2005223234A (ja) * 2004-02-09 2005-08-18 Renesas Technology Corp 半導体記憶装置およびその製造方法
US8730711B2 (en) * 2012-04-26 2014-05-20 Robert Newton Rountree Low noise memory array
WO2014112472A1 (ja) * 2013-01-15 2014-07-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Also Published As

Publication number Publication date
CN114373734A (zh) 2022-04-19
US20230223338A1 (en) 2023-07-13
TWI827232B (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
TWI478292B (zh) 靜態隨機存取記憶裝置與結構
TWI482268B (zh) 靜態隨機存取記憶胞及其製造方法
KR101961322B1 (ko) 매립 채널 어레이를 갖는 반도체 소자
CN108389860B (zh) 半导体装置
KR100467027B1 (ko) 수직 트랜지스터로 구성된 에스램 소자 및 그 제조방법
TW201822343A (zh) 靜態隨機存取記憶體裝置
US20090085102A1 (en) Semiconductor device having vertical surrounding gate transistor structure, method for manufacturing the same, and data processing system
CN105321556A (zh) 双端口静态随机存取存储器单元
TW201435909A (zh) 電子元件以及佈局元件
US8154910B2 (en) Full CMOS SRAM
KR20090036317A (ko) 반도체 소자 및 그 제조방법
WO2023231188A1 (zh) 一种存储器及其制备方法
WO2023097909A1 (zh) 半导体结构及其制备方法
KR20030007008A (ko) 반도체 집적회로장치
KR20140048789A (ko) 반도체 구조 및 그 형성 방법, ｓｒａｍ 메모리 유닛, 및 ｓｒａｍ 메모리
TWI827232B (zh) 均衡電路結構及其製造方法、感測放大及存儲電路結構
JP2001358232A (ja) 半導体記憶装置
KR101087951B1 (ko) 반도체 소자 및 그 형성 방법
KR20110132753A (ko) 반도체 소자의 제조 방법
WO2023272882A1 (zh) 一种存储器件的制造方法及存储器
JP2010232408A (ja) 半導体装置及びその製造方法
KR20100030216A (ko) 반도체 소자 및 이의 제조 방법
KR100834746B1 (ko) 센스 앰프를 포함하는 반도체 소자
JP3386036B2 (ja) 半導体記憶装置
US7732223B2 (en) Magnetic memory device and method for manufacturing the same