TW202327024A - 磁性記憶裝置之製造方法 - Google Patents

Abstract

本發明之實施形態係關於一種磁性記憶裝置及其製造方法。 一實施形態之磁性記憶裝置包含：下部構造；積層構造，其為下部構造上之積層構造，且該積層構造包含第1鐵磁性體、第2鐵磁性體、及第1及第2鐵磁性體之間之非磁性層；積層構造之側壁上之第1絕緣層；第1絕緣層上之第1間隔層；第1間隔層上之第2絕緣層；第2絕緣層上之第2間隔層；及第2間隔層上之第3絕緣層。

Description

磁性記憶裝置之製造方法

實施形態係關於一種磁性記憶裝置及其製造方法。

Magnetoresistive Random Access Memory(MRAM：磁阻隨機存取記憶體)係使用具有磁阻效應之記憶元件作為記憶資訊之記憶胞的之記憶體裝置。MRAM作為以高速動作、大容量、及非揮發性為特徵之新一代記憶體裝置而受到矚目。

實施形態提供一種優良之磁性記憶裝置及其製造方法。

一實施形態磁性記憶裝置包含：下部構造；積層構造，其為上述下部構造上之積層構造，且上述積層構造包含第1鐵磁性體、第2鐵磁性體、及上述第1及第2鐵磁性體之間之非磁性層；上述積層構造之側壁上之第1絕緣層；上述第1絕緣層上之第1間隔層；上述第1間隔層上之第2絕緣層；上述第2絕緣層上之第2間隔層；及上述第2間隔層上之第3絕緣層。

本申請案係主張以日本專利申請案第2018-174182號(申請日期：2018年9月18日)為基礎申請案之優先權，本申請案藉由參照該等基礎申請案而包含基礎申請案之所有內容。

參照圖式對一實施形態進行說明。於圖式中，對相同部分附註相同之參照符號。另，於以下之說明中，只要無特別限定，則「連接」不僅包含直接連接，亦包含經由任意之元件而連接。又，電晶體之第1端子表示源極或汲極之一者，電晶體之第2端子顯示源極或汲極之另一者。又，電晶體之控制端子表示閘極。

實施形態之磁性記憶裝置係將例如磁性穿隧接合(Magnetic Tunnel Junction(MTJ))元件作為記憶元件使用之磁性記憶裝置(Magnetoresistive Random Access Memory(MRAM))。以下，基於此例進行說明。

[構成例] 圖1係顯示實施形態之磁性記憶裝置之整體構成之方塊圖。

如圖1所示，磁性記憶裝置包含：控制器11、指令/位址電路12、資料電路13、記憶胞陣列14、列解碼器15、讀取/寫入電路16、及行解碼器17。

控制器11自主機器件等磁性記憶裝置之外部接收時脈信號CLK、CLKb及外部控制信號。控制器11包含電壓產生電路等構件，基於來自外部之控制信號而控制指令/位址電路12及資料電路13。

指令/位址電路12自外部接收指令/位址信號CA。指令/位址電路12將基於該等之信號供給至列解碼器15、讀取/寫入電路16、及行解碼器17。

資料電路13於外部與讀取/寫入電路16之間進行資料DQ之收發。更具體而言，資料電路13將來自外部之寫入資料傳送至讀取/寫入電路16。又，資料電路13將來自讀取/寫入電路16之讀出資料傳送至外部。

列解碼器15自指令/位址電路12接收列位址，根據接收到之列位址而選擇字元線WL。行解碼器17自指令/位址電路12接收行位址，根據接收到之行位址而選擇位元線BL及源極線SL。讀取/寫入電路16包含感測放大器等，並控制向記憶胞陣列14之寫入及來自記憶胞陣列14之讀出。

圖2係顯示本實施形態之磁性記憶裝置之記憶胞陣列14之圖。如圖2所示，於記憶胞陣列14，設置有位元線BL(BL0-BL7)、源極線SL(SL0-SL7)、及字元線WL(WL0-WL3)。位元線BL及源極線SL於第1方向延伸。於將正交於第1方向之方向設為第2方向時，位元線BL及源極線SL於第2方向上交替設置。字元線WL於第2方向延伸。記憶胞陣列14具有複數個記憶胞MC(MC00-MC07、MC10-MC17、MC20-MC27、MC30-MC37)。各記憶胞MC設置於位元線BL及源極線SL與字元線WL之交叉位置。即，複數個記憶胞MC於第1方向及第2方向排列為矩陣狀。

更具體而言，記憶胞MC00-MC07設置於位元線BL0-BL7及源極線SL0-SL7與字元線WL0之交叉位置。記憶胞MC10-MC17設置於位元線BL0-BL7及源極線SL0-SL7與字元線WL1之交叉位置。記憶胞MC20-MC27設置於位元線BL0-BL7及源極線SL0-SL7與字元線WL2之交叉位置。記憶胞MC30-MC37設置於位元線BL0-BL7及源極線SL0-SL7與字元線WL3之交叉位置。如此，記憶胞MC於交叉位置，電性連接於位元線BL、源極線SL、及字元線WL。

另，記憶胞陣列14之位元線BL、源極線SL、及字元線WL之數量為一例，並非限定者。

記憶胞MC包含例如變阻元件RC及選擇電晶體ST。變阻元件RC之第1端子電性連接於對應之位元線BL。變阻元件RC之第2端子電性連接於選擇電晶體ST之第1端子。選擇電晶體ST之第2端子電性連接於對應之源極線SL。選擇電晶體ST之控制端子電性連接於對應之字元線WL。記憶胞MC係因選擇電晶體ST藉由字元線WL導通而被選擇。變阻元件RC因被施加電流或電壓而電阻產生變化。變阻元件RC包含例如MTJ元件。以下，就變阻元件RC為MTJ元件之例進行說明。

圖3係顯示實施形態之變阻元件RC之剖面之圖。以下，於本說明書中，為便於說明，將積層方向(圖3之上下方向)中自下部電極52朝向上部電極64之方向設為「上」，將相反方向設為「下」，但該表述為方便而言者，與重力方向並無關係。

下部電極52設置於下部絕緣層51之接觸孔內。下部電極52於下部絕緣層51內於積層方向(圖3之上下方向)延伸。下部電極52之下端電性連接於選擇電晶體ST之汲極電極。下部電極52包含不易氧化之難氧化金屬。下部電極52作為一例，亦可包含例如W、Ta、Ru、Ti、TaN、及TiN等中之至少一者。

於下部電極52之上端之一部分，設置有緩衝層53。緩衝層53係金屬層，且為較下部電極52更容易氧化之易氧化金屬。緩衝層53可包含例如Al、Be、Mg、Ca、Hf、Sr、Ba、Sc、Y、La、及Zr等之至少1者。又，緩衝層53亦可包含HfB、MgAlB、HfAlB、ScAlB、ScHfB、及HfMgB等化合物之至少一者。

難氧化金屬及易氧化金屬可藉由例如標準電極電位而決定。即，若緩衝層53中所含之第1金屬之標準電極電位低於下部電極52中所含之第2金屬之標準電極電位時，可定義為緩衝層53之第1金屬為易氧化金屬，下部電極52之第2金屬為難氧化金屬。

於緩衝層53之上，設置有基底層54。於基底層54上，如後述般設置MTJ元件60，基底層54係為了促進例如MTJ元件60之結晶化而設置。基底層54為具有導電性之非磁性體之層。作為一例，可為例如氧化鎂(MgO)、氮化鎂(MgN)、氮化鋯(ZrN)、氮化鈮(NbN)、氮化矽(SiN)、氮化鋁(AlN)、氮化鉿(HfN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鉻（CrN）、氮化鉬、及該等之混合物。不限定於包含2種元素之二元化合物，亦可為包含3種元素之三元化合物，例如包含氮化鋁鈦(AlTiN)等。基底層54可包含緩衝層53內之金屬化合物，例如HfB、MgAlB、HfAlB、ScAlB、ScHfB、及HfMgB等化合物之至少一者。於即使無基底層54仍可獲得MTJ元件60之相當良好之結晶之情形時，亦可省略基底層54。

如上所述，MTJ元件60設置於基底層54之上。MTJ元件60包含自基底層54側依序配置之記憶層55、穿隧障壁層56、及參照層57。記憶層55為鐵磁性之磁化自由層，包含例如CoFeB、FeB、或MgFeO等。穿隧障壁層56為非磁性層，包含例如MgO或AlO。又，穿隧障壁層56亦可包含Al、Si、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、或Hf等元素之氮化物。參照層57為鐵磁性之磁化固定層，包含例如CoFeB、FeB、或MgFeO等。即，MTJ元件60具有以2個鐵磁性層(記憶層55及參照層57)夾著非磁性層(穿隧障壁層56)之構成。

於MTJ元件60之上，設置有位移消除層58。位移消除層58包含選自例如Pt、Ni、及Pd中之至少1者之元素、及Co。

於位移消除層58之上，設置有覆蓋層59。覆蓋層59係金屬層，且包含例如Ta、Ru、Pt、及Ｗ等中之至少一者。

於覆蓋層59之上，設置有金屬層即硬罩62(對應於第3導電層)。硬罩62係作為將變阻元件RC圖案化時之遮罩發揮功能。

於包含緩衝層53、基底層54、MTJ元件60、位移消除層58、覆蓋層59、及硬罩62之變阻元件RC之側壁(側面)，設置有第1再附著層72、第1間隔層74、第2再附著層76、第2間隔層78、及側壁絕緣層80。第1再附著層72及第2再附著層76亦作為側壁絕緣層發揮功能。

以覆蓋下部絕緣層51及變阻元件RC之方式設置絕緣層66。絕緣層66係例如矽氮化物層或矽氧化物層。

上部電極64設置於絕緣層66之接觸孔內。上部電極64於絕緣層66內於積層方向延伸。上部電極64之下端連接於硬罩62。上部電極64係包含金屬之金屬層，包含例如W、Ta、Ru、Ti、TaN、及TiN等中之至少一者。

圖4A及圖4B係模式性顯示實施形態之磁性記憶裝置之MTJ元件60之剖面之圖。圖4A係用於說明實施形態之磁性記憶裝置之MTJ元件60之寫入之圖，且為模式性顯示平行狀態(P狀態)之MTJ元件60之剖面之圖。圖4B係用於說明實施形態之磁性記憶裝置之MTJ元件60之寫入之圖，且為模式性顯示反平行狀態(AP狀態)下之MTJ元件60之剖面之圖。

如圖4A及圖4B所示，記憶層55係磁化方向可改變之鐵磁性層，例如具有相對於膜面(上表面/下表面)垂直或大致垂直之垂直磁性各向異性。此處，磁化方向可改變，表示磁化方向會相對於特定之寫入電流而改變。又，大致垂直意為殘留磁化之方向相對於膜面在45°＜θ≦90°之範圍內。

參照層57為磁化方向不變之鐵磁性層，具有相對於膜面垂直或大致垂直之垂直磁性各向異性。此處，磁化方向不變，係表示磁化方向相對於特定之寫入電流不變。即，參照層57之磁化方向之反轉能量障壁大於記憶層55。

於本例中，MTJ元件60係例如自旋注入型之變阻元件。因此，於對MTJ元件60寫入資料之情形、或自MTJ元件60讀出資料之情形時，MTJ元件60於垂直於膜面之方向上雙向流通電流。資料向MTJ元件60之寫入更具體而言係如下般進行。

如圖4A所示，於自記憶層55朝參照層57流通電流之情形時，即自參照層57向記憶層55供給電子之情形時，將已自旋極化成與參照層57之磁化方向相同方向之電子注入記憶層55。於此情形時，記憶層55之磁化方向與參照層57之磁化方向相同之方向一致。藉此，參照層57之磁化方向與記憶層55之磁化方向成為平行排列。於此平行狀態時，MTJ元件60之電阻值為最低。將此情形規定為例如「0」資料。

另一方面，如圖4B所示，於自參照層57向記憶層55流通電流之情形時，即自記憶層55向參照層57供給電子之情形時，將由參照層57反射藉而自旋極化成與參照層57之磁化方向相反方向之電子注入記憶層55。於此情形時，記憶層55之磁化方向與參照層57之磁化方向相反之方向一致。藉此，參照層57之磁化方向與記憶層55磁化方向成為反平行排列。於此反平行狀態時，MTJ元件60之電阻值為最高。將此情形規定為例如「1」資料。

又，來自MTJ元件60之資料之讀出係如下般進行。對MTJ元件60供給讀出電流。該讀出電流設定為記憶層55之磁化方向不反轉之值(較寫入電流小之值)。藉由檢測此時之MTJ元件60之電阻值，可讀出上述「0」資料及「1」資料。

[製造方法之例] 圖5乃至圖12係顯示實施形態之磁性記憶裝置之變阻元件RC之製造步驟之一例之剖視圖。

如圖5所示，於下部電極52及下部絕緣層51之上，藉由例如濺鍍法或CVD(Chemical Vapor Deposition：化學氣相沈積)法等，依序形成緩衝層53及基底層54。接著，於基底層54上，藉由例如濺鍍法，依序形成記憶層55、穿隧障壁層56、參照層57、位移消除層58、及覆蓋層59(對應於第1積層構造)。接著，於覆蓋層59上，藉由微影技術及蝕刻程序，形成硬罩62。硬罩62經圖案化為與變阻元件RC之圖案對應。即，硬罩62係以對應於下部電極52之上方之方式形成。硬罩62係金屬層。

接著，如圖6所示，執行第1蝕刻程序。第1蝕刻程序係藉由例如IBE(Ion Beam Etching：離子束蝕刻)等物理蝕刻而進行。IBE之離子束所使用之惰性氣體例如為Ar、Xe、Kr、或Ne等。於第1蝕刻程序中，使用硬罩62，自覆蓋層59蝕刻至緩衝層53之中途，即，蝕刻覆蓋層59、位移消除層58、MTJ元件60、基底層54、及緩衝層53之中途(對應於第2積層構造)。

於第1蝕刻程序中，於緩衝層53之中途結束蝕刻之理由如下。一般而言，於IBE之蝕刻程序中，被蝕刻之對象之層之中的物質會再附著於變阻元件RC之側壁。雖藉由IBE一面去除因再附著而形成之再附著層一面進行蝕刻程序，但難以完全去除來自於最後蝕刻之最下層之金屬層的再附著物。因此，假設若於第1蝕刻程序中，蝕刻至包含例如難氧化金屬之下部電極52，則難氧化金屬會再附著於變阻元件RC之側壁。要藉由氧化將包含難氧化之金屬之再附著層完全絕緣化有其困難。因此，可能因再附著之難氧化金屬而導致記憶層55及參照層57電性短路從而發生不良。因此，本實施形態中，於包含易氧化金屬之緩衝層53結束第1蝕刻程序。因此，於第1蝕刻程序中，於變阻元件RC之側壁，會形成緩衝層53中所含之易氧化金屬之再附著層71，不會形成下部電極52中所含之難氧化金屬之再附著層。

於第1蝕刻程序之後，藉由例如氧化處理等，將易氧化金屬之再附著層71轉換為氧化物。其結果，如圖7所示，於變阻元件RC之側壁，形成包含易氧化金屬之氧化物之第1再附著層72。第1再附著層72可自包含易氧化金屬之再附著層71完全地絕緣化。因此，藉由第1再附著層72抑制或防止記憶層55及參照層57電性短路。另，第1再附著層72之厚度為例如1 nm左右。

接著如圖8所示，藉由CVD等，形成絕緣層73。該絕緣層73包含氮化矽或氧化矽等，且為其一部分為第1間隔層74之層。

接著如圖9所示，執行第2蝕刻程序。第2蝕刻程序與第1蝕刻程序同樣，藉由IBE等物理蝕刻而進行。於第2蝕刻程序中，使用硬罩62，蝕刻絕緣層73、第1再附著層72、緩衝層53、下部電極52、及下部絕緣層51。第2蝕刻處理係為了將變阻元件RC彼此電性分離而進行。即，藉由蝕刻第1再附著層72及緩衝層53，而將記憶胞陣列14內之變阻元件RC彼此電性分離。

藉由第2蝕刻程序，形成覆蓋第1再附著層72之第1間隔層74。此時，於變阻元件RC之側壁，形成來自於最後被蝕刻之下部電極52的再附著層(對應於第2層)。其後，藉由氧化再附著層，形成第2再附著層76。因第2再附著層76不直接接觸於MTJ元件60之側壁，故抑制或防止記憶層55及參照層57因第2再附著層76而電性短路。另，第1間隔層74之厚度為例如1乃至5 nm左右，例如3 nm左右。又，第2再附著層76之厚度為例如1 nm左右。

接著如圖10所示，藉由CVD等，形成覆蓋第2再附著層76之第2間隔層78。第2間隔層78包含氮化矽或氧化矽等。第2間隔層78之厚度為例如1乃至5 nm左右，例如3 nm左右。

接著如圖11所示，藉由CVD等，形成覆蓋第2間隔層78之薄膜79(對應於第1層)。薄膜79亦可為與緩衝層53相同之金屬。即，薄膜79舉例可包含例如Al、Be、Mg、Ca、Hf、Sr、Ba、Sc、Y、La、及Zr等之至少一者。又，薄膜79亦可包含例如HfB、MgAlB、HfAlB､、ScAlB、ScHfB、及HfMgB等化合物之至少一者。

接著如圖12所示，執行第3蝕刻程序。第3蝕刻程序與第1及第2蝕刻程序同樣地，藉由IBE等物理蝕刻而進行。於第3蝕刻程序中，將薄膜79蝕刻。第3蝕刻程序係為了去除例如薄膜79中之上表面、即硬罩62之上方之部分而進行。此時，自薄膜79中之下部絕緣層51之上方之部分被蝕刻之材料會再沈積於薄膜79之其他部分。其結果，於變阻元件RC之側壁之尤其下部，形成來自於被蝕刻之薄膜79的再附著層，而形成側壁絕緣層80。於薄膜79為金屬膜之情形時，藉由其後進行氧化處理，形成氧化金屬之側壁絕緣層80。側壁絕緣層80之厚度為例如1 nm左右。

其後，如圖1所示，以覆蓋變阻元件RC之整體之方式形成絕緣層66，於絕緣層66內形成供設置上部電極64之接觸孔，於該接觸孔內設置上部電極64。藉由以上之程序，形成圖3所示之變阻元件RC。

另，第3蝕刻程序亦可省略。惟，於為了形成上部電極64用之接觸孔而使用RIE(Reactive Ion Etching：反應性離子蝕刻)之情形時，必須消除無薄膜79之第2間隔層78之上方之部分而露出氮化矽之第2間隔層78。因此，於為了形成接觸孔而使用RIE之情形時，尤佳進行IBE之第3蝕刻程序。

[與其他構造之比較] 比較本實施形態之構造與其他構造。作為其他構造，考慮如圖13所示之構造。該構造係於本實施形態中形成圖9所示之第2附著層76之後，形成氮化矽膜92者。

氮化矽膜92的作用係以HDP(High Density Plasma：高密度電漿)CVD形成後續形成之絕緣層66之絕緣膜時之保護膜。

考慮以設置於本實施形態之變阻元件RC之側壁之第1再附著層72、第2再附著層76、及側壁絕緣層80之3層之絕緣層，取代圖13所示之構造之氮化矽膜92。此處，圖13所示之氮化矽膜92之厚度為例如20 nm左右，但本實施形態之各間隔層之厚度為例如3乃至5 nm左右即可。因此，即使設置複數層間隔層亦可使圖13之氮化矽膜92更薄。使變阻元件RC之側壁更薄，亦有住於變阻元件RC之高密度化。

[變化例] 於上述實施形態中，雖於第2間隔層78之外側設置有1層側壁絕緣層80，但亦可進而於側壁絕緣層80之上，進而反復設置更多之間隔層與側壁絕緣層，如第3間隔層及第2側壁絕緣層等。藉由此種構成，期待進一步抑制由側壁絕緣膜之保護功能所致之MTJ磁性器件特性降低。

於上述實施形態中，示例包含於穿隧障壁層56之下側設置有記憶層55、且於穿隧障壁層之上側設置有參照層57之所謂上部覆蓋式之MTJ元件60之變阻元件RC。然而，本實施形態並不限定於此。變阻元件RC亦可包含於穿隧障壁層之上側設置記憶層、且於穿隧障壁層之下側設置參照層之所謂上部覆蓋式之MTJ元件。

上述實施形態中，雖揭示垂直磁化型之MTJ元件60之例，但不限定於此。MTJ亦可為面內磁化型。

又，上述實施形態中，作為記憶胞MC之開關元件之例，於圖2中顯示3端子型之開關元件(選擇元件)之例之選擇電晶體ST。然而，使用後述之2端子型之開關元件之電路構成亦可應用於上述實施形態。即，選擇電晶體ST亦可為具有例如2端子型之開關功能之開關元件。例如，於施加於2端子間之電壓為某閾值以下之情形時，該開關元件為“高電阻”之狀態，例如電性非導通狀態。於施加於2端子間之電壓為某閾值以上之情形時，開關元件轉換為“低電阻”狀態，例如電性導通狀態。開關元件可為電壓在任一者之極性下皆具有此功能。

例如，開關元件舉例例如可包含選自由碲(Te)、硒(Se)、及硫(S)所組成之群中之至少1種以上之硫族元素。或，開關元件舉例例如可包含含有上述硫族元素之化合物即硫族化物。又，此種開關元件舉例例如亦可包含選自由硼(B)、鋁(Al)、鎵(Ga)、銦(In)、碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、砷(As)、磷(P)、及銻(Sb)所組成之群中之至少1種以上之元素。

雖已說明本發明之若干實施形態，但該等實施形態係舉例提示者，並未意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，且於不脫離發明之要旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包括在發明之範圍或要旨內，且包括在申請專利範圍所記述之發明及其等效物之範圍內。

11:控制器 12:指令/位址電路 13:資料電路 14:記憶胞陣列 15:列解碼器 16:讀取/寫入電路 17:行解碼器 51:下部絕緣層 52:下部電極 53:緩衝層 54:基底層 55:記憶層 56:穿隧障壁層 57:參照層 58:位移消除層 59:覆蓋層 60:MTJ元件 62:硬罩 64:上部電極 66:絕緣層 71:再附著層 72:第1再附著層 73:絕緣層 74:第1間隔層 76:第2再附著層 78:第2間隔層 79:薄膜 80:側壁絕緣層 92:氮化矽膜 BL0～BL7:位元線 CA:指令/位址信號 CLK:時脈信號 CLKb:時脈信號 MC00～MC07:記憶胞 MC10～MC17:記憶胞 MC20～MC27:記憶胞 MC30～MC37:記憶胞 DQ:資料 RC:變阻元件 SL0～SL7:源極線 ST:選擇電晶體 WL0～WL3:字元線

圖1係顯示實施形態之磁性記憶裝置之整體構成例之概略之方塊圖。 圖2係顯示實施形態之磁性記憶裝置之記憶胞之構成例之概略之圖。 圖3係顯示實施形態之磁性記憶裝置之變阻元件之構成例之概略之剖視圖。 圖4A係用於說明實施形態之磁性記憶裝置之磁阻效應元件之寫入之圖，且為顯示平行狀態(P狀態)下之磁阻效應元件之剖面之模式圖。 圖4B係用於說明實施形態之磁性記憶裝置之磁阻效應元件之寫入之圖，且為顯示反平行狀態(AP狀態)下之磁阻效應元件之剖面之模式圖。 圖5係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖6係用於說明實施形態之變阻元件之製造步驟例之概略時剖視圖。 圖7係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖8係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖9係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖10係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖11係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖12係用於說明實施形態之變阻元件之製造步驟例之概略之剖視圖。 圖13係用於說明比較例之變阻元件之構造之概略之剖視圖。

51:下部絕緣層

52:下部電極

53:緩衝層

54:基底層

55:記憶層

56:穿隧障壁層

57:參照層

58:位移消除層

59:覆蓋層

60:MTJ元件

62:硬罩

64:上部電極

66:絕緣層

72:第1再附著層

74:第1間隔層

76:第2再附著層

78:第2間隔層

80:側壁絕緣層

RC:變阻元件

Claims (9)

1. 一種磁性記憶裝置之製造方法，其包含： 於第1導電層上形成第2導電層； 於上述第2導電層上，形成包含鐵磁性體層之第1積層構造； 對上述第1積層構造進行第1蝕刻而形成第2積層構造，上述第1蝕刻不蝕刻上述第1導電層，而形成第2積層構造； 於上述第2積層構造之側面上形成第1絕緣層； 於上述第1絕緣層上形成第1間隔層； 蝕刻上述第2導電層，而將上述第2導電層自上述第2導電層之上表面至底面部分地去除； 於上述第1間隔層上形成第2絕緣層； 於上述第2絕緣層上形成第2間隔層；及 於上述第2間隔層上形成第3絕緣層。
2. 如請求項1之磁性記憶裝置之製造方法，其中 形成上述第3絕緣層包含： 於上述第2間隔層上形成第1層；及 藉由離子束部分地蝕刻上述第1層，而於上述第1層沈積自上述第1層之其他部分藉由蝕刻而被去除之材料。
3. 如請求項2之磁性記憶裝置之製造方法，其中 形成上述第2間隔層包含：於上述第2積層構造之上方之第3導電層上，形成上述第2間隔層之第1部分； 形成上述第1層包含：於上述第2間隔層之上述第1部分上，形成上述第1層之第2部分；且 部分地蝕刻上述第1層包含：蝕刻上述第1層之上述第2部分。
4. 如請求項1之磁性記憶裝置之製造方法，其中上述第3絕緣層包含氧化金屬。
5. 如請求項4之磁性記憶裝置之製造方法，其中上述第1絕緣層及上述第2絕緣層包含氧化金屬。
6. 如請求項1之磁性記憶裝置之製造方法，其中上述第2間隔層之厚度為1至5 nm。
7. 如請求項6之磁性記憶裝置之製造方法，其中上述第1間隔層之厚度為1至5 nm。
8. 如請求項1之磁性記憶裝置之製造方法，其中 於上述第1蝕刻中，於上述第2積層構造之側面上形成第1再附著層， 形成上述第1絕緣層包含：將上述第1再附著層氧化。
9. 如請求項8之磁性記憶裝置之製造方法，其中 於上述第2導電層之上述蝕刻中，於上述第1間隔層上形成第2層， 形成上述第2絕緣層包含：將上述第2層氧化。