TW202315486A - 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 - Google Patents
多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 Download PDFInfo
- Publication number
- TW202315486A TW202315486A TW110135454A TW110135454A TW202315486A TW 202315486 A TW202315486 A TW 202315486A TW 110135454 A TW110135454 A TW 110135454A TW 110135454 A TW110135454 A TW 110135454A TW 202315486 A TW202315486 A TW 202315486A
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- board
- circuit board
- marking
- multilayer circuit
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本發明揭露一種多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統。多層電路板的盲孔成形方法包含:準備步驟:準備多層芯板組,其包含多個芯板,各個芯板包含有第二標記單元,各個第二標記單元於縱向方向不相互重疊;掃描步驟:掃描多層芯板組,以取得各個第二標記單元的座標;計算步驟:利用該些座標計算出各個芯板的變形量;盲孔成形步驟:依據各個變形量及電路板盲孔位置資訊,於多層芯板組形成至少一個盲孔,以使多層芯板組成為多層電路板。
Description
本發明涉及一種電路板的盲孔成形方法、電路板製造方法、電路板及電路板製造系統,特別是一種多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統。
現有常見的多層電路板,是由多片芯板相互壓合而成,各個芯板之間會有彼此電性連通的相關線路,且多層電路板通常會有至少一個電鍍通孔(Plated Through Hole, PTH)或是俗稱的導通孔(via)。電鍍通孔或是俗稱的導通孔的成形方式是:先於多層電路板形成孔洞,再於孔洞中電鍍導電層。
如圖1所示,隨著各個芯板上的線路的線徑變小,孔洞的孔徑也隨之縮小,為此,利用現有的多層電路板P的相關製造流程,容易發生孔洞H超出芯板預定設置有孔洞的容許誤差範圍R的問題(業界俗稱偏破),此問題可能會導致芯板中的線路被破壞等,從而導致多層電路板的製造良率下降的問題。
本發明公開一種多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統,主要用以改善習知的多層電路板製造方法,容易出現盲孔超出芯板原本預設位置的問題,從而導致多層電路板的製造良率下降的問題。
本發明的其中一實施例公開一種多層電路板的盲孔成形方法,其包含:一準備步驟:準備一多層芯板組,多層芯板組由相互疊合設置的多個芯板構成,位於多層芯板組彼此相反的兩側的兩個芯板定義為第一芯板,其餘芯板定義為第二芯板,至少一個第一芯板具有至少三個第一標記單元,任一個第一標記單元於一縱向方向不與任一個第一標記單元完全重疊,縱向方向與第一芯板的一表面的一法線相互平行;至少一個第二芯板具有至少三個第二標記單元,任一個第二標記單元於縱向方向不與任一個第二標記單元或任一個第一標記單元完全重疊;一掃描步驟:利用一掃描裝置對多層芯板組進行掃描,以取得各個第一標記單元的一座標及各個第二標記單元的一座標;一計算步驟:利用一處理裝置依據各個第一標記單元的座標、各個第二標記單元所對應的座標及一預設電路板尺寸資訊,計算出具有第一標記單元的第一芯板的一變形量及計算出具有第二標記單元的第二芯板的一變形量;一盲孔成形步驟:控制一盲孔成形設備,依據具有第一標記單元的各個第一芯板的變形量、具有第二標記單元的各個第二芯板的變形量及一電路板盲孔位置資訊,於其中一個第一芯板形成至少一盲孔,以使多層芯板組成為一多層電路板。
本發明的其中一實施例公開一種多層電路板製造方法,其包含:一芯板標記步驟:於多個芯板的至少一寬側面形成至少三個標記單元;一組合步驟:將多個芯板相互固定,以組成一多層芯板組,多層芯板組的任一個標記單元於一縱向方向不與任一個標記單元完全重疊,縱向方向與位於多層芯板組的最外層的芯板的一表面的一法線相互平行;一掃描步驟:利用一掃描裝置對多層芯板組進行掃描,以取得各個標記單元的一座標;一計算步驟:利用一處理裝置依據各個芯板的各個標記單元所對應的座標及一預設電路板尺寸資訊,計算出各個芯板的一變形量;一孔洞成形步驟:控制一孔洞成形設備,依據各個變形量及一電路板位置資訊,於多層芯板組形成至少一孔洞;孔洞為貫穿多層芯板組的貫穿孔或孔洞為一盲孔;一導電層形成步驟:於至少一個孔洞中形成一導電層;一外層線路成形步驟:依據各個變形量及一預定線路成形資訊,於表面形成一預定線路。
本發明的其中一實施例公開一種多層電路板,其是利用本發明的多層電路板製造方法製成。
本發明的其中一實施例公開一種多層電路板製造系統,其包含一處理裝置、一掃描裝置及一盲孔成形設備,所述處理裝置能執行本發明的多層電路板製造方法。
綜上所述,本發明的多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統,通過第二標記單元等設計,可以大幅地降低盲孔超出芯板原本預設位置的問題的發生機率,而可有效地提升多層電路板的製造良率。
為能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,但是此等說明與附圖僅用來說明本發明,而非對本發明的保護範圍作任何的限制。
於以下說明中,如有指出請參閱特定圖式或是如特定圖式所示,其僅是用以強調於後續說明中,所述及的相關內容大部份出現於該特定圖式中,但不限制該後續說明中僅可參考所述特定圖式。
請一併參閱圖2至圖5,圖2為本發明的多層電路板的穿孔成形方法的流程示意圖,圖3為本發明的多層電路板的穿孔成形方法的多層電路板的示意圖,圖4為本發明的多層電路板的穿孔成形方法的多層電路板的分解示意圖,圖5為掃描裝置掃描本發明的多層電路板後得到的影像。
本發明的多層電路板的穿孔成形方法包含以下步驟:
一準備步驟S11:準備一多層芯板組,多層芯板組由相互疊合設置的多個芯板構成,位於多層芯板組彼此相反的兩側的兩個芯板定義為第一芯板,其餘芯板定義為第二芯板,至少一部分的第一芯板具有至少三個第一標記單元,任一個第一標記單元於一縱向方向(例如是圖3中的Z軸方向)不與任一個第一標記單元完全重疊,至少一部分的第二芯板具有至少三個第二標記單元,任一個第二標記單元於縱向方向(例如是圖3中的Z軸方向)不與任一個第一標記單元或任一個第二標記單元完全重疊,縱向方向與第一芯板的一表面(例如是第一芯板11的寬側面11A)的一法線相互平行;
一掃描步驟S12:利用一掃描裝置(例如是X光掃描設備)對多層芯板組進行掃描,以取得各個第一標記單元的一座標及各個第二標記單元的一座標;
一計算步驟S13:利用一處理裝置依據各個第一標記單元所對應的座標、各個第二標記單元所對應的座標及一預設電路板尺寸資訊,計算出具有第一標記單元的第一芯板的一變形量及具有第二標記單元的第二芯板的一變形量;以及
一盲孔成形步驟S14:控制一盲孔成形設備(例如是雷射穿孔設備),依據第一芯板的變形量、第二芯板的變形量及一電路板穿孔位置資訊,於多層芯板組形成至少一盲孔。
如圖3及圖4所示,其顯示為所述準備步驟S11中所述的多層芯板組100。多層芯板組100例如可以是包含4個芯板,其中兩個芯板定義為兩個第一芯板11、12,另外兩個芯板則定義為兩個第二芯板13、14,兩個第二芯板13、14位於兩個第一芯板11、12之間,各個芯板的尺寸是大致相同。需說明的是,於此僅是為利說明,而以多層芯板組100僅包含4個芯板為例,在實際應用中,多層芯板組100例如可以是包含10層以上的芯板,亦即,多層芯板組100所包含的第二芯板的數量,可以是大於2層以上。關於多層芯板組100所包含的多個芯板彼此間相互固定的方式,於此不加以限制。
各個第一芯板11、12的其中一個寬側面11A、12A可以是具有一線路區A1及一非線路區A2,所述線路區A1上可以是形成有至少一線路,所述線路區A1中的線路即為俗稱的PCB layout。各個第二芯板13、14的其中一個寬側面13A、14A可以是具有一線路區A1及一非線路區A2,所述線路區A1上形成有至少一線路,所述線路即為俗稱的PCB layout。
在其中一個具體實施例中,其中一個第二芯板13於非線路區A2可以是設置有四個標記單元131、132、133、134,且四個標記單元131、132、133、134可以是大致設置於一虛擬矩形B1的四個邊角,另一個第二芯板14於非線路區A2可以是設置有四個標記單元141、142、143、144,且四個標記單元141、142、143、144可以是大致設置於一虛擬矩形B2的四個邊角。在實際應用中,所述虛擬矩形B1的外型是第二芯板13的外型的等比例縮小,所述虛擬矩形B2的外型是第二芯板14的外型的等比例縮小。
各個標記單元131、132、133、134可以是形成於第二芯板13的表面的結構,而各個標記單元131、132、133、134是不貫穿第二芯板13的結構。各個標記單元141、142、143、144可以是形成於第二芯板14的表面的結構,而各個標記單元141、142、143、144是不貫穿第二芯板14的結構。當然,在特殊的應用中,各個標記單元也可以是貫穿第二芯板的穿孔。另外,各個第二芯板也可以是包含有三個或是五個以上的標記單元。關於標記單元的具體外型及尺寸,皆可依據需求變化,圖中所示僅為其中一示範態樣。
值得一提的是,於圖4中是以其中一個第二芯板13的四個標記單元131、132、133、134設置於第二芯板13面對第一芯板11的寬側面13A,而另一個第二芯板14的四個標記單元141、142、143、144是設置於面對另一個第二芯板13的寬側面14A為例,但各個第二芯板13、14包含的四個標記單元131、132、133、134、141、142、143、144,也可以是設置於不同的寬側面。
如圖4所示,兩個虛擬矩形B1、B2的外型是由第二芯板13、14的外型以不同比例縮小而成,而兩個虛擬矩形B1、B2的尺寸不相同,如此,如圖5所示,在掃描裝置掃描多層芯板組100後得到的影像中,分屬於不同第二芯板13、14的各個標記單元131、132、133、134、141、142、143、144彼此間是不相互重疊地設置,也就是說,在掃描裝置掃描多層芯板組100後得到的影像,各個標記單元是彼此錯位地設置。
依上所述,如圖5所示,在掃描裝置掃描多層芯板組100後得到的影像中,第二芯板13的其中兩個標記單元131、132,與第二芯板14的其中兩個標記單元141、142可以是位於同一虛擬軸線C1上,第二芯板13的另外兩個標記單元133、134,與第二芯板14的另外兩個標記單元143、143則可以是位於另一虛擬軸線C2上,而標記單元131、132、141、142在虛擬軸線C1上是彼此不相互重疊,且標記單元133、134、143、144在虛擬軸線C2上是彼此不相互重疊。
所述掃描裝置不以X光掃描裝置為限,任何具有穿透光的掃描裝置,都屬於在此所指的掃描裝置可以應用的範圍,或者,任何可以用來掃描多層芯板組100,以取的各個標記單元的座標的掃描裝置,也都屬於本發明所指的掃描裝置可應用的範圍。
如圖5所示,通過於各個第二芯板13、14的多個標記單元131、132、133、134、141、142、143、144的設置,於所述掃描步驟S12後,掃描裝置將可以取得對應於各個標記單元131、132、133、134、141、142、143、144的座標,而於所述計算步驟S13中,處理裝置則能利用設置於同一個第二芯板13(14)的四個標記單元131、132、133、134(141、142、143、144)計算出第二芯板13(14)的一當下尺寸,而後,處理裝置即可利用所述當下尺寸與一預設電路板尺寸資訊中所包含的各個第二芯板13(14)的一預設尺寸,進行比對及計算,藉此,處理裝置即可計算出各個第二芯板13(14)的變形量(例如是漲縮量)。
於所述盲孔成形步驟S14,所述的各個第一芯板的變形量(即漲縮值),可以是利用各種方式取得,舉例來說,處理裝置可以是先控制影像擷取裝置(例如各式相機),分別擷取兩個第一芯板的影像,以得到兩張擷取影像,接著,在利用兩張擷取影像與預存的標準第一芯板的影像(或是第一芯板的預定尺寸資料)進行比對,藉此,處理裝置即可計算出各個第一芯板的變形量。
在其中一個具體實施例中,於所述準備步驟S11中,其中一個第一芯板11的其中一寬側面11A可以是具有四個輔助標記單元111、112、113、114,四個輔助標記單元111、112、113、114是設置於一虛擬矩形B3的四個邊角;另一個第一芯板12的其中一寬側面12A可以是具有四個輔助標記單元121、122、123、124,四個輔助標記單元121、122、123、124是設置於一虛擬矩形B4的四個邊角;而任一個輔助標記單元111、112、113、114、121、122、123、124於所述縱向方向(如圖3所示的Z軸方向),是不與任一個輔助標記單元或是標記單元完全重疊。其中,虛擬矩形B3的外型是由第一芯板11的外型等比例縮小而成,虛擬矩形B4的外型是由第一芯板12的外型等比例縮小而成,且虛擬矩形B3及虛擬矩形B4的尺寸不相同。
如圖5所示,在掃描裝置掃描多層芯板組100後得到的影像中,輔助標記單元111、112、121、122及標記單元131、132、141、142可以是位於同一軸線C1上,而輔助標記單元113、114、123、124及標記單元133、134、143、144可以是位於同一軸線C2上。
在各個第一芯板11、12都設置有輔助標記單元的情況下,於所述掃描步驟S12中,掃描裝置將可以取得各個輔助標記單元的座標,而於計算步驟中,處理裝置還可以依據各個輔助標記單元所對應的座標,計算出各個第一芯板11、12的當下尺寸,而處理裝置可以利用各個第一芯板的當下尺寸及預設電路板尺寸資訊中所包含的各個第一芯板11、12的一預設尺寸,進行比對及計算,藉此,處理裝置即可計算出各個第一芯板11、12的變形量(例如是漲縮量)。
依上所述,通過於各個第二芯板設置四個標記單元的設計,處理裝置將能於計算步驟S13中,計算出各個第二芯板的漲縮值,如此,處理裝置執行盲孔成形步驟S14時,即可依據各個第一芯板的變形量及各個第二芯板的變形量(即漲縮值),決定是否修改電路板穿孔位置資訊中所包含的至少一個預定穿孔位置座標,藉此,將可以確保於多層芯板組100上形成的盲孔,不會超出第一芯板或任一個第二芯板的容許誤差範圍。
綜上所述,本發明的多層電路板的穿孔成形方法可以有效地改善,習知的多層電路板的製造方法容易發生盲孔偏離其中至少一個芯板的容許誤差範圍的問題。
需說明的是,在實際應用中,相關人員可以是依據各芯板的特性不同,僅在容易出現變形的芯板上形成標記單元或輔助標記單元,亦即,多層電路板也可以是不是每一個芯板都設置有標記單元或輔助標記單元,而多層電路板可以是僅有部分的第二芯板設置有標記單元,其餘的芯板則沒有設置標記單元或是輔助標記單元。
另外,於本實施例中,是以各個芯板的單一個寬側面設置有標記單元或輔助標記單元為例,但在不同的實施例中,各個芯板也可以是兩個寬側面都分別設置有標記單元或輔助標記單元,如此,處理裝置可以是利用同一個芯板上的所有標記單元,計算出該芯板的兩個寬側面彼此間的變形量(即業界俗稱的層偏)。
請一併參閱圖6及圖7,圖6顯示為本發明的多層電路板製造方法的流程示意圖,圖7為利用本發明的多層電路板製造方法製造出的多層電路板。本發明的多層電路板製造方法包含以下步驟:
一芯板標記步驟S21:於多個芯板(即前述的第一芯板及第二芯板)的至少一寬側面形成至少三個標記單元(即前述的第一標記單元及第二標記單元);
一組合步驟S22:將多個芯板相互固定,以組成一多層芯板組100(如圖3所示),多層芯板組的任一個標記單元於一縱向方向(例如是圖3所示的Z軸方向)不與任一個標記單元完全重疊,縱向方向與多層芯板組的一表面(例如是第一芯板11的寬側面11A)的一法線相互平行;
一掃描步驟S23:利用一掃描裝置對多層芯板組進行掃描,以取得各個標記單元的一座標;
一計算步驟S24:利用一處理裝置依據各個芯板的各個標記單元所對應的座標及一預設電路板尺寸資訊,計算出各個芯板的一變形量;以及
一孔洞成形步驟S25:控制一孔洞成形設備,依據各個變形量及一電路板穿孔位置資訊,於多層芯板組形成至少一孔洞;所述孔洞為貫穿多層芯板組的貫穿孔201(如圖7所示)或所述孔洞203為盲孔(如圖7所示);
一導電層形成步驟S26:於至少一個孔洞中形成一導電層,據以使多層芯板組成為一多層電路板200(如圖7所示);
一外層線路成形步驟S27:依據各個變形量及一預定線路成形資訊,於所述表面形成一預定線路。
如圖3所示,於所述芯板標記步驟S21中,即是於第一芯板11、12的寬側面11A、12A分別形成四個輔助標記單元111、112、113、114、121、122、123、124,並於第二芯板13、14的寬側面13A、14A分別形成四個標記單元131、132、133、134、141、142、143、144。
於所述組合步驟S22中,可以是依據需求利用黏合等方式,使多個芯板相互固定。關於組合步驟S22中所述的縱向方向等內容,與前述實施例的說明相同,於此不再贅述。本實施例的掃描步驟S23、計算步驟S24及孔洞成形步驟S25,與前述實施例的掃描步驟S12、計算步驟S13及盲孔成形步驟S14大致相同,於此不再贅述。
所述導電層形成步驟S26,例如可以是利用電鍍的技術,於孔洞中形成導電層202,藉此,使至少一個孔洞201變成電鍍通孔(Plated Through Hole, PTH)、盲孔(Blind Via Hole, BVH)或是俗稱的導通孔(via),所述導電層202的材質例如可以是銅,但不以此為限,而於導電層形成步驟S26後,未形成有導電層202的貫穿孔,則成為非電鍍通孔(Non Plating Through Hole, NPTH)。
於所述外層線路成形步驟S27中,是增加位於多層芯板組100(如圖3所示)最外層的芯板(即圖3所是的第一芯板11)的所述線路的厚度及導電層202的厚度,以使線路及導電層202的厚度達到預定的需求(例如是客戶的需求),也就是說,於所述外層線路成形步驟S27中所述的預定線路,即為多層芯板組100(如圖3所示)最外層的芯板(即圖3所是的第一芯板11)的線路區中的線路。在具體的應用中,所述外層線路成形步驟S27可以是先後通過曝光、顯影、電鍍等步驟,但不以此為限。
需特別強調的是,原本形成於芯板的表面的線路,在多層芯板組的組合過程中,可能發生變形的問題,在習知技術中,相關設備大多是直接利用所述預定線路成形資訊,於多層芯板組的表面形成預定線路,然,此種作法可能會因為多層芯板組的表面的線路已經變形,而導致最後成形的預定線路,位在多層芯板組的表面上的不正確的位置,如此,將無法有效地增加原本設置於多層芯板組的表面上的線路的厚度,從而可能導致多層電路板無法使用。
反觀,本發明的多層電路板製造方法,於所述外層線路成形步驟S27中,是利用各個芯板的變形量及預定線路成形資訊,於芯板的表面形成預定線路,因此,將可以正確地加厚多層芯板組的最外層的芯板的線路,而將不容易發生上述習知技術中發生的問題。
上述本發明的本發明的多層電路板製造方法,僅是針對本發明與習知的多層電路板製造方法最大不同之處進行說明,本發明的多層電路板製造方法在實際應用中,還可以是依據需求增加其他不同的流程步驟,舉例來說,於外層線路成形步驟S27後,還可以是加入一自動光學檢查(Automated Optical Inspection, AOI)步驟,以利用自動光學檢查設備,對多層電路板進行檢查;於組合步驟S22及掃描步驟S23之間還可以是加入黑化步驟或是棕化步驟,以利用黑化設備或是棕化設備,清除電路板表面的雜質。
請參閱圖8,其顯示為本發明的多層電路板製造系統的方塊示意圖。本發明的多層電路板製造系統300包含一處理裝置301、一掃描裝置302及一孔洞成形設備303。處理裝置301電性連接掃描裝置302及孔洞成形設備303,處理裝置301能執行前述本發明的多層電路板製造方法,以製造出多層電路板200(如圖7所示)。關於掃描裝置302及孔洞成形設備303的詳細說明,請參閱前述說明,於此不再贅述。在實際應用中,多層電路板製造系統300還可以依據需求包含有黑化/棕化設備、曝光設備及自動光學檢查設備等。
綜上所述,本發明的多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板製造系統及多層電路板,通過多個標記單元等設計,可以讓形成於多層電路板的盲孔,不容易發生盲孔不位在芯板原本預定設置有盲孔的位置的容許誤差範圍中(即俗稱偏破的問題),從而可以提高多層電路板的生產良率。另外,本發明的多層電路板製造方法,於所述外層線路成形步驟中,可以正確地增厚多層芯板組的最外圍的芯板上的線路的厚度,如此,也可以有效地提升多層電路板的生產良率。
另外,所述標記單元或所述輔助標記單元都可以相關設備於芯板上形成線路時一同形成,因此,不會增加多層電路板的製造複雜度。
以上所述僅為本發明的較佳可行實施例,非因此侷限本發明的專利範圍,故舉凡運用本發明說明書及圖式內容所做的等效技術變化,均包含於本發明的保護範圍內。
100:多層芯板組
11:第一芯板
111:輔助標記單元
112:輔助標記單元
113:輔助標記單元
114:輔助標記單元
11A:寬側面
12:第一芯板
121:輔助標記單元
122:輔助標記單元
123:輔助標記單元
124:輔助標記單元
12A:寬側面
13:第二芯板
131:標記單元
132:標記單元
133:標記單元
134:標記單元
13A:寬側面
14:第二芯板
141:標記單元
142:標記單元
143:標記單元
144:標記單元
14A:寬側面
200:多層電路板
201:盲孔
202:導電層
300:多層電路板製造系統
301:處理裝置
302:掃描裝置
303:孔洞成形設備
A1:線路區
A2:非線路區
B1:虛擬矩形
B2:虛擬矩形
B3:虛擬矩形
B4:虛擬矩形
C1:虛擬軸線
C2:虛擬軸線
P:多層電路板
H:孔洞
R:容許誤差範圍
S11~S14:流程步驟
S21~S27:流程步驟
圖1為習知的多層電路板的局部示意圖。
圖2為本發明的多層電路板的穿孔成形方法的流程示意圖。
圖3為本發明的多層電路板的穿孔成形方法的多層芯板組的示意圖。
圖4為本發明的多層電路板的穿孔成形方法的多層芯板組的分解示意圖。
圖5為掃描裝置掃描本發明的多層芯板組後得到的影像。
圖6為本發明的多層電路板製造方法的流程示意圖。
圖7為本發明的多層電路板的示意圖。
圖8為本發明的多層電路板製造系統的方塊示意圖。
S11~S14:流程步驟
Claims (10)
- 一種多層電路板的盲孔成形方法,其包含: 一準備步驟:準備一多層芯板組,所述多層芯板組由相互疊合設置的多個芯板構成,位於所述多層芯板組彼此相反的兩側的兩個所述芯板定義為第一芯板,其餘所述芯板定義為第二芯板,至少一個所述第一芯板具有至少三個第一標記單元,任一個所述第一標記單元於一縱向方向不與任一個所述第一標記單元完全重疊,所述縱向方向與所述第一芯板的一表面的一法線相互平行;至少一個所述第二芯板具有至少三個第二標記單元,任一個所述第二標記單元於所述縱向方向不與任一個所述第二標記單元或任一個所述第一標記單元完全重疊; 一掃描步驟:利用一掃描裝置對所述多層芯板組進行掃描,以取得各個所述第一標記單元的一座標及各個所述第二標記單元的一座標; 一計算步驟:利用一處理裝置依據各個所述第一標記單元的所述座標、各個所述第二標記單元所對應的所述座標及一預設電路板尺寸資訊,計算出具有所述第一標記單元的所述第一芯板的一變形量及計算出具有所述第二標記單元的所述第二芯板的一變形量;以及 一盲孔成形步驟:控制一盲孔成形設備,依據具有所述第一標記單元的各個所述第一芯板的所述變形量、具有所述第二標記單元的各個所述第二芯板的所述變形量及一電路板盲孔位置資訊,於所述其中一個所述第一芯板形成至少一盲孔,以使所述多層芯板組成為一多層電路板。
- 如請求項1所述的多層電路板的盲孔成形方法,其中,各個所述第一芯板設置有四個所述第一標記單元,四個所述第一標記單元位於一虛擬矩形的四個邊角,所述虛擬矩形的外型是所述第一芯板的外型的等比例縮小,且不同的所述虛擬矩形的外型是所述第一芯板的外型以不同的比例縮小而成。
- 如請求項1所述的多層電路板的盲孔成形方法,其中,各個所述第二芯板設置有四個所述第二標記單元,四個所述第二標記單元位於一虛擬矩形的四個邊角,所述虛擬矩形的外型是所述第二芯板的外型的等比例縮小,且不同的所述虛擬矩形的外型是所述第二芯板的外型以不同的比例縮小而成。
- 如請求項1所述的多層電路板的盲孔成形方法,其中,於所述準備步驟中,各個所述第一芯板包含一線路區域及一非線路區域,各個所述第一芯板的所述線路區域內形成有至少一線路,各個所述第一芯板所包含的各個所述第一標記單元設置於各個所述第一芯板的所述非線路區域;各個所述第二芯板包含一線路區域及一非線路區域,各個所述第二芯板的所述線路區域內形成有至少一線路,各個所述第二芯板所包含的各個所述第二標記單元設置於各個所述第二芯板的所述非線路區域。
- 一種多層電路板製造方法,其包含: 一芯板標記步驟:於多個芯板的至少一寬側面形成至少三個標記單元; 一組合步驟:將多個所述芯板相互固定,以組成一多層芯板組,所述多層芯板組的任一個所述標記單元於一縱向方向不與任一個所述標記單元完全重疊,所述縱向方向與位於所述多層芯板組的最外層的所述芯板的一表面的一法線相互平行; 一掃描步驟:利用一掃描裝置對所述多層芯板組進行掃描,以取得各個所述標記單元的一座標; 一計算步驟:利用一處理裝置依據各個所述芯板的各個所述標記單元所對應的所述座標及一預設電路板尺寸資訊,計算出所述各個所述芯板的一變形量;以及 一孔洞成形步驟:控制一孔洞成形設備,依據各個所述變形量及一電路板位置資訊,於所述多層芯板組形成至少一孔洞;所述孔洞為貫穿所述多層芯板組的貫穿孔或所述孔洞為一盲孔; 一導電層形成步驟:於至少一個所述孔洞中形成一導電層; 一外層線路成形步驟:依據各個所述變形量及一預定線路成形資訊,於所述表面形成一預定線路。
- 如請求項5所述的多層電路板製造方法,其中,於所述芯板標記步驟中,是於各個所述芯板的一線路區域內形成至少一線路,並於各個所述芯板的一非線路區域形成四個所述標記單元;其中,各個所述標記單元未貫穿所述芯板。
- 如請求項6所述的多層電路板製造方法,其中,於所述外層線路成形步驟中,是增加位於所述多層芯板組最外層的所述芯板的所述線路的厚度及所述導電層的厚度。
- 如請求項5所述的多層電路板製造方法,其中,各個所述芯板設置有四個所述標記單元,四個所述標記單元位於一虛擬矩形的四個邊角,所述虛擬矩形的外型是所述芯板的外型的等比例縮小,且不同的所述虛擬矩形的外型是所述芯板的外型以不同的比例縮小而成。
- 一種多層電路板,其是利用如請求項5至8中任一項所述的多層電路板製造方法製成。
- 一種多層電路板製造系統,其包含一處理裝置、一掃描裝置及一盲孔成形設備,所述處理裝置能執行如請求項5至8中任一項所述的多層電路板製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110135454A TWI785814B (zh) | 2021-09-24 | 2021-09-24 | 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110135454A TWI785814B (zh) | 2021-09-24 | 2021-09-24 | 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI785814B TWI785814B (zh) | 2022-12-01 |
TW202315486A true TW202315486A (zh) | 2023-04-01 |
Family
ID=85794776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110135454A TWI785814B (zh) | 2021-09-24 | 2021-09-24 | 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI785814B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7349223B2 (en) * | 2000-05-23 | 2008-03-25 | Nanonexus, Inc. | Enhanced compliant probe card systems having improved planarity |
TW200808146A (en) * | 2006-07-31 | 2008-02-01 | Wintec Ind Inc | Apparatus and method for predetermined component placement to a target platform |
TWI526129B (zh) * | 2014-11-05 | 2016-03-11 | Elite Material Co Ltd | Multilayer printed circuit boards with dimensional stability |
-
2021
- 2021-09-24 TW TW110135454A patent/TWI785814B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI785814B (zh) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI785814B (zh) | 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 | |
JP3908610B2 (ja) | 多層配線基板の製造方法 | |
TWI772188B (zh) | 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 | |
JP4930073B2 (ja) | ビルドアップ基板の製造方法 | |
JPH10278444A (ja) | 厚膜ペースト印刷用スクリーン及びその製造方法 | |
CN114760778A (zh) | 基于多层pcb的分区对位方法及用于多层pcb的分区对位装置 | |
CN115776774A (zh) | 多层电路板及其制造方法和制造系统以及其盲孔成形方法 | |
JP2009021401A (ja) | プリント配線板およびプリント配線板の検査方法 | |
CN115776768A (zh) | 多层电路板及其制造方法和制造系统以及其穿孔成形方法 | |
JP3341706B2 (ja) | プリント配線板の製造方法 | |
KR20120101302A (ko) | 배선기판의 제조방법 | |
JP2012209284A (ja) | 配線基板の製造方法 | |
TWI644602B (zh) | 電路板及其製造方法 | |
TWI789068B (zh) | 電路板的漲縮值的計算方法及多層電路板的孔洞成形方法 | |
JP2003249747A (ja) | プリント基板設計方法、プリント基板配線cad装置、プリント基板 | |
JP4831819B2 (ja) | 回路基板の端子群製造方法 | |
WO2022127619A1 (zh) | 一种多层电路板的单张芯板对位方法 | |
CN115460797A (zh) | 用于贴装球栅阵列封装芯片的印刷电路板及其制作方法 | |
US11706873B2 (en) | Method for manufacturing multilayer wiring substrate | |
US11956904B2 (en) | Multilayer circuit board and manufacturing method therefor | |
JP2010263035A (ja) | プリント配線板の製造方法 | |
JP2008141030A (ja) | 積層印刷配線基板 | |
CN113939114A (zh) | 一种增层pcb及增层pcb制作方法 | |
JP2017123357A (ja) | プリント配線板 | |
CN117279230A (zh) | 一种解决表面油墨外观缺陷的处理方法 |