TWI644602B - 電路板及其製造方法 - Google Patents
電路板及其製造方法 Download PDFInfo
- Publication number
- TWI644602B TWI644602B TW106137398A TW106137398A TWI644602B TW I644602 B TWI644602 B TW I644602B TW 106137398 A TW106137398 A TW 106137398A TW 106137398 A TW106137398 A TW 106137398A TW I644602 B TWI644602 B TW I644602B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- hole
- conductive layer
- board
- circuit board
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種電路板的製造方法,包括:提供多層板;多層板具有頂面與底面,並且多層板包含由頂面至底面依序堆疊的第1至N層板結構,N為大於5的正整數;其中,每層板結構設有標靶,多層板的其中部分板結構設有信號線路,並定義為信號層;以及實施背鑽孔成形步驟,其預設在第N至M層板結構實施鑽孔,M為小於N的正整數;其中,背鑽孔成形步驟包含:以讀靶機對第N至M層板結構中的信號層上的標靶進行背鑽孔定位作業;及依據背鑽孔定位作業,自第N層板結構鑽孔至第M層板結構,以形成第一背鑽孔。本發明另提供一種電路板。
Description
本發明涉及一種電路板及其製造方法,尤其涉及一種具有多層板結構的電路板及其製造方法。
傳統用於高速訊號傳輸的多層印刷電路板,其導通孔內部分的電鍍銅會成為訊號傳輸的Stubs(也可叫做尾巴或柱子),這些Stubs對訊號傳輸會產生不利的影響,如:造成雜訊干擾或訊號完整性不佳。為了獲得更好的訊號傳輸品質,就需要減少導通孔內Stubs的長度,而且殘留Stubs的長度越短,對訊號傳輸的品質越有利。
為了要減少導通孔內Stubs的長度,背鑽孔技術是常常被採用的方式之一;然而,現有的背鑽孔技術常常會因為其對位精準度不佳而導致多層印刷電路板中信號層的信號線路有被破壞以及斷路的情況發生,並且現有的背鑽孔技術的對位精準度已越來越難符合逐漸縮小的內層線路間距的製程需求。
於是,本發明人認為上述缺陷可改善,乃特潛心研究並配合科學原理的運用,終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一電路板及其製造方法,能有效改善先前技術中所存在的缺陷。
本發明實施例公開一種電路板的製造方法,包括:提供一多
層板;所述多層板具有一頂面與一底面,並且所述多層板包含由所述頂面至所述底面依序堆疊的第1至N層板結構,N為大於5的正整數;其中,每層所述板結構設有一標靶,所述多層板的其中部分所述板結構設有一信號線路,並定義為一信號層;以及實施一背鑽孔成形步驟,其預設在第N至M層所述板結構實施一鑽孔,M為小於N的正整數;其中,所述背鑽孔成形步驟包含:以一讀靶機對第N至M層所述板結構中的所述信號層上的所述標靶進行一背鑽孔定位作業;及依據所述背鑽孔定位作業,自第N層所述板結構鑽孔至第M層板結構,以形成一第一背鑽孔。
本發明實施例另公開一種電路板,其由如上述的電路板的製造方法所製成。
綜上所述,本發明實施例所公開的電路板的製造方法能通過以所述讀靶機對第N至第M層板結構中的信號層上的標靶進行背鑽孔定位作業,從而有效提升背鑽孔作業對於信號層的對位精準度,以適用於現今逐漸縮小的內層線路間距,並且有效避免信號層的信號線路被破壞以及斷路的風險。
為能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,但是此等說明與附圖僅用來說明本發明,而非對本發明的保護範圍作任何的限制。
100‧‧‧多層板
101‧‧‧頂面
102‧‧‧底面
1‧‧‧頂導電層
2‧‧‧底導電層
3‧‧‧板結構
4‧‧‧絕緣層
5‧‧‧信號線路
6‧‧‧第一通孔
61‧‧‧第一傳導層
62‧‧‧第一背鑽孔
7‧‧‧樹脂
8‧‧‧第二通孔
81‧‧‧第二傳導層
82‧‧‧第二背鑽孔
9‧‧‧乾膜光阻
10‧‧‧外層線路
圖1為本發明實施例電路板的製造方法的步驟S101示意圖。
圖2為本發明實施例電路板的製造方法的步驟S102示意圖。
圖3為本發明實施例電路板的製造方法的步驟S103示意圖。
圖4為本發明實施例電路板的製造方法的步驟S104示意圖。
圖5為本發明實施例電路板的製造方法的步驟S105示意圖。
圖6為本發明實施例電路板的製造方法的步驟S106示意圖。
圖7為本發明實施例電路板的製造方法的步驟S107示意圖。
圖8為本發明實施例電路板的製造方法的步驟S108示意圖。
圖9為本發明實施例電路板的製造方法的步驟S109示意圖。
圖10為本發明實施例電路板的製造方法的步驟S110示意圖。
圖11為本發明實施例電路板的製造方法的步驟S111示意圖。
圖12為本發明實施例電路板的製造方法的步驟S112示意圖。
本發明提供一種電路板的製造方法。所述電路板的製造方法包括:提供一多層板;所述多層板具有一頂面與一底面,並且所述多層板包含由所述頂面至所述底面依序堆疊的第1至第N層板結構,N為大於5的正整數;其中,每層所述板結構設有一標靶,所述多層板的其中部分所述板結構設有一信號線路,並定義為一信號層;以及實施一背鑽孔成形步驟,其預設在第N至第M層所述板結構實施一鑽孔,M為小於N的正整數;其中,所述背鑽孔成形步驟包含:以一讀靶機對第N至第M層所述板結構中的所述信號層上的所述標靶進行一背鑽孔定位作業;及依據所述背鑽孔定位作業,自第N層所述板結構鑽孔至第M層板結構,以形成一第一背鑽孔。此外,本發明也公開以上述電路板的製造方法所製造的一種電路板。
上述為本發明電路板的製造方法的主要技術特徵,於實際應用時,設計者能夠合理運用或是增減上述技術特徵,而完成不同實施態樣的電路板的製造方法,所以本發明難以就電路板的製造方法的所有實施態樣逐一介紹。因此,以下僅列舉運用上述技術特徵的部分實施態樣來說明電路板的製造方法,但本發明的保護範圍並不以此為限。
請參閱圖1至圖12,為本發明的實施例,需先說明的是,本
實施例對應附圖所提及的相關數量與外型,僅用來具體地說明本發明的實施方式,以便於了解本發明的內容,而非用來侷限本發明的保護範圍。
如圖1至圖12,本實施例公開一種電路板的製造方法。所述電路板的製造方法包含步驟S101至步驟S112。必須說明的是,本實施例所載之各步驟的順序與實際的操作方式可視需求而調整,並不限於本實施例所載。
如圖1,步驟S101為提供一多層板100。所述多層板100具有一頂面101與一底面102,所述多層板100在頂面101設有一頂導電層1、並且在底面102設有一底導電層2,其中,所述頂導電層1與底導電層2各自為一銅箔。再者,所述多層板100包含由頂面101至底面102依序堆疊的第1至第N層板結構3(包含3-1至3-N),其中,N為大於5的正整數。
進一步地說,每層所述板結構3是由一銅箔基板(絕緣基板的兩面鋪設有銅箔)裁切為適合的尺寸後再通過內層線路蝕刻製程所形成。每層所述板結構3與其鄰近的板結構3之間夾設有一絕緣層4(如:樹脂膠片)。所述頂導電層1與第1層板結構3-1之間夾設有絕緣層4,並且所述底導電層2與第N層板結構3-N之間也夾設有絕緣層4。上述各層板結構3、頂導電層1、底導電層2、與絕緣層4是通過壓合的方式彼此連結在一起。
更詳細地說,每層所述板結構3設有至少一標靶(圖未繪示,如:對位靶孔或對位靶點),並且所述標靶可供一讀靶機(圖未繪示)進行光學對位。再者,所述多層板100的其中部分板結構3設有一信號線路5,並且定義為一信號層。
如圖2,步驟S102為對所述多層板100實施一通孔成形步驟,以使得所述多層板100形成有至少一第一通孔6(本實施例為兩個)。更詳細地說,所述通孔成形步驟包含:以所述讀靶機對多層板100中的信號層(signal layer)上的標靶(如:所有信號層上重合的靶孔)進行一通孔定位作業,以提升所述多層板100的層間對準度;以及依據所述通孔定位作業的定位結果,自所述多層板100的第1層板結構3-1鑽孔至第N層板結構3-N,以形成至少一第一通孔6。其中,上述的鑽孔方式可以為機械鑽孔或雷射鑽孔,而本實施例採用的是機械鑽孔。
如圖3,步驟S103為對所述第一通孔6實施一鍍通孔步驟(包含:除膠渣、化學銅、及電鍍銅等子步驟),以在所述第一通孔6的孔壁鍍設有厚度足夠的一第一傳導層61(如:金屬銅層)。藉此,所述第一傳導層61可以使得多層板100中的各層線路(如:信號層的信號線路5)彼此導通,並且可以使得所述頂導電層1與底導電層2皆電性連接於第一傳導層61。
如圖4,步驟S104為在所述第一通孔6的位置實施一背鑽孔成形步驟,以使得所述第一通孔6的局部形成一第一背鑽孔62。更詳細地說,所述背鑽孔成形步驟是預設在第N至第M層板結構3實施一鑽孔,M為小於N的正整數。其中,所述背鑽孔成形步驟包含:以所述讀靶機對第N至第M層板結構3中的信號層上的標靶進行一背鑽孔定位作業;以及依據所述背鑽孔定位作業的定位結果,利用感光耦合元件(charge-coupled device,CCD)背鑽孔設備自第N層所述板結構3-N鑽孔至第M層板結構3-M,以形成所述第一背鑽孔62。
值得一提的是,由於在所述多層板100中,通常僅有信號層需要通過導通孔內的傳導層(也就是電鍍銅)互相導通,而其它
的功能層(如:接地層與電源層)則不一定需要通過導通孔內的傳導層互相導通。過長的傳導層可能會成為訊號傳輸的Stubs,這些Stubs對訊號傳輸會產生不利的影響,如:造成雜訊干擾或訊號完整性不佳。
相對於上述缺陷,本實施例的電路板的製造方法能通過在所述第一通孔6的位置實施背鑽孔成形步驟,以移除第一通孔6中部分的第一傳導層61(尤其是沒有起到任何連接或者傳輸作用的部分),從而減少雜訊干擾及訊號完整性不佳的問題。
再者,在所述背鑽孔成形步驟中,若僅是用一般的對位方式進行對位(如:使用多層板100外層的對位孔進行對位),所述信號層的信號線路5可能會因為背鑽孔的對位精準度不佳而有被破壞以及斷路的風險存在。
相對於上述缺陷,本實施例的電路板的製造方法能通過以所述讀靶機對第N至第M層板結構3中的信號層上的標靶進行背鑽孔定位作業,從而有效提升背鑽孔作業對於信號層的對位精準度,並且有效避免信號層的信號線路5被破壞以及斷路的風險。
如圖5,步驟S105為對所述第一通孔6與第一背鑽孔62實施一塞孔步驟。所述塞孔步驟包含:以一樹脂7充填於所述第一通孔6與第一背鑽孔62內,直至所述樹脂7填滿第一通孔6與第一背鑽孔62,並且局部突伸出頂導電層1與底導電層2。值得一提的是,在本實施例中使用樹脂7對背鑽孔62進行塞孔的原因為,背鑽孔62至周圍導體(如:信號線路5)的間距小於安全距離,而利用樹脂7填充於背鑽孔62,可以有效地防止背鑽孔62周圍的導體吸收到濕氣,從而減少產品的功能性受到濕氣影響的機會。
如圖6,步驟S106為對所述樹脂7實施一平面化作業,以使得所述樹脂7的相反兩端分別共平面於頂導電層1與底導電層2。其中,在步驟S103的鍍通孔步驟中,所述頂導電層1與底導電層
2的厚度(如:銅層的厚度)被增加,而為了有利於後續製造流程,在實施所述平面化作業時,所述頂導電層1與底導電層2的厚度可以通過研磨的方式而降低(樹脂7的相反兩端也同時被磨平)。上述研磨的方式可以例如是採用八軸研磨機進行研磨,但本發明不以此為限。
如圖7,步驟S107為在所述多層板100形成有至少一第二通孔8(本實施例為兩個),其中,所述第二通孔8的形成方式大致類似於步驟S102中第一通孔6的形成方式,在此不多做贅述。
如圖8,步驟S108為對所述第二通孔8實施一鍍通孔步驟(包含:除膠渣、化學銅、及電鍍銅等子步驟),以在所述第二通孔8的孔壁鍍設厚度足夠的一第二傳導層81(如:金屬銅層)。藉此,所述第二傳導層81可以使得多層板100中的各層線路(如:信號層的信號線路5)彼此導通,並且可以使得所述頂導電層1與底導電層2皆電性連接於第二傳導層81。
如圖9,步驟S109為在所述頂導電層1與底導電層2實施一數位影像曝光(digital imaging exposure)作業。更詳細地說,所述數位影像曝光作業包含:在多層板100的上下兩個外層(也就是頂導電層1與底導電層2)分別貼附一乾膜光阻9;將貼附有乾膜光阻9的多層板100送入一紫外線曝光機中曝光,以使得線路影像被移轉到乾膜光阻9上;以及對所述乾膜光阻9實施一顯影步驟,以使得乾膜光阻9上未受到曝光的區域(或未固化的區域)被顯影去除,並且使得所述頂導電層1與底導電層2的部分區域裸露。
如圖10,步驟S110為在所述頂導電層1與底導電層2實施一
鹼性電鍍作業。更詳細地說,所述鹼性電鍍作業包含:對所述頂導電層1與底導電層2裸露的部分(未被乾膜光阻9覆蓋的部分)再鍍覆上二次銅,接著再鍍覆上錫鉛(該區域的錫鉛在後續的蝕銅步驟中將被保留下來當作蝕刻阻劑)。其中,上述二次銅及錫鉛的鍍覆厚度大致相同於乾膜光阻9的厚度。
如圖11,步驟S111為在所述第二通孔8的位置實施一背鑽孔成形步驟,以使得所述第二通孔8的局部形成一第二背鑽孔82。更詳細地說,所述背鑽孔成形步驟是預設在第N至第L層板結構3實施一鑽孔,L為小於N的正整數。其中,在此步驟中的背鑽孔成形步驟的實施方式可以相同於步驟S104中的背鑽孔成形步驟,但本發明不受限於此。再者,在本實施例中L與M的數值相同;但於實際應用時,L與M的數值也可以不相同,端看設計者的需求而定。
如圖12,步驟S112為實施一剝膜蝕刻剝錫鉛(strip etch strip,SES)作業。更詳細地說,所述剝膜蝕刻剝錫鉛作業包含:將步驟S109中曝光顯影後所留下的乾膜光阻9去除;以鹼性蝕刻液將裸露出來的銅層蝕刻去除,以形成外層線路10(此時錫鉛為蝕刻阻劑);以及以錫鉛剝除液將錫鉛層剝除,以完成所述多層板100的外層線路10的製作。
值得一提的是,在上述步驟中,在實施所述背鑽孔成形步驟之前的通孔成形步驟(包含步驟S102與步驟S107)時,較佳地是可以一機械設備對所述多層板100的四個角落進行定位,以形成出四個機械定位原點,並且在所述多層板100的中心形成有一程式定位原點(圖未繪示)。藉此,可以有效提升所述第一通孔6與第二通孔8對多層板100的內層線路的墊(pad)的對準度。
另外,在實施所述背鑽孔成形步驟(包含步驟S104與步驟S111)之前後,所述電路板的製造方法還可進一步包括:以一攝像器(如:CCD)對所述多層板100進行影像擷取,以取得一漲縮補償資訊。藉此,可提升所述背鑽孔成形步驟的對位精準度。
此外,本實施例另公開一種電路板,並且所述電路板較佳是由如上所述的電路板的製造方法所製成。換個角度來說,所述電路板的製造過程也可以是運用上述步驟S101至S112中的部分步驟。
綜上所述,本發明實施例所公開的電路板的製造方法能通過以所述讀靶機對第N至第M層板結構3中的信號層上的標靶進行背鑽孔定位作業,從而有效提升背鑽孔作業對於信號層的對位精準度,以適用於現今逐漸縮小的內層線路間距,並且有效避免信號層的信號線路5被破壞以及斷路的風險。再者,本發明實施例的電路板的製造方法能夠使多層板100的頂導電層1與底導電層2的厚度降低(如:1.25mil),藉以適於進行SES作業而成形出符合細線路要求的外層線路10。
再者,上述電路板的製造方法能通過在所述第一通孔6與第二通孔8的位置分別實施背鑽孔成形步驟,以移除第一通孔6中部分的第一傳導層61,以及第二通孔8中部分的第二傳導層81(尤其是沒有起到任何連接或者傳輸作用的部分),從而減少雜訊干擾及訊號完整性不佳的問題。
另,上述電路板的製造方法能通過在實施所述背鑽孔成形步驟之前,以一機械設備對所述多層板100的四個角落進行定位,以形成出四個機械定位原點,並且在所述多層板100的中心形成有一程式定位原點(也就是Template定位),從而有效提升所述第一通孔6與第二通孔8對多層板100的內層線路的墊(pad)的對
準度。
以上所述僅為本發明的優選可行實施例,並非用來侷限本發明的保護範圍,凡依本發明申請專利範圍所做的均等變化與修飾,皆應屬本發明的權利要求書的保護範圍。
Claims (6)
- 一種電路板的製造方法,包括:提供一多層板;所述多層板具有一頂面與一底面,並且所述多層板包含由所述頂面至所述底面依序堆疊的第1至第N層板結構,N為大於5的正整數;其中,每層所述板結構設有一標靶,所述多層板的其中部分所述板結構設有一信號線路,並定義為一信號層;實施一通孔成形步驟,其包含:以一讀靶機對所述多層板中的所述信號層上的所述標靶進行一通孔定位作業;依據所述通孔定位作業,自第1層所述板結構鑽孔至第N層板結構,以形成一第一通孔;及在所述第一通孔的孔壁鍍設有一第一傳導層;以及實施一背鑽孔成形步驟,其預設在第N至第M層所述板結構實施一鑽孔,M為小於N的正整數;其中,所述背鑽孔成形步驟包含:以所述讀靶機對第N至第M層所述板結構中的所述信號層上的所述標靶進行一背鑽孔定位作業;及依據所述背鑽孔定位作業,自第N層所述板結構鑽孔至第M層板結構,以形成一第一背鑽孔;其中,所述多層板在所述頂面設有一頂導電層、並在所述底面設有一底導電層,所述頂導電層與所述底導電層皆連接於所述第一傳導層;在實施所述通孔成形步驟之後,實施一塞孔步驟,並且所述塞孔步驟包含:以一樹脂充填於所述第一通孔內,直至所述樹脂填滿所述第一通孔並且局部突伸出所述頂導電層與所述底導電層;及對所述樹脂實施一平面化作業,以使所述樹脂的相反兩端分別共平面於所述頂導電層與所述底導電層;其中,在實施所述平面化作業時,所述頂導電層與所述底導電層通過研磨而降低其厚度; 其中,在實施所述塞孔步驟之後,在所述多層板形成有一第二通孔,並且所述第二通孔的孔壁鍍設有一第二傳導層;其中,在形成有所述第二傳導層之後,在所述頂導電層與所述底導電層實施一數位影像曝光(digital imaging exposure)作業、並接著在所述頂導電層與所述底導電層實施一鹼性電鍍作業。
- 如請求項1所述的電路板的製造方法,其中,在實施所述通孔成形步驟之後,在所述第一通孔的位置實施所述背鑽孔成形步驟,以使所述第一通孔的局部形成所述第一背鑽孔。
- 如請求項1所述的電路板的製造方法,其中,在實施所述鹼性電鍍作業之後,自第N層所述板結構鑽孔至第L層板結構,以形成一第二背鑽孔,L為小於N的正整數,而後實施一剝膜蝕刻剝錫鉛(strip etch strip,SES)作業。
- 一種電路板的製造方法,包括:提供一多層板;所述多層板具有一頂面與一底面,並且所述多層板包含由所述頂面至所述底面依序堆疊的第1至第N層板結構,N為大於5的正整數;其中,每層所述板結構設有一標靶,所述多層板的其中部分所述板結構設有一信號線路,並定義為一信號層;以一機械設備對所述多層板的四個角落進行定位,以形成出四個機械定位原點,並且在所述多層板的中心形成有一程式定位原點;以及實施一背鑽孔成形步驟,其預設在第N至第M層所述板結構實施一鑽孔,M為小於N的正整數;其中,所述背鑽孔成形步驟包含:以一讀靶機對第N至第M層所述板結構中的所述信號層上的所述標靶進行一背鑽孔定位作業;及 依據所述背鑽孔定位作業,自第N層所述板結構鑽孔至第M層板結構,以形成一第一背鑽孔。
- 如請求項4所述的電路板的製造方法,其中,以一攝像器對所述多層板在實施所述背鑽孔成形步驟之前後進行影像擷取,以取得一漲縮補償資訊。
- 一種電路板,其由如請求項1至5中任一項所述的電路板的製造方法所製成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106137398A TWI644602B (zh) | 2017-10-30 | 2017-10-30 | 電路板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106137398A TWI644602B (zh) | 2017-10-30 | 2017-10-30 | 電路板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI644602B true TWI644602B (zh) | 2018-12-11 |
TW201918132A TW201918132A (zh) | 2019-05-01 |
Family
ID=65431687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106137398A TWI644602B (zh) | 2017-10-30 | 2017-10-30 | 電路板及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI644602B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114205991A (zh) * | 2020-09-18 | 2022-03-18 | 重庆方正高密电子有限公司 | Pcb板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200948248A (en) * | 2008-05-01 | 2009-11-16 | Prostek Internat Inc | Method of drilling holes in a printed circuit board for a drilling machine |
CN104955284A (zh) * | 2014-03-24 | 2015-09-30 | 深南电路有限公司 | 一种电路板背钻方法和具有背钻孔的电路板 |
TW201711551A (zh) * | 2015-09-08 | 2017-03-16 | 山榮化學股份有限公司 | 填孔印刷線路板的製造方法 |
-
2017
- 2017-10-30 TW TW106137398A patent/TWI644602B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200948248A (en) * | 2008-05-01 | 2009-11-16 | Prostek Internat Inc | Method of drilling holes in a printed circuit board for a drilling machine |
CN104955284A (zh) * | 2014-03-24 | 2015-09-30 | 深南电路有限公司 | 一种电路板背钻方法和具有背钻孔的电路板 |
TW201711551A (zh) * | 2015-09-08 | 2017-03-16 | 山榮化學股份有限公司 | 填孔印刷線路板的製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114205991A (zh) * | 2020-09-18 | 2022-03-18 | 重庆方正高密电子有限公司 | Pcb板 |
CN114205991B (zh) * | 2020-09-18 | 2024-05-03 | 重庆方正高密电子有限公司 | Pcb板 |
Also Published As
Publication number | Publication date |
---|---|
TW201918132A (zh) | 2019-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7886433B2 (en) | Method of manufacturing a component-embedded PCB | |
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
US8119516B2 (en) | Bump structure formed from using removable mandrel | |
JP4287458B2 (ja) | ペーストバンプを用いた印刷回路基板およびその製造方法 | |
JP4703680B2 (ja) | 埋込型印刷回路基板の製造方法 | |
US20090025210A1 (en) | Circuit board structure with concave conductive cylinders and method for fabricating the same | |
US20090288872A1 (en) | Printed circuit board including outmost fine circuit pattern and method of manufacturing the same | |
US20150101857A1 (en) | Printed circuit board and method for manufacturing the same | |
TWI644602B (zh) | 電路板及其製造方法 | |
US9883599B2 (en) | Manufacturing method for multi-layer circuit board having cavity | |
US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
TWI665950B (zh) | 多層印刷電路板及製作多層印刷電路板的方法 | |
CN109699122B (zh) | 电路板及其制造方法 | |
TWI747751B (zh) | 具導通孔之電路板線路結構製作方法及所製成的具導通孔之電路板線路結構 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
TWI611743B (zh) | 圖案化線路結構及其製作方法 | |
TWI551207B (zh) | 基板結構及其製法 | |
KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
TW201545621A (zh) | 印刷電路板的製造方法 | |
TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101218308B1 (ko) | 인쇄회로기판 제조방법 | |
US20210076507A1 (en) | Multilayer circuit board and manufacturing method therefor | |
TW201138581A (en) | Circuit board structure and fabrication method thereof | |
TWI581689B (zh) | 線路板的製作方法 |