JP2003249747A - プリント基板設計方法、プリント基板配線cad装置、プリント基板 - Google Patents

プリント基板設計方法、プリント基板配線cad装置、プリント基板

Info

Publication number
JP2003249747A
JP2003249747A JP2002048305A JP2002048305A JP2003249747A JP 2003249747 A JP2003249747 A JP 2003249747A JP 2002048305 A JP2002048305 A JP 2002048305A JP 2002048305 A JP2002048305 A JP 2002048305A JP 2003249747 A JP2003249747 A JP 2003249747A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
conductor land
solder resist
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002048305A
Other languages
English (en)
Inventor
Toshimi Kato
登志美 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002048305A priority Critical patent/JP2003249747A/ja
Publication of JP2003249747A publication Critical patent/JP2003249747A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】常に高い品質の部品実装を行なうこと。 【解決手段】オペレータがディスプレイ11に表示され
る画面を見ながらプリント基板を設計するときに、各導
体ランド1a、1bに対して配線パターン2が未接線の
場合にクリアランスレジスト方式によりソルダレジスト
を塗布する方式に変更し、各導体ランド1bに対して配
線パターン2が結線される場合にオーバレジスト方式に
よりソルダレジストを塗布する方式に変更する設計機能
とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板表面
上に多ピンのCPUやメモリモジュールなどの表面実装
部品(以下、部品と省略する)を実装するためのプリン
ト基板を設計するプリント基板設計方法、プリント基板
配線CAD(Computer Aided Design)装置、プリント
基板に関する。
【0002】
【従来の技術】電子機器の小型化、高機能化が進む中、
プリント基板表面上に部品を実装することが普及してい
る。この実装方法の代表的な例としては、次のような方
法がある。この実装に用いるプリント基板表面上には、
部品の各ピンを接続するための導体ランドがソルダレジ
ストの開口部から露出される。
【0003】図8はかかるプリント基板の構成図であ
る。このプリント基板は、部品の各ピンごとの複数の導
体ランド、例えば同図では3つの導体ランド1を形成
し、これら導体ランド1のうち2つの導体ランド1に配
線パターン2を接続し、かつこれら配線パターン2を被
覆するようにソルダレジスト3を施したもので、各導体
ランド1に対応する部分にはそれぞれソルダレジスト開
口部4が形成されている。
【0004】図9は別のプリント基板の構成図である。
このプリント基板は、部品の各ピンごとの複数の導体ラ
ンド1を形成し、これら導体ランド1のうち2つの導体
ランド1に配線パターン2を接続し、かつこれら配線パ
ターン2を被覆するようにソルダレジスト3を施したも
ので、各導体ランド1間にはソルダレジスト3を施さず
に、これら導体ランド1全体に対してソルダレジスト開
口部5が形成されている。
【0005】このようなブリント基板において、例えば
ソルダレジスト開口部4又は5から露出された導体ラン
ド1上に一定量のはんだペーストを供給し、このはんだ
ペーストが供給された導体ランド1上に部品の各ピンが
配置される。
【0006】次に、リフロー炉等において、はんだペー
ストが加熱溶解、冷却固着されて、部品がプリント基板
表面上に実装される。
【0007】このような部品が実装されるプリント基板
を設計する際には、高い実装品質を確保するために、は
んだペーストの供給量と導体ランド1の形状とが最も重
要となる。
【0008】はんだペーストの供給方法は、一般的に、
一定の厚みとはんだペーストを供給するに必要な開口部
とを持つスクリーンマスクが用意され、このスクリーン
マスクを介してはんだペーストをプリント基板表面上に
印刷する方法が採られることが多い。この方法では、は
んだペーストの供給量がスクリーンマスクの開口部の形
状で一意に決まる。
【0009】導体ランド1の形状は、当該導体ランド1
の形成状態とソルダレジスト開口部4又は5の形状とに
よって決定される。但し、これら導体ランド1の形成状
態とソルダレジスト開口部4又は5の形状とは、プリン
ト基板の加工工程において、それぞれ別工程で形成され
る。このため、どうしても導体ランド1とソルダレジス
ト開口部4又は5との間で位置ずれが生じ、これが無視
することができない。
【0010】このような事からプリント基板の設計にお
いては、導体ランド1とソルダレジスト開口部4又は5
との位置ずれを念頭においた設計手法が採られている。
その代表的な設計手法の一つは、導体ラント1とソルダ
レジスト開口部4又は5とが位置ずれしても、これら導
体ラント1とソルダレジスト開口部4又は5とが干渉し
ないように、ソルダレジスト開口部4又は5の大きさを
予め大き目に設計するクリアランスレジスト方式が採ら
れる。
【0011】又、別の設計手法としては、導体ラント1
とソルダレジスト開口部4又は5とが位置ずれしても確
実に導体ランド1の形状が保てるように、大き目の導体
ランド1に対して、実装に必要な導体ランド1の形状と
なるような開口のソルダレジスト3を被せるオーバレジ
スト方式が採られる。
【0012】
【発明が解決しようとする課題】しかしながら、近年で
は、プリント基板に形成する回路パターンの微細化が進
み、上記各方式だけでは部品を実装するのに支障を来す
現象が現れ始めている。その現象の一つは、クリアラン
スレジスト方式において、導体ランド1に接続される配
線パターン2の有無によって、ソルダレジスト開口部4
又は5に露出する導体ランド1の面積及び形状が変り、
導体ランド1上に供給するはんだペーストの供給量を変
えなければならないことである。
【0013】このような現象自体は、以前から生じてい
たものであるが、近年の部品の小型化によって導体ラン
ド1が小さくなり、このために導体ランド1に接続され
る配線パターン2のソルダレジスト開口部4又は5にお
ける露出面積の比率が大きくなる。又、導体ランド1と
共にスクリーンマスクの開口も小さくなるために、導体
ランド1上に供給するはんだペースト量も少なくなる。
【0014】この結果、配線パターン2の露出部分に溶
融はんだが流れてしまい、多ピンの部品における各ピン
単位ごとにはんだ不足の問題が発生する。
【0015】このはんだ不足の問題は、例えば特許第2
917537号に記載されているように、スクリーンマ
スクの開口の大きさを調節することによって対処できる
が、この方法では、プリント基板の配線のみに変更があ
った場合でもスクリーンマスクを作り直す必要がある。
【0016】又、配線パターン2の太さ等によってはん
だペースト量の調整量を計算して変える必要があり、こ
の計算を自動化するには、設計ツール(CAD)の改良
を必要とする。
【0017】一方、オーバレジスト方式では、上記のよ
うに導体ランド1上に供給するはんだペーストの供給量
を変えなければならない問題は生じないが、その反面、
例えば図10(a)に示すように銅箔からなる導体ランド
1上に部品のピン6を接続する場合、導体ランド1上に
掛かるソルダレジスト3が楔の効果を生じ、はんだ7に
よる接合の強度が低下する。なお、クリアランスレジス
ト方式では、同図(b)に示すように部品のピン6と導体
ランド1との間は、はんだ7により高い強度で接続され
る。
【0018】さらにオーバレジスト方式では、はんだ溶
融時に余剰のはんだが滞留するクリアランスが無いた
め、溶融はんだが大量にソルダレジスト3上を移動する
現象が起こる。
【0019】そこで本発明は、常に高い品質の部品実装
ができるプリント基板設計方法、プリント基板配線CA
D装置、プリント基板を提供することを目的とする。
【0020】
【課題を解決するための手段】第1の本発明は、表面実
装部品を搭載するための導体ランドと、配線パターンを
被覆するソルダレジストとを形成するプリント基板を設
計するプリント基板設計方法において、前記導体ランド
と当該導体ランドに対応して形成される前記ソルダレジ
ストの開口部の形状との組み合わせを、前記導体ランド
に接続される前記配線パターンの有無に応じて変更する
ことを特徴とするプリント基板設計方法である。
【0021】第2の本発明は、上記第1の発明のプリン
ト基板設計方法において、前記導体ランドと前記ソルダ
レジスト開口部の形状との組み合わせは、前記導体ラン
ドと前記配線パターンとが未接線の場合にクリアランス
レジスト方式に変更し、結線の場合にオーバレジスト方
式に変更することを特徴とする。
【0022】第3の本発明は、上記第1の発明のプリン
ト基板設計方法において、前記導体ランドの全方向に対
して前記ソルダレジストをオーバレジストすることを特
徴とする。
【0023】第4の本発明は、上記第1の発明のプリン
ト基板設計方法において、前記導体ランドに対して接続
される前記配線パターンの方向だけオーバレジストする
ことを特徴とする。
【0024】第5の本発明は、表面実装部品を搭載する
ための導体ランドと、配線パターンを被覆するソルダレ
ジストとを選択してプリント基板を設計するプリント基
板配線CAD装置において、前記導体ランドに接続され
る前記配線パターンの有無に応じて前記導体ランドと、
当該導体ランドに対応して形成される前記ソルダレジス
トの開口部の形状との組み合わせたとき、前記ソルダレ
ジスト開口部での前記導体ランドの露出部の形状が一定
となる情報が登録された記憶手段と、前記導体ランドに
接続される前記配線パターンの有無に応じて前記記憶手
段に登録されている情報に基づいて前記導体ランドに対
応して形成される前記ソルダレジストの開口部の形状の
組み合わせを変更する変更手段とを具備したことを特徴
とするプリント基板配線CAD装置である。
【0025】第6の本発明は、上記第5の本発明のプリ
ント基板配線CAD装置において、前記変更手段は、前
記配線パターンの有無に応じてフラグを変えて、前記導
体ランドと前記ソルダレジスト開口部の形状との組み合
わせを変更することを特徴とする。
【0026】第7の本発明は、上記第5の本発明のプリ
ント基板配線CAD装置において、前記変更手段は、前
記導体ランドと前記配線パターンとが未接線の場合にク
リアランスレジスト方式に変更し、結線の場合にオーバ
レジスト方式に変更することを特徴とする。
【0027】第8の本発明は、表面実装部品を搭載する
ための導体ランドと、配線パターンを被覆するソルダレ
ジストとを形成するプリント基板において、前記導体ラ
ンドと前記配線パターンとが未接線の場合、クリアラン
スレジスト方式により前記導体ランドに対して前記ソル
ダレジストを施したことを特徴とするプリント基板であ
る。
【0028】第9の本発明は、表面実装部品を搭載する
ための導体ランドと、配線パターンを被覆するソルダレ
ジストとを形成するプリント基板において、前記導体ラ
ンドと前記配線パターンとが接線された場合、オーバレ
ジスト方式により前記導体ランドに対して前記ソルダレ
ジストを施したことを特徴とするプリント基板である。
【0029】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
【0030】図1はプリント基板配線CAD装置の構成
図である。CPUからなる主制御部10には、ディスプ
レイ11及び入力部12を介してマウス13とキーボー
ド14とが接続されている。
【0031】この主制御部10には、プログラムメモリ
15とプリント基板設計用データ記憶部16と登録情報
記憶部17とが接続されてそれぞれアクセス可能なって
いると共に、変更手段18を起動する機能を有してい
る。
【0032】プログラムメモリ15には、プリント基板
を設計するためのプリント基板設計用プログラム及び本
発明のプリント基板設計方法のプログラムなどが記憶さ
れている。
【0033】プリント基板設計用データ記憶部16に
は、プリント基板を設計するための各種データ、例えば
基板や各種部品、配線パターン、ソルダレジストの形状
などのデータが記憶されている。
【0034】登録情報記憶部16には、本発明のプリン
ト基板設計方法を実行するために必要となる部品情報が
予め登録されている。すなわち、当該CAD装置を用い
てプリント基板を設計するには、一般的に、部品のラン
ド、ソルダレジスト開口部、メタルマスク開口部、各種
部品のシンボルマーク等を一括して扱う部品情報を予め
登録して設計を行なう。
【0035】この部品情報のデータ構造は、例えば、部
品の各ピンに対応するプリント基板上の各種形状情報
(パッド)を一括して扱うパッドスタックを下位のデー
タとして構築、管理する方法が用いられる。
【0036】パッドスタックのデータ登録構造は、図2
に示すようにプリント基板上の各種形状情報(パッド)
を、その用途(層タイプ)と、設計中のパッドスタック
の状態によって類別して登録する。
【0037】この登録情報記憶部16は、層名称、層タ
イプ、結線、未結線などからなっている。層名称には、
外層ランド、内層ランド、レジスト開口、マスク開口な
どが記憶されている。層タイプには、導体層、導体層、
レジスト層、メタルマスク層などが記憶されている。結
線及び未結線には、それぞれ導体ランドの形状(短辺×
長辺)が記憶されている。
【0038】この登録情報記憶部16は、例えば図3に
示すような導体ランド1a、1b間にソルダレジスト3
を配したプリント基板において、2つの導体ランド1b
にそれぞれ接続される各配線パターン2の有無に応じ
て、これら導体ランド1bに対応して形成されるソルダ
レジスト開口部4bの形状とを組み合わせたとき、各ソ
ルダレジスト開口部4a、4bでの各導体ランド1a、
1bの露出部の形状が一定とするための情報が登録され
ている。
【0039】当該CAD装置を用いてのプリント基板の
設計中は、パッドスタックの状態が変るたびに、各用途
の状態に対するパッドを選択して、プリント基板のデー
タにその形状を反映することになる。
【0040】ところで、この登録情報記憶部16のパッ
ドスタックのデータ登録構造は、外層ランドとレジスト
開口とのそれぞれを結線と未結線との各状態に区別して
登録するものとなっている。この際のパッド寸法の決定
条件は、次の通りである。
【0041】(1)外層ランドの未結線状態のパッドは、
部品の実装に理想的なパッド寸法を登録する。
【0042】(2)レジスト開口の未結線状態のパッド
は、未結線状態の外層ランドに対して、プリント基板製
造における導体ランドとソルダレジストとのズレ公差以
上のクリアランスを持った寸法を登録する。
【0043】(3)いずれも結線状態の外層ランドとレジ
スト開口のパッドとを重ねたとき、両データの重複する
形状が未結線状態の外層ランドと同じになる。
【0044】(4)外層ランドとレジスト開口とのいずれ
も結線状態と未結線状態とのパッドが異なる。
【0045】主制御部10は、各導体ランド1bに接続
される配線パターン2の有無に応じて登録情報記憶部1
7に登録されている部品情報に基づいて各導体ランド1
a、1bに対応して形成される各ソルダレジスト開口部
4a、4bの形状の組み合わせを変更する変更手段18
を実行させる機能を有している。
【0046】この変更手段18は、オペレータがディス
プレイ11に表示される画面を見ながらマウス13又は
キーボード14を操作しながらプリント基板を設計する
ときに、導体ランド1a、1bに対する配線パターン2
の接続の有無に応じて内部的に結線フラグを変えて、導
体ランド1a、1bとソルダレジスト開口部4a、4b
の形状との組み合わせを変更する機能を有している。
【0047】具体的に変更手段18は、図3に示すよう
に各導体ランド1a、1bと配線パターン2とのうち導
体ランド1aのように配線パターン2が未接線の場合に
クリアランスレジスト方式によりソルダレジストを塗布
する方式に変更し、各導体ランド1bのように配線パタ
ーン2が結線される場合にオーバレジスト方式によりソ
ルダレジストを塗布する方式に変更する設計機能を有し
ている。
【0048】又、変更手段18は、図3に示すように配
線パターン2が結線されている各導体ランド1bにオー
バレジスト方式によりソルダレジストを塗布する場合、
これら導体ランド1bの全方向に対してソルダレジスト
3をオーバレジストする設計機能を有している。
【0049】又、変更手段18は、図4に示すように配
線パターン2が結線されている各導体ランド1bにオー
バレジスト方式によりソルダレジストを塗布する場合、
各導体ランド1bに対して接続される各配線パターン2
の方向だけオーバレジストする設計機能を有している。
【0050】次に、上記の如く構成された装置を用いて
のプリント基板の設計について図5に示すCAD設計に
おける設計作業時のパッド処理フローチャートを参照し
て説明する。
【0051】当該CAD装置上でのオペレータの作業
は、当該CAD装置をマウス13又はキーボード14を
操作することにより、ステップ#1において、例えば図
3に示すように各導体ランド1bと各配線パターン2と
の接続情報を選択し、次のステップ#2において、部品
のピン(=当該CAD装置上のパッドスタック情報)間
の配線パターン2を配線処理(編集)する。
【0052】次に、当該CAD装置は、ステップ#3に
おいて、編集された接続情報に対応する図2に示すよう
なデータ構造のパッドスタックを認識し、次のステップ
#4において、編集内容によってピン毎の結線フラグを
変更する。
【0053】例えば、図3に示すように各導体ランド1
a、1bと配線パターン2とのうち導体ランド1aのよ
うに配線パターン2が未接線の場合にクリアランスレジ
スト方式によりソルダレジスト3を塗布する方式に変更
するように結線フラグを変更し、各導体ランド1bのよ
うに配線パターン2が結線される場合にオーバレジスト
方式によりソルダレジスト3を塗布する方式に変更する
ように結線フラグを変更する。
【0054】次に、当該CAD装置は、ステップ#5に
おいて、結線フラグの変更をしたか否かの判定を行な
い、結線フラグの変更があれば、次のステップ#6にお
いてピン毎のパッドの構成(パッドセット)を変更し、
次のステップ#7においてディスプレイ11に表示する
表示内容を変更する。なお、結線フラグの変更がなけれ
ば、CAD装置は、ステップ#5からステップ#7に移
る。
【0055】このようなプリント基板の設計作業により
図3及び図4に示すような各プリント基板が設計され
る。
【0056】図3に示すプリント基板は、配線パターン
が接続されていない導体ランド1aに対してソルダレジ
スト開口部4aが導体ランド1aに掛からないクリアラ
ンスレジトにより設計されている。これにより、導体ラ
ンド1aの形状自体が実装に有効な露出導体形状となっ
ている。
【0057】一方、配線パターン2が接続されている各
導体ランド1bは、導体ランド1aと比較してその形状
が大きく設計され、かつソルダレジスト開口部4bの形
状が小さく形成され、これによってオーバレジストによ
り設計されている。このオーバレジストによっても各導
体ランド1bの露出導体形状は、導体ランド1aと同一
の形状となっている。
【0058】図4に示すプリント基板は、配線パターン
2の配線方向が決まっているものとして設計を行なった
結果である。このプリント基板では、各導体ランド1b
を配線パターン2の配線方向に長く設計し、かつ各ソル
ダレジスト開口部4bの形状を導体ランド1aの長辺と
同一長さに形成すると共に短辺を当該導体ランド1bの
幅よりも長く設計したものである。
【0059】このような設計により各導体ランド1bの
配線パターン2の配線方向に対してオーバーレジスト
(部分オーバーレジスト)によりソルダレジスト3を被
覆するものとなる。これによっても各導体ランド1bの
露出導体形状は、導体ランド1aと同一の形状となって
いる。
【0060】図6に示すプリント基板は、配線パターン
2の接続されていない各導体ランド1aと、配線パター
ン2の接続された導体ランド1bとが設計されたもので
ある。このうち各導体ランド1aに対しては、クリアラ
ンスレジスト方式によりソルダレジスト3を塗布し、導
体ランド1bに対しては、オーバレジスト方式によりソ
ルダレジスト3を塗布する設計である。
【0061】このような設計により各導体ランド1aの
ソルダレジスト開口部4aと、導体ランド1bのソルダ
レジスト開口部4bとは、互いに連続した開口として形
成される。
【0062】なお、従来であれば、上記図9に示すよう
にソルダレジスト開口部4内に配列されている各導体ラ
ンド1を1つの導体の塊とみなして一括してソルダレジ
ストを抜くような設計を行なっており、本発明CAD装
置を用いた設計のように図6に示す配線パターン2が接
続された導体ランド1bに対応するソルダレジスト開口
4bの部分の形状を変えること、すなわち導体ランド1
bに対してオーバレジストによりソルダレジスト3を被
覆するような設計は困難である。
【0063】本発明CAD装置を用いた設計であれば、
図6に示すように各導体ランド1a、1bに対応するソ
ルダレジスト開口4a、4bを各ピンごとに設定し、隣
接する導体ランド1a、1bのソルダレジスト開口4
a、4b同士が繋がるように寸法を決定することで、同
図に示すようなソルダレジスト開口4a、4bが形成で
きる。
【0064】このように上記一実施の形態においては、
オペレータがディスプレイ11に表示される画面を見な
がらマウス13又はキーボード14を操作してプリント
基板を設計するときに、各導体ランド1a、1bに対し
て配線パターン2が未接線の場合にクリアランスレジス
ト方式によりソルダレジストを塗布する方式に変更し、
各導体ランド1bに対して配線パターン2が結線される
場合にオーバレジスト方式によりソルダレジストを塗布
する方式に変更する設計機能としたので、クリアランス
レジトにより設計した導体ランド1aの実装に有効な露
出導体形状と、オーバレジストにより設計した各導体ラ
ンド1bの露出導体形状とを同一にすることができ、こ
れによって配線パターン2の接続、未接続に関わらず、
各導体ランド1a、1bの露出導体面積とその供給はん
だペースト量とを一定にすることができ、常に高い品質
の部品実装を行なうことができる。
【0065】さらに、このような設計処理をプリント基
板の設計段階で自動的に行なうことができ、その実現に
も高い信頼性を確保できる。
【0066】さらに、プリント基板に設計変更が生じて
も、はんだペーストの印刷マスクは変更前のものを流用
できる場合もあり、同様の効果を狙う別手法に比べて生
産性の点で大きく寄与できる。
【0067】又、登録情報記憶部16のパッドスタック
のデータ登録構造は、図2に示すように外層ランドとレ
ジスト開口とのそれぞれを結線と未結線との各状態に区
別して登録し、導体ランド1a、1bに対する配線パタ
ーン2の接続の有無に応じて内部的に結線フラグを変え
て、導体ランド1a、1bとソルダレジスト開口部4
a、4bの形状との組み合わせを変更するので、プリン
ト基板を設計するときに、部品情報を構成するだけで、
オペレータは作業対象となるピンのパッド構成を気にす
ることなく、理想的な表面実装のためのパッド設計を行
なうことができる。
【0068】なお、図7に示す従来のデータ構築構造で
は、部品にパッドスタックを用いていても配線パターン
2と導体ランド1a、1bとの結線状態、未結線状態と
いう分類方法ではパッドを変えることをしていない。
【0069】なお、本発明は、上記一実施の形態に限定
されるものでなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。
【0070】さらに、上記実施形態には、種々の段階の
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られる場合には、この構成要件
が削除された構成が発明として抽出できる。
【0071】例えば、上記一実施の形態において、図5
に示すパッド処理フローチャートは、プリント基板の設
計の全作業を一連の流れとして処理する場合の一例を示
しているが、これに限らず、対象ランドの認識を配線処
理の前に行なったり、又は結線フラグの変更の前や後で
処理を2分化するなど、その実現方法を幾通り変形して
もよい。
【0072】
【発明の効果】以上詳記したように本発明によれば、常
に高い品質の部品実装ができるプリント基板設計方法、
プリント基板配線CAD装置、プリント基板を提供でき
る。
【図面の簡単な説明】
【図1】本発明に係わるプリント基板配線CAD装置の
一実施の形態を示す構成図。
【図2】本発明に係わるプリント基板配線CAD装置の
一実施の形態における登録情報記憶部の模式図。
【図3】本発明に係わるプリント基板配線CAD装置の
一実施の形態におけるプリント基板の設計例を示す図。
【図4】本発明に係わるプリント基板配線CAD装置の
一実施の形態におけるプリント基板の設計例を示す図。
【図5】本発明に係わるプリント基板配線CAD装置の
一実施の形態におけるCAD設計における設計作業時の
パッド処理フローチャート。
【図6】本発明に係わるプリント基板配線CAD装置の
一実施の形態におけるプリント基板の設計例を示す図。
【図7】従来のデータ構築構造を示す模式図。
【図8】従来の導体ランド間にソルダレジストを配した
プリント基板の構成図。
【図9】従来の導体ランド間にソルダレジストを配しな
いプリント基板の構成図。
【図10】従来のオーバレジスト方式でのはんだによる
接合の強度低下を説明するための図。
【符号の説明】 1a,1b:導体ランド 2:配線パターン 3:ソルダレジスト 4a,4b:ソルダレジスト開口部 10:主制御部 11:ディスプレイ 12:入力部 13:マウス 14:キーボード 15:プログラムメモリ 16:プリント基板設計用データ記憶部 17:登録情報記憶部 18:変更手段

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 表面実装部品を搭載するための導体ラン
    ドと、配線パターンを被覆するソルダレジストとを形成
    するプリント基板を設計するプリント基板設計方法にお
    いて、 前記導体ランドと当該導体ランドに対応して形成される
    前記ソルダレジストの開口部の形状との組み合わせを、
    前記導体ランドに接続される前記配線パターンの有無に
    応じて変更することを特徴とするプリント基板設計方
    法。
  2. 【請求項2】 前記導体ランドと前記ソルダレジスト開
    口部の形状との組み合わせは、前記導体ランドと前記配
    線パターンとが未接線の場合にクリアランスレジスト方
    式に変更し、結線の場合にオーバレジスト方式に変更す
    ることを特徴とする請求項1記載のプリント基板設計方
    法。
  3. 【請求項3】 前記導体ランドの全方向に対して前記ソ
    ルダレジストをオーバレジストすることを特徴とする請
    求項1記載のプリント基板設計方法。
  4. 【請求項4】 前記導体ランドに対して接続される前記
    配線パターンの方向だけオーバレジストすることを特徴
    とする請求項1記載のプリント基板設計方法。
  5. 【請求項5】 表面実装部品を搭載するための導体ラン
    ドと、配線パターンを被覆するソルダレジストとを選択
    してプリント基板を設計するプリント基板配線CAD装
    置において、 前記導体ランドに接続される前記配線パターンの有無に
    応じて前記導体ランドと、当該導体ランドに対応して形
    成される前記ソルダレジストの開口部の形状との組み合
    わせたとき、前記ソルダレジスト開口部での前記導体ラ
    ンドの露出部の形状が一定となる情報が登録された記憶
    手段と、 前記導体ランドに接続される前記配線パターンの有無に
    応じて前記記憶手段に登録されている情報に基づいて前
    記導体ランドに対応して形成される前記ソルダレジスト
    の開口部の形状の組み合わせを変更する変更手段と、を
    具備したことを特徴とするプリント基板配線CAD装
    置。
  6. 【請求項6】 前記変更手段は、前記配線パターンの有
    無に応じてフラグを変えて、前記導体ランドと前記ソル
    ダレジスト開口部の形状との組み合わせを変更すること
    を特徴とする請求項5記載のプリント基板配線CAD装
    置。
  7. 【請求項7】 前記変更手段は、前記導体ランドと前記
    配線パターンとが未接線の場合にクリアランスレジスト
    方式に変更し、結線の場合にオーバレジスト方式に変更
    することを特徴とする請求項5記載のプリント基板配線
    CAD装置。
  8. 【請求項8】 表面実装部品を搭載するための導体ラン
    ドと、配線パターンを被覆するソルダレジストとを形成
    するプリント基板において、 前記導体ランドと前記配線パターンとが未接線の場合、
    クリアランスレジスト方式により前記導体ランドに対し
    て前記ソルダレジストを施したことを特徴とするプリン
    ト基板。
  9. 【請求項9】 表面実装部品を搭載するための導体ラン
    ドと、配線パターンを被覆するソルダレジストとを形成
    するプリント基板において、 前記導体ランドと前記配線パターンとが接線している場
    合、オーバレジスト方式により前記導体ランドに対して
    前記ソルダレジストを施してあることを特徴とするプリ
    ント基板。
JP2002048305A 2002-02-25 2002-02-25 プリント基板設計方法、プリント基板配線cad装置、プリント基板 Pending JP2003249747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002048305A JP2003249747A (ja) 2002-02-25 2002-02-25 プリント基板設計方法、プリント基板配線cad装置、プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002048305A JP2003249747A (ja) 2002-02-25 2002-02-25 プリント基板設計方法、プリント基板配線cad装置、プリント基板

Publications (1)

Publication Number Publication Date
JP2003249747A true JP2003249747A (ja) 2003-09-05

Family

ID=28661141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002048305A Pending JP2003249747A (ja) 2002-02-25 2002-02-25 プリント基板設計方法、プリント基板配線cad装置、プリント基板

Country Status (1)

Country Link
JP (1) JP2003249747A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1763297A1 (en) 2005-09-12 2007-03-14 Sony Corporation Printed circuit board
WO2008102692A1 (ja) * 2007-02-21 2008-08-28 Sony Chemical & Information Device Corporation プリント配線板、プリント配線板の製造方法、および電子デバイス
JP2009146918A (ja) * 2007-12-11 2009-07-02 Omron Corp プリント配線パターン生成方法
JP2009145928A (ja) * 2007-12-11 2009-07-02 Omron Corp プリント配線パターン生成方法
WO2012172890A1 (ja) * 2011-06-15 2012-12-20 住友電工プリントサーキット株式会社 プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
US8797759B2 (en) 2010-01-25 2014-08-05 Murata Manufacturing Co., Ltd. Electronic module and communication apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1763297A1 (en) 2005-09-12 2007-03-14 Sony Corporation Printed circuit board
US7423221B2 (en) 2005-09-12 2008-09-09 Sony Corporation Printed wiring board and fabrication method for printed wiring board
WO2008102692A1 (ja) * 2007-02-21 2008-08-28 Sony Chemical & Information Device Corporation プリント配線板、プリント配線板の製造方法、および電子デバイス
JP2009146918A (ja) * 2007-12-11 2009-07-02 Omron Corp プリント配線パターン生成方法
JP2009145928A (ja) * 2007-12-11 2009-07-02 Omron Corp プリント配線パターン生成方法
US8797759B2 (en) 2010-01-25 2014-08-05 Murata Manufacturing Co., Ltd. Electronic module and communication apparatus
WO2012172890A1 (ja) * 2011-06-15 2012-12-20 住友電工プリントサーキット株式会社 プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法

Similar Documents

Publication Publication Date Title
Mitzner Complete PCB design using OrCAD Capture and PCB editor
CN101534609B (zh) 线路板上的线路结构及其制造方法
CN112203426A (zh) 一种印制电路板的背钻方法、装置、设备及存储介质
JP2003249747A (ja) プリント基板設計方法、プリント基板配線cad装置、プリント基板
WO2023109048A1 (zh) Pcb及其制作方法
CN103025068A (zh) 制造印刷电路板的方法和使用该方法制造的印刷电路板
JPH08236914A (ja) プリント配線板表面取付パッドの半田マスク
US6344974B1 (en) Printed circuit board and method of producing same
JP2882126B2 (ja) はんだ供給方法
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP2009124080A (ja) プリント配線板、及び電子機器
TWI785814B (zh) 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP3181353B2 (ja) 多層プリント配線板設計cad装置
JP3044905B2 (ja) メタルマスクの開孔部の設計方法
JP2006041087A (ja) 両面プリント基板及びそのパターン形成方法
Willis Basic printed circuit board manufacture
JP5721553B2 (ja) 多数枚取り基板の生産管理方法
CN115734505A (zh) 阻焊油墨厚度管控方法、制作方法及刚挠印制线路板
JP2006216789A (ja) ランドの設計方法及びプリント配線板
Francis Profile of the PCB Industry in Scotland
JPH11163477A (ja) プリント配線板及びその製造方法
JPH08181413A (ja) プリント回路基板の製造方法
JPH0773238A (ja) 不要ランド削除システム
JPH08186338A (ja) 集合プリント配線板
JP2002108959A (ja) 実装基板の設計方法および電子部品実装用の基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061031