TW202311549A - 用於沉積ｓｉｂ膜的製程 - Google Patents

用於沉積ｓｉｂ膜的製程 Download PDF

Info

Publication number
TW202311549A
TW202311549A TW111122566A TW111122566A TW202311549A TW 202311549 A TW202311549 A TW 202311549A TW 111122566 A TW111122566 A TW 111122566A TW 111122566 A TW111122566 A TW 111122566A TW 202311549 A TW202311549 A TW 202311549A
Authority
TW
Taiwan
Prior art keywords
silicon
substrate
boron
process gas
volume
Prior art date
Application number
TW111122566A
Other languages
English (en)
Inventor
艾古特 艾汀
程睿
卡希克 加納基拉曼
亞伯希吉特Ｂ 馬禮克
武仁 越澤
波 戚
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202311549A publication Critical patent/TW202311549A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本揭露的實施例大體而言係關於用於形成含矽和含硼膜的製程，該等含矽和含硼膜用於例如間隔件限定的圖案化應用。在一實施例中，提供了一種間隔件限定的圖案化製程。該製程包括將基板設置在處理腔室的處理體積中，該基板具有形成在其上的圖案化特徵，以及使第一製程氣體流入該處理體積中，該第一製程氣體包含含矽物質，該含矽物質具有比SiH 4更高的分子量。該製程進一步包括使第二製程氣體流入該處理體積中，該第二製程氣體包含含硼物質，以及在沉積條件下在圖案化特徵上沉積保形膜，該保形膜包含矽和硼。

Description

用於沉積SIB膜的製程
本揭露的實施例大體而言係關於用於形成含矽和含硼膜的製程，該等含矽和含硼膜用於例如間隔件限定的圖案化應用。
晶片設計的演進不斷要求更快的電路系統和更大的電路密度。對更大電路密度的需求使得減小積體電路部件的尺寸成為必要。隨著積體電路部件的尺寸減小（例如，減小到亞微米尺寸），需要在半導體積體電路的給定區域中放置更多的元件。然而，面對此類圖案小型化，習知的基於微影的圖案化製程是挑戰性的。小型化方法包括間隔件圖案化，諸如自對準雙重圖案化(self-aligned double patterning, SADP)和自對準四重圖案化(self-aligned quadruple patterning, SAQP)。
在自對準雙重圖案化中，在下伏層上圖案化心軸。然後，在心軸和下伏層的暴露表面上沉積膜（或層）。然後蝕刻膜和心軸的水平表面以形成間隔件。此種方法允許以原始節距的一半形成窄閘極。然而，SADP和其他圖案化方法遭受高線邊緣粗糙度(line edge roughness, LER)和高線寬度粗糙度(line width roughness, LWR)的問題，該LER和該LWR描述了光阻劑特徵的邊緣和寬度的變化量。此外，隨著特徵大小變得越來越小，LER和LWR變得越來越重要，從而限制了半導體特徵的有效解析度。因此，隨著微影技術將部件推向更小的尺寸，達到LER和LWR的要求變得越來越具有挑戰性。
需要用於形成具有改善的性質（例如，降低的粗糙度）的含矽和含硼膜的新的和改善的製程。
本揭露的實施例大體而言係關於用於形成含矽和含硼膜的製程，該等含矽和含硼膜用於例如間隔件限定的圖案化應用。
在一實施例中，提供了一種間隔件限定的圖案化製程。該製程包括將基板設置在處理腔室的處理體積中，該基板具有形成在其上的圖案化特徵，以及使第一製程氣體流入該處理體積中，該第一製程氣體包含含矽物質，該含矽物質具有比SiH 4更高的分子量。該製程進一步包括使第二製程氣體流入該處理體積中，該第二製程氣體包含含硼物質，以及在沉積條件下在圖案化特徵上沉積保形膜，該保形膜包含矽和硼。
在另一實施例中，提供了一種用於控制膜粗糙度的製程。該製程包括將基板設置在處理腔室的處理體積中，該基板具有形成在其上的圖案化特徵，以及使包含含矽物質的第一製程氣體流入該處理體積中，該含矽物質具有比SiH 4更高的分子量。該製程進一步包括使包含含硼物質的第二製程氣體流入處理體積中，以及在沉積條件下在圖案化特徵上沉積膜，該膜包含矽和硼，該膜具有約1.5 nm或更小的線邊緣粗糙度。
在另一實施例中，提供了一種圖案化製程。該製程包括將基板設置在熱化學氣相沉積腔室的處理體積中，該基板具有形成在其上的圖案化特徵。該製程進一步包括使包含含矽物質的第一製程氣體流入處理體積中，該含矽物質包括二矽烷、三矽烷、四矽烷、二氯矽烷、三氯矽烷、四氯矽烷、二碘矽烷、雙(三級丁基胺基)矽烷、三(二甲基胺基)矽烷、或其組合。該製程進一步包括使包含含硼物質的第二製程氣體流入處理體積中，該含硼物質包括二硼烷(B 2H 6)、三甲基硼烷(B(CH 3) 3)、三乙基硼烷(B(C 2H 5) 3)、三氟化硼(BF 3)、或其組合。該製程進一步包括在圖案化特徵上沉積SiB膜，以及蝕刻該SiB膜、該圖案化特徵或其組合的一部分。
本揭露的實施例大體而言係關於用於形成含矽及含硼膜的製程，該等含矽及含硼膜用於例如間隔件限定的圖案化應用及許多其他應用中。本發明人已發現了用於形成含SiB膜的新的和改進的製程，該含SiB膜具有改進的性質，諸如線邊緣粗糙度(LER)、線寬度粗糙度(LWR)和蝕刻選擇性。簡而言之，並且在一些實施例中，藉由以下方式使用化學氣相沉積來沉積含SiB膜：使包含含矽物質的第一製程氣體流入處理腔室中，以及使包含含硼物質的第二製程氣體流入處理腔室中。含矽物質具有高於矽烷(SiH 4)的分子量。含SiB膜具有超過在例如間隔件限定的圖案化中使用的習知膜的例如改善的LER、改善的LWR和/或改善的蝕刻選擇性。
用於形成含SiB膜的製程可應用於多種SiB產品和應用，諸如間隔件限定的圖案化。其他產品和應用包括高溫產品，諸如藉由熱化學氣相沉積或電漿增強化學氣相沉積形成的彼等高溫產品，該熱化學氣相沉積或電漿增強化學氣相沉積用於例如動態隨機存取記憶體(dynamic random access memory, DRAM)電容器蝕刻中的硬遮罩應用。產品和應用亦包括圖案化中的低溫產品和多色應用。
本發明人發現所沉積的矽-硼(SiB)膜（或層）的圖案粗糙度可藉由在沉積製程（諸如化學氣相沉積(chemical vapor deposition, CVD)製程，諸如熱化學氣相沉積(thermal chemical vapor deposition, TCVD)製程）中利用較高分子量的含矽物質來改善。在一些實施例中，在沉積的非晶SiB膜的寬範圍的製程條件和最終硼濃度下，相對於矽烷(SiH 4)，當使用二矽烷（或其他更高分子量的含矽物質）時，觀察到了線邊緣粗糙度和線寬度粗糙度的大改善。
藉由本文所述的製程形成的SiB膜具有優於習知SiN膜（例如藉由原子層沉積製成的SiN膜）或圖案化方案中涉及的其他可蝕刻膜的蝕刻選擇性益處。例如，與SiN膜相比，藉由本文所述的製程形成的SiB膜可以具有更均勻的蝕刻後間隔件輪廓以及方形頂部輪廓。此種蝕刻選擇性益處可以簡化蝕刻發展和圖案整合方案。此外，該製程使得能夠形成相對於習知方法具有改善的表面粗糙度（例如，LER和/或LWR）的SiB膜（或層）。
利用具有比矽烷(SiH 4)更高分子量的含矽物質改善了LER和LWR。儘管不希望被理論所束縛，但據信SiB沉積的粗糙化機制是成核。切換到更高分子量的物質改善了一系列製程條件和硼濃度下的成核。對此種改進的一種解釋可以是，較大分子量的物質更好地黏附到基板並且更容易產生超過臨界核大小的核。此外，在SiB膜的隨後生長期間，較大分子量的物質可以抑制來自表面擴散的粗糙度。
第1圖是用於執行形成SiB膜的製程的一或多個操作的基板處理系統132的實例。合適系統的實例包括可從加利福尼亞州聖克拉拉市的應用材料公司(Applied Materials, Inc., Santa Clara, Calif)商購獲得的CENTURA ®系統、PRECISION 5000 ®系統和PRODUCER ®系統。可以設想，其他處理系統，包括彼等可從其他製造商獲得的系統，可以適用於實踐本文所述的實施方式。
基板處理系統132包括處理腔室100，該處理腔室耦接至氣體面板130和控制器110。處理腔室100包括頂壁124、側壁101和底壁122，該頂壁、該側壁和該底壁限定處理體積126。基板支撐件150設置在處理腔室100的處理體積126中。基板支撐件150由桿160支撐，並且可以使用位移機構（未圖示）在處理腔室100內沿豎直方向移動。基板支撐件150包括加熱元件170，以控制支撐在基板支撐件150的表面192上的基板190的溫度。藉由從電源106向加熱元件170施加電流來電阻加熱基板支撐件150。由電源106供應的電流由控制器110調節，以控制由加熱元件170產生的熱量，從而在膜沉積期間將基板190和基板支撐件150維持在基本上恆定的溫度。所供應的電流可經調節以選擇性地控制基板支撐件150的溫度從約100℃至約700℃。
嵌入在基板支撐件150中的溫度感測器172用於監測基板支撐件150的溫度。控制器110使用所量測的溫度來控制供應至加熱元件170的功率，並將基板維持在期望的溫度。真空泵102耦接至形成在處理腔室100的底壁122中的埠134。真空泵102在處理腔室100中維持期望的氣壓，並從處理腔室100中排空處理後氣體和製程的副產物。
具有複數個孔隙128的噴頭120設置在處理腔室100的頂部上，在基板支撐件150上方。噴頭120的孔隙128用於將製程氣體引入處理腔室100中。噴頭120連接至氣體面板130，以允許各種氣體供應處理體積126。從離開噴頭120的製程氣體形成電漿，以增強製程氣體的熱分解，從而導致材料沉積在基板190的表面191上。
噴頭120和基板支撐件150可在處理體積126中形成一對間隔開的電極。一或多個射頻(radio frequency, RF)電源140經由匹配網路138向噴頭120提供偏置電位，以促進在噴頭120與基板支撐件150之間產生電漿。或者，RF電源140和匹配網路138可以耦接至噴頭120、基板支撐件150，或者耦接至噴頭120和基板支撐件150兩者，或者耦接至設置在處理腔室100外部的天線（未圖示）。一或多個RF電源可以提供在約50 kHz至約13.6 kHz的頻率下約100 W至約3,000 W，諸如約500 W至約1,800 W的功率。
控制器110包括中央處理單元(central processing unit, CPU) 112、記憶體116和支援電路114，用於控制製程序列和調節來自氣體面板130的氣流。CPU 112可以是任何合適形式的通用電腦處理器。軟體常式可以儲存在記憶體116，諸如隨機存取記憶體、唯讀記憶體、軟碟或硬碟驅動器或其他形式的數位儲存裝置中。支援電路114耦接至CPU 112，並且可以包括快取、時鐘電路、輸入/輸出系統、電源等。控制器110與基板處理系統132的各種部件之間的雙向通訊經由許多信號電纜來處置，該等信號電纜統稱為信號匯流排118，該等信號匯流排中的一些信號匯流排在第1圖中圖示。
第2圖是圖示根據本揭露的至少一個實施例的用於形成SiB膜的示例性沉積製程的選定操作的流程圖。SiB膜可以是單層膜或多層膜。SiB膜可以是非晶的。本文所述的SiB膜具有優於習知SiN膜（例如藉由原子層沉積製成的SiN膜）或圖案化方案中涉及的其他可蝕刻膜的蝕刻選擇性益處。例如，與SiN膜相比，藉由本文所述的製程形成的SiB膜可以具有更均勻的蝕刻後間隔件輪廓以及方形頂部輪廓。此外，該製程使得能夠形成相對於習知方法具有改善的表面粗糙度（例如，LER和/或LWR）的SiB膜（或層）。
製程200包括在操作210處將基板設置在基板處理腔室的處理體積中。作為實例，藉由任何合適的手段，諸如藉由基板轉移埠，將基板（例如，基板190）轉移至處理腔室100中和基板支撐件150上。可以藉由使用位移機構將基板支撐件150調整至處理位置。基板190可以基本上是平坦的。或者，基板190可具有圖案化結構，表面具有形成於其中的溝槽、孔或通孔。基板190亦可以具有基本上平坦的表面，該表面具有在期望高度形成在其上或其中的結構。儘管第1圖所示的基板190被圖示為單一主體，但是應當理解的是，基板190可以含有一或多種用於形成半導體元件的材料，諸如金屬觸點、溝槽隔離、閘極、位元線、或任何其他互連特徵。基板190可以包括用於製造半導體元件的一或多種金屬材料、一或多種介電材料、半導體材料及其組合。例如，取決於應用，基板190可以包含氧化物材料、氮化物材料、多晶矽材料等。
在需要記憶體應用的實施例中，基板190可以包含矽基板材料、氧化物材料和氮化物材料，該材料間夾有或不夾有多晶矽。在其他實施例中，基板190可以包含沉積在基板表面（未圖示）上的複數種交替的氧化物和氮化物材料（例如，氧化物-氮化物-氧化物(oxide-nitride-oxide; ONO)）。在各種實施例中，基板190可以包含複數種交替的氧化物和氮化物材料、一或多種氧化物或氮化物材料、多晶矽或非晶矽材料、與非晶碳交替的氧化物、與多晶矽交替的氧化物、與經摻雜的矽交替的未摻雜的矽、與經摻雜的多晶矽交替的未摻雜的多晶矽、或與經摻雜的非晶矽交替的未摻雜的非晶矽。基板190可以是在其上執行膜處理的任何基板或材料表面。例如，基板190可以是諸如結晶矽、氧化矽、氧氮化矽、氮化矽、應變矽、矽鍺、鎢、氮化鈦、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓和圖案化或非圖案化的晶圓、絕緣體上矽(silicon on insulator, SOI)、碳摻雜的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石、低介電常數介電質及其組合的材料。
製程200進一步包括在操作220處，使一或多種氣體流入腔室（例如，CVD腔室，諸如熱CVD腔室）內的處理體積中。例如，並且如第1圖所示，各種氣體（例如，一或多種含矽氣體、一或多種含硼氣體和/或一或多種非反應性氣體）從氣體面板130流到噴頭120，然後流到處理體積126。在一些實施例中，包含含矽物質的第一製程氣體（其可以是一或多種氣體的形式或形成一或多種氣體）經由入口流入處理體積中，並且包含含硼物質的第二製程氣體（其可以是一或多種氣體的形式或形成一或多種氣體）經由同或不同的入口流動。第一製程氣體可以包含多於一種含矽物質，並且第二製程氣體可以包含多於一種含硼物質。第一製程氣體和/或第二製程氣體可以包括非反應性氣體，諸如氦(He)、氬(Ar)和/或N 2。另外地或替代地，非反應氣體可以經由不同於第一製程氣體和第二製程氣體的入口流動。
在一些實施例中，第一製程氣體和第二製程氣體共同流入處理體積中。例如，包含一或多種含矽物質的第一製程氣體和包含一或多種含硼物質的第二製程氣體共同流入處理體積。另外地或替代地，在第一製程氣體流入處理體積中的同時，使第二製程氣體間歇地流入處理體積中，或反之亦然。一或多種非反應性氣體可以與第一製程氣體、第二製程氣體或兩者共流動。另外地或替代地，在第一製程氣體和/或第二製程氣體流入處理體積中的同時，非反應氣體可以間歇地流入處理體積中，或反之亦然。
另外地或替代地，包含一或多種含矽物質的第一製程氣體和包含一或多種含硼物質的第二製程氣體可順序地流入處理體積中。例如，第一製程氣體流入處理體積中，然後第二製程氣體流入處理體積中，且隨後第一製程氣體再次流入處理體積中。作為另一個實例，第二製程氣體流入處理體積中，然後第一製程氣體流入處理體積中，且隨後第二製程氣體再次流入處理體積中。作為另一個實例，第一製程氣體和第二製程氣體共流入處理體積中，然後在第二製程氣體或第一製程氣體仍在分別流入處理體積中的同時停止第一製程氣體或第二製程氣體的流動。在特定時間段處，恢復第一製程氣體或第二製程氣體的流動。一或多個安瓿、一或多個鼓泡器和/或一或多個液體蒸發器可用於向處理腔室提供第一製程氣體、第二製程氣體或其組合。
可用於本文所述的實施例的含矽物質或前驅物包括矽烷(SiH 4)、更高級的矽烷（例如鹵代矽烷、有機矽烷和/或經取代的有機矽烷），和/或其混合物和組合。更高級的矽烷是指分子量高於SiH 4（分子量高於約32 g/mol）的含矽物質，其包括具有下式的化合物：
Figure 02_image001
其中n為2或更大，諸如2至10，諸如2至6。說明性但非限制性的實例包括二矽烷(Si 2H 6)、三矽烷(Si 3H 8)、四矽烷(Si 4H 10)、五矽烷(Si 5H 12)、六矽烷(Si 6H 14)等。
可用於本文所述的實施例的其他含矽物質或前驅物包括具有下式的化合物：
Figure 02_image003
其中： x為1或更大，諸如1至10，諸如1至6，諸如2至5，y為1或更大，諸如1至22，諸如2至20，諸如2至14，諸如2至10，並且每個X'獨立地為鹵素（F、Cl、Br或I，或其組合）、C 1-C 20烴基（諸如C 1-C 10烴基，諸如C 1-C 6烴基，諸如C 1-C 4烴基）、C 1-C 20取代的烴基（諸如C 1-C 10取代的烴基，諸如C 1-C 6取代的烴基，諸如C 1-C 4取代的烴基）、C 1-C 22芳基（諸如C 3-C 10芳基，諸如C 6-C 10芳基或C 5-C 6芳基）、C 1-C 22取代的芳基（諸如C 3-C 10取代的芳基，諸如C 6-C 10取代的芳基或C 5-C 6取代的芳基）、-NR' 2、-SR'、-OR'、-OSiR' 3、或-PR' 2，其中每個R'獨立地為氫、鹵素、C 1-C 20烴基或C 1-C 20取代的烴基、或C 1-C 22芳基或C 1-C 22取代的芳基。
具有式Si xX' yH (2x+2-y)的化合物的說明性但非限制性實例包括鹵代矽烷，諸如鹵代矽烷、有機矽烷和/或經取代的有機矽烷。鹵代矽烷的非限制性實例包括氯代矽烷(SiH 3Cl)、二氯矽烷(SiH 2Cl 2)、三氯矽烷(SiHCl 3)、四氯矽烷(SiCl 4)、六氯二矽烷(Si 2Cl 6)、碘代矽烷(SiH 3I)、二碘矽烷(SiH 2I 2)、三碘矽烷(SiHI 3)、四碘化矽(SiI 4)、六碘矽烷(Si 2I 6)、溴代矽烷(SiH 3Br)、二溴矽烷(SiH 2BR 2)、三溴矽烷(SiHBR 3)、四溴化矽(SiBr 4)。有機矽烷的非限制性實例包括此類化合物，其中一或多個X'獨立地為烴基（(例如甲基、乙基、丙基、丁基））、取代的烴基、芳基或取代的芳基，諸如甲基矽烷（(CH 3)SiH 3）、二甲基矽烷（(CH 3) 2SiH 2）、乙基矽烷（(CH 3CH 2)SiH 3）、甲基二矽烷（(CH 3)Si 2H 5）、二甲基二矽烷（(CH 3) 2Si 2H 4）和六甲基二矽烷（(CH 3) 6Si 2）。
取代的有機矽烷包括胺基矽烷和鹵代胺基矽烷。此類化合物的實例包括但不限於雙(三級丁基胺基)矽烷(C 8H 22N 2Si)、三(二甲基胺基)矽烷(C 6H 18N 3Si)、N-[雙(二甲基胺基)矽基]-N-甲基甲胺(C 6H 19N 3Si)、N,N,N',N'-四甲基矽烷二胺(C4H12N 2Si)、N-[溴-雙(二甲基胺基)矽基]-N-甲基甲胺(C 6H 18BrN 3Si)、N-[雙(二甲基胺基)-碘代矽基]-N-甲基甲胺(C 6H 18IN 3Si)、和胺基(碘代)矽烷，諸如SiH 2I(N(iPr) 2)及SiH 2I(N(iBu) 2)。
可用於本文所述的實施例的含硼物質包括但不限於二硼烷(B 2H 6)、三甲基硼烷(B(CH 3) 3)、三乙基硼烷(B(C 2H 5) 3)、三氟化硼(BF 3)，和/或其混合物和組合。其他含硼物質包括至少一種具有下式的硼化合物：
Figure 02_image005
其中： R 1代表氫，或具有1至5個碳原子的直鏈或支鏈烴基，或具有1至5個碳原子的直鏈或支鏈烷氧基，或芳基，或烷基醯胺，或具有1至5個碳原子的直鏈或支鏈羥基；並且 R 2和R 3各自獨立地代表具有1至5個碳原子的直鏈或支鏈烴基，或者具有1至5個碳原子的直鏈或支鏈烷氧基，或者芳基，或者烷基醯胺，或者具有1至5個碳原子的直鏈或支鏈羥基，或者R 2和R 3與它們所附接至的硼原子一起形成具有6個環成員的飽和雜環，該6個環成員包括交替佈置在環中的3個硼原子和3個氮原子，該雜環視情況被一至五個選自具有1至5個碳原子的烴基、芳基、烷基醯胺和具有1至5個碳原子的烷氧基的取代基取代。
製程200進一步包括在操作230處，在沉積條件下在圖案化特徵上沉積膜（或層），該膜（或層）包含矽和硼。沉積層可以是非晶的。
本發明人發現，含矽物質（例如，二矽烷或更高級的矽烷）在成核或沉積的初始部分期間可發揮重要作用。除了完全取代SiH 4之外，本發明人亦發現，在用含矽和含硼物質沉積之前，藉由利用在半導體結構（或其上的特徵，例如圖案化特徵）上沉積含矽前驅物的預處理操作得到了優異的粗糙度效能。因此，在一些實施例中，製程200進一步包括藉由在預處理條件下在圖案化特徵上沉積Si材料進行的預處理（或成核）操作。含矽物質的流率可以與沉積操作230中含矽物質的流率相同或高於沉積操作230中含矽物質的流率。
本發明人亦觀察到，藉由使含硼物質以高於在操作230的沉積製程期間所利用的流率的流率流動，可改善粗糙度效能。因此，在一些實施例中，預處理操作可包括使含硼物質以約100 sccm至約300 sccm，諸如約150 sccm至約250 sccm，諸如約175 sccm至約225 sccm的流率流動。
在一些實施例中，對於本文所述製程的一或多個操作，諸如SiB膜/層的沉積，可改變基板190與噴頭120（或噴頭的面板）之間的間距。可以藉由使用位移機構上下移動基板支撐件150來調整間距。在一些實施例中，面板與基板之間的間距可以是約300密耳或更小，諸如約100密耳至約300密耳，諸如約140密耳至約300密耳、150密耳至約275密耳，諸如約175密耳至約250密耳，諸如約200密耳至約225密耳。在至少一個實施例中，面板與基板之間的間距的範圍是從間距1至間距2（以密耳為單位），其中間距1和間距2中的每一者獨立地為約100、約110、約120、約130、約140、約150、約160、約170、約180、約190、約200、約210、約220、約230、約240、約250、約260、約270、約280、約290、或約300，只要間距1＜間距2即可。
本文所述的示例性製程（例如，製程200）的各種操作包括如下所述的一或多個製程參數。例如，操作220、操作230或兩者可以包括製程參數中的一或多個製程參數。
基板可具有約400℃或更低，諸如約100℃至約350℃、諸如約150℃至約350℃、諸如約150℃至約250℃、諸如約200℃至約250℃的溫度。在至少一個實施例中，基板的溫度範圍為T 1至T 2（以℃為單位），其中T 1和T 2中的每一者獨立地為約150、約160、約170、約180、約190、約200、約210、約220、約230、約240、約250、約260、約270、約280、約290、約300、約310、約320、約330、約340、或約350，只要T 1＜T 2即可。
處理體積內的壓力可為約200托或更小，諸如約150托或更小、諸如約130托或更小、諸如約100托或更小、諸如約50托或更小、諸如約20托或更小、諸如約10托或更小。在至少一個實施例中，處理體積內的壓力範圍從P 1至P 2（以托為單位），其中P 1和P 2中的每一者獨立地為約1、約5、約10、約20、約30、約40、約50、約60、約70、約80、約90、約100、約110、約120、約130、約140、或約150，只要P 1＜P 2即可。在一些實例中，處理體積內的壓力可以從約1托至約150托，諸如從約10托至約130托。
在一些實施例中，可利用壓力斜坡操作。在此，例如，在有或沒有非反應性氣體的情況下，進入處理腔室的含矽物質的流量為約500 sccm至約1,000 sccm，但是沒有含硼物質正在流動。在此非限制性實例中，一旦壓力開始穩定化，就使含硼物質流入處理腔室中以催化SiB沉積的反應。
一或多種含硼物質進入處理體積中的流率可為約100標準立方公分/分鐘(sccm)或更低，諸如對於300 mm大小的基板為約5 sccm至約1000 sccm，諸如從約10 sccm至約800 sccm，諸如約50 sccm至約500 sccm。在至少一個實施例中，對於300 mm大小的基板，一或多種含硼物質的流率的範圍為流率 1至流率 2（以sccm為單位），其中流率 1和流率 2中的每一者獨立地為約5、約10、約15、約20、約25、約30、約35、約40、約45、約50、約55、約60、約65、約70、約75、約80、約85、約90、約95、約100、約150、約200、約250、約300、約350、約400、約450、約500、約550、約600、約650、約700、約750、約800、約850、約900、約950、或約1,000，只要流率 1＜流率 2即可。在一些實施例中，對於300 mm大小的基板，一或多種含硼物質的流率為約5 sccm至約80 sccm，諸如約10 sccm至約60 sccm、諸如約20 sccm至約50 sccm、諸如約30 sccm至約40 sccm。
對於300 mm大小的基板，一或多種含矽物質進入處理體積中的流率可為約1,000 sccm或更低，諸如約50 sccm至約1,000 sccm、諸如約100 sccm至約500 sccm、諸如約150 sccm至約450 sccm、諸如約200 sccm至約400 sccm、諸如約250 sccm至約350 sccm。在至少一個實施例中，對於300 mm大小的基板，一或多種含矽物質的流率範圍為流率 1至流率 2（以sccm為單位），其中流率 3和流率 4中的每一者獨立地為約50、約100、約110、約120、約130、約140、約150、約160、約170、約180、約190、約200、約210、約220、約230、約240、約250、約260、約270、約280、約290、約300、約310、約320、約330、約340、約350、約360、約370、約380、約390、約400、約410、約420、約430、約440、約450、約460、約470、約480、約490、約500、約550、510、約520、約530、約540、或約500，只要流率 3＜流率 4即可。
在利用一或多種非反應性氣體的實施例中，對於300 mm大小的基板，該一或多種非反應性氣體進入處理體積中的流率可為約2,000 sccm或更低，諸如約100 sccm至約1,700 sccm、諸如約200 sccm至約1,500 sccm、諸如約400至約1,200 sccm、諸如約600 sccm至約1,000 sccm、諸如約700 sccm至約900 sccm。在至少一個實施例中，對於300 mm大小的基板，一或多種非反應性氣體的流率範圍為流率 5至流率 6（以sccm為單位），其中流率 5和流率 6中的每一者獨立地為約100、約150、約200、約250、約300、約350、約400、約450、約500、約550、約600、約650、約700、約750、約800、約850、約900、約950、約1,000、約1,050、約1,200、約1,250、約1,300、約1,350、約1,400、約1,450、約1,500、約1,550、約1,600、約1,650、約1,700、約1,750、約1,800、約1,850、約1,900、約1,950、或約2,000，只要流率 5＜流率 6即可。
對於300 mm大小的基板，一或多種含硼物質與一或多種含矽物質的流率比可為約0.025至約0.3，諸如0.05至約0.2、諸如約0.1至約0.15。在一些實施例中，一或多種含硼物質與一或多種含矽物質的流率比為約0.025至約1.8，諸如約0.05至約1.5、諸如約0.1至約1、諸如約0.1至約0.4。
在利用一或多種非反應性氣體的實施例中，對於300 mm大小的基板，一或多種含矽物質與一或多種非反應性氣體的流率比可為約0.05至約1，諸如0.2至約0.8、諸如約0.3至約0.7、諸如約0.4至約0.6。在至少一個實施例中，對於300 mm大小的基板，一或多種含矽物質與一或多種非反應性氣體的流率比為約0.2至約0.4、約0.3至約0.5、約0.5至約0.6、約0.6至約0.7、或約0.7至約0.8。
SiB膜/層的沉積時間可為約1秒或更長，諸如約1 s至約3000 s、諸如約2 s至約2000 s、諸如約30 s至約3000 s或約1000 s至約1500 s。在至少一個實施例中，沉積時間範圍為時間1至時間2（以s為單位），其中時間1和時間2中的每一者獨立地為約1、約10、約30、約60、約90、約120、約150、約200、約240、約300、約360、約420、約480、約540、約600, 660、約720、約780、約840、約900、約960、約1000、約1020、約1080、約1140、約1200、約1260、約1320、約1380、約1440、約1500、約1560、約1620、約1680、約1740、約1800、約1860、約1920、約1980、或約2000，只要時間1＜時間2即可。
在一些實施例中，如藉由X射線光電子能譜(X-ray photoelectron spectroscopy, XPS)測定的，所沉積的SiB膜/層具有約1重量%或更高或約50重量%或更低，諸如約5重量%至約45重量%、諸如約15重量%至約30重量%、諸如約20重量%至約25重量%的硼濃度。在至少一個實施例中，SiB膜/層的硼濃度範圍為含量 1至含量 2（以%為單位），其中含量 1和含量 2中的每一者獨立地為約1、約5、約10、約15、約20、約25、約30、約35、約40、約45、或約50，只要含量 1＜含量 2即可。 示例性圖案化方案
本揭露的實施例亦係關於用於圖案化應用的SiB膜。第3圖是根據本揭露的至少一個實施例的非限制性示例性圖案化序列的示意圖。第3圖中的表示圖示了用於形成間隔件的雙重圖案化操作（例如，SADP）。在結構300a處，在基板302（或下伏層）上圖案化心軸304。接下來，沉積SiB膜306（或層）以覆蓋心軸304和/或基板302（或下伏層）的暴露表面，從而提供結構300b。接下來，移除SiB膜306和心軸304的水平部分（藉由例如蝕刻）以形成間隔件308，其中間隔件308之間具有空的空間310，如由結構300c所示。可以執行其他圖案化操作，諸如四重圖案化（例如，SAQP）以及沒有圖案化的多色應用。
第4圖是圖示根據本揭露的至少一個實施例的示例性沉積製程400的選定操作的流程圖。該製程使得能夠例如形成SiB膜，諸如SiB膜306。SiB膜可以是用於間隔件應用的保形膜。SiB膜可以是單層膜或多層膜。SiB膜可以是非晶的。本文所述的SiB膜具有優於習知SiN膜（例如藉由原子層沉積製成的SiN膜）或圖案化方案中涉及的其他可蝕刻膜的蝕刻選擇性益處。例如，與SiN膜相比，藉由本文所述的製程形成的SiB膜可以具有更均勻的蝕刻後間隔件輪廓以及方形頂部輪廓。此外，該製程使得能夠形成相對於習知方法具有改善的表面粗糙度（例如，LER和/或LWR）的SiB膜（或層）。
製程400包括在操作410處，將基板置於基板處理腔室（例如，CVD腔室，諸如熱CVD腔室）的處理體積中。基板302（或下伏層）可以具有圖案化特徵。心軸304可包含或由各種合適的材料組成，該等材料為諸如含碳材料、矽（例如，多晶矽）或氧化矽以及其他材料。心軸可以包含碳和氫，或者可以沉積為旋塗的碳膜。心軸304可藉由以下方式形成：在基板上形成平坦的心軸材料層，以及微影（例如，光微影）地限定，然後在微影製程的解析度極限附近形成心軸。
在一實施例中，心軸304是非晶碳和氫的組合（氫化非晶碳）。氫化非晶碳膜可以是由加利福尼亞州聖克拉拉市的應用材料公司製造的Advanced Patterning Film ™(APF)。氫化非晶碳可以具有從約10%氫至約60%氫的原子組成。可以使用較低溫度（例如，約300℃）或較高溫度（例如，約480℃、約550℃、約650℃）的APF膜，其中該溫度是指膜的沉積溫度，並且該膜可以簡稱為APF 300、APF480、APF550或APF650。
製程400進一步包括在操作420處，使一或多種氣體流入處理腔室內的處理體積中。操作420可以與操作220相同或相似的方式執行。
製程400進一步包括在操作430處，在沉積條件下在圖案化特徵上沉積膜（或層），該膜（或層）包含矽和硼。沉積層可以是非晶的。所沉積的膜（或層）可以由結構300b的SiB膜306表示，如第3圖所示。操作430的沉積可以與操作230相同或相似的方式執行。沉積產生例如共形SiB膜或間隔件。
可對操作430中沉積的膜進行各種可選製程。例如，可以執行間隔件蝕刻操作，其中蝕刻SiB膜（或層）、圖案化特徵或其組合的至少一部分。作為實例，在操作350處，移除SiB膜306和/或心軸304的水平部分以形成間隔件308，如由結構300c所示。間隔件308包含SiB膜。移除/蝕刻可以藉由合適的方法在相同或不同的腔室中完成。
相對於根據習知方法製備的SiB膜，藉由本文所述的製程（例如製程200或製程400）形成的SiB膜（或層）具有改善的粗糙度。例如，LER可以是約1.5 nm或更小，諸如約1.0 nm或更小，和/或LWR可以是約1.5 nm或更小，諸如約1.0 nm或更小。LER被定義為線邊緣與直線的3σ偏差，並且LWR被定義為與跨線的特征的寬度變化對應的3σ偏差。
藉由本文所述的製程形成的SiB膜（或層）可具有例如優於SiN的蝕刻優勢，從而使得本文所形成的SiB可用於間隔件應用。例如，與SiN相比，所形成的SiB可以具有更均勻的蝕刻後間隔件輪廓以及更方形的頂部輪廓，並且相對於各種圖案化方案中所涉及的其他膜可以具有更好的蝕刻選擇性。
本文描述了用於形成具有改善的特性（諸如粗糙度輪廓）的SiB膜的新的和改進的方法。藉由本文所述的製程形成的SiB膜具有在圖案化方案、硬遮罩應用和多色應用等方面的應用。因此，本文所述的實施例使得能夠實現例如改進的元件效能。
如從前述一般描述和特定實施例顯而易見的，儘管已說明和描述了本揭露的形式，但在不背離本揭露的精神和範疇的情況下，可進行各種修改。因此，此並非意欲使本揭露受此限制。同樣，術語「包括」被認為與術語「包含」同義。同樣，每當一種組成物、一個元件或元件群組前面帶有過渡片語「包括」時，應當理解的是，我們亦考慮到在敘述該組成物、一或多個元件之前帶有過渡片語「基本上由……組成」、「由……組成」、「選自由……組成的組」或「是」的相同組成物或元件群組，並且反之亦然。
出於本揭露的目的，除非另有說明，否則術語「基團」和「取代基」可互換使用。出於本揭露的目的，除非另有說明，否則術語「烷基」或「烷基基團」可互換地指由碳和氫原子組成的烴基。烷基可以是取代的或未取代的，並且可以是直鏈、支鏈或環狀的。
出於本揭露的目的，除非另有說明，否則術語「烷氧基」係指與氧原子結合的烷基或芳基，諸如與氧原子連接的烷基醚或芳基醚基團，並且可以包括其中烷基/芳基是C 1-C 10烴基的彼等。烷基可以是直鏈、支鏈或環狀的。烷基可以是飽和的或不飽和的。
出於本揭露的目的，除非另有說明，否則術語「烴基」是指僅由氫和碳原子組成的基團。烴基可以是飽和或不飽和的、直鏈或支鏈的、環狀或非環狀的、芳族的或非芳族的。出於本揭露的目的，除非另有說明，否則術語「芳基」或「芳基基團」係指芳環，諸如苯基、萘基、二甲苯基等。如本文所用，術語「芳族」亦指假芳族雜環，該假芳族雜環為雜環取代基，該雜環取代基具有與芳族雜環配體相似的性質和結構（幾乎是平坦的），但根據定義不是芳族的。
出於本揭露的目的，除非另有說明，否則「取代的」基團是指其中至少一個原子被不同的原子或基團取代的基團。因此，「取代的烴基」、「取代的芳基」和「取代的烷基」係指其中至少一個氫原子被至少一個雜原子或含雜原子的基團取代的烴基、芳基或烷基，該至少一個雜原子或含雜原子的基團為諸如元素週期表第13-17族的一或多種元素，諸如鹵素（F、Cl、Br或I）、O、N、Se、Te、P、As、Sb、S、B、Si、Ge、Sn、Pb等，諸如C(O)R *、C(O)NR * 2、C(O)OR *、NR * 2、OR *、PR * 2、SR *、SOx（例如，其中x=2或3）、BR * 2、SiR * 3、OSiR * 3等；或者其中至少一個雜原子已經插入烴基、芳基或烷基中的烴基、芳基或烷基，該至少一個雜原子為諸如鹵素（Cl、Br、I、F）、O、N、S、Se、Te、NR *、PR *、BR *、SiR * 2等中的一或多者，其中R *獨立地為氫、烴基（例如，C 1-C 10），或者兩個或更多個R *可以接合在一起以形成取代或未取代的完全飽和的、部分不飽和的、完全不飽和的、或芳環或多環結構。
出於本揭露的目的，除非另有說明，否則本文的詳細描述和申請專利範圍中的所有數值都用「約」或「大致」所述值來修飾，並考慮了本領域一般技藝人士所預期的實驗誤差和變化。已經使用一組數值上限和一組數值下限描述某些實施例和特徵。應當理解的是，除非另有說明，否則包括任何兩個值的組合的範圍，例如任何下限值與任何上限值的組合、任何兩個下限值的組合和/或任何兩個上限值的組合都是可以預期的。某些下限、上限和範圍出現在下面的一或多個請求項中。
儘管前面針對本揭示案的實施例，但是在不脫離本揭示案的基本範疇的情況下可以設計本揭示案的其他和進一步實施例，並且本揭示案的範疇由所附申請專利範圍確定。
100:處理腔室 101:側壁 102:真空泵 106:電源 110:控制器 112:中央處理單元(CPU) 114:支援電路 116:記憶體 118:信號匯流排 120:噴頭 122:底壁 124:頂壁 126:處理體積 128:孔隙 130:氣體面板 132:基板處理系統 134:埠 138:匹配網路 140:射頻(RF)電源 150:基板支撐件 160:桿 170:加熱元件 172:溫度感測器 190:基板 191:表面 192:表面 200:製程 210:操作 220:操作 230:操作 300a:結構 300b:結構 300c:結構 302:基板 304:心軸 306:SiB膜 308:間隔件 310:空間 400:沉積製程 410:操作 420:操作 430:操作 440:操作
為了能夠詳細理解本揭示案的上述特徵，可以參考實施例對以上簡要概述的本揭示案進行更特別的描述，實施例中的一些實施例在附圖中圖示。然而，應當注意的是，附圖僅圖示了示例性實施例，並且因此不應被視為是對其範疇的限制，並且可以允許其他同等有效的實施例。
第1圖是根據至少一個實施例的用於執行本文所述的操作的示例性腔室。
第2圖是圖示根據本揭露的至少一個實施例的用於形成SiB膜的示例性製程的選定操作的流程圖。
第3圖是根據本揭露的至少一個實施例的示例性圖案化序列的示意圖。
第4圖是圖示根據本揭露的至少一個實施例的用於形成間隔件的示例製程的選定操作的流程圖。
為了促進理解，在可能的情況下，使用相同的附圖標記來表示附圖中共用的元件。預期一個實施例的元件和特徵可以有益地結合到其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:製程
210:操作
220:操作
230:操作

Claims (20)

  1. 一種間隔件限定的圖案化製程，包括以下步驟： 將一基板設置在一處理腔室的一處理體積中，該基板具有形成在其上的圖案化特徵； 使一第一製程氣體流入該處理體積中，該第一製程氣體包含一含矽物質，該含矽物質具有比SiH 4更高的一分子量； 使一第二製程氣體流入該處理體積中，該第二製程氣體包含一含硼物質；以及 在沉積條件下在該圖案化特徵上沉積一保形膜，該保形膜包含矽和硼。
  2. 如請求項1所述之製程，其中該含矽物質中的矽原子的一數量為2至6個矽原子。
  3. 如請求項1所述之方法，其中該含矽物質是： 具有式Si nH 2n+2的一化合物，其中n為2或更大； 具有式Si xX' yH (2x+2-y)的一化合物，其中： x是1或更大， y是1或更大，並且 每個X'獨立地為鹵素、C 1-C 6烴基、C 1-C 20取代的烴基、C 1-C 22芳基、C1-C 22取代的芳基、-NR' 2、-SR'、-OR'、-OSiR' 3、或-PR' 2或其組合，其中每個R'獨立地為氫、鹵素、C 1-C 10烷基、或C 6-C 10芳基；或 其組合。
  4. 如請求項3所述之製程，其中該含矽物質包括二矽烷、三矽烷、四矽烷、二氯矽烷、三氯矽烷、四氯矽烷、二碘矽烷、雙(三級丁基胺基)矽烷、三(二甲基胺基)矽烷，或其組合。
  5. 如請求項1所述之製程，其中該含矽物質包括二矽烷，並且該含硼物質包括二硼烷。
  6. 如請求項1所述之製程，其中使該第一製程氣體和該第二製程氣體共流入該處理體積中。
  7. 如請求項1所述之製程，其中在該第一製程氣體流入該處理體積的同時，使該第二製程氣體間歇地流入該處理體積中。
  8. 如請求項1所述之製程，其中在該沉積期間使一額外量的該第二製程氣體流入該處理體積中。
  9. 如請求項1所述之製程，其中該等沉積條件包括： 將該基板加熱至約150℃至約350℃的一溫度； 將該處理體積維持在約1托至約150托的一壓力下；或者 其組合。
  10. 如請求項1所述之製程，其中： 對於一300 mm大小的基板，該含矽物質進入該處理體積中的一流率為約100 sccm至約500 sccm； 對於一300 mm大小的基板，該含硼物質進入該處理體積中的一流率為約10 sccm至約60 sccm；或者 其組合。
  11. 如請求項1所述之製程，其中該第一製程氣體進一步包括一非反應性氣體。
  12. 如請求項11所述之製程，其中對於一300 mm大小的基板，該非反應性氣體進入該處理體積中的一流率為約200 sccm至約1,500 sccm。
  13. 如請求項1所述之製程，進一步包括以下步驟：蝕刻該保形膜、該等圖案化特徵或其組合的一部分，以形成一間隔件。
  14. 一種用於控制膜粗糙度的製程，包括以下步驟： 將一基板設置在一處理腔室的一處理體積中，該基板具有形成在其上的圖案化特徵； 使包含一含矽物質的一第一製程氣體流入該處理體積中，該含矽物質具有比SiH 4更高的一分子量； 使包含一含硼物質的一第二製程氣體流入該處理體積中；以及 在沉積條件下在該等圖案化特徵上沉積一膜，該膜包含矽和硼，該膜具有約1.5 nm或更小的一線邊緣粗糙度。
  15. 如請求項12所述之製程，其中該含矽物質是： 具有式SinH 2n+2的一化合物，其中n是2至6； 具有式Si xX' yH (2x+2-y)的一化合物，其中： x是1或更大， y是1或更大，並且 每個X'獨立地為鹵素、C 1-C 6烴基、C 1-C 20取代的烴基、C 1-C 22芳基、C 1-C 22取代的芳基、或-NR' 2，其中每個R'獨立地為氫、鹵素、C 1-C 10烴基或C 6-C 10芳基；或 其組合。
  16. 如請求項13所述之製程，其中該含矽物質包括二矽烷、三矽烷、四矽烷、二氯矽烷、三氯矽烷、四氯矽烷、二碘矽烷、雙(三級丁基胺基)矽烷、三(二甲基胺基)矽烷，或其組合。
  17. 如請求項13所述之製程，其中該等沉積條件包括： 將該基板加熱至約150℃至約350℃的一溫度； 將該處理體積維持在約1托至約150托的一壓力下；或者 其組合。
  18. 一種圖案化製程，包括以下步驟： 將一基板設置在一熱化學氣相沉積腔室的一處理體積中，該基板具有形成在其上的圖案化特徵； 使包含一含矽物質的一第一製程氣體流入該處理體積中，該含矽物質包括二矽烷、三矽烷、四矽烷、二氯矽烷、三氯矽烷、四氯矽烷、二碘矽烷、雙(三級丁基氨基)矽烷、三(二甲基氨基)矽烷、或其組合； 使包含一含硼物質的一第二製程氣體流入該處理體積中，該含硼物質包括二硼烷(B 2H 6)、三甲基硼烷(B(CH 3) 3)、三乙基硼烷(B(C 2H 5) 3)、三氟化硼(BF 3)、或其組合； 在該等圖案化特徵上沉積一SiB膜；以及 蝕刻該SiB膜、該等圖案化特徵或其組合的一部分。
  19. 如請求項18所述之製程，其中該含矽物質是二矽烷，並且該含硼物質是二硼烷。
  20. 如請求項18所述之製程，其中： 在沉積期間將該基板在約200℃至約250℃或更低的一溫度下加熱；以及 將該處理體積維持在約10托至約130托的一壓力下。
TW111122566A 2021-06-18 2022-06-17 用於沉積ｓｉｂ膜的製程 TW202311549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/352,039 US20220406594A1 (en) 2021-06-18 2021-06-18 Processes for depositing sib films
US17/352,039 2021-06-18

Publications (1)

Publication Number Publication Date
TW202311549A true TW202311549A (zh) 2023-03-16

Family

ID=84490440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122566A TW202311549A (zh) 2021-06-18 2022-06-17 用於沉積ｓｉｂ膜的製程

Country Status (5)

Country Link
US (1) US20220406594A1 (zh)
KR (1) KR20240023608A (zh)
CN (1) CN117751425A (zh)
TW (1) TW202311549A (zh)
WO (1) WO2022266296A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023500375A (ja) * 2019-11-08 2023-01-05 アプライド マテリアルズ インコーポレイテッド 材料の表面粗さを減少させる方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255152B1 (en) * 1999-10-01 2001-07-03 United Microelectronics Corp. Method of fabricating CMOS using Si-B layer to form source/drain extension junction
WO2008042695A2 (en) * 2006-09-29 2008-04-10 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films and method of forming
US20090098741A1 (en) * 2007-10-15 2009-04-16 Asm Japan K.K. Method for forming ultra-thin boron-containing nitride films and related apparatus
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
WO2018118288A1 (en) * 2016-12-22 2018-06-28 Applied Materials, Inc. Sibn film for conformal hermetic dielectric encapsulation without direct rf exposure to underlying structure material
CN108573872B (zh) * 2017-03-07 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2020142307A1 (en) * 2019-01-02 2020-07-09 Applied Materials, Inc. Methods for forming films containing silicon boron with low leakage current

Also Published As

Publication number Publication date
US20220406594A1 (en) 2022-12-22
KR20240023608A (ko) 2024-02-22
CN117751425A (zh) 2024-03-22
WO2022266296A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
TWI675122B (zh) 用以在敏感基板上沉積薄膜的方法
US7465669B2 (en) Method of fabricating a silicon nitride stack
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
KR20190010736A (ko) 유동성 실리콘-함유 막들의 증착
JP2009521801A5 (zh)
JP7242631B2 (ja) 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法
CN110419093B (zh) 通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法
JP2022529610A (ja) 多重スペーサパターニングのスキーム
JP2022500854A (ja) 高アスペクト比パターニング及び縦方向スケーリングのための膜スタック簡素化
TW200834681A (en) Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers
TW202311549A (zh) 用於沉積ｓｉｂ膜的製程
TWI827709B (zh) 用於沉積摻雜磷之氮化矽膜的方法
CN115732459A (zh) 具有不同尺寸的接触点的半导体元件及其制备方法
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI817139B (zh) 氣相沉積前驅物化合物及使用方法
TW202411455A (zh) 用於先進記憶體應用中之成形堆疊縮放解決方案的高模數碳摻雜矽氧化物膜
WO2023225132A1 (en) High modulus carbon doped silicon oxide film for mold stack scaling solutions in advanced memory applications
TW202407173A (zh) 在表面上選擇性地形成結晶摻雜硼的矽鍺之方法以及進行方法的系統、形成環繞式閘極裝置之方法、環繞式閘極裝置、形成源極區域或汲極區域中之一或多者之方法、場效電晶體裝置
WO2023230170A1 (en) Hybrid atomic layer deposition
TW202041700A (zh) 用於修飾光阻輪廓及調整臨界尺寸的方法