CN117751425A - 用于沉积sib膜的工艺 - Google Patents

用于沉积sib膜的工艺 Download PDF

Info

Publication number
CN117751425A
CN117751425A CN202280051784.3A CN202280051784A CN117751425A CN 117751425 A CN117751425 A CN 117751425A CN 202280051784 A CN202280051784 A CN 202280051784A CN 117751425 A CN117751425 A CN 117751425A
Authority
CN
China
Prior art keywords
silicon
containing species
substrate
boron
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280051784.3A
Other languages
English (en)
Inventor
A·爱丁
程睿
K·嘉纳基拉曼
A·B·玛里克
越泽武仁
戚波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN117751425A publication Critical patent/CN117751425A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

本公开的实施例总体涉及用于形成含硅和硼的膜的工艺，所述含硅和硼的膜用于在例如间隔件限定的图案化应用中使用。在实施例中，提供了一种间隔件限定的图案化工艺。所述工艺包括将基板设置在处理腔室的处理空间中，所述基板具有形成在基板上的图案化特征，以及使第一工艺气体流入处理空间中，第一工艺气体包含含硅物质，所述含硅物质具有比SiHU更高的分子量。所述工艺进一步包括使第二工艺气体流入处理空间中，第二工艺气体包含含硼物质，以及在沉积条件下在图案化特征上沉积保形膜，所述保形膜包含硅和硼。

Description

用于沉积SIB膜的工艺
背景
领域
本公开的实施例总体涉及用于形成含硅和硼的膜的工艺，所述含硅和硼的膜用于在例如间隔件限定的图案化应用中使用。
背景技术
芯片设计的演进不断要求更快的电路系统和更大的电路密度。对更大电路密度的需求使得减小集成电路部件的尺寸成为必要。随着集成电路部件的尺寸减小(例如，减小到亚微米尺寸)，需要在半导体集成电路的给定区域中放置更多的元件。然而，面对此类图案小型化，常规的基于平版印刷的图案化工艺是挑战性的。小型化方法包括间隔件图案化，诸如自对准双重图案化(self-aligned double patterning；SADP)和自对准四重图案化(self-aligned quadruple patterning；SAQP)。
在自对准双重图案化中，在下覆层上图案化心轴。然后，在心轴和下覆层的暴露表面上沉积膜(或(多个)层)。然后蚀刻膜和心轴的水平表面以形成间隔件。这种方法允许以原始节距的一半形成窄栅极。然而，SADP和其他图案化方法遭受高线边缘粗糙度(lineedge roughness；LER)和高线宽度粗糙度(line width roughness；LWR)的问题，LER和LWR描述了抗蚀剂特征的边缘和宽度的变化量。此外，随着特征大小变得越来越小，LER和LWR变得越来越显著，从而限制了半导体特征的有效分辨率。因此，随着平版印刷技术将部件推向更小的尺寸，达到LER和LWR的要求变得越来越具有挑战性。
需要用于形成具有改善的性质(例如，降低的粗糙度)的含硅和硼的膜的新的和改善的工艺。
发明内容
本公开的实施例主要涉及用于形成含硅和硼的膜的工艺，所述含硅和硼的膜用于在例如间隔件限定的图案化应用中使用。
在实施例中，提供了一种间隔件限定的图案化工艺。所述工艺包括将基板设置在处理腔室的处理空间中，所述基板具有形成在基板上的图案化特征，以及使第一工艺气体流入处理空间中，第一工艺气体包含含硅物质，所述含硅物质具有比SiH4更高的分子量。所述工艺进一步包括使第二工艺气体流入处理空间中，第二工艺气体包含含硼物质，以及在沉积条件下在图案化特征上沉积保形膜，所述保形膜包含硅和硼。
在另一实施例中，提供了一种用于控制膜粗糙度的工艺。所述工艺包括将基板设置在处理腔室的处理空间中，所述基板具有形成在基板上的图案化特征，以及使包含含硅物质的第一工艺气体流入处理空间中，所述含硅物质具有比SiH4更高的分子量。所述工艺进一步包括使包含含硼物质的第二工艺气体流入处理空间中，以及在沉积条件下在图案化特征上沉积膜，所述膜包含硅和硼，所述膜具有约1.5nm或更小的线边缘粗糙度。
在另一实施例中，提供了一种图案化工艺。所述工艺包括将基板设置在热化学气相沉积腔室的处理空间中，所述基板具有形成在基板上的图案化特征。所述工艺进一步包括使包含含硅物质的第一工艺气体流入处理空间中，所述含硅物质包括二硅烷、三硅烷、四硅烷、二氯硅烷、三氯硅烷、四氯硅烷、二碘硅烷、双(叔丁基氨基)硅烷、三(二甲基氨基)硅烷、或以上各项的组合。所述工艺进一步包括使包含含硼物质的第二工艺气体流入处理空间中，所述含硼物质包括二硼烷(B2H6)、三甲基硼烷(B(CH3)3)、三乙基硼烷(B(C2H5)3)、三氟化硼(BF3)、或以上各项的组合。所述工艺进一步包括在图案化特征上沉积SiB膜，以及蚀刻SiB膜、图案化特征或以上各项的组合的一部分。
附图说明
为了能够详细理解本公开的上述特征，可以通过参考实施例来获得以上简要概述的本公开的更具体描述，所述实施例中的一些实施例在附图中图示。然而，应当注意的是，附图仅图示了示例性实施例，并且因此不应被视为是对其范围的限制，并且可以允许其他同等有效的实施例。
图1是根据至少一个实施例的用于执行本文所述的操作的示例腔室。
图2是图示根据本公开的至少一个实施例的用于形成SiB膜的示例工艺的选定操作的流程图。
图3是根据本公开的至少一个实施例的示例图案化序列的示意表示。
图4是图示根据本公开的至少一个实施例的用于形成间隔件的示例工艺的选定操作的流程图。
为了促进理解，在可能的情况下，使用相同的附图标记来表示附图中共享的元件。预期一个实施例的元件和特征可以有益地结合到其他实施例中，而无需进一步叙述。
具体实施方式
本公开的实施例总体涉及用于形成含硅和硼的膜的工艺，所述含硅和硼的膜用于在例如间隔件限定的图案化应用及许多其他应用中使用。发明人已发现了用于形成含SiB膜的新的和改进的工艺，所述含SiB膜具有改进的性质，诸如线边缘粗糙度(LER)、线宽度粗糙度(LWR)和蚀刻选择性。简而言之，并且在一些实施例中，通过以下方式使用化学气相沉积来沉积含SiB膜：使包含含硅物质的第一工艺气体流入处理腔室中，以及使包含含硼物质的第二工艺气体流入处理腔室中。含硅物质具有高于硅烷(SiH4)的分子量。含SiB膜具有超过在例如间隔件限定的图案化中使用的常规膜的例如改善的LER、改善的LWR和/或改善的蚀刻选择性。
用于形成含SiB膜的工艺可应用于多种SiB产品和应用，诸如间隔件限定的图案化。其他产品和应用包括高温产品，诸如通过用于例如动态随机存取存储器(dynamicrandom access memory；DRAM)电容器蚀刻中的硬模应用的热化学气相沉积或等离子体增强化学气相沉积形成的那些高温产品。产品和应用还包括图案化中的低温产品和多色应用。
发明人发现所沉积的硅-硼(SiB)膜(或(多个)层)的图案粗糙度可通过在沉积工艺(诸如化学气相沉积(chemical vapor deposition；CVD)工艺，诸如热化学气相沉积(thermal chemical vapor deposition；TCVD)工艺)中利用较高分子量的含硅物质来改善。在一些实施例中，在沉积的非晶SiB膜的宽范围的工艺条件和最终硼浓度下，相对于硅烷(SiH4)，当使用二硅烷(或其他更高分子量的含硅物质)时，观察到了线边缘粗糙度和线宽度粗糙度的大改善。
通过本文所述的工艺形成的SiB膜具有优于常规SiN膜(诸如通过原子层沉积制成的SiN膜)或图案化方案中涉及的其他可蚀刻膜的蚀刻选择性益处。例如，与SiN膜相比，通过本文所述的工艺形成的SiB膜可以具有更均匀的蚀刻后间隔件轮廓以及正方形顶部轮廓。此类蚀刻选择性益处可以简化蚀刻发展和图案整合方案。此外，所述工艺使得能够形成相对于常规方法具有改善的表面粗糙度(例如，LER和/或LWR)的SiB膜(或(多个)层)。
利用具有比硅烷(SiH4)更高分子量的含硅物质改善了LER和LWR。尽管不希望被理论所束缚，但据信SiB沉积的粗糙化机制是成核。切换到更高分子量的物质改善了一系列工艺条件和硼浓度下的成核。对这种改进的一种解释可以是，较大分子量的物质更好地粘附到基板并且更容易产生超过临界核大小的核。此外，在SiB膜的随后生长期间，较大分子量的物质可以抑制来自表面扩散的粗糙度。
图1是用于执行形成SiB膜的工艺的一个或多个操作的基板处理系统132的示例。合适系统的示例包括可从加利福尼亚州圣克拉拉市的应用材料公司(Applied Materials,Inc.)商购获得的系统、PRECISION/>系统和/>系统。设想了可以适用于实践本文所述的实施方式的其他处理系统，包括可从其他制造商获得的那些处理系统。
基板处理系统132包括处理腔室100，处理腔室100耦接至气体面板130和控制器110。处理腔室100包括顶壁124、侧壁101和底壁122，顶壁124、侧壁101和底壁122限定处理空间126。基板支撑件150设置在处理腔室100的处理空间126中。基板支撑件150由杆160支撑，并且可以使用位移机构(未图示)在处理腔室100内部沿竖直方向移动。基板支撑件150包括加热元件170，以控制支撑在基板支撑件150的表面192上的基板190的温度。通过从电源106向加热元件170施加电流来电阻加热基板支撑件150。由电源106供应的电流由控制器110调节，以控制由加热元件170产生的热量，从而在膜沉积期间将基板190和基板支撑件150维持在基本上恒定的温度。所供应的电流可经调节以将基板支撑件150的温度选择性地控制在从约100℃至约700℃。
嵌入在基板支撑件150中的温度传感器172用于监测基板支撑件150的温度。控制器110使用所测量的温度来控制供应至加热元件170的功率，并将基板维持在期望的温度。真空泵102耦接至形成在处理腔室100的底壁122中的端口134。真空泵102在处理腔室100中维持期望的气压，并从处理腔室100中排空处理后气体和工艺的副产物。
具有多个孔隙128的喷头120在基板支撑件150上方设置在处理腔室100的顶部上。喷头120的孔隙128用于将(多种)工艺气体引入处理腔室100中。喷头120连接至气体面板130，以允许各种气体供应处理空间126。从离开喷头120的(多种)工艺气体形成等离子体，以增强工艺气体的热分解，从而导致材料沉积在基板190的表面191上。
喷头120和基板支撑件150可在处理空间126中形成一对间隔开的电极。一个或多个射频(radio frequency；RF)电源140经由匹配网络138向喷头120提供偏置电位，以促进在喷头120与基板支撑件150之间产生等离子体。替代地，RF电源140和匹配网络138可以耦接至喷头120、基板支撑件150，或者耦接至喷头120和基板支撑件150两者，或者耦接至设置在处理腔室100外部的天线(未图示)。一个或多个RF电源可以提供在约50kHz至约13.6MHz的频率下的约100W至约3,000W，诸如约500W至约1,800W的功率。
控制器110包括中央处理单元(central processing unit；CPU)112、存储器116和支持电路114，用于控制工艺序列和调节来自气体面板130的气流。CPU 112可以是任何合适形式的通用计算机处理器。软件例程可以存储在存储器116中，存储器116诸如随机存取存储器、只读存储器、软盘或硬盘驱动器或其他形式的数字存储装置。支持电路114耦接至CPU112，并且可以包括高速缓存、时钟电路、输入/输出系统、电源等。控制器110与基板处理系统132的各种部件之间的双向通信经由许多信号电缆来处置，所述信号电缆统称为信号总线118，信号总线118中的一些信号总线118在图1中图示。
图2是图示根据本公开的至少一个实施例的用于形成SiB膜的示例沉积工艺的选定操作的流程图。SiB膜可以是单层膜或多层膜。SiB膜可以是非晶的。本文所述的SiB膜具有优于常规SiN膜(诸如通过原子层沉积制成的SiN膜)或图案化方案中涉及的其他可蚀刻膜的蚀刻选择性益处。例如，与SiN膜相比，通过本文所述的工艺形成的SiB膜可以具有更均匀的蚀刻后间隔件轮廓以及正方形顶部轮廓。此外，所述工艺使得能够形成相对于常规方法具有改善的表面粗糙度(例如，LER和/或LWR)的SiB膜(或(多个)层)。
工艺200包括在操作210处将基板设置在基板处理腔室的处理空间中。作为示例，通过任何合适的手段，诸如通过基板转移端口，将基板(例如，基板190)转移至处理腔室100中并转移至基板支撑件150上。可以通过使用位移机构将基板支撑件150调整至处理位置。基板190可以基本上是平坦的。替代地，基板190可具有图案化结构，表面具有形成于其中的沟槽、孔或通孔。基板190还可以具有基本上平坦的表面，所述表面具有在期望高度处形成在其上或其中的结构。尽管图1所示的基板190被图示为单个主体，但是应当理解的是，基板190可以含有在形成半导体器件中使用的一种或多种材料，诸如金属触点、沟槽隔离、栅极、位线、或任何其他互连特征。基板190可以包括用于制造半导体器件的一种或多种金属材料、一种或多种介电材料、半导体材料和以上各项的组合。例如，取决于应用，基板190可以包含氧化物材料、氮化物材料、多晶硅材料等。
在需要存储器应用的实施例中，基板190可以包含硅基板材料、氧化物材料和氮化物材料，这些材料间夹有或不夹有多晶硅。在其他实施例中，基板190可以包含沉积在基板表面(未图示)上的多种交替的氧化物和氮化物材料(例如，氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO))。在各种实施例中，基板190可以包含多种交替的氧化物和氮化物材料、一种或多种氧化物或氮化物材料、多晶硅或非晶硅材料、与非晶碳交替的氧化物、与多晶硅交替的氧化物、与掺杂的硅交替的未掺杂的硅、与掺杂的多晶硅交替的未掺杂的多晶硅、或与掺杂的非晶硅交替的未掺杂的非晶硅。基板190可以是在其上执行膜处理的任何基板或材料表面。例如，基板190可以是诸如结晶硅、氧化硅、氧氮化硅、氮化硅、应变硅、硅锗、钨、氮化钛、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片和图案化或非图案化的晶片、绝缘体上硅(silicon on insulator；SOI)、碳掺杂的氧化硅、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石、低k电介质和上述各项的组合之类的材料。
工艺200进一步包括在操作220处，使一种或多种气体流入腔室(例如，CVD腔室，诸如热CVD腔室)内的处理空间中。例如，并且如图1所示，各种气体(例如，(多种)含硅气体、(多种)含硼气体和/或(多种)非反应性气体)从气体面板130流到喷头120，然后流到处理空间126。在一些实施例中，包含含硅物质的第一工艺气体(其可以是(多种)气体的形式或形成为(多种)气体)经由入口流入处理空间中，并且包含含硼物质的第二工艺气体(其可以是(多种)气体的形式或形成为(多种)气体)经由同一或不同的入口流动。第一工艺气体可以包含多于一种含硅物质，并且第二工艺气体可以包含多于一种含硼物质。第一工艺气体和/或第二工艺气体可以包括非反应性气体，诸如氦(He)、氩(Ar)和/或N2。附加地或替代地，非反应气体可以经由与第一工艺气体和第二工艺气体不同的入口流动。
在一些实施例中，第一工艺气体和第二工艺气体共同流入处理空间中。例如，包含一种或多种含硅物质的第一工艺气体和包含一种或多种含硼物质的第二工艺气体共同流入处理空间。附加地或替代地，在第一工艺气体流入处理空间中的同时，使第二工艺气体间歇地流入处理空间中，或反之亦然。(多种)非反应性气体可以与第一工艺气体、第二工艺气体或这两者共同流动。附加地或替代地，在第一工艺气体和/或第二工艺气体流入处理空间中的同时，非反应气体可以间歇地流入处理空间中，或反之亦然。
附加地或替代地，包含一种或多种含硅物质的第一工艺气体和包含一种或多种含硼物质的第二工艺气体可顺序地流入处理空间中。例如，第一工艺气体流入处理空间中，然后第二工艺气体流入处理空间中，并且随后第一工艺气体再次流入处理空间中。作为另一个示例，第二工艺气体流入处理空间中，然后第一工艺气体流入处理空间中，并且随后第二工艺气体再次流入处理空间中。作为另一个示例，第一工艺气体和第二工艺气体共同流入处理空间中，然后在第二工艺气体仍在流入处理空间中的同时停止第一工艺气体的流动，或在第一工艺气体仍在流入处理空间中的同时停止第二工艺气体的流动。在特定时间段处，恢复第一工艺气体或第二工艺气体的流动。一个或多个安瓿、一个或多个鼓泡器和/或一个或多个液体蒸发器可用于向处理腔室提供第一工艺气体、第二工艺气体或以上各项的组合。
可用于本文所述的实施例的含硅物质或前驱物包括硅烷(SiH4)、更高阶的硅烷(例如卤代硅烷、有机硅烷和/或经取代的有机硅烷)，和/或以上各项的混合物和组合。更高阶的硅烷是指分子量高于SiH4(分子量高于约32g/mol)的含硅物质，其包括具有下式的化合物：
SinH2n+2，
其中n为2或更大，诸如2至10，诸如2至6。说明性但非限制性的示例包括二硅烷(Si2H6)、三硅烷(Si3H8)、四硅烷(Si4H10)、五硅烷(Si5H12)、六硅烷(Si6H14)等。
可用于本文所述的实施例的其他含硅物质或前驱物包括具有下式的化合物：
SixX'yH(2x+2-y)，
其中：
x为1或更大，诸如1至10，诸如1至6，诸如2至5，y为1或更大，诸如1至22，诸如2至20，诸如2至14，诸如2至10，并且每个X'独立地为卤素(F、Cl、Br或I，或以上各项的组合)、C1-C20烃基(诸如C1-C10烃基，诸如C1-C6烃基，诸如C1-C4烃基)、C1-C20取代的烃基(诸如C1-C10取代的烃基，诸如C1-C6取代的烃基，诸如C1-C4取代的烃基)、C1-C22芳基(诸如C3-C10芳基，诸如C6-C10芳基或C5-C6芳基)、C1-C22取代的芳基(诸如C3-C10取代的芳基，诸如C6-C10取代的芳基或C5-C6取代的芳基)、-NR'2、-SR'、-OR'、-OSiR'3、或-PR'2，其中每个R'独立地为氢、卤素、C1-C20烃基或C1-C20取代的烃基、或C1-C22芳基或C1-C22取代的芳基。
具有式SixX'yH(2x+2-y)的化合物的说明性但非限制性示例包括卤代硅烷，诸如卤代硅烷、有机硅烷和/或经取代的有机硅烷。卤代硅烷的非限制性示例包括氯代硅烷(SiH3Cl)、二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)、四氯硅烷(SiCl4)、六氯二硅烷(Si2Cl6)、碘代硅烷(SiH3I)、二碘硅烷(SiH2I2)、三碘硅烷(SiHI3)、四碘化硅(SiI4)、六碘硅烷(Si2I6)、溴代硅烷(SiH3Br)、二溴硅烷(SiH2BR2)、三溴硅烷(SiHBR3)、四溴化硅(SiBr4)。有机硅烷的非限制性示例包括这样的化合物：其中一个或多个X'独立地为烃基((例如甲基、乙基、丙基、丁基))、取代的烃基、芳基、或取代的芳基，诸如甲基硅烷((CH3)SiH3)、二甲基硅烷((CH3)2SiH2)、乙基硅烷((CH3CH2)SiH3)、甲基二硅烷((CH3)Si2H5)、二甲基二硅烷((CH3)2Si2H4)和六甲基二硅烷((CH3)6Si2)。
取代的有机硅烷包括氨基硅烷和卤代氨基硅烷。此类化合物的示例包括但不限于双(叔丁基氨基)硅烷(C8H22N2Si)、三(二甲基氨基)硅烷(C6H18N3Si)、N-[双(二甲基氨基)硅基]-N-甲基甲胺(C6H19N3Si)、N,N,N',N'-四甲基硅烷二胺(C4H12N2Si)、N-[溴-双(二甲基氨基)硅基]-N-甲基甲胺(C6H18BrN3Si)、N-[双(二甲基氨基)-碘代硅基]-N-甲基甲胺(C6H18IN3Si)、以及氨基(碘代)硅烷，诸如SiH2I(N(iPr)2)和SiH2I(N(iBu)2)。
可用于本文所述的实施例的含硼物质包括但不限于二硼烷(B2H6)、三甲基硼烷(B(CH3)3)、三乙基硼烷(B(C2H5)3)、三氟化硼(BF3)，和/或以上各项的混合物和组合。其他含硼物质包括至少一种具有下式的硼化合物：
BR1R2R3，
其中：
R1代表氢，或具有1至5个碳原子的直链或支链烃基，或具有1至5个碳原子的直链或支链烷氧基，或芳基，或烷基酰胺，或具有1至5个碳原子的直链或支链羟基；并且
R2和R3各自独立地代表具有1至5个碳原子的直链或支链烃基，或者具有1至5个碳原子的直链或支链烷氧基，或者芳基，或者烷基酰胺，或者具有1至5个碳原子的直链或支链羟基，或者R2和R3与它们所附接至的硼原子一起形成具有6个环成员的饱和杂环，所述6个环成员包括交替布置在环中的3个硼原子和3个氮原子，所述杂环可选地被一至五个的取代基取代，所述取代基选自具有1至5个碳原子的烃基、芳基、烷基酰胺和具有1至5个碳原子的烷氧基。
工艺200进一步包括在操作230处，在沉积条件下在图案化特征上沉积膜(或(多个)层)，所述膜(或(多个)层)包含硅和硼。(多个)沉积层可以是非晶的。
发明人发现，含硅物质(例如，二硅烷或更高阶的硅烷)在成核或沉积的初始部分期间可发挥重要作用。除了完全取代SiH4之外，发明人还发现，在用含硅和硼的物质沉积之前，通过利用在半导体结构(或其上的特征，例如图案化特征)上沉积含硅前驱物的预处理操作得到了优异的粗糙度性能。因此，在一些实施例中，工艺200进一步包括通过在预处理条件下在图案化特征上沉积Si材料来进行的预处理(或成核)操作。含硅物质的流率可以与沉积操作230中含硅物质的流率相同或高于沉积操作230中含硅物质的流率。
发明人还观察到，通过使含硼物质以比在操作230的沉积工艺期间所利用的流率更高的流率流动，可改善粗糙度性能。因此，在一些实施例中，预处理操作可包括使含硼物质以约100sccm至约300sccm，诸如约150sccm至约250sccm，诸如约175sccm至约225sccm的流率流动。
在一些实施例中，对于本文所述工艺的一个或多个操作，诸如(多个)SiB膜/层的沉积，可改变基板190与喷头120(或喷头的面板)之间的间距。可以通过使用位移机构上下移动基板支撑件150来调整间距。在一些实施例中，面板与基板之间的间距可以是约300密耳或更小，诸如约100密耳至约300密耳，诸如约140密耳至约300密耳、150密耳至约275密耳，诸如约175密耳至约250密耳，诸如约200密耳至约225密耳。在至少一个实施例中，面板与基板之间的间距的范围是从间距1至间距2(以密耳为单位)，其中间距1和间距2中的每一者独立地为约100、约110、约120、约130、约140、约150、约160、约170、约180、约190、约200、约210、约220、约230、约240、约250、约260、约270、约280、约290、或约300，只要间距1<间距2即可。
本文所述的示例工艺(例如，工艺200)的各种操作包括如下所述的一个或多个工艺参数。例如，操作220、操作230或这两者可以包括工艺参数中的一个或多个工艺参数。
基板可具有约400℃或更低，诸如约100℃至约350℃、诸如约150℃至约350℃、诸如约150℃至约250℃、诸如约200℃至约250℃的温度。在至少一个实施例中，基板的温度范围为T1至T2(以℃为单位)，其中T1和T2中的每一者独立地为约150、约160、约170、约180、约190、约200、约210、约220、约230、约240、约250、约260、约270、约280、约290、约300、约310、约320、约330、约340、或约350，只要T1<T2即可。
处理空间内的压力可为约200托或更小，诸如约150托或更小、诸如约130托或更小、诸如约100托或更小、诸如约50托或更小、诸如约20托或更小、诸如约10托或更小。在至少一个实施例中，处理空间内的压力范围为从P1至P2(以托为单位)，其中P1和P2中的每一者独立地为约1、约5、约10、约20、约30、约40、约50、约60、约70、约80、约90、约100、约110、约120、约130、约140、或约150，只要P1<P2即可。在一些示例中，处理空间内的压力可以是从约1托至约150托，诸如从约10托至约130托。
在一些实施例中，可利用压力斜变操作。在此，例如，在具有或没有非反应性气体的情况下，进入处理腔室的含硅物质的流量为约500sccm至约1,000sccm，但是没有含硼物质正在流动。在此非限制性示例中，一旦压力开始稳定化，就使含硼物质流入处理腔室中以催化SiB沉积的反应。
对于300mm大小的基板，一种或多种含硼物质进入处理空间中的流率可为约100标准立方厘米/分钟(sccm)或更低，诸如约5sccm至约1000sccm，诸如从约10sccm至约800sccm，诸如约50sccm至约500sccm。在至少一个实施例中，对于300mm大小的基板，一种或多种含硼物质的流率的范围为流率1至流率2(以sccm为单位)，其中流率1和流率2中的每一者独立地为约5、约10、约15、约20、约25、约30、约35、约40、约45、约50、约55、约60、约65、约70、约75、约80、约85、约90、约95、约100、约150、约200、约250、约300、约350、约400、约450、约500、约550、约600、约650、约700、约750、约800、约850、约900、约950、或约1,000，只要流率1<流率2即可。在一些实施例中，对于300mm大小的基板，一种或多种含硼物质的流率为约5sccm至约80sccm，诸如约10sccm至约60sccm、诸如约20sccm至约50sccm、诸如约30sccm至约40sccm。
对于300mm大小的基板，一种或多种含硅物质进入处理空间中的流率可为约1,000sccm或更低，诸如约50sccm至约1,000sccm、诸如约100sccm至约500sccm、诸如约150sccm至约450sccm、诸如约200sccm至约400sccm、诸如约250sccm至约350sccm。在至少一个实施例中，对于300mm大小的基板，一种或多种含硅物质的流率范围为流率1至流率2(以sccm为单位)，其中流率3和流率4中的每一者独立地为约50、约100、约110、约120、约130、约140、约150、约160、约170、约180、约190、约200、约210、约220、约230、约240、约250、约260、约270、约280、约290、约300、约310、约320、约330、约340、约350、约360、约370、约380、约390、约400、约410、约420、约430、约440、约450、约460、约470、约480、约490、约500、约550、510、约520、约530、约540、或约500，只要流率3<流率4即可。
在利用一种或多种非反应性气体的实施例中，对于300mm大小的基板，一种或多种非反应性气体进入处理空间中的流率可为约2,000sccm或更低，诸如约100sccm至约1,700sccm、诸如约200sccm至约1,500sccm、诸如约400至约1,200sccm、诸如约600sccm至约1,000sccm、诸如约700sccm至约900sccm。在至少一个实施例中，对于300mm大小的基板，一种或多种非反应性气体的流率范围为流率5至流率6(以sccm为单位)，其中流率5和流率6中的每一者独立地为约100、约150、约200、约250、约300、约350、约400、约450、约500、约550、约600、约650、约700、约750、约800、约850、约900、约950、约1,000、约1,050、约1,200、约1,250、约1,300、约1,350、约1,400、约1,450、约1,500、约1,550、约1,600、约1,650、约1,700、约1,750、约1,800、约1,850、约1,900、约1,950、或约2,000，只要流率5<流率6即可。
对于300mm大小的基板，一种或多种含硼物质与一种或多种含硅物质的流率比可为约0.025至约0.3，诸如0.05至约0.2、诸如约0.1至约0.15。在一些实施例中，一种或多种含硼物质与一种或多种含硅物质的流率比为约0.025至约1.8，诸如约0.05至约1.5、诸如约0.1至约1、诸如约0.1至约0.4。
在利用一种或多种非反应性气体的实施例中，对于300mm大小的基板，一种或多种含硅物质与一种或多种非反应性气体的流率比可为约0.05至约1，诸如0.2至约0.8、诸如约0.3至约0.7、诸如约0.4至约0.6。在至少一个实施例中，对于300mm大小的基板，一种或多种含硅物质与一种或多种非反应性气体的流率比为约0.2至约0.4、约0.3至约0.5、约0.5至约0.6、约0.6至约0.7、或约0.7至约0.8。
(多个)SiB膜/层的沉积时间可为约1秒(s)或更长，诸如约1s至约3000s、诸如约2s至约2000s、诸如约30s至约3000s或约1000s至约1500s。在至少一个实施例中，沉积时间范围为时间1至时间2(以s为单位)，其中时间1和时间2中的每一者独立地为约1、约10、约30、约60、约90、约120、约150、约200、约240、约300、约360、约420、约480、约540、约600,660、约720、约780、约840、约900、约960、约1000、约1020、约1080、约1140、约1200、约1260、约1320、约1380、约1440、约1500、约1560、约1620、约1680、约1740、约1800、约1860、约1920、约1980、或约2000，只要时间1<时间2即可。
在一些实施例中，如通过X射线光电子能谱(X-ray photoelectronspectroscopy；XPS)测定的，所沉积的(多个)SiB膜/层具有约1重量％或更高或约50重量％或更低，诸如约5重量％至约45重量％、诸如约15重量％至约30重量％、诸如约20重量％至约25重量％的硼浓度。在至少一个实施例中，(多个)SiB膜/层的硼浓度范围为含量1至含量2(以％为单位)，其中含量1和含量2中的每一者独立地为约1、约5、约10、约15、约20、约25、约30、约35、约40、约45、或约50，只要含量1<含量2即可。
示例图案化方案
本公开的实施例还涉及用于图案化应用的SiB膜。图3是根据本公开的至少一个实施例的非限制性示例图案化序列的示意表示。图3中的表示图示了用于形成间隔件的双重图案化操作(例如，SADP)。在结构300a处，在基板302(或下覆层)上图案化心轴304。接下来，沉积SiB膜306(或(多个)层)以覆盖心轴304和/或基板302(或下覆层)的暴露表面，从而提供结构300b。接下来，移除SiB膜306和心轴304的水平部分(通过例如蚀刻)以形成间隔件308，其中间隔件308之间具有空的空间310，如由结构300c所示。可以执行其他图案化操作，诸如四重图案化(例如，SAQP)以及没有图案化的多色应用。
图4是图示根据本公开的至少一个实施例的示例沉积工艺400的选定操作的流程图。所述工艺使得能够例如形成SiB膜，诸如SiB膜306。SiB膜可以是用于间隔件应用的保形膜。SiB膜可以是单层膜或多层膜。SiB膜可以是非晶的。本文所述的SiB膜具有优于常规SiN膜(诸如通过原子层沉积制成的SiN膜)或图案化方案中涉及的其他可蚀刻膜的蚀刻选择性益处。例如，与SiN膜相比，通过本文所述的工艺形成的SiB膜可以具有更均匀的蚀刻后间隔件轮廓以及正方形顶部轮廓。此外，所述工艺使得能够形成相对于常规方法具有改善的表面粗糙度(例如，LER和/或LWR)的SiB膜(或(多个)层)。
工艺400包括在操作410处，将基板置于基板处理腔室(例如，CVD腔室，诸如热CVD腔室)的处理空间中。基板302(或下覆层)可以具有图案化特征。心轴304可包含各种合适的材料或由各种合适的材料组成，所述材料诸如含碳材料、硅(例如，多晶硅)或氧化硅以及其他材料。心轴可以包含碳和氢，或者可以沉积为旋涂的碳膜。心轴304可通过以下方式形成：在基板上形成平坦的心轴材料层，以及平版印刷(例如，光刻)地限定，然后在平版印刷工艺的分辨率极限附近形成心轴。
在实施例中，心轴304是非晶碳和氢的组合(氢化非晶碳)。氢化非晶碳膜可以是由加利福尼亚州圣克拉拉市的应用材料公司制造的Advanced Patterning FilmTM(APF)。氢化非晶碳可以具有从约10％氢至约60％氢的原子组成。可以使用较低温度(例如，约300℃)或较高温度(例如，约480℃、约550℃、约650℃)的APF膜，其中所述温度是指膜的沉积温度，并且所述膜可以简称为APF300、APF480、APF550或APF650。
工艺400进一步包括在操作420处，使一种或多种气体流入处理腔室内的处理空间中。操作420可以与操作220相同或相似的方式执行。
工艺400进一步包括在操作430处，在沉积条件下在图案化特征上沉积膜(或(多个)层)，所述膜(或(多个)层)包含硅和硼。(多个)沉积层可以是非晶的。所沉积的膜(或(多个)层)可以由结构300b的SiB膜306表示，如图3所示。操作430的沉积可以与操作230相同或相似的方式执行。沉积产生例如共形SiB膜或间隔件。
可对操作430中沉积的膜进行各种可选工艺。例如，可以执行间隔件蚀刻操作，其中蚀刻SiB膜(或(多个)层)、图案化特征或以上各项的组合的至少一部分。作为示例，在操作350处，移除SiB膜306和/或心轴304的水平部分以形成间隔件308，如由结构300c所示。间隔件308包含SiB膜。移除/蚀刻可以通过合适的方法在相同或不同的腔室中完成。
相对于根据常规方法制备的SiB膜，通过本文所述的工艺(例如工艺200或工艺400)形成的SiB膜(或(多个)层)具有改善的粗糙度。例如，LER可以是约1.5nm或更小，诸如约1.0nm或更小，和/或LWR可以是约1.5nm或更小，诸如约1.0nm或更小。LER被定义为线边缘与直线的3σ偏差，并且LWR被定义为与跨线的特征的宽度变化相对应的3σ偏差。
通过本文所述的工艺形成的SiB膜(或(多个)层)可具有例如优于SiN的蚀刻优势，从而使得本文所形成的SiB可用于间隔件应用。例如，与SiN相比，所形成的SiB可以具有更均匀的蚀刻后间隔件轮廓以及更正方形的顶部轮廓，并且相对于各种图案化方案中所涉及的其他膜可以具有更好的蚀刻选择性。
本文描述了用于形成具有改善的特性(诸如粗糙度轮廓)的SiB膜的新的和改进的方法。通过本文所述的工艺形成的SiB膜具有在图案化方案、硬模应用和多色应用等方面的应用。因此，本文所述的实施例使得能够实现例如改进的元件性能。
如从前述一般描述和具体实施例显而易见的，尽管已说明和描述了本公开的形式，但在不背离本公开的精神和范围的情况下，可进行各种修改。因此，并不旨在使本公开受此限制。同样，术语“包括”被认为与术语“包含”同义。同样，每当一种组成物、一个元件或元件群组前面带有过渡短语“包括”时，应当理解的是，我们还考虑到在叙述所述组成物、一个或多个元件之前带有过渡短语“基本上由……组成”、“由……组成”、“选自由……组成的群组”或“是”的相同组成物或元件群组，并且反之亦然。
出于本公开的目的，除非另有说明，否则术语“基团”和“取代基”可互换使用。出于本公开的目的，除非另有说明，否则术语“烷基”或“烷基基团”可互换地指由碳和氢原子组成的烃基。烷基基团可以是取代的或未取代的，并且可以是直链、支链或环状的。
出于本公开的目的，除非另有说明，否则术语“烷氧基”是指与氧原子结合的烷基或芳基基团，诸如与氧原子连接的烷基醚或芳基醚基团，并且可以包括其中烷基/芳基基团是C1-C10烃基的那些与氧原子结合的烷基或芳基基团。烷基基团可以是直链、支链或环状的。烷基基团可以是饱和的或不饱和的。
出于本公开的目的，除非另有说明，否则术语“烃基”是指仅由氢和碳原子组成的基团。烃基可以是饱和或不饱和的、直链或支链的、环状或非环状的、芳族的或非芳族的。出于本公开的目的，除非另有说明，否则术语“芳基”或“芳基基团”是指芳环，诸如苯基、萘基、二甲苯基等。如本文所用，术语“芳族”还指假芳族杂环，所述假芳族杂环为杂环取代基，所述杂环取代基具有与芳族杂环配体相似的性质和结构(几乎是平坦的)，但根据定义不是芳族的。
出于本公开的目的，除非另有说明，否则“取代的”基团是指其中至少一个原子被不同的原子或基团取代的基团。因此，“取代的烃基”、“取代的芳基”和“取代的烷基”是指其中至少一个氢原子被至少一个杂原子或含杂原子的基团取代的烃基、芳基或烷基，所述至少一个杂原子或含杂原子的基团为诸如元素周期表第13-17族的一种或多种元素，诸如卤素(F、Cl、Br或I)、O、N、Se、Te、P、As、Sb、S、B、Si、Ge、Sn、Pb等，诸如C(O)R*、C(O)NR* 2、C(O)OR*、NR* 2、OR*、PR* 2、SR*、SOx(例如，其中x＝2或3)、BR* 2、SiR* 3、OSiR* 3等；或者指其中至少一个杂原子已经插入烃基、芳基或烷基中的烃基、芳基或烷基，所述至少一个杂原子为诸如卤素(Cl、Br、I、F)、O、N、S、Se、Te、NR*、PR*、BR*、SiR* 2等中的一者或多者，其中R*独立地为氢、烃基(例如，C1-C10)，或者两个或更多个R*可以接合在一起以形成取代或未取代的完全饱和的、部分不饱和的、完全不饱和的、或芳环或多环结构。
出于本公开的目的，除非另有说明，否则本文的详细描述和权利要求书中的所有数值都用“约”或“大致”所述值来修饰，并考虑了本领域普通技术人员所预期的实验误差和变化。已经使用一组数值上限和一组数值下限描述某些实施例和特征。应当理解的是，除非另有说明，否则包括任何两个值的组合的范围，例如任何下限值与任何上限值的组合、任何两个下限值的组合和/或任何两个上限值的组合都是可以预期的。某些下限、上限和范围出现在下面的一个或多个权利要求中。
尽管前面针对本公开的实施例，但是在不脱离本公开的基本范围的情况下可以设计本公开的其他和进一步实施例，并且本公开的范围由所附权利要求书确定。

Claims (20)

1.一种间隔件限定的图案化工艺，包括以下步骤：
将基板设置在处理腔室的处理空间中，所述基板具有形成在所述基板上的图案化特征；
使第一工艺气体流入所述处理空间中，所述第一工艺气体包含含硅物质，所述含硅物质具有比SiH4更高的分子量；
使第二工艺气体流入所述处理空间中，所述第二工艺气体包含含硼物质；以及
在沉积条件下在所述图案化特征上沉积保形膜，所述保形膜包含硅和硼。
2.如权利要求1所述的工艺，其中所述含硅物质中的硅原子的数量为2至6个硅原子。
3.如权利要求1所述的工艺，其中所述含硅物质是：
具有式SinH2n+2的化合物，其中n为2或更大；
具有式SixX'yH(2x+2-y)的化合物，其中：
x是1或更大，
y是1或更大，并且
每个X'独立地为卤素、C1-C6烃基、C1-C20取代的烃基、C1-C22芳基、C1-C22取代的芳基、-NR'2、-SR'、-OR'、-OSiR'3、或-PR'2或以上各项的组合，其中每个R'独立地为氢、卤素、C1-C10烷基、或C6-C10芳基；或者
以上各项的组合。
4.如权利要求3所述的工艺，其中所述含硅物质包括二硅烷、三硅烷、四硅烷、二氯硅烷、三氯硅烷、四氯硅烷、二碘硅烷、双(叔丁基氨基)硅烷、三(二甲基氨基)硅烷，或以上各项的组合。
5.如权利要求1所述的工艺，其中所述含硅物质包括二硅烷，并且所述含硼物质包括二硼烷。
6.如权利要求1所述的工艺，其中使所述第一工艺气体和所述第二工艺气体共同流入所述处理空间中。
7.如权利要求1所述的工艺，其中在所述第一工艺气体流入所述处理空间的同时，使所述第二工艺气体间歇地流入所述处理空间中。
8.如权利要求1所述的工艺，其中在所述沉积期间使额外量的所述第二工艺气体流入所述处理空间中。
9.如权利要求1所述的工艺，其中所述沉积条件包括：
将所述基板加热至约150℃至约350℃的温度；
将所述处理空间维持在约1托至约150托的压力下；或者
以上各项的组合。
10.如权利要求1所述的工艺，其中：
对于300mm大小的基板，所述含硅物质进入所述处理空间中的流率为约100sccm至约500sccm；
对于300mm大小的基板，所述含硼物质进入所述处理空间中的流率为约10sccm至约60sccm；或者
以上各项的组合。
11.如权利要求1所述的工艺，其中所述第一工艺气体进一步包括非反应性气体。
12.如权利要求11所述的工艺，其中对于300mm大小的基板，所述非反应性气体进入所述处理空间中的流率为约200sccm至约1,500sccm。
13.如权利要求1所述的工艺，进一步包括以下步骤：蚀刻所述保形膜、所述图案化特征或以上各项的组合的一部分，以形成间隔件。
14.一种用于控制膜粗糙度的工艺，包括以下步骤：
将基板设置在处理腔室的处理空间中，所述基板具有形成在所述基板上的图案化特征；
使包含含硅物质的第一工艺气体流入所述处理空间中，所述含硅物质具有比SiH4更高的分子量；
使包含含硼物质的第二工艺气体流入所述处理空间中；以及
在沉积条件下在所述图案化特征上沉积膜，所述膜包含硅和硼，所述膜具有约1.5nm或更小的线边缘粗糙度。
15.如权利要求12所述的工艺，其中所述含硅物质是：
具有式SinH2n+2的化合物，其中n是2至6；
具有式SixX'yH(2x+2-y)的化合物，其中：
x是1或更大，
y是1或更大，并且
每个X'独立地为卤素、C1-C6烃基、C1-C20取代的烃基、C1-C22芳基、C1-C22取代的芳基、或-NR'2，其中每个R'独立地为氢、卤素、C1-C10烃基或C6-C10芳基；或者
以上各项的组合。
16.如权利要求13所述的工艺，其中所述含硅物质包括二硅烷、三硅烷、四硅烷、二氯硅烷、三氯硅烷、四氯硅烷、二碘硅烷、双(叔丁基氨基)硅烷、三(二甲基氨基)硅烷，或以上各项的组合。
17.如权利要求13所述的工艺，其中所述沉积条件包括：
将所述基板加热至约150℃至约350℃的温度；
将所述处理空间维持在约1托至约150托的压力下；或者
以上各项的组合。
18.一种图案化工艺，包括以下步骤：
将基板设置在热化学气相沉积腔室的处理空间中，所述基板具有形成在所述基板上的图案化特征；
使包含含硅物质的第一工艺气体流入所述处理空间中，所述含硅物质包括二硅烷、三硅烷、四硅烷、二氯硅烷、三氯硅烷、四氯硅烷、二碘硅烷、双(叔丁基氨基)硅烷、三(二甲基氨基)硅烷、或以上各项的组合；
使包含含硼物质的第二工艺气体流入所述处理空间中，所述含硼物质包括二硼烷(B2H6)、三甲基硼烷(B(CH3)3)、三乙基硼烷(B(C2H5)3)、三氟化硼(BF3)、或以上各项的组合；
在所述图案化特征上沉积SiB膜；以及
蚀刻所述SiB膜、所述图案化特征或以上各项的组合的一部分。
19.如权利要求18所述的工艺，其中所述含硅物质是二硅烷，并且所述含硼物质是二硼烷。
20.如权利要求18所述的工艺，其中：
在沉积期间将所述基板在约200℃至约250℃或更低的温度下加热；以及
将所述处理空间维持在约10托至约130托的压力下。
CN202280051784.3A 2021-06-18 2022-06-16 用于沉积sib膜的工艺 Pending CN117751425A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/352,039 2021-06-18
US17/352,039 US20220406594A1 (en) 2021-06-18 2021-06-18 Processes for depositing sib films
PCT/US2022/033744 WO2022266296A1 (en) 2021-06-18 2022-06-16 Processes for depositing sib films

Publications (1)

Publication Number Publication Date
CN117751425A true CN117751425A (zh) 2024-03-22

Family

ID=84490440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280051784.3A Pending CN117751425A (zh) 2021-06-18 2022-06-16 用于沉积sib膜的工艺

Country Status (5)

Country Link
US (1) US20220406594A1 (zh)
KR (1) KR20240023608A (zh)
CN (1) CN117751425A (zh)
TW (1) TW202311549A (zh)
WO (1) WO2022266296A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220097483A (ko) * 2019-11-08 2022-07-07 어플라이드 머티어리얼스, 인코포레이티드 재료 표면 거칠기를 감소시키기 위한 방법들

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255152B1 (en) * 1999-10-01 2001-07-03 United Microelectronics Corp. Method of fabricating CMOS using Si-B layer to form source/drain extension junction
WO2008042695A2 (en) * 2006-09-29 2008-04-10 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films and method of forming
US20090098741A1 (en) * 2007-10-15 2009-04-16 Asm Japan K.K. Method for forming ultra-thin boron-containing nitride films and related apparatus
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
US11011371B2 (en) * 2016-12-22 2021-05-18 Applied Materials, Inc. SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material
CN108573872B (zh) * 2017-03-07 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113316835A (zh) * 2019-01-02 2021-08-27 应用材料公司 用于形成具有低漏电流的含硅硼膜的方法

Also Published As

Publication number Publication date
WO2022266296A1 (en) 2022-12-22
KR20240023608A (ko) 2024-02-22
US20220406594A1 (en) 2022-12-22
TW202311549A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
TWI781889B (zh) 形成氮碳氧化矽薄膜的方法
TWI757922B (zh) 用於形成含矽及含氧薄膜之氣相沉積方法
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
TWI675122B (zh) 用以在敏感基板上沉積薄膜的方法
EP1149934B1 (en) CVD synthesis of silicon nitride materials
KR20180073483A (ko) 기판 상의 구조물 형성 방법
TW202016344A (zh) 具有零負載的cvd基的間隔物沉積
JP7242631B2 (ja) 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法
CN110419093A (zh) 通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法
CN117751425A (zh) 用于沉积sib膜的工艺
TWI827709B (zh) 用於沉積摻雜磷之氮化矽膜的方法
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
CN116670802A (zh) 用于半导体装置形成的底层膜
TWI776109B (zh) 在550°C或更高的溫度下使用ALD沈積含Si膜之先質及製程
TWI817139B (zh) 氣相沉積前驅物化合物及使用方法
TW202411455A (zh) 用於先進記憶體應用中之成形堆疊縮放解決方案的高模數碳摻雜矽氧化物膜
TW202041700A (zh) 用於修飾光阻輪廓及調整臨界尺寸的方法
EP4078659A1 (en) Ultra-low temperature ald to form high-quality si-containing film

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication