TW202310426A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202310426A
TW202310426A TW111130825A TW111130825A TW202310426A TW 202310426 A TW202310426 A TW 202310426A TW 111130825 A TW111130825 A TW 111130825A TW 111130825 A TW111130825 A TW 111130825A TW 202310426 A TW202310426 A TW 202310426A
Authority
TW
Taiwan
Prior art keywords
semiconductor
gate structure
gate
source
drain
Prior art date
Application number
TW111130825A
Other languages
English (en)
Inventor
楊松鑫
鄭宗期
蕭茹雄
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310426A publication Critical patent/TW202310426A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括半導體基板。半導體裝置包括從半導體基板的表面突出的第一導電類型的第一三維半導體結構。半導體裝置包括從半導體基板的表面突出的第二導電類型的第二三維半導體結構。半導體裝置包括第一電晶體，第一電晶體具有形成在第一三維半導體結構中的第一源極/汲極結構、形成在第二三維半導體結構中的第二源極/汲極結構、橫跨第一三維半導體結構的第一部分和第二三維半導體結構的第一部分的第一閘極結構、以及橫跨第二三維半導體結構的第二部分的第二閘極結構。

Description

半導體裝置及其製造方法
本揭露大體而言係關於一種半導體裝置，特定言之係關於一種高壓半導體裝置。
在過去的幾十年中，互補金氧半導體(complementary metal-oxide-semiconductor, CMOS)裝置（諸如電晶體）大小的減小已經使得積體電路的速度、效能、密度和單位功能成本不斷提高。隨著大小的減小，已經出現了在單個晶片上整合更多功能的趨勢，此等功能中的一些功能以較高的電壓位凖操作。此類裝置有時被稱為「高壓電晶體」。
無
以下揭露內容提供用於實施所提供的標的的不同特徵的許多不同的實施例或示例。以下描述元件和配置的特定實例以簡化本揭露內容。當然，此些僅僅是實例，並不意欲為限制性。例如，在下面的描述中，在第二特徵上方或之上形成第一特徵可包括第一特徵及第二特徵的形成為直接接觸的實施例，並且亦可包括在第一特徵與第二特徵之間形成額外特徵，使得第一特徵和第二特徵可不直接接觸形成的實施例。此外，本揭露內容可以在各個實例中重複參考數字和/或字母。此重複是出於簡單和清楚的目的，並且其本身並不指示所論述的各種實施例和/或配置之間的關係。
此外，在本文中可以使用空間相對術語，諸如「在……下方」、「在……下面」、「下部」、「上方」、「上部」等來簡化描述，以描述如圖中所示的一個元件或特徵與另外一個或多個元件或特徵的關係。除了在圖中描述的方向之外，空間相對術語亦意欲涵蓋設備在使用或操作中的不同方向。設備可以以其他方式定向（旋轉90度或處於其他方向），並且本文所使用的空間相對描述亦可同樣相應地解釋。
本揭露提供了包括一個或多個高壓電晶體的半導體裝置的各種實施例。如本文所揭示的，每個高壓電晶體可包括多個閘極結構。每個閘極結構可以設置在三維主動結構（例如通道）上，此三維主動結構被配置為當高壓電晶體處於操作中時可傳導電流。例如，閘極結構可以橫跨檯面狀主動結構。在另一個實例中，閘極結構可以橫跨多個鰭狀主動結構中的每個鰭狀主動結構。藉由具有多個閘極結構，每個高壓電晶體可以在相對較高的電壓位凖下操作，例如與現有的高壓電晶體相比時。例如，閘極結構中的一個閘極結構可以施加具有極性的電壓，並且閘極結構中的另一個閘極結構可以施加相同但具有相反極性的電壓。如此，高壓電晶體可以在至少兩倍的施加電壓下操作。
第1A圖圖示根據各種實施例的包括兩個高壓的電晶體102和電晶體104的示例性半導體裝置100的俯視圖（例如，佈局圖）。第1B圖圖示根據各種實施例的亦包括兩個高壓的電晶體152和電晶體154的另一示例性半導體裝置150的俯視圖。第2A圖、第2B圖和第2C圖圖示了沿線A-A（如第1A圖所示）截取的示例性半導體裝置100的剖視圖，其中主動結構分別形成為檯面狀結構、多個鰭狀結構和阱。第3圖圖示了沿線B-B（如第1A圖所示）截取的示例性半導體裝置100的剖視圖，其中在此半導體裝置中形成了源極/汲極結構。第4A圖和第4B圖圖示了沿線C-C（如第1A圖所示）截取的分別具有和不具有阱的示例性半導體裝置100的剖視圖。
首先參考第1A圖，電晶體102和電晶體104形成在主動區或主動結構101上方，此主動區或主動結構被配置為傳導流過其中的電流。主動結構101可以沿著第一橫向方向（例如，方向X）延伸。如此，主動結構101有時被稱為具有長度方向，且此長度方向沿著方向X。在一些實施例中，主動結構101可以形成從基板豎直（例如，沿著方向Z）突出的三維結構。藉由將主動結構形成為三維結構，電晶體102和電晶體104可以具有改善的閘極可控性。
例如，主動結構101可包括檯面狀結構。此類檯面狀結構可以從基板突出，具有相對較寬的頂表面，並且其側壁的至少一部分從基板的頂表面突出，此類檯面狀結構將在下面的第2A圖中進一步詳細論述。在另一個實例中，主動結構101可包括多個鰭狀結構。鰭狀結構中的每個鰭狀結構可以從基板突出，具有相對較窄的頂表面，並且其側壁的至少一部分從基板的頂表面突出，此類多個鰭狀結構將在下面的第2B圖中進一步詳細論述。在一些其他實施例中，主動結構101可以形成為二維結構。此類二維結構可包括在基板的頂表面附近形成的阱，此類二維結構將在下面的第2C圖中進一步詳細論述。
在主動結構101上方，電晶體102包括第一閘極結構106和第二閘極結構108，這些閘極結構中的每個閘極結構都沿著第二橫向方向（例如，方向Y）延伸；並且電晶體104包括第二閘極結構110和第一閘極結構112，這些閘極結構中的每個閘極結構都沿著第二橫向方向（例如，方向Y）延伸。在一些實施例中，第一閘極結構106和第一閘極結構112可以形成為具有第一長度L 1（沿方向X延伸），並且第二閘極結構108和第二閘極結構110可以形成為具有第二長度L 2（沿方向X延伸）。在各種實施例中，第一閘極結構可以在主動結構101中具有相反導電類型的兩個區域上方延伸，並且覆蓋介於這兩個區域之間的區域，而第二閘極結構可以覆蓋這兩個區域中的一個區域（將在下面的第2A圖至第2B圖中論述）。如此，第一長度L 1可以大於第二長度L 2。在非限制性的實例中，第一長度L 1的範圍可以在約0.5微米(μm)至約6 μm，並且第二長度L 2的範圍可以在約0.08 μm至約1 μm。此外，每個電晶體的第一閘極結構和第二閘極結構可以分開距離D（沿著方向X延伸），此距離D的範圍可以在約0.11 μm至約0.2 μm。此外，電晶體102和電晶體104的第二閘極結構可以分開相同的距離D。
此外，在主動結構101中或上方，電晶體102包括第一源極/汲極結構114和共同源極/汲極結構116；並且電晶體104包括第一源極/汲極結構118和共同源極/汲極結構116。在電晶體102中，第一源極/汲極結構114可以形成在第一閘極結構106的對面，且與第一閘極結構106和第二閘極結構108之間的區域相對的對面，並且共同源極/汲極結構116可以形成在第二閘極結構108的對面，且與第一閘極結構106和第二閘極結構108之間的區域相對的對面。在電晶體104中，第一源極/汲極結構118可以形成在第一閘極結構112的對面，且與第二閘極結構110和第一閘極結構112之間的區域相對的對面，並且共同源極/汲極結構116可以形成在第二閘極結構110的對面，且與第二閘極結構110和第一閘極結構112之間的區域相對的對面。因此，半導體裝置100可以具有彼此成鏡像的電晶體102和電晶體104的相應結構。例如，第二閘極結構108和第二閘極結構110相對於共同源極/汲極結構116彼此成鏡像，並且第一閘極結構106和第一閘極結構112相對於共同源極/汲極結構116彼此成鏡像。電晶體102和電晶體104可以共享共同源極/汲極結構116。如此，在一些實施例中，電晶體102和電晶體104可以彼此串聯電耦合。
在第一源極/汲極結構114與第一閘極結構106所形成的位置的相對一側，電晶體102可以包括虛擬閘極結構120。類似地，在第一源極/汲極結構118與第一閘極結構112所形成的位置的相對一側，電晶體104可以包括虛擬閘極結構122。在各種實施例中，此類虛擬閘極結構可以與（主動）第一閘極結構106、第二閘極結構108、第二閘極結構110、第一閘極結構112同時形成，但是不電連接到任何觸點。為了操作半導體裝置100，第一閘極結構106、第二閘極結構108、第二閘極結構110、第一閘極結構112、第一源極/汲極結構114、共同源極/汲極結構116、第一源極/汲極結構118可以電耦合到相應的觸點，而虛擬閘極結構120和虛擬閘極結構122則不電耦合到相應的觸點。例如在第1A圖中，第一閘極結構106、第二閘極結構108、第二閘極結構110、第一閘極結構112、第一源極/汲極結構114、共同源極/汲極結構116、第一源極/汲極結構118分別耦合到觸點124、觸點126、觸點128、觸點130、觸點132、觸點134和觸點136。
然後參考第1B圖，根據各種實施例，半導體裝置150包括兩個高壓的電晶體152和電晶體154。半導體裝置150實質上類似於第1A圖的半導體裝置100，不同之處在於電晶體152和電晶體154中的每一者都包括額外的閘極結構。例如，電晶體152和電晶體154形成在主動結構151上方，此主動結構實質上類似於主動結構101。電晶體152具有閘極結構156和閘極結構158，這些閘極結構實質上分別類似於第一閘極結構106和第二閘極結構108；並且電晶體154具有閘極結構164和閘極結構166，這些閘極結構實質上分別類似於第二閘極結構110和第一閘極結構112。電晶體152具源極/汲極結構168和共同源極/汲極結構170，這些源極/汲極結構和共同源極/汲極結構實質上分別類似於第一源極/汲極結構114和共同源極/汲極結構116；並且電晶體154具源極/汲極結構172和共同源極/汲極結構170，這些源極/汲極結構和共同源極/汲極結構實質上分別類似於第一源極/汲極結構118和共同源極/汲極結構116。在一些實施例中，電晶體152可以具有一個或多個額外的閘極結構，例如閘極結構160；並且電晶體154可以具有一個或多個額外的閘極結構，例如閘極結構162。這些額外的閘極結構可以在尺寸和操作電壓方面類似於第二閘極結構來配置（例如，第二長度L 12以及將閘極結構與相鄰閘極結構分開的距離D）。應當理解，揭示的高壓電晶體可以包括任何數量的額外閘極結構，且仍在本揭露的範疇內。
藉由在第一閘極結構與其中一個源極/汲極結構之間形成第二閘極結構（和額外的閘極結構），源極/汲極結構可以與第一閘極結構分離得更遠。因此，源極/汲極結構處的電場可較少地受到施加到第一閘極結構的高電壓的影響。此外，第二閘極結構（和額外的閘極結構）各自被施加具有極性與施加到第一閘極結構的電壓的極性相反的電壓。因此，流經每個電晶體的電流可以「重新路由（rerouted）」地遠離第二閘極結構。可以有利地避免常在閘極結構與源極/汲極結構之間因高電場所誘發的熱載流子（或穿通）效應。此外，揭示的高壓電晶體的操作電壓可以顯著增加，例如增加至少兩倍。在下面的橫截面圖的論述中，第1A圖的半導體裝置100被選為代表性的實例，其中高壓電晶體中的每個高壓電晶體具有兩個主動閘極結構。
參見第2A圖，其中截面圖是沿線A-A（第1A圖）截取的，根據各種實施例，主動結構101形成為三維結構，諸如檯面狀結構。例如，檯面狀主動結構101從基板103突出。檯面狀主動結構101具有下部部分101L和上部部分101U，其中下部部分101L嵌有隔離結構202，而上部部分101U相對於隔離結構202則暴露出。隔離結構202有時被稱為淺溝槽隔離(shallow trench isolation, STI)。如此，檯面狀主動結構101的頂表面101T和側壁101S的部分可以耦合到第一閘極結構106（例如，與其實體接觸）。替代地敘述，第一閘極結構106橫跨檯面狀主動結構101。儘管在當前實例中半導體裝置100包括單個主動結構（例如，第1A圖），但是應當理解的是，半導體裝置100（和半導體裝置150）可以包括多個主動結構，這些多個主動結構中的每個主動結構彼此平行，並在本揭露的範疇內。在此類實施例中，隔離結構202設置在相鄰的主動結構之間。
參見第2B圖，其中截面圖是沿線A-A（第1A圖）截取的，根據各種實施例，主動結構101形成為三維結構，諸如多個鰭狀結構。例如，鰭狀主動結構101中的每個鰭狀主動結構從基板103突出，並且彼此平行。鰭狀主動結構101具有下部部分101L和上部部分101U，其中下部部分101L嵌有隔離結構202，而上部部分101U相對於隔離結構202則暴露出。隔離結構202有時被稱為淺溝槽隔離(shallow trench isolation, STI)。如此，鰭狀主動結構101中的每個鰭狀主動結構的頂表面101T和側壁101S的部分可以耦合到第一閘極結構106（例如，與其實體接觸）。替代地敘述，第一閘極結構106橫跨鰭狀主動結構101中的每個鰭狀主動結構。如圖所示，隔離結構202設置在相鄰的鰭狀主動結構之間。
參見第2C圖，其中截面圖是沿線A-A（第1A圖）截取的，根據各種實施例，主動結構101形成為二維結構，例如阱。例如，在基板103的頂表面附近形成的主動結構101（阱）延伸到基板103中達一深度。主動結構101（阱）嵌有隔離結構202，此隔離結構亦延伸到基板103中。在一些實施例中，隔離結構202和主動結構101（阱）可以共享地共有頂表面。隔離結構202有時被稱為淺溝槽隔離(shallow trench isolation, STI)。如此，主動結構101（阱）的頂表面101T可以耦合到第一閘極結構106（例如，與其實體接觸），並且主動結構101（阱）的側壁101S可以耦合到隔離結構202（例如，與其實體接觸）。
參見第3圖，其中剖視圖是沿線B-B截取的（第1A圖），第一源極/汲極結構114形成在主動結構101中或上方。在第3圖所示的實例中的第一源極/汲極結構114可以在三維的主動結構101的凹陷部分上方磊晶生長（例如，如關於第2A圖至第2B圖所論述的）。生長此類源極/汲極結構的細節將在下面論述。儘管第一源極/汲極結構114具有與隔離結構202的頂表面對準的底表面，但是應當理解的是，底表面可以形成為低於隔離結構202的頂表面，亦在本揭露的範疇內。
參見第4A圖，其中剖視圖是沿線C-C截取的（第1A圖），主動結構101包括多個區域（或結構）：區域402、區域404、區域406、區域408和區域410。在主動結構101形成為檯面狀結構的實例中，在一些實施例中，區域402、區域404、區域406、區域408和區域410有時可以分別稱為檯面狀結構。在主動結構101形成為多個鰭狀結構的實例中，在一些實施例中，區域402、區域404、區域406、區域408和區域410有時可以分別稱為鰭狀結構。在主動結構101形成為阱狀結構的實例中，在一些實施例中，區域402、區域404、區域406、區域408和區域410有時可以分別稱為阱狀結構。
在各種實施例中，區域402至區域410的相應導電類型可以根據電晶體102和電晶體104的導電機制而改變。例如，當電晶體102和電晶體104被配置為傳導電子（其通常被稱為n型裝置）時，區域402和區域406可以被配置為p型，區域404可以被配置為n型，並且分別插置在區域402與區域404之間以及插置在區域406與區域404之間的區域408和區域410可以被配置為與基板103相同的導電類型（例如，p型）。此外，第一源極/汲極結構114、共同源極/汲極結構116、第一源極/汲極結構118可以各自被配置為n型，具有比區域402至區域410更高的濃度。當電晶體102和電晶體104被配置為導電孔（其通常被稱為p型裝置）時，區域402和電晶體406可以被配置為n型，區域404可以被配置為p型，並且插置在區域402與電晶體404之間以及插置在區域406與電晶體404之間的區域408和電晶體410分別可以被配置為與基板103相同的導電類型（例如，p型）。此外，第一源極/汲極結構114、共同源極/汲極結構116、第一源極/汲極結構118可以各自被配置為p型，具有比區域402至區域410更高的濃度。
如圖所示，對於電晶體102，第一閘極結構106在區域402的第一部分、介於區域402和區域404中間的區域408以及區域404的第一部分上方延伸（例如，橫跨）。第二閘極結構108在區域404的第二部分上方延伸（例如，橫跨）。此外，第一源極/汲極結構114形成在區域402的第二部分中，其中區域402的第三部分被虛擬閘極結構120橫跨。對於電晶體104，第一閘極結構112在區域406的第一部分、介於區域406和區域404之間的區域410以及區域404的第三部分上方延伸（例如，橫跨）。第一閘極結構110在區域404的第四部分上方延伸（例如，橫跨）。此外，第一源極/汲極結構118形成在區域406的第二部分中，其中區域406的第三部分被虛擬閘極結構122橫跨。關於共同源極/汲極結構116，其形成在區域404的第五部分中。
為了操作半導體裝置100（例如，當電晶體102和電晶體104被配置為n型時），第一閘極結構106和第一閘極結構112可以被施加正電壓（例如，5 V），並且第二閘極結構108和第二閘極結構110可以被施加負電壓（例如，-5 V），其中第一源極/汲極結構114和118接地，並且共同源極/汲極結構116被施加正電壓（例如，5 V）。可以經由在層間介電質403 (interlayer dielectric, ILD)中形成的相應觸點124至觸點136來施加電壓。藉由在第二閘極結構上施加具有相反極性的電壓，電晶體102和電晶體104中的每一者可以藉由將導電路徑（例如，導電路徑401）重新佈線成遠離第二閘極結構108/第二閘極結構110，而在第二閘極結構108/第二閘極結構110周圍具有較不頻繁發生的熱載流子效應。此外，電晶體102和電晶體104中的每一者都可能經歷相對較大的電壓下降，例如，在當前實例中為10 V。
第4B圖圖示根據各種實施例的包括深阱420的半導體裝置100的剖視圖。深阱420可以形成在區域404的下部部分中，替代地敘述，在下部部分101L的區域中。當電晶體102和電晶體104被配置為n型裝置時，深阱420可以被配置為p型；並且當電晶體102和電晶體104被配置為p型裝置時，深阱420可以被配置為n型。形成深阱可以進一步保持導電路徑（例如，第4A圖的導電路徑401）遠離第二閘極結構108/第二閘極結構110。在一些其他實施例中，深阱420可以橫向延伸到區域408和區域410、區域402和/或區域406中。
第5圖圖示根據本揭露的一個或多個實施例的形成包括一個或多個高壓電晶體的半導體裝置的方法500的流程圖。在一些實施例中，方法500的操作可以與不同製造階段的半導體裝置100的剖視圖或俯視圖相關聯。因此，第1A圖至第4B圖的附圖標記可能有時會在下面的論述中使用。需注意，方法500僅僅係實例，並不意欲限制本揭露內容。因此，應當理解的是，可以在第5圖的方法500之前、期間及之後提供額外操作，並且一些其他操作可能僅在此簡要描述。
方法500根據各種實施例開始於各種製造階段中的一個製造階段處，在操作502中提供基板（例如，第1A圖至第4B圖的103）。基板103可以是半導體基板，諸如體半導體基板、絕緣體上半導體(semiconductor-on-insulator, SOI)基板等，這些半導體基板可以是摻雜的（例如，用p型或n型摻雜劑摻雜的）或未摻雜的。基板103可以是晶圓，諸如矽晶圓。通常，SOI基板包括形成在絕緣層上的半導體材料層。絕緣層可以是例如掩埋氧化物(buried oxide, BOX)層、氧化矽層等。絕緣層設置在基板上，通常是矽基板或玻璃基板上。亦可以使用其他基板，例如多層基板或梯度基板。在一些實施例中，基板103的半導體材料可包括矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其組合。
根據各種實施例繼續方法500，在各種製造階段中的一個製造階段處，形成多個三維半導體或二維半導體結構（或區域）（例如，第1A圖至第4B圖的區域402至區域410）的操作504。使用檯面狀主動結構101中形成的區域402至區域410（第2A圖、第3圖和第4A圖至第4B圖）作為代表性實例，區域402至區域410可以藉由用相應的導電類型和濃度（如延伸到基板103中的阱）摻雜基板103來形成。然後，藉由使用例如光微影和蝕刻技術圖案化包括摻雜阱的基板103（下文中稱為「經摻雜的基板103」）來形成檯面狀主動結構101。例如，在經摻雜的基板103上形成掩模層，諸如襯墊氧化物層和上覆的襯墊氮化物層。襯墊氧化物層可以是例如使用熱氧化製程形成的包含氧化矽的膜。襯墊氧化物層可以充當在經摻雜的基板103與上覆的襯墊氮化物層之間的黏合層。在一些實施例中，襯墊氮化物層由氮化矽、氮氧化矽、碳氮化矽等或其組合形成。例如，可以使用低壓化學氣相沉積(low-pressure chemical vapor deposition, LPCVD)或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition, PECVD)來形成襯墊氮化物層。
可以使用光微影技術來圖案化掩模層。通常，光微影技術利用光阻劑材料（未圖示），此光阻劑材料被沉積、照射（曝光）和顯影以移除光阻劑材料的一部分。剩餘的光阻劑材料保護下伏材料（諸如本實例中的掩模層）免受後續處理步驟（諸如蝕刻）的影響。例如，光阻劑材料用於圖案化襯墊氧化物層和襯墊氮化物層，以形成經圖案化的掩模。
隨後使用經圖案化的掩模來圖案化經摻雜的基板103的暴露部分以形成溝槽（或開口），從而在相鄰溝槽之間限定檯面狀主動結構101。當形成多個檯面狀主動結構時，此類溝槽可以設置在檯面狀主動結構中的任何相鄰的檯面狀主動結構之間。在一些實施例中，藉由使用例如反應性離子蝕刻(eactive ion etch, RIE)、中性束蝕刻(neutral beam etch, NBE)等或其組合在經摻雜的基板103中蝕刻溝槽來形成檯面狀主動結構101。蝕刻可以是各向異性的。在一些實施例中，溝槽可以是彼此平行並且相對於彼此緊密間隔的條帶（從頂部看）。在一些實施例中，溝槽可以是連續的，並且圍繞檯面狀主動結構101。
檯面狀主動結構101可以藉由任何合適的方法來圖案化。例如，檯面狀主動結構101可以使用一種或多種光微影製程來圖案化，這些一種或多種光微影製程包括雙圖案化或多圖案化製程。通常，雙重圖案化或多重圖案化製程組合光刻和自對準製程，從而允許創建具有例如比使用單個直接光刻製程可獲得的節距更小的節距的圖案。例如，在一個實施例中，在基板上形成犧牲層，並使用光刻製程進行圖案化。使用自對準製程在經圖案化的犧牲層旁邊形成間隔物。隨後移除犧牲層，並且隨後可以使用剩餘的間隔物或心軸來圖案化檯面狀主動結構101。
根據各種實施例繼續方法500，在各種製造階段中的一個製造階段處，在基板上方形成隔離結構（例如，第2A圖至第2C圖和第3圖的隔離結構202）的操作506。由絕緣材料形成的隔離結構202可以將相鄰的主動結構彼此電隔離。絕緣材料可以是氧化物，例如氧化矽、氮化物等或其組合，並且可以藉由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition, HDP-CVD)、可流動CVD (flowable CVD, FCVD)(例如，在遠程電漿系統中進行基於CVD的材料沉積，並藉由後固化使其轉變成另一種材料，例如氧化物)等或其組合來形成。可以使用其他絕緣材料及/或其他形成製程。在一些實施例中，絕緣材料是藉由FCVD製程形成的氧化矽。一旦形成絕緣材料，就可以執行退火製程。諸如化學機械拋光(chemical mechanical polish, CMP)的平坦化製程可以移除任何多餘的絕緣材料，並形成共面的隔離結構202的頂表面和主動結構的頂表面（未圖示，隔離結構202將如第2A圖至第2C圖和第3圖中所示凹陷）。如上所述用以定義主動結構的圖案化掩模亦可藉由平坦化製程移除。
在一些實施例中，隔離結構202包括在隔離結構202與基板103（主動結構101）之間的界面處的襯墊，例如襯墊氧化物（未圖示）。在一些實施例中，形成襯墊氧化物以減少在基板103與隔離結構202之間的界面處的晶體缺陷。類似地，襯墊氧化物亦可以用於減少在主動結構101與隔離結構202之間的界面處的晶體缺陷。襯墊氧化物（例如，氧化矽）可以是經由基板103的表面層的熱氧化形成的熱氧化物，但是亦可以使用其他合適的方法來形成襯墊氧化物。
接下來，隔離結構202凹陷以形成淺溝槽隔離(STI)，如第2A圖至第2C圖和第3圖中所示。隔離結構202是凹陷的，使得主動結構的上部部分（例如，上部部分101U）從相鄰隔離結構202之間突出。隔離結構202的相應頂表面可以具有平坦表面（如圖所示）、凸出表面、凹陷表面（諸如凹陷形成）或其組合。隔離結構202的頂表面可以藉由適當的蝕刻形成為平的、凸的和/或凹的。可以使用可接受的蝕刻製程（諸如對隔離結構202的材料具有選擇性的蝕刻製程）使隔離結構202凹陷。例如，可以執行乾法蝕刻或使用稀氫氟(dilute hydrofluoric, DHF)酸的濕法蝕刻，使隔離結構202凹陷。
根據各種實施例繼續方法500，在各種製造階段中的一個製造階段處，在主動結構上形成一個或多個虛擬閘極結構的操作508。虛擬閘極結構中的一些虛擬閘極結構可以用主動閘極結構（例如，第1A圖至第4B圖的第一閘極結構106、第二閘極結構108、第二閘極結構110和第一閘極結構112）代替，並且虛擬閘極結構中的一些虛擬閘極結構可以保留，例如第1A圖至第4B圖的虛擬閘極結構120和虛擬閘極結構122。
虛擬閘極結構可以各自包括虛擬閘極介電質和虛擬閘極。為了形成虛擬閘極結構，在鰭上形成介電質層。介電質層可以是例如氧化矽、氮化矽、其多層等，並且可以被沉積或熱生長。在介電質層上方形成閘極層，並且在閘極層上方形成掩模層。閘極層可以沉積在介電質層上方，然後諸如藉由CMP進行平坦化。掩模層可以沉積在閘極層上方。在本揭露的各種實施例中，閘極層可以由例如多晶矽形成，但是亦可以使用其他材料。掩模層可以由例如氮化矽等形成。在形成該等層（例如，介電質層、閘極層和掩模層）之後，可以使用可接受的光微影和蝕刻技術來圖案化掩模，以圖案化掩模層。然後可以藉由可接受的蝕刻技術將掩模的圖案轉印到閘極層和介電質層，以分別形成虛擬閘極和下伏虛擬閘極介電質。
根據各種實施例繼續方法500，在各種製造階段中的一個製造階段處， 形成源極/汲極結構（例如，第1A圖至第4B圖的第一源極/汲極結構114、共同源極/汲極結構116和第一源極/汲極結構118）的操作510。第一源極/汲極結構114、共同源極/汲極結構116和第一源極/汲極結構118形成在與虛擬閘極結構相鄰的主動結構的凹陷中。在一些實施例中，藉由例如使用虛擬閘極結構作為蝕刻掩模進行各向異性蝕刻製程來形成凹槽，但是亦可以使用任何其他合適的蝕刻製程。藉由使用合適的方法，諸如金屬有機CVD (metal-organic CVD, MOCVD)、分子束磊晶(molecular beam epitaxy, MBE)、液相磊晶(liquid phase epitaxy, LPE)、氣相磊晶(vapor phase epitaxy, VPE)、選擇性磊晶生長(selective epitaxial growth, SEG)等或其組合，在凹槽中磊晶生長半導體材料來形成源極/汲極結構。
根據各種實施例繼續方法500，在各種製造階段中的一個製造階段處，形成層間介電質(ILD)（例如，第4A圖至第4B圖的層間介電質403）的操作512。層間介電質403形成在接觸蝕刻終止層(contact etch stop layer, CESL)上方和虛擬閘極結構上方。在一些實施例中，層間介電質403由介電質材料，諸如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼矽酸鹽玻璃(borosilicate glass, BSG)、硼摻雜的磷矽酸鹽玻璃(boron-doped phosphosilicate Glass, BPSG)、未摻雜的矽酸鹽玻璃(undoped silicate glass, USG)等形成，並且可以藉由任何合適的方法（諸如CVD、PECVD或FCVD）沉積。在形成層間介電質403之後，在層間介電質403上方形成保護介電質層（未圖示）。保護介電質層可以防止或減少層間介電質403在後續蝕刻製程中的損失。保護介電質層可以使用合適的方法（諸如CVD、PECVD或FCVD），由合適的材料（諸如氮化矽、碳氮化矽等）形成。在形成保護介電質層之後，可以執行諸如CMP製程的平坦化製程，以實現保護介電質層的水平上表面。在一些實施例中，在平坦化製程之後，保護介電質層的上表面與虛擬閘極結構的上表面齊平。
根據各種實施例繼續方法500，在各種製造階段中的一個製造階段處，形成一個或多個主動閘極結構（例如，第1A圖至第4B圖的第一閘極結構106、第二閘極結構108、第二閘極結構110和第一閘極結構112）的操作514。主動閘極結構可包括閘極介電質層、金屬閘極層和一個或多個其他層。閘極介電質層包含氧化矽、氮化矽或其多層。在示例性實施例中，閘極介電質層包含高介電常數介電材料，並且在這些實施例中，閘極介電質層可以具有大於大約7.0的介電常數值，並且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金屬氧化物或矽酸鹽，或其組合。閘極介電質層的形成方法可包括分子束沉積(molecular beam deposition, MBD)、原子層沉積(atomic layer deposition, ALD)、PECVD等。金屬閘極層形成在閘極介電質層上方。在一些實施例中，金屬閘極層可以是P型功函數層、N型功函數層、其多層或其組合。因此，金屬閘極層有時被稱為功函數層。在本文的論述中，功函數層亦可以稱為功函數金屬。可包含在P型裝置的閘極結構中的示例性P型功函數金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2、WN、其他合適的P型功函數材料或其組合。可以包括在用於N型裝置的閘極結構中的示例性N型功函數金屬包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的N型功函數材料或其組合。
在本揭露的一個態樣中，揭示了一種半導體裝置。半導體裝置包括半導體基板、第一導電類型的第一三維半導體結構、第二導電類型的第二三維半導體結構以及第一電晶體。第一三維半導體結構從半導體基板的表面突出。第二三維半導體結構從半導體基板的表面突出。第一電晶體具有第一源極/汲極結構、第二源極/汲極結構、第一閘極結構以及第二閘極結構。第一源極/汲極結構形成在第一三維半導體結構中。第二源極/汲極結構形成在第二三維半導體結構中。第一閘極結構橫跨第一三維半導體結構的第一部分和第二三維半導體結構的第一部分。第二閘極結構橫跨第二三維半導體結構的第二部分。
在本揭露的另一態樣中，揭示了一種半導體裝置。半導體裝置包括半導體基板、第一導電類型的第一半導體結構、第二導電類型的第二半導體結構、第一導電類型的第三半導體結構、第一高壓電晶體以及第二高壓電晶體。第一半導體結構形成在半導體基板上方。第二半導體結構形成在半導體基板上方。第三半導體結構形成在半導體基板上方，其中第二半導體結構沿著方向設置在第一半導體結構與第三半導體結構之間。第一高壓電晶體具有第一源極/汲極結構、第一閘極結構、第二閘極結構以及第二源極/汲極結構。第一源極/汲極結構形成在第一半導體結構中。第一閘極結構形成在第一半導體結構和第二半導體結構上方。第二閘極結構形成在第二半導體結構上方。第二源極/汲極結構形成在第二半導體結構中。第二高壓電晶體具有第二源極/汲極結構、第三閘極結構、第四閘極結構以及第三源極/汲極結構。第三閘極結構形成在第三半導體結構和第二半導體結構上方。第四閘極結構形成在第二半導體結構上方。第三源極/汲極結構形成在第三半導體結構中。
在本揭露的又一態樣中，揭示了一種製造半導體裝置之方法。方法包括以下操作。形成從半導體基板的表面突出的三維半導體結構。在三維半導體結構中限定第一區域、第二區域和第三區域，其中第一區域和第三區域具有第一導電類型，並且第二區域具有第二導電類型。在第一區域中形成第一源極/汲極結構，在第二區域中形成第二源極/汲極結構，並在第三區域中形成第三源極/汲極結構。形成第一閘極結構、第二閘極結構、第三閘極結構和第四閘極結構，其中第一閘極結構橫跨第一區域的部分和第二區域的第一部分，第二閘極結構橫跨第二區域的第二部分，第三閘極結構橫跨第三區域的部分和第二區域的第三部分，並且第四閘極結構橫跨第二區域的第四部分。
先前概述了若干實施例的特徵，使得所屬領域通常知識者可以更好地理解本揭露的各方面。所屬領域通常知識者應當理解，他們可以容易地使用本揭露作為設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現與本文介紹的實施例相同的優點。所屬領域通常知識者亦應當認識到，此類等同構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，他們可以在本文中進行各種改變、替換和變更。
100:半導體裝置 101:主動結構 101L:下部部分 101S:側壁 101T:頂表面 101U:上部部分 102:電晶體 103:基板 104:電晶體 106:第一閘極結構 108:第二閘極結構 110:第二閘極結構 112:第一閘極結構 114:第一源極/汲極結構 116:共同源極/汲極結構 118:第一源極/汲極結構 120:虛擬閘極結構 122:虛擬閘極結構 124:觸點 126:觸點 128:觸點 130:觸點 132:觸點 134:觸點 136:觸點 150:半導體裝置 151:主動結構 152:電晶體 154:電晶體 156:閘極結構 158:閘極結構 160:閘極結構 162:閘極結構 164:閘極結構 166:閘極結構 168:源極/汲極結構 170:共同源極/汲極結構 172:共同源極/汲極結構 202:隔離結構 401:導電路徑 402:區域 403:層間介電質 404:區域 406:區域 408:區域 410:區域 420:深阱 500:方法 502:操作 504:操作 506:操作 508:操作 510:操作 512:操作 514:操作 A-A:線 B-B:線 C-C:線 L 1:第一長度 L 2:第二長度 X:方向 Y:方向 Z:方向
當結合附圖閱讀時，從以下詳細描述可以最好地理解本揭露的各態樣。應注意，根據行業中的標準做法，各種特徵未按比例繪製。實際上，為了論述的清楚性，可以任意地增大或縮小各種特徵的尺寸。 第1A圖圖示根據各種及一些實施例的包括兩個高壓電晶體的示例性半導體裝置的俯視圖。 第1B圖圖示根據各種及一些實施例的包括兩個高壓電晶體的另一示例性半導體裝置的俯視圖。 第2A圖、第2B圖和第2C圖圖示根據一些實施例的第1A圖的示例性半導體裝置的剖視圖，其中主動結構分別形成檯面狀結構、多個鰭狀結構和阱。 第3圖圖示根據一些實施例的第1A圖的示例性半導體裝置的剖視圖，其中源極/汲極結構在半導體裝置中形成。 第4A圖和第4B圖圖示根據一些實施例的分別具有和不具有阱的第1A圖的示例性半導體裝置的剖視圖。 第5圖圖示根據一些實施例的製造第1A圖的示例性半導體裝置的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體裝置
101:主動結構
101L:下部部分
101U:上部部分
102:電晶體
104:電晶體
106:第一閘極結構
108:第二閘極結構
110:第二閘極結構
112:第一閘極結構
114:第一源極/汲極結構
116:共同源極/汲極結構
118:第一源極/汲極結構
120:虛擬閘極結構
122:虛擬閘極結構
124:觸點
126:觸點
128:觸點
130:觸點
132:觸點
134:觸點
136:觸點
402:區域
403:層間介電質
404:區域
406:區域
408:區域
410:區域
420:深阱
X:方向
Y:方向
Z:方向

Claims (20)

  1. 一種半導體裝置，包括： 一半導體基板； 一第一導電類型的一第一三維半導體結構，該第一三維半導體結構從該半導體基板的一表面突出； 一第二導電類型的一第二三維半導體結構，該第二三維半導體結構從該半導體基板的該表面突出；以及 一第一電晶體，該第一電晶體具有： 一第一源極/汲極結構，該第一源極/汲極結構形成在該第一三維半導體結構中； 一第二源極/汲極結構，該第二源極/汲極結構形成在該第二三維半導體結構中； 一第一閘極結構，該第一閘極結構橫跨該第一三維半導體結構的一第一部分和該第二三維半導體結構的一第一部分；以及 一第二閘極結構，該第二閘極結構橫跨該第二三維半導體結構的一第二部分。
  2. 如請求項1所述之半導體裝置，進一步包括： 該第一導電類型的一第三三維半導體結構，該第三三維半導體結構從該半導體基板的該表面突出；以及 一第二電晶體，該第二電晶體具有： 該第二源極/汲極結構； 一第三源極/汲極結構，該第三源極/汲極結構形成在該第三三維半導體結構中； 一第三閘極結構，該第三閘極結構橫跨該第三三維半導體結構的一第一部分和該第二三維半導體結構的一第三部分；以及 一第四閘極結構，該第四閘極結構橫跨該第二三維半導體結構的一第四部分。
  3. 如請求項2所述之半導體裝置，其中該第一閘極結構和該第三閘極結構相對於該第二源極/汲極結構彼此成鏡像，並且該第二閘極結構和該第四閘極結構相對於該第二源極/汲極結構彼此成鏡像。
  4. 如請求項2所述之半導體裝置，進一步包括： 一第一虛擬閘極結構，該第一虛擬閘極結構橫跨該第一三維半導體結構的一第二部分；以及 一第二虛擬閘極結構，該第二虛擬閘極結構橫跨該第三三維半導體結構的一第二部分， 其中該第一虛擬閘極結構設置於相對於該第一閘極結構的該第一源極/汲極結構的一對面，並且該第二虛擬閘極結構設置於相對於該第三閘極結構的該第三源極/汲極結構的一對面。
  5. 如請求項1所述之半導體裝置，其中該第一閘極結構具有沿著該第一源極/汲極結構、該第一閘極結構、該第二閘極結構和該第二源極/汲極結構相對於彼此排列的一方向延伸的一第一長度，並且該第二閘極結構具有沿著該方向延伸的一第二長度，並且其中該第一長度大於該第二長度。
  6. 如請求項5所述之半導體裝置，其中該第一長度在約0.5 μm至約6 μm之間，並且該第二長度在約0.08 μm至約1 μm之間。
  7. 如請求項1所述之半導體裝置，其中該第一閘極結構和該第二閘極結構分開約0.11 μm至約0.2 μm之間的一距離。
  8. 如請求項1所述之半導體裝置，進一步包括一深阱，該深阱在該第二三維半導體結構的正下方，其中該深阱具有該第一導電類型。
  9. 如請求項8所述之半導體裝置，進一步包括一隔離結構，該隔離結構圍繞該深阱。
  10. 如請求項9所述之半導體裝置，其中該第一三維半導體結構和該第二三維半導體結構中的每一者亦從該隔離結構的一表面突出。
  11. 如請求項1所述之半導體裝置，其中該第一閘極結構被施加具有一第一極性的一第一電壓，並且該第二閘極結構被施加具有與該第一極性相反的一第二極性的一第二電壓，使得該第一電晶體產生等於該第一電壓的一絕對值加該第二電壓的一絕對值的一可操作電壓範圍。
  12. 一種半導體裝置，包括： 一半導體基板； 一第一導電類型的一第一半導體結構，該第一半導體結構形成在該半導體基板上方； 一第二導電類型的一第二半導體結構，該第二半導體結構形成在該半導體基板上方； 該第一導電類型的一第三半導體結構，該第三半導體結構形成在該半導體基板上方，其中該第二半導體結構沿著一方向設置在該第一半導體結構與該第三半導體結構之間； 一第一高壓電晶體，該第一高壓電晶體具有： 一第一源極/汲極結構，該第一源極/汲極結構形成在該第一半導體結構中； 一第一閘極結構，該第一閘極結構形成在該第一半導體結構和該第二半導體結構上方； 一第二閘極結構，該第二閘極結構形成在該第二半導體結構上方；以及 一第二源極/汲極結構，該第二源極/汲極結構形成在該第二半導體結構中；以及 一第二高壓電晶體，該第二高壓電晶體具有： 該第二源極/汲極結構； 一第三閘極結構，該第三閘極結構形成在該第三半導體結構和該第二半導體結構上方； 一第四閘極結構，該第四閘極結構形成在該第二半導體結構上方；以及 一第三源極/汲極結構，該第三源極/汲極結構形成在該第三半導體結構中。
  13. 如請求項12所述之半導體裝置，其中該第一半導體結構、該第二半導體結構和該第三半導體結構均包括形成在該半導體基板的一表面附近的一阱。
  14. 如請求項12所述之半導體裝置，其中該第一半導體結構、該第二半導體結構和該第三半導體結構均包括從該半導體基板的一表面突出的一單個三維半導體結構。
  15. 如請求項12所述之半導體裝置，其中該第一半導體結構、該第二半導體結構和該第三半導體結構均包括從該半導體基板的一表面突出的複數個三維半導體結構。
  16. 如請求項12所述之半導體裝置，其中該第一閘極結構和該第三閘極結構相對於該第二源極/汲極結構彼此成鏡像，並且該第二閘極結構和該第四閘極結構相對於該第二源極/汲極結構彼此成鏡像。
  17. 如請求項12所述之半導體裝置，其中該第一閘極結構和該第三閘極結構具有沿著該方向延伸的一第一長度，並且該第二閘極結構和該第四閘極結構具有沿著該方向延伸的一第二長度，並且其中該第一長度大於該第二長度。
  18. 如請求項12所述之半導體裝置，其中該第一閘極結構橫跨該第一半導體結構的一部分和該第二半導體結構的一第一部分，該第二閘極結構橫跨該第二半導體結構的一第二部分，該第三閘極結構橫跨該第三半導體結構的一部分和該第二半導體結構的一第三部分，並且該第四閘極結構橫跨該第二半導體結構的一第四部分。
  19. 一種製造半導體裝置之方法，包括： 形成從一半導體基板的一表面突出的一三維半導體結構； 在該三維半導體結構中限定一第一區域、一第二區域和一第三區域，其中該第一區域和該第三區域具有一第一導電類型，並且該第二區域具有一第二導電類型； 在該第一區域中形成一第一源極/汲極結構，在該第二區域中形成一第二源極/汲極結構，並在該第三區域中形成一第三源極/汲極結構；以及 形成一第一閘極結構、一第二閘極結構、一第三閘極結構和一第四閘極結構； 其中該第一閘極結構橫跨該第一區域的一部分和該第二區域的一第一部分，該第二閘極結構橫跨該第二區域的一第二部分，該第三閘極結構橫跨該第三區域的一部分和該第二區域的一第三部分，並且該第四閘極結構橫跨該第二區域的一第四部分。
  20. 如請求項19所述之方法，其中該第一閘極結構和該第三閘極結構相對於該第二源極/汲極結構彼此成鏡像，並且該第二閘極結構和該第四閘極結構相對於該第二源極/汲極結構彼此成鏡像。
TW111130825A 2021-08-28 2022-08-16 半導體裝置 TW202310426A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,200 US20230067587A1 (en) 2021-08-28 2021-08-28 Semiconductor devices and methods of manufacturing thereof
US17/460,200 2021-08-28

Publications (1)

Publication Number Publication Date
TW202310426A true TW202310426A (zh) 2023-03-01

Family

ID=85285736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130825A TW202310426A (zh) 2021-08-28 2022-08-16 半導體裝置

Country Status (2)

Country Link
US (1) US20230067587A1 (zh)
TW (1) TW202310426A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930675B2 (en) * 2018-11-20 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20230067587A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
TWI723288B (zh) 半導體裝置及其製造方法
US10163726B2 (en) FinFET devices and methods of forming
TWI648856B (zh) 半導體結構及其製造方法
KR101718231B1 (ko) Fet를 형성하는 방법
TWI514580B (zh) 半導體元件與其形成方法
KR101799636B1 (ko) 핀 구조 전계 효과 트랜지스터 소자용 구조체 및 방법
TWI616954B (zh) 鰭式場效應電晶體及其製造方法
US11848326B2 (en) Integrated circuits with gate cut features
TWI567981B (zh) 鰭部件的結構及其製造方法
KR102113245B1 (ko) 에피택셜 소스/드레인을 갖는 반도체 디바이스
US10062688B2 (en) Semiconductor device with epitaxial source/drain
TW201824369A (zh) 半導體裝置的形成方法
TW201913748A (zh) 半導體裝置的形成方法
TWI724611B (zh) 積體電路裝置及其形成方法
US11728206B2 (en) Isolation with multi-step structure
TW201820483A (zh) 鰭式場效應電晶體裝置之形成方法
TW201735131A (zh) 一種形成半導體鰭狀結構的方法
KR102234118B1 (ko) 비등각성 산화물 라이너 및 그 제조 방법
KR20210053171A (ko) 핀-단부 게이트 구조체들 및 그 형성 방법
TW201926479A (zh) 半導體裝置的製造方法
TW202025237A (zh) 積體電路結構及其形成方法
CN105762187B (zh) 半导体器件及其制造方法
TW202310426A (zh) 半導體裝置
CN107785419A (zh) 一种鳍式场效应晶体管及其制造方法
TW202145351A (zh) 半導體元件的製造方法