TW202301653A - 具有雙極區域之v-nand堆疊 - Google Patents

具有雙極區域之v-nand堆疊 Download PDF

Info

Publication number
TW202301653A
TW202301653A TW111118848A TW111118848A TW202301653A TW 202301653 A TW202301653 A TW 202301653A TW 111118848 A TW111118848 A TW 111118848A TW 111118848 A TW111118848 A TW 111118848A TW 202301653 A TW202301653 A TW 202301653A
Authority
TW
Taiwan
Prior art keywords
bipolar
layer
metal
oxide layer
gate
Prior art date
Application number
TW111118848A
Other languages
English (en)
Inventor
楊勇
賈桂琳Ｓ 倫區
楊逸雄
普拉迪Ｋ 蘇柏拉曼央
史林尼維斯 干德可塔
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202301653A publication Critical patent/TW202301653A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種記憶體裝置，包含：交替的氧化矽層及字線層的堆疊；字線層的每一者包含與氧化矽層相鄰的雙極區域，該等雙極區域包含雙極金屬的氮化物、碳化物、氧化物、碳氮化物，或上述各者的組合。雙極區域係藉由將雙極膜驅使至字線層的閘極氧化物層中來形成，並且移除任何殘留的雙極膜。

Description

具有雙極區域之V-NAND堆疊
本案之實施例通常係關於在垂直反及(vertical NAND; V-NAND)或三維反及(three-dimension NAND; 3D NAND)記憶體裝置中的雙極區域。在特定實施例中，記憶體裝置的記憶體堆疊包括交替的氧化矽層及字線層，並且每一字線層包含與氧化矽層相鄰的雙極區域。
半導體技術發展迅速，並且裝置尺寸隨著技術進步而縮小，以提供每單位空間更快的處理及儲存。在NAND裝置中，縮放涉及將層數從48P增加至大於300P（通常稱為氧化物/氮化物堆疊）。現有的具有交替氧化物及氮化物層的V-NAND記憶體堆疊需要替換金屬閘極(replacement metal gate; RMG)製程以建立字線。氧化物/氮化物模的氮化物層係由字線金屬（或閘極金屬），典型地鎢(W)或鉬(Mo)替換。
隨著從氧化物/氮化物模具堆疊移除SiN得到的字線厚度減小，並且隨著需要更薄的TiN阻障層或黏合層或無阻障層金屬填充設計，用於讀/寫字線的臨界電壓(V t)會受到影響。
因此，需要在裝置變得更小時可為裝置提供一致的臨界電壓(V t)的系統及方法。
本案的一或多個實施例係針對一種記憶體裝置，包含：交替的氧化矽層及字線層的堆疊；並且字線層的每一者包含與氧化矽層相鄰的雙極區域，該等雙極區域包含雙極金屬的氮化物、碳化物、氧化物、碳氮化物，或上述各者的組合。
本案的額外實施例係針對基板上的記憶體堆疊，包含：在基板上的複數個交替的氧化矽層及字線層；穿過交替的矽層及字線層的至少一些的厚度的複數個記憶體孔；且每一字線層包含：包括一或多個雙極區域的閘極氧化物層、閘極金屬填充層，及視情況地在閘極氧化物層與閘極金屬填充層之間的阻障層，其中該雙極區域與每一氧化矽層及記憶體孔的部分相鄰，該雙極區域包含：雙極金屬的氮化物、碳化物、氧化物、碳氮化物，或上述各者的組合及雙極金屬，其中雙極金屬的負電性大於閘極金屬氧化物層的金屬的負電性。
本案之進一步實施例係針對形成記憶體堆疊的方法，該方法包含：在基板上的記憶體堆疊的氧化矽層之間的交替開口中沉積閘極金屬氧化物層；藉由將基板表面暴露於包含雙極金屬的前驅物，及視情況地暴露於包含氮、氧，及/或碳的輔劑來製備雙極薄膜；視情況地將基板暴露於熱處理以形成雙極區域；移除雙極薄膜的任何殘留物；及在開口中沉積金屬閘極填充層。在一或多個實施例中，雙極膜係在閘極氧化物層上製備且基板經暴露於熱處理以驅使雙極膜至閘極金屬氧化物層中以形成雙極區域，並且該方法包含移除雙極膜的任何殘留物。在一或多個實施例中，雙極膜係在氧化矽層上製備以形成雙極區域，並且閘極金屬氧化物層經沉積在雙極膜上。
在描述本案的若干示例性實施例之前，應理解，本案不限於在以下描述中闡述的構造或製程步驟的細節。本案能夠具有其他實施例並且能夠以各種方式實踐或執行。
如本說明書及隨附申請專利範圍中所使用，術語「基板」代表製程在其上起作用的表面，或表面的一部分。應亦將由熟習該項技術者所理解，對基板的參考亦可僅代表基板的一部分，除非上下文另有明確指示。另外地，對在基板上沉積的參考可意謂裸基板及具有一或多個膜或特徵沉積或形成於其上的基板兩者。
如本文所使用的「基板」代表在製造製程期間於其上進行薄膜處理的任何基板或在基板上形成的材料表面。例如，取決於應用，可在其上執行處理的基板表面包括諸如矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator; SOI)、碳摻雜的氧化矽、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石的材料，及諸如金屬、金屬氮化物、金屬合金的任何其他材料，以及其他導電材料。基板包括但不限於半導體晶圓。基板可經暴露於預處理製程以研磨、蝕刻、還原、氧化、羥基化、退火、紫外線(Ultra Violet; UV)固化、電子束固化及/或烘烤基板表面。除了直接在基板本身的表面上的薄膜處理之外，在本案中，所揭示的薄膜處理步驟中的任一者亦可在如下文中更詳細揭示的基板上形成的底層上執行，並且術語「基板表面」意欲包括如上下文指示的此底層。因此，例如，在薄膜/層或部分薄膜/層已經沉積至基板表面上的情況下，最新沉積的薄膜/層的暴露表面變為基板表面。
為避免疑義，本文揭示的材料的識別不暗示化學計量比。例如，TiN材料含有鈦及氮。該等元素可能以或可能不以1:1的比率存在。
本案之實施例係關於在V-NAND金屬化中的基於不佔容積的雙極的臨界電壓(V t)調諧。有利地，氧化矽層與閘極金屬氧化物層之間的雙極形成可用以製備隨著字線厚度減小而具有適當臨界電壓(V t)的記憶體堆疊。雙極區域提供增強的V t作為阻障層或黏合層（例如TiN），該等層厚度較小，或經完全移除。對於一些現有的技術，TiN阻障層的厚度在20 Å至30 Å的範圍中。
隨著TiN阻障層的厚度減小並且趨於零，電阻率減小。關於氧化矽及字線堆疊（無雙極區域）的電阻率進行的實驗在第5圖中示出並且在表1中總結。隨著技術的進一步發展，可預期電阻率的進一步改良。 表 1
無阻障 TiN阻障
40 Å α-W 40 Å α-W
31.4 @ 90 Å 39.7 @ 128 Å
20 @ 140 Å 24.8 @ 180 Å
16.0 @ 186 Å 16.2 @ 275 Å
對於40Å α-W下的20 nm堆疊厚度的外推值，無阻障堆疊(15 μΩ·cm)的電阻率相對於含TiN阻障的堆疊(23 μΩ·cm)降低了35%。對於無阻障(15Å α-W)，電阻率為16.5 μΩ·cm。因此，隨著TiN阻障層的厚度減小並且趨於零，堆疊的V t減小。在一或多個實施例中，當阻障層的厚度減小至小於20 Å並且甚至減小至零時，記憶體堆疊及/或記憶體裝置中雙極區域的存在有效地補償了V t。在一或多個實施例中，因為將雙極膜驅使至閘極金屬氧化物層中，所以增加了V t益處而不影響堆疊的厚度。在一或多個實施例中，雙極區域有效地增加V t的範圍為從100至250 mV，以及其間的所有值和子範圍或更多，而不對堆疊增加任何厚度。
本案的一或多個實施例提供了在形成垂直NAND (V-NAND)或3D NAND記憶體裝置中特別有用，並且將在該上下文中進行描述的裝置及形成方法。其他裝置及應用亦在本發明的範疇之內。
第1圖圖示記憶體裝置100的透視切口截面圖。第2圖為根據本案之一或多個實施例的可存在於記憶體裝置中的記憶體裝置堆疊的橫截面圖。對於第1圖至第2圖，裝置100包含基板101及交替的氧化矽層132及字線層134，上述各者與可為多層的複數個記憶體孔120接觸。在一些實施例中，基板110包含矽。通常，字線層的每一者包含與氧化矽層132相鄰的雙極區域136，雙極區域136包含雙極金屬的氮化物、碳化物、氧化物、碳氮化物，或上述各者的組合。
根據一或多個實施例，字線層134的每一者包含：閘極金屬氧化物層138，具有雙極區域136的一或多者；視情況地阻障層140，及金屬閘極填充層142。雙極區域136與氧化矽層132相鄰。
在一些實施例中，閘極金屬氧化物層138包含金屬氧化物。在一些實施例中，閘極金屬氧化物層138包含氧化鉿（例如，HfO 2）或氧化鋁（例如，Al 2O 3）。閘極金屬氧化物層可藉由原子層沉積(Atomic layer deposition; ALD)製程沉積，並且可為非晶的且具有在約20 Å與約30 Å之間，以及其間所有值及子範圍的厚度。
雙極區域在水平方向上與每個矽層相鄰，並且在垂直方向上與記憶體孔120的部分相鄰，其中字線層與記憶體孔相交。雙極區域136包含：雙極金屬的氮化物、碳化物、氧化物、碳氮化物或上述各者的組合及雙極金屬。在一或多個實施例中，雙極金屬的負電性大於閘極金屬氧化物層的金屬的負電性。在一或多個實施例中，閘極氧化物層包含氧化鉿，並且雙極金屬包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)、鉭(Ta)、鈦(Ti)、鋯(Zr)、鈮(Nb)或上述各者的混合物。在一或多個實施例中，閘極氧化物層包含氧化鋁，並且雙極區域包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)或上述各者的混合物。
在一些實施例中，阻障層140包含或基本上由TiN組成。如在此方面中所使用，「基本上由……組成」意謂所述元素以原子為基礎構成所述材料的大於95%、大於98%、大於99%或大於99.5%。
阻障層140可具有任何適當的厚度。在一些實施例中，阻障層140的厚度在大於或等於5 Å至小於或等於25 Å的範圍中。在一些實施例中，阻障層的厚度為約10 Å，該厚度包括10 Å ± 10%、10 Å ± 5%，及/或10 Å ± 1%。
在一些實施例中，不存在阻障層。在一或多個實施例中，記憶體裝置或記憶體堆疊不包括TiN層。
閘極金屬填充層142包含任何適當的材料。閘極金屬填充層142可具有任何適當的厚度。在一些實施例中，閘極金屬填充層142的厚度係在大於或等於5 Å至小於或等於50 Å的範圍中。通常，閘極材料填充可基於所需的效能，及效能改良來選擇。在一或多個實施例中，閘極金屬填充層包含：鎢(W)或鉬(Mo)。
臨界電壓(V t)提供記憶體堆疊的特性。在記憶體堆疊的閘極金屬氧化物層中包括雙極區域增加了V t。在一或多個實施例中，相對於不具有雙極區域的比較堆疊，雙極區域增加V t大於或等於+150 mV。
記憶體裝置進一步包含複數個記憶體孔120，該複數個記憶體孔延伸穿過交替氧化矽層132及字線層134的至少一些的厚度。記憶體孔120的每一者具有由記憶體孔半導體材料114圍繞的核心氧化物112。記憶體孔半導體材料114係由記憶體孔介電質116、118圍繞。在一些實施例中，記憶體孔介電質116、118包含第三層117。在一些實施例中，記憶體孔介電質包含記憶體孔第一氧化物層，及記憶體孔氮化物層及記憶體孔第二氧化物層。
在第1圖至第2圖中所示的實施例中，存在與三個氧化矽層交替的兩個字線層134。本領域技藝人士將認識到，此舉僅表示一個可能的配置。在一些實施例中，存在48對字線層/氧化矽層，或72對，或96對，或144對，或甚至196對字線層/氧化矽層。
記憶體堆疊的每一層位於由第一方向101及第二方向102形成的平面之內。在第2圖中，第一方向101在頁面上圖示為從左向右方向，第二方向102在圖示頁面之後的方向上延伸，並且第三方向103從頁面的底部至頂部延伸。第一方向101及第二方向102亦可分別稱為X軸方向及Y軸方向，或類似術語。本領域技藝人士將認識到，第二方向102不限於相對於第一方向101延伸90度的方向。第一方向101與第二方向102之間的角度可為任何適當角度。氧化矽層134與字線層134之交替層的每一者具有沿第三方向103量測的厚度。第三方向103亦可稱為Z軸方向，或類似術語。本領域技藝人士將認識到，第三方向103不限於正交於由第一方向101及第二方向102形成的平面延伸的方向。
各個交替層可經形成至任何適當厚度。在一些實施例中，每一氧化矽層132的厚度大約相等。在一或多個實施例中，每一氧化矽層132具有第一材料層厚度。在一些實施例中，每一氧化矽層132的厚度大約相等。在一些實施例中，每一字線層134的厚度大約相等。在一或多個實施例中，每一字線層134具有第二材料層厚度。如在此方面中所使用，大約相等的厚度在彼此的+/- 5%之內。
在一或多個實施例中，氧化矽層132的厚度在約0.5 nm至約30 nm的範圍內，包括約1 nm、約3 nm、約5 nm、約7 nm、約10 nm、約12 nm、約15 nm、約17 nm、約20 nm、約22 nm、約25 nm、約27 nm及約30 nm。在一或多個實施例中，第一材料層厚度在約0.5 nm至約40 nm的範圍內。在一或多個實施例中，字線層134的厚度在約0.5 nm至約30 nm的範圍內，包括約1 nm、約3 nm、約5 nm、約7 nm、約10 nm、約12 nm、約15 nm、約17 nm、約20 nm、約22 nm、約25 nm、約27 nm及約30 nm。在一或多個實施例中，第二材料層厚度在約0.5 nm至約40 nm的範圍內。
參看第3圖，本案之另一實施例涉及形成雙極區域的方法200。方法200在操作205處包括在基板上的記憶體堆疊的氧化矽層之間的交替開口中沉積閘極金屬氧化物層。閘極金屬氧化物層可由高介電常數介電材料形成，諸如二氧化鉿(HfO 2)或氧化鋁(Al 2O 3)。沉積製程可包括原子層沉積(atomic layer deposition; ALD)製程，其中含金屬前驅物及含氧前驅物經交替地傳遞至界面層。在一些實施例中，在傳遞含氧前驅物之間將含金屬前驅物淨化。該金屬可為過渡金屬，諸如鉿(Hf)，或其他金屬，諸如鋁(Al)。對於氧化劑，可使用可與金屬反應的任何含氧前驅物。例如，含氧前驅物可為或包括水、雙原子氧、臭氧、含羥基前驅物或醇、含氮和含氧前驅物、包括本端或遠端增強氧的電漿增強氧或可與金屬結合以在界面層上產生金屬氧化物層的任何其他包括氧的材料。在一個實例中，含金屬前驅物為四氯化鉿(HfCl 4)並且氧化劑為水(H 2O)以形成二氧化鉿(HfO 2)層。ALD製程可在200°C與大約500°C之間，例如，大約270°C的溫度下執行。如藉由ALD製程沉積的閘極金屬氧化物層可為非晶的並且具有大約20 Å與30 Å之間的厚度。
在操作210處，製備雙極膜。在一或多個實施例中，雙極膜經形成在閘極金屬氧化物層上。在一或多個實施例中，雙極膜為雙極金屬的氮化物、碳化物、氧化物、碳氮化物或上述各者的組合。在一或多個實施例中，雙極金屬的負電性大於閘極金屬氧化物層的金屬的負電性。在一或多個實施例中，雙極膜係在沉積閘極金屬氧化物層之前形成於氧化矽層上，且然後閘極金屬氧化物層經沉積在雙極膜上。
在一或多個實施例中，雙極膜係藉由原子層沉積(ALD)在200°C至500°C之範圍內的基板溫度下沉積。ALD循環經重複以獲得所需厚度的雙極膜，該厚度例如5 Å至20 Å，以及其之間的所有值及子範圍。所需厚度可基於不同的材料。在一些實施例中，雙極膜的沉積藉由在閘極金屬氧化物層的整個暴露表面上的雙極膜毯覆沉積，以及隨後的微影及蝕刻製程以圖案化雙極膜來進行（亦即，在半導體結構的某些區域中形成雙極膜，而不在半導體結構的某些其他區域中形成雙極膜）。在隨後的熱處理（例如，退火製程）（在操作215處）中，來自雙極膜的摻雜劑物種，例如鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)、鉭(Ta)、鈦(Ti)、鋯(Zr)、鈮(Nb)經擴散並結合至下層的閘極金屬氧化物層中以形成雙極區。
在一或多個實施例中，在200°C至500°C的範圍內，以及其間的所有值及子範圍的第一基板溫度下使用原子層沉積，藉由將基板表面暴露於包含雙極金屬的前驅物，及視情況地暴露於包含氮、氧，或碳的輔劑來在閘極金屬氧化物層上製備雙極膜。通常，可使用任何適當的金屬前驅物。在一或多個實施例中，第一前驅物包含金屬鹵化物或金屬有機化合物。例如，對於NbN膜，鈮前驅物可包括但不限於NbCl 5、NbB 5、NbBr 5、Nbl 5、NbF 5、有機鈮化合物及上述各者的組合。
在一或多個實施例中，輔劑包含選自由以下各者組成的群組的化合物：NH 3、N 2、N 2H 2、N 2H 4、含氮電漿及上述各項的組合。
在一或多個實施例中，輔劑包含選自由以下各者組成的群組的化合物：H 2O、H 2O 2、O 3、乙醇及上述各項的組合。
在一或多個實施例中，輔劑包含選自由以下各者組成的群組的化合物：CH 4、乙醇及H 2。
在一或多個實施例中，輔劑包含選自由以下各者組成的群組的兩種或更多種化合物的組合：NH 3、CH 4、乙醇及H 2。
在操作215處，當在閘極金屬氧化物層上形成雙極膜時，基板經熱處理以將雙極膜驅使至閘極金屬氧化物層中並在閘極金屬氧化物層中形成雙極區域。執行熱處理以使雙極金屬摻雜劑物種擴散至下層的閘極金屬氧化物層中。在一或多個實施例中，操作215的熱處理包含在快速熱處理(rapid thermal processing; RTP)腔室中執行的在惰性環境中（諸如在氮氣(N 2)及氬氣(Ar)環境中）的熱退火製程，該快速熱處理腔室諸如可從位於加利福尼亞聖克拉拉的Applied Materials, Inc.獲得的RADOX™腔室。若在交替的矽層上製備雙極膜，則熱處理是可選的。
操作215的熱處理可在大約600°C與大約1000°C之間的溫度（例如，大約900°C）下及大約0.1托與100托之間的壓力下執行大約1秒與大約30秒之間的時間。
在操作220處，根據一或多個實施例，當雙極膜形成在閘極金屬氧化物層上並且經熱處理以將膜驅使至閘極金屬氧化物層中時，移除保留在閘極金屬氧化物層上的雙極膜的任何部分。移除製程可包括乾式電漿蝕刻製程。然後，包括具有摻雜區域的閘極金屬氧化物層的所得結構可經進一步處理以適合所需應用。
在操作225處，閘極金屬填充物經沉積至閘極金屬氧化物層之上或上方的開口中。
視情況地，在沉積閘極金屬填充物之前，阻障層經沉積在閘極金屬氧化物層上。在一或多個實施例中，阻障層包含TiN。在一或多個實施例中，阻障層厚度小於20 Å。
本文的態樣包含：一種形成雙極區域的方法，該方法包含：在基板上的記憶體堆疊的氧化矽層之間的交替開口中沉積閘極金屬氧化物層；藉由將基板表面暴露於包含雙極金屬的前驅物，及視情況地暴露於包含氮、氧，及/或碳的輔劑來在閘極氧化物層上製備雙極薄膜；將基板暴露於熱處理以將雙極膜驅使至閘極金屬氧化物層中並且以形成雙極區域；移除雙極膜的任何殘留物；及在開口中沉積金屬閘極填充層。
在一或多個實施例中，雙極膜係在範圍為200°C至500°C的第一基板溫度下使用原子層沉積製備。
在一或多個實施例中，熱處理係在至少700°C的第二基板溫度下進行。在一或多個實施例中，熱處理係在大於或等於700°C至小於或等於1050°C的範圍內的第二基板溫度下進行。
在一或多個實施例中，在沉積閘極金屬氧化物層之前，在基板上的記憶體堆疊的氧化矽層之間的開口係藉由移除氧化物/氮化物模具的氮化物層來形成。在一或多個實施例中，在移除氧化物/氮化物模具的氮化物層之前，穿過氧化物/氮化物模具的一些層的厚度製備記憶體孔。
大多數前驅物在本發明的範疇之內。前驅物可為在周圍溫度及壓力下的電漿、氣體、液體或固體。然而，在ALD腔室之內，前驅物揮發。有機金屬化合物或錯合物包括含有金屬及至少一種有機基團的任何化學品，該有機基團諸如烷基、烷氧基、烷基醯胺基(alkylamido)和苯胺(anilide)。前驅物可由有機金屬及無機/鹵化物化合物組成。
通常，任何適當的鈦前驅物可用於可選的阻障層。因此，鈦前驅物可包括，但不限於TiCl 4、TiBr 4、TiI 4、TiF 4、四二甲胺基鈦。另外地，可使用任何適當的氮源前驅物。實例包括，但不限於氮氣、氨氣、N 2H 2或N 2H 4。
本案之方法可在相同腔室中或在一或多個單獨的處理腔室中進行。在一些實施例中，將基板從第一腔室移動至用於進一步處理的單獨的第二腔室。基板可自第一腔室直接地移動至單獨的處理腔室，或者基板可自第一腔室移動至一或多個移送腔室，且隨後移動至單獨的處理腔室。因此，適當的處理裝置可包含與移送站連通的多個腔室。此種設備可被稱為「群集工具」或「群集系統」及其類似者。
通常，群集工具為包含多個腔室的模組化系統，該多個腔室執行包括基板中心定位及定向、退火、沉積及/或蝕刻的各種功能。根據一或多個實施例，群集工具包括至少第一腔室及中央移送腔室。中央移送腔室可容納機器人，該機器人可在多個處理腔室與裝載閘腔室之間或之中來回移動基板。移送腔室典型地維持在真空條件下，並且提供用於自一個腔室向另一腔室及/或向裝載閘腔室來回移動基板的中間平台，該裝載閘腔室位於群集工具的前端。可經調適用於本案的兩個眾所熟知的群集工具為Centura®及Endura®，上述兩者均可獲自加利福尼亞聖克拉拉的Applied Materials, Inc.。然而，為了執行如本文所述的製程的特定步驟的目的，腔室的精確佈置及組合可改變。可使用的其他處理腔室包括但不限於循環層沉積(cyclical layer deposition; CLD)、原子層沉積(atomic layer deposition; ALD)、化學氣相沉積(chemical vapor deposition; CVD)、物理氣相沉積(physical  vapor deposition; PVD)、蝕刻、預清洗、化學清洗、熱處理（諸如快速熱處理(RTP)）、電漿氮化、退火、定向、羥基化及其他基板製程。藉由在群集工具上的腔室中進行製程，在沉積後續薄膜之前，可在無氧化的情況下避免大氣雜質對基板的表面污染。
在一些實施例中，第一處理腔室及第二處理腔室為相同的群集工具的一部分。因此，在一些實施例中，該方法為原位整合方法。
在一些實施例中，第一處理器腔室與第二處理腔室為不同的處理工具。因此，在一些實施例中，該方法為異位整合方法。
根據一或多個實施例，當基板從一個腔室移動至下一腔室時，基板連續地處於真空或「裝載閘」條件下，並且不暴露於周圍空氣。移送腔室從而在真空下並且在真空壓力下被「抽真空」。惰性氣體可存在於處理腔室或移送腔室中。在一些實施例中，惰性氣體被用作用於移除一些或所有反應物的淨化氣體。根據一或多個實施例，淨化氣體被注入在沉積腔室的出口處以防止反應物自沉積腔室移動至移送腔室及/或另外的處理腔室。因此，惰性氣體的流動在腔室的出口處形成氣幕。
基板可在單個基板沉積腔室中處理，其中在處理另一基板之前，單個基板經裝載、處理及卸載。基板亦可類似於輸送系統以連續方式處理，其中多個基板個別地裝載至腔室的第一部分中，移動通過腔室並且自腔室的第二部分卸載。腔室及相關聯輸送系統的形狀可形成直線路徑或彎曲路徑。另外，處理腔室可為旋轉料架，其中多個基板圍繞中央軸線移動，並且在整個旋轉料架路徑中暴露於沉積、蝕刻、退火及/或清潔製程。
基板在處理期間亦可為靜止或旋轉的。旋轉基板可連續旋轉或分步旋轉。例如，基板可在整個製程中旋轉，或者基板可在暴露於不同反應或淨化氣體之間少量旋轉。在處理期間旋轉基板（連續地或分步地）可有助於藉由最小化例如氣流幾何形狀中的局部可變性的效應來產生更均勻的沉積或蝕刻。
在原子層沉積類型腔室中，基板可在空間上或時間上分離的製程中暴露於第一或第二前驅物。臨時ALD為其中第一前驅物流動至腔室中以與表面反應的第一前驅物。在流動第二前驅物之前，自腔室中清除第一前驅物。在空間ALD中，第一前驅物及第二前驅物同時流入腔室中，但在空間上是分離的，以便在流動之間存在防止前驅物混合的區域。在空間ALD中，基板相對於氣體分配板移動，或反之亦然。
在其中方法的一或多個部分在一個腔室中發生的實施例中，該製程可為空間ALD製程。儘管上文所述的化學成分的一或多者可能不相容（亦即，產生除了在基板表面上及/或在腔室上沉積之外的反應），空間分離確保了試劑不會暴露於氣相中的每一者。例如，時間ALD涉及淨化沉積腔室。然而，實際上，有時不可能在流入額外的試劑之前，將過量的試劑從腔室中清除。因此，腔室中任何殘餘的試劑可能反應。對於空間分離，不需要淨化過量的試劑，並且交叉污染受到限制。此外，可能使用大量時間來淨化腔室，且因此產量可藉由消除淨化步驟而增加。
參看第4圖，本案之額外實施例係針對用於執行本文所述之方法的處理系統900。第4圖圖示根據本案之一或多個實施例的可用於處理基板的系統900。系統900可被稱為群集工具。系統900包括其中具有機器人912的中央移送站910。機器人912經圖示為單個葉片機器人；然而，熟習該項技術者將認識到，其他機器人912配置亦在本案之範疇之內。機器人912經配置以在連接至中央移送站910的腔室之間移動一或多個基板。
至少一個預清洗/緩衝腔室920經連接至中央移送站910。預清洗/緩衝腔室920包括加熱器、自由基源或電漿源之一或多者。預清洗/緩衝腔室920可用作各個半導體基板或用於處理的晶圓盒的保持區域。預清洗/緩衝腔室920可執行預清潔製程或可預加熱用於處理的基板，或可僅為用於處理序列的分級區域。在一些實施例中，存在連接至中央移送站910的兩個預清洗/緩衝腔室920。
在第4圖中所示的實施例中，預清洗腔室920可充當在工廠介面905與中央移送站910之間的通過腔室。工廠介面905可包括一或多個機器人906，以將基板自盒匣移動至預清洗/緩衝腔室920。機器人912可隨後將基板自預清洗/緩衝腔室920移動至系統900之內的其他腔室。
第一處理腔室930可連接至中央移送站910。第一處理腔室930可經配置用於ALD以在基板上的記憶體堆疊的氧化矽層之間形成閘極金屬氧化物層，並且與一或多個反應氣體源流體連通以向處理腔室930提供反應氣體流。基板可藉由機器人912通過隔離閥914往返於處理腔室930移動。
處理腔室940亦可連接至中央移送站910。在一些實施例中，處理腔室940包含用於在閘極金屬氧化物層上沉積雙極金屬膜的原子層沉積腔室，並且與一或多個反應氣體源流體連通，以提供反應氣體流至處理腔室940。基板可藉由機器人912通過隔離閥914來往返於處理腔室940移動。
在一些實施例中，處理腔室960經連接至中央移送站910並且經配置以熱處理基板。
在一些實施例中，其他處理腔室可經配置以執行處理方法的其他部分，包括移除任何剩餘的雙極膜且沉積金屬閘極填充層。本領域技藝人士將認識到，在工具上的各個處理腔室的數目及佈置可變化，並且第4圖中所示的實施例僅為可能配置的代表。在於基板上的記憶體堆疊的氧化矽層之間的交替開口中沉積閘極金屬氧化物層的操作之前，記憶體堆疊可藉由移除氧化物/氮化物模具的氮化物層來處理；並且在一或多個實施例中，在移除氧化物/氮化物模具的氮化物層之前，穿過氧化物/氮化物模具的一些層的厚度製備記憶體孔。
在一些實施例中，處理系統900包括一或多個計量站。例如，計量站可位於預清洗/緩衝腔室920內、位於中央移送站910內或位於單獨的處理腔室之任一者內。計量站可為系統900之內的任何位置，其允許在不將基板暴露於氧化環境之情況下測量凹槽的距離。
至少一個控制器950經耦接至中央移送站910、預清洗/緩衝腔室920、處理腔室930、940或960中之一或多者。在一些實施例中，存在連接至各個腔室或站的多於一個控制器950，且主控制處理器經耦接至單獨的處理腔室之每一者以控制系統900。控制器950可為可在工業環境中用於控制各個腔室及子處理器的任何形式的通用電腦處理器、微控制器、微處理器等中之一者。
至少一個控制器950可具有處理器952、耦接至處理器952的記憶體954、耦接至處理器952的輸入/輸出裝置956，及支援電路985以在不同的電子元件之間通信。記憶體954可包括一或多個暫態記憶體（例如，隨機存取記憶體）及非暫態記憶體（例如，儲存器）。
處理器之記憶體954，或電腦可讀媒體可為一或多個易於獲取的記憶體，諸如隨機存取記憶體(random access memory; RAM)、唯讀記憶體(read only memory; ROM)、軟碟、硬碟，或者本端或遠端的任何其他形式的數位儲存。記憶體954可保持由處理器952可操作的指令集，以控制系統900的參數及元件。支援電路958經耦接至處理器952，用於以習知方式支援處理器。電路可包括例如高速緩衝記憶體、電源、時鐘電路、輸入/輸出電路系統、子系統等等。
處理器可通常作為軟體常式儲存於記憶體中，該軟體常式當由處理器執行時，使得處理腔室執行本案之製程。軟體常式亦可由第二處理器（為圖示）儲存及/或執行，該第二處理器位於由處理器控制的硬體的遠端。本案之方法的一些或全部亦可在硬體中執行。因此，製程可以軟體實施且可使用電腦系統在硬體（例如，特殊應用積體電路或其他類型的硬體實施）中執行，或作為硬體及軟體的組合執行。該軟體常式當由處理器執行時，將通用電腦轉換為專用電腦（控制器），從而控制腔室操作以使得製程得以執行。
在一些實施例中，控制器950具有一或多個配置以執行各個製程或子製程以執行方法。控制器950可經連接至且配置以操作中間元件以執行方法的各個功能。例如，控制器950可經連接至且配置以控制一或多個氣閥、執行器、馬達、狹縫閥、真空控制等。
一些實施例的控制器950具有選自以下一或多者的一或多個配置：在複數個處理腔室與計量站之間在機器人上移動基板的配置；用以從系統裝載及/或卸載基板的配置；用以在基板上的記憶體堆疊的氧化矽層之間的交替開口中沉積閘極金屬氧化物層的配置；用以在閘極氧化物層上製備雙極膜的配置；用以熱處理基板並且將雙極膜驅使至閘極金屬氧化物層中的配置；用以移除任何剩餘的雙極膜的配置；用以沉積金屬閘極填充層的配置。
在整個說明書中對「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」的引用意謂結合實施例描述的特定特徵、結構、材料或特性包括在本案的至少一個實施例中。因此，在本說明書的各個地方出現諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」之類的用語不一定代表本案的相同實施例。此外，特定特徵、結構、材料或特性可在一或多個實施例中以任何適當的方式組合。
儘管已經參考特定實施例描述了本文的揭示內容，但是熟習該項技術者將理解，所述的實施例僅是對本案的原理和應用的說明。將對熟習該項技術者顯而易見的是，在不脫離本案的精神和範圍的情況下，可以對本案的方法及裝置進行各種修改和變化。因此，本案可包括在所附申請專利範圍及其等效物的範圍內的修改及變化。
100:記憶體裝置 101:第一方向 102:第二方向 103:第三方向 112:核心氧化物 114:記憶體孔半導體材料 116:記憶體孔介電質 117:第三層 118:記憶體孔介電質 120:記憶體孔 132:氧化矽層 134:字線層 136:雙極區域 138:閘極金屬氧化物層 140:阻障層 142:金屬閘極填充層 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 900:處理系統 905:工廠介面 906:機器人 910:中央移送站 912:機器人 914:隔離閥 920:預清洗/緩衝腔室 930:處理腔室 940:處理腔室 950:控制器 952:處理器 954:記憶體 956:輸入/輸出裝置 958:支援電路
以能夠詳細理解本案之上述特徵的方式，可經由參考實施例獲得簡要概述於上文的本案之更特定描述，該等實施例之一些實施例圖示於附圖中。然而，應注意，附圖僅圖示本案的典型實施例並且因此不被視為限制本案之範疇，因為本案可允許其他同等有效的實施例。
第1圖為根據本案之一或多個實施例的記憶體裝置的透視切口截面圖；
第2圖為根據本案之一或多個實施例的記憶體裝置堆疊的橫截面圖；
第3圖為根據本案之一或多個實施例的形成雙極區域的方法的流程圖；
第4圖為根據本案之一或多個實施例的群集工具；及
第5圖為電阻率(μΩ-cm)與堆疊厚度(Å)的關係圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:記憶體裝置
101:第一方向
112:核心氧化物
114:記憶體孔半導體材料
116:記憶體孔介電質
117:第三層
118:記憶體孔介電質
120:記憶體孔
132:氧化矽層
134:字線層
136:雙極區域
138:閘極金屬氧化物層
140:阻障層
142:金屬閘極填充層

Claims (20)

  1. 一種記憶體裝置，包含： 交替的氧化矽層及字線層的一堆疊；以及 該等字線層的每一者包含與該氧化矽層相鄰的雙極區域，該等雙極區域包含一雙極金屬的氮化物、碳化物、氧化物、碳氮化物，或上述各者的組合。
  2. 如請求項1所述之記憶體裝置，其中該雙極金屬包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)或上述各者的混合物。
  3. 如請求項1所述之記憶體裝置，其中每一字線層包含：在一閘極金屬氧化物層中的該等雙極區域，及一閘極金屬填充層。
  4. 如請求項3所述之記憶體裝置，其中該雙極金屬的一負電性大於該閘極金屬氧化物層的一金屬的一負電性。
  5. 如請求項3所述之記憶體裝置，其中該閘極金屬氧化物層包含氧化鋁，並且該雙極金屬包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)或上述各者的混合物。
  6. 如請求項3所述之記憶體裝置，其中該閘極金屬氧化物層包含氧化鉿，並且該雙極金屬包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)、鉭(Ta)、鈦(Ti)、鋯(Zr)、鈮(Nb)或上述各者的混合物。
  7. 如請求項3所述之記憶體裝置，其中該閘極金屬填充層包含：鎢(W)或鉬(Mo)。
  8. 如請求項3所述之記憶體裝置，其中每一字線層進一步包含在該閘極金屬氧化物層與該閘極金屬填充層之間的一阻障層。
  9. 如請求項8所述之記憶體裝置，其中該阻障層包含氮化鈦(TiN)。
  10. 如請求項1所述之記憶體裝置，進一步包含：穿過該交替的氧化矽層及字線層的至少一些的厚度延伸的複數個記憶體孔，每一記憶體孔具有由一記憶體孔半導體材料圍繞的一核心氧化物。
  11. 一種在一基板上的記憶體堆疊，包含： 在該基板上的複數個交替的氧化矽層及字線層； 穿過該交替的矽層及字線層的至少一些的厚度的複數個記憶體孔； 每一字線層包含：包括一或多個雙極區域的一閘極氧化物層、一閘極金屬填充層，及視情況地在該閘極氧化物層與該閘極金屬填充層之間的一阻障層，其中該雙極區域與每一氧化矽層及記憶體孔的部分相鄰，該雙極區域包含：一雙極金屬的氮化物、碳化物、氧化物、碳氮化物，或上述各者的組合，及該雙極金屬，其中該雙極金屬的一負電性大於該閘極金屬氧化物層的一金屬的一負電性。
  12. 如請求項11所述之記憶體堆疊，其中該閘極氧化物層包含氧化鉿，並且該雙極金屬包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)、鉭(Ta)、鈦(Ti)、鋯(Zr)、鈮(Nb)或上述各者的混合物。
  13. 如請求項11所述之記憶體堆疊，其中該閘極金屬氧化物層包含氧化鋁，並且該雙極區域包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)或上述各者的混合物。
  14. 如請求項11所述之記憶體堆疊，其中每一字線層包含該阻障層，該阻障層包含氮化鈦(TiN)。
  15. 一種形成一記憶體堆疊的方法，該方法包含以下步驟： 在一基板上的一記憶體堆疊的氧化矽層之間的交替開口中沉積一閘極金屬氧化物層； 藉由將該基板表面暴露於包含一雙極金屬的一前驅物，及視情況地暴露於包含氮、氧，及/或碳的一輔劑來製備一雙極薄膜； 視情況地將該基板暴露於一熱處理以形成該雙極區域；以及 在該等開口中沉積一金屬閘極填充層。
  16. 如請求項15所述之方法，其中該雙極膜係在範圍為200°C至500°C的一第一基板溫度下使用原子層沉積製備。
  17. 如請求項15所述之方法，其中該雙極膜係在該閘極氧化物層上製備且該基板經暴露於一熱處理以驅使該雙極膜至該閘極金屬氧化物層中以形成該雙極區域，並且該方法包含以下步驟：移除該雙極膜的任何殘留物。
  18. 如請求項15所述之方法，其中該熱處理係在至少700°C的一第二基板溫度下進行。
  19. 如請求項15所述之方法，其中該雙極金屬包含：鋅(Zn)、釩(V)、鎢(W)、鉬(Mo)、釕(Ru)、鉭(Ta)、鈦(Ti)、鋯(Zr)、鈮(Nb)或上述各者的混合物。
  20. 如請求項15所述之方法，其中該第一前驅物包含一金屬鹵化物或一金屬有機化合物，及/或該輔劑包含選自由以下各者組成之群組的一第二化合物：NH 3、N 2、N 2H 2、N 2H 4、含氮電漿、H 2O、H 2O 2、O 3、乙醇、甲烷(CH 4)、H 2及上述各者的組合。
TW111118848A 2021-05-25 2022-05-20 具有雙極區域之v-nand堆疊 TW202301653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/329,484 2021-05-25
US17/329,484 US11997849B2 (en) 2021-05-25 2021-05-25 V-NAND stacks with dipole regions

Publications (1)

Publication Number Publication Date
TW202301653A true TW202301653A (zh) 2023-01-01

Family

ID=84194277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118848A TW202301653A (zh) 2021-05-25 2022-05-20 具有雙極區域之v-nand堆疊

Country Status (6)

Country Link
US (1) US11997849B2 (zh)
JP (1) JP2024519912A (zh)
KR (1) KR20240010505A (zh)
CN (1) CN117378293A (zh)
TW (1) TW202301653A (zh)
WO (1) WO2022251091A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182500B1 (en) * 1998-07-27 2001-02-06 General Electric Company Gas sensor with protective gate, method of forming the sensor, and method of sensing
KR100831974B1 (ko) 2002-07-12 2008-05-26 주식회사 하이닉스반도체 텅스텐을 적용한 이중 일 함수 금속 게이트 전극 및 그제조 방법
US7473640B2 (en) 2003-01-15 2009-01-06 Sharp Laboratories Of America, Inc. Reactive gate electrode conductive barrier
KR20090031103A (ko) 2007-09-21 2009-03-25 삼성전자주식회사 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
US9082702B2 (en) 2012-02-27 2015-07-14 Applied Materials, Inc. Atomic layer deposition methods for metal gate electrodes
US9620501B1 (en) * 2014-09-16 2017-04-11 Eastman Kodak Company Enhancement-depletion mode circuit element with differential passivation
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR20180101834A (ko) 2017-03-06 2018-09-14 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
WO2019059907A1 (en) * 2017-09-20 2019-03-28 Intel Corporation HANDLING OF MULTIVERSION LIBRARY CELLS FROM WHICH INTEGRATED CIRCUIT STRUCTURES ARE MANUFACTURED
US11088258B2 (en) * 2017-11-16 2021-08-10 Samsung Electronics Co., Ltd. Method of forming multiple-Vt FETs for CMOS circuit applications
US10840259B2 (en) * 2018-08-13 2020-11-17 Sandisk Technologies Llc Three-dimensional memory device including liner free molybdenum word lines and methods of making the same
US10720444B2 (en) 2018-08-20 2020-07-21 Sandisk Technologies Llc Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
CN110678982B (zh) 2019-08-29 2021-08-31 长江存储科技有限责任公司 新颖的3d nand存储器件及其形成方法
US11189616B2 (en) * 2019-09-17 2021-11-30 International Business Machines Corporation Multi-threshold voltage non-planar complementary metal-oxtde-semiconductor devices
US11309387B2 (en) 2019-11-05 2022-04-19 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11640983B2 (en) * 2020-08-14 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11600533B2 (en) * 2020-09-18 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device fabrication methods and structures thereof
KR20220071114A (ko) * 2020-11-23 2022-05-31 에이에스엠 아이피 홀딩 비.브이. 임계 전압 제어용 구조체를 형성하는 방법
KR20230140576A (ko) * 2021-02-08 2023-10-06 어플라이드 머티어리얼스, 인코포레이티드 쌍극자 막들을 이용한 mosfet 게이트 엔지니어링
US11605638B2 (en) * 2021-04-21 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with multiple threshold voltages

Also Published As

Publication number Publication date
CN117378293A (zh) 2024-01-09
WO2022251091A1 (en) 2022-12-01
JP2024519912A (ja) 2024-05-21
US11997849B2 (en) 2024-05-28
KR20240010505A (ko) 2024-01-23
US20220384469A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
TW202231900A (zh) 用於在基板上形成鈷層的方法
TWI803479B (zh) 金屬氮化物膜的選擇性蝕刻
TW201824453A (zh) 形成自對準介層窗之方法
US20060153995A1 (en) Method for fabricating a dielectric stack
US20220254900A1 (en) Mosfet gate engineerinng with dipole films
TWI838267B (zh) 薄膜及沉積薄膜的方法
TWI821661B (zh) 金屬阻障層之摻雜
CN113169056A (zh) 用于钨的钼模板
TW202009135A (zh) 石墨烯擴散阻障
KR20230003240A (ko) 유전체 ald 막들에 의한 시임 없는 갭 충전
US12022650B2 (en) Low resistivity DRAM buried word line stack
JP7455968B2 (ja) Ｐｍｏｓ高誘電率金属ゲート
TW202301653A (zh) 具有雙極區域之v-nand堆疊
CN110998788A (zh) 金属氧化物后处理方法
TW202301484A (zh) 基於非晶矽的清除及密封等效氧化物厚度
US11552177B2 (en) PMOS high-K metal gates
CN116918070A (zh) 具有偶极膜的mosfet栅极工程
JP2024506395A (ja) シリコンベースの誘電体膜の堆積