CN116918070A - 具有偶极膜的mosfet栅极工程 - Google Patents

具有偶极膜的mosfet栅极工程 Download PDF

Info

Publication number
CN116918070A
CN116918070A CN202280013713.4A CN202280013713A CN116918070A CN 116918070 A CN116918070 A CN 116918070A CN 202280013713 A CN202280013713 A CN 202280013713A CN 116918070 A CN116918070 A CN 116918070A
Authority
CN
China
Prior art keywords
metal oxide
layer
substrate
dipole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280013713.4A
Other languages
English (en)
Inventor
杨勇
斯里尼瓦斯·甘迪科塔
史蒂文·C.H·洪
曼德亚姆·斯里拉姆
杰奎琳·S·阮奇
杨逸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority claimed from PCT/US2022/015674 external-priority patent/WO2022170266A1/en
Publication of CN116918070A publication Critical patent/CN116918070A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种在基板上的金属栅极堆叠包括:在基板上的界面层;在界面层上的高K金属氧化物层,高κ金属氧化物层包括邻接界面层的偶极区,偶极区包括铌(Nb);在高κ金属氧化物层上的高κ金属氧化物盖层;在高κ金属氧化物盖层之上的正金属氧化物半导体(PMOS)功函数材料;及在PMOS功函数材料之上的栅极电极。通过驱使Nb基膜的Nb物种进入高K金属氧化物层以形成偶极区而形成偶极区。

Description

具有偶极膜的MOSFET栅极工程
技术领域
本公开内容的实施方式大体上涉及包含铌的偶极区,此偶极区由铌基偶极膜形成。在特定实施方式中,高κ金属栅极(HKMC)堆叠包括包含偶极区的高κ金属氧化物层,及用于PMOS(正金属氧化物半导体)的功函数材料。
背景技术
集成电路已经进化成在单一芯片上可包括数百万的晶体管、电容、及电阻的复杂装置。在集成电路进化的过程中,功能性密度(即,每个芯片面积的互连装置的数目)大体上已经增加,而几何尺寸(即,使用制造处理可产生的最小部件(或线段))已经减小。
由于装置尺寸已经缩减,因此装置几何形状及材料在维持切换速率而不引起故障上已经经历到困难。已经出现容许芯片设计者持续缩减装置尺寸的数种新技术。装置结构的尺寸的控制对于现行及未来的技术世代是关键挑战。
微电子装置在半导体基板上制造为集成电路,其中各种导电层彼此互连以允许电子信号在装置内传播。此种装置的一实例为互补金属氧化物半导体(CMOS)场效应晶体管(FET)或MOSFET。栅极电极为集成电路的一部分。例如,MOSFET包含设置在源极区与漏极区之间的栅极结构,源极区与漏极区形成在半导体基板中。栅极结构或堆叠通常包含栅极电极和栅极电介质。栅极电极设置在栅极电介质之上以控制在沟道区中的载流子的流动,沟道区形成在漏极区与源极区之间且在栅极电介质之下。
常规地通过将界面偶极层插入高κ/金属栅极堆叠中或将功函数调整层添加至栅极电极来调制MOSFET中的阈值电压(Vt)。然而,常规的Vt调制方法会与用于次10-15nm技术节点的架构不相容。
因此,随着装置变得更小,对于可提供具有经调制的阈值电压(Vt)的装置的系统及方法存在需求。
发明内容
本公开内容的一或多个实施方式涉及在基板上的金属栅极堆叠。此金属栅极堆叠包含:在高κ金属氧化物盖层、高κ金属氧化物层、及界面层之上,且在栅极电极之下的正金属氧化物半导体(PMOS)功函数材料,该高κ金属氧化物层包含邻接该界面层的偶极区,该偶极区包含铌(Nb)。此金属栅极堆叠相对于包含比较性(comparative)高κ金属氧化物层的金属栅极堆叠具有改善的阈值电压(Vt),该比较性高κ金属氧化物层不具有偶极区。
本公开内容的额外实施方式关于在基板上的金属栅极堆叠,包含:在该基板上的界面层;在该界面层上的高κ金属氧化物层,该高κ金属氧化物层包含邻接该界面层的偶极区,该偶极区包含铌(Nb);在该高κ金属氧化物层上的高κ金属氧化物盖层;在该高κ金属氧化物盖层之上的正金属氧化物半导体(PMOS)功函数材料;及在该PMOS功函数材料之上的栅极电极。
本公开内容的进一步实施方式关于形成偶极区的方法,此方法包含:在基板的表面上制备界面层;在该界面层上沉积高κ金属氧化物层;通过在350℃至500℃的范围中的第一基板温度下使用原子层沉积将该基板的表面暴露于第一前驱物及任选地暴露于第二前驱物,在该高κ金属氧化物层上制备偶极膜,该第一前驱物包含铌,该第二前驱物包含氮、氧、或碳;在该基板上沉积第一高κ金属氧化物盖层;及将基板暴露于在至少700℃的第二基板温度下的热处理,以驱使该偶极膜进入该高κ金属氧化物层及以形成邻接该界面层的包含铌的偶极区。此方法可进一步包含移除该偶极膜的任何残留部分及该第一高κ金属氧化物盖层。
附图说明
通过参照实施方式,其中一些实施方式绘示在附图中,可获得简要概述于上的本公开内容的更特定的描述,而可详细理解本公开内容的上述特征所用方式。然而,将注意到附图仅绘示本公开内容的典型实施方式且因而不应被视为限制本公开内容的范围,因为本公开内容可容许其他等效实施方式。
图1是根据本公开内容的一或多个实施方式的金属栅极堆叠的截面视图;
图2是根据本公开内容的一或多个实施方式的形成偶极区的方法的流程图;
图3是根据本公开内容的一或多个实施方式的形成根据图1的金属栅极堆叠的方法的流程图;及
图4是根据本公开内容的一或多个实施方式的群集工具。
具体实施方式
在描述本公开内容的数个示例性实施方式之前,将理解到本公开内容并不限于在以下描述中所阐述的构造或处理步骤的细节。本公开内容能够为其他的实施方式且可被各种方式实践或执行。
当在本说明书与随附权利要求书中使用时,术语“基板”指称在其上进行处理的表面、或表面的部分。除非上下文清楚地指明并非如此,否则本领域技术人员也将理解到提及基板也可以仅指称此基板的一部分。此外,提及在基板上的沉积可意指裸基板和其上沉积或形成有一或多个膜或特征的基板两者。
本文所使用的“基板”指称在制造处理期间,在其上执行膜处理的任何基板或形成在基板上的材料表面。例如,取决于应用,其上可执行处理的基板表面包括诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石的材料及任何其他材料,诸如金属、金属氮化物、金属合金、及其他导电材料。基板不受限地包括半导体晶片。基板可暴露至预处理工艺以抛光、蚀刻、还原、氧化、羟基化、退火、UV固化、电子束固化及/或烘烤基板表面。除了直接在基板本身的表面上的膜处理,在本公开内容中,所揭示的任何膜处理步骤也可执行在形成在基板上的下方层上,如之后更详细揭示的,且用语“基板表面”意于包括如上下文所指示的此下方层。因此,例如,在膜/层或部分的膜/层已经沉积至基板表面上的情况中,新沉积的膜/层的暴露表面成为基板表面。
本公开内容的实施方式涉及带有卓越PMOS性能(例如,改善的阈值电压(Vt))的金属栅极堆叠。本公开内容的一些实施方式提供金属栅极堆叠,其高κ金属氧化物层包含包括铌(Nb)及/或钛(Ti)的偶极区,该金属栅极堆叠相对于不具有此偶极区的比较性金属栅极堆叠具有改善的Vt。在一些实施方式中,通过驱使铌基膜进入高κ金属氧化物层,使Ti及/或Nb被提供至偶极区。
关于含Nb偶极区的针对Vt性能的实验显示出Vt的改善为大于或等于+100mV并且没有等效氧化物厚度(EOT)损失在一实施方式中,在450℃的基板温度下通过使用NbCl5和NH3前驱物的原子层沉积将氮化铌(NbN)膜沉积至包含氧化铪(HfO2)的高κ金属氧化物层上,高κ金属氧化物层位于基板上的SiO2界面层上。使用PVD将TiN高κ金属氧化物盖层原位沉积在此铌基膜上。通过在至少700℃的基板温度下的热处理驱使NbN膜进入高κ金属氧化物层。
有利地,通过ALD进行的NbN及/或TiN的沉积是具有稳定且均匀的生长的线性处理。也有利地,在二氧化硅表面上的阶梯覆盖大于或等于95%。
本公开内容的一或多个实施方式提供在形成正金属氧化物半导体(PMOS)集成电路装置中特别有用的形成装置与方法且将在该背景中进行描述。其他装置与应用也在本发明的范围内。
图1绘示示例性PMOS金属栅极堆叠装置100的截面视图。装置100包含基板110,基板110的表面被氧化而形成界面层115。在一些实施方式中,基板110包含硅而界面层115包含二氧化硅。在一些实施方式中,基板包含额外的电气元件与材料,包括但不限于源极区、漏极区、导电沟道、及其他电气连接器。
根据一或多个实施方式,PMOS金属栅极堆叠装置100包含具有偶极区125的栅极电介质或高κ金属氧化物层120、高κ金属氧化物盖层130、及金属栅极功函数层140。在此使用时,金属栅极功函数层140也可被称为“PMOS功函数材料”。偶极区125在高κ金属氧化物层120中邻接界面层115。
高κ金属氧化物层120使金属栅极功函数层140与基板110电气绝缘。高κ金属氧化物层120和金属栅极功函数层140在此可一起被称为金属栅极堆叠。在一些实施方式中,金属栅极堆叠进一步包含在金属栅极功函数层140上的栅极电极150。
在一些实施方式中,栅极电介质120包含金属氧化物。在一些实施方式中,栅极电介质120包含氧化铪(HfO2)。
在一些实施方式中,高κ盖层130包含TiN或基本上由TiN组成。在一些实施方式中,高κ盖层包含TiSiN或基本上由TiSiN组成。以此方式使用时,“基本上由…组成”意指所叙明的元素构成在原子基础上所叙明材料的大于95%、大于98%、大于99%或大于99.5%。为了避免疑义,本文所揭示的材料的识别不暗示化学计量比例。例如,TiN材料含有钛与氮。这些元素可以1:1的比例存在或可不以1∶1的比例存在。
高κ盖层130可具有任何合适厚度。在一些实施方式中,高κ盖层130的厚度在大于或等于至小于或等于/>的范围中。在一些实施方式中,高κ盖层的厚度是约/>其包括/>及/或/>
在一些实施方式中,高κ盖层130包含TiN或基本上由TiN组成。在一些实施方式中,高κ盖层130包含TiSiN或基本上由TiSiN组成。
PMOS功函数材料140包含任何合适材料。PMOS功函数材料140可具有任何合适厚度。在一些实施方式中,PMOS功函数材料140的厚度在大于或等于至小于或等于/>的范围中。在一些实施方式中,金属栅极功函数层的厚度为约/>其包括及/或/>
在一些实施方式中,金属栅极堆叠装置100进一步包含栅极电极150。栅极电极150可包含多个层。在一些实施方式中,栅极电极150包含第一层与第二层,第一层包含TiAl而第二层包含TiN。在一些实施方式中,第一层具有大于或等于至小于或等于/>的厚度。在一些实施方式中,第一层具有约/>的厚度,其包括/>在一些实施方式中,第二层具有约/> 的厚度,其包括/>及/或第一层与第二层可通过任何合适方法沉积。
阈值电压(Vt)提供金属栅极堆叠的特性。在金属栅极堆叠的高κ金属氧化物层中包括含Nb偶极区(或含Ti偶极区)增加Vt。在一或多个实施方式中,当高κ金属氧化物层120包含HfO2及含Nb偶极区(或含Ti偶极区)时,Vt增加大于或等于+100mV。
等效氧化物厚度(EOT)提供金属栅极堆叠的特性。在一或多个实施方式中,包含由NbN偶极膜(或TiN偶极膜)形成的含Nb偶极区(或含Ti偶极区)的金属栅极堆叠相对于不具有含Nb偶极区(或TiN偶极区)的比较性金属栅极堆叠具有小于或等于的EOT。
在一些实施方式中,p型偶极金属包含氮化钛铝(TiAlN)或基本上由氮化钛铝(TiAlN)组成。在一些实施方式中,p型偶极盖层包含氮化钛硅(TiSiN)或基本上由氮化钛硅(TiSiN)组成。在一些实施方式中,在TiAlN与TiSiN沉积之间没有有意的空断(air break)。在一些实施方式中,在使p型偶极层和p型偶极盖退火之前,没有非晶硅盖层。
参照图2,本公开内容的另一实施方式涉及形成偶极区的方法200。方法200通过将基板提供至处理腔室在操作210开始。
在操作215,界面层形成在基板上。界面层的形成可包括合适的热氧化处理,诸如利用一氧化二氮(N2O)气体的增强原位蒸气产生(eISSG)处理。在一或多个实施方式中,界面层(例如,图1的115)是薄非晶氧化硅(SiO2)层,具有厚度为约与约/>之间,例如,约/>对应于氧化硅的一或多个单层。在一些实施方式中,可通过利用H2及O2气体的原位蒸气产生(ISSG)处理或利用NH3及O2气体的快速热氧化(RTO)处理来形成界面层。界面层可作为将被沉积在界面层上的高κ栅极介电层(例如,图1的120)的成核层。
在操作220,高κ金属氧化物层沉积在界面层上。高κ栅极金属氧化物层可由高κ介电材料形成,诸如二氧化铪(HfO2)、二氧化锆(ZrO2)、氧化镱(Y2O3)、氧化铝(Al2O3)、具有掺杂进入现有金属氧化物高κ介电基质材料的第三元素的三元高κ介电膜,诸如HfZrO、HfLaOx、HfTiO。沉积处理可包括原子层沉积(ALD)处理,其中含金属前驱物和含氧前驱物被交替地输送至界面层。在一些实施方式中,在输送含氧前驱物之前,净化含金属前驱物。金属可为过渡金属,诸如铪(Hf)、锆(Zr)或钛(Ti);稀土金属,诸如镧(La)、镱(Yb)或钇(Y);碱土金属,诸如锶(Sr);或其他金属,诸如铝(Al)。对于氧化剂,可使用可与金属反应的任何含氧前驱物。例如,含氧前驱物可为或包括水、双原子氧、臭氧、含羟基前驱物或醇类、含氮与氧前驱物、包括本地或远程增强的氧的等离子体增强氧、或包括氧的任何其他材料,其可与金属合并以在界面层上方生产金属的氧化物的层。在一实例中,含金属前驱物是四氯化铪(HfCl4)且氧化剂是水(H2O),以形成二氧化铪(HfO2)层。ALD处理可在200℃与约400℃之间,例如,约270℃的温度下执行。当通过ALD处理沉积时,金属氧化物层可为非晶态且具有约与约/>之间的厚度。
在操作230,偶极膜被制备在高κ金属氧化物层上。在一或多个实施方式中,偶极膜是含铌膜,例如,氮化铌(NbN)膜(或氮化钛膜)。在350℃至500℃的范围中的基板温度下通过原子层沉积(ALD)来沉积含铌膜(或含钛膜)。重复ALD循环以获得期望厚度的NbN膜(或TiN膜),例如至/>在一些实施方式中,通过在高κ栅极介电层的整个暴露表面上方毯覆沉积偶极膜,及随后进行光刻与蚀刻处理以图案化偶极膜(即,在半导体结构的一些区域中形成偶极膜,而在半导体结构的一些其他区域中不形成偶极膜)来实行偶极膜的沉积。在后续的热处理(在操作250)中,例如,退火处理,来自偶极膜的掺杂剂物种(例如,Nb)被扩散及并入下方的高κ栅极介电层以形成偶极区。
在一或多个实施方式中,通过在350℃至500℃的范围中的第一基板温度下使用原子层沉积,将基板的表面暴露于包含铌的第一前驱物及任选地暴露于包含氮、氧、或碳的第二前驱物,将偶极膜制备在高κ金属氧化物层上。通常,可使用任何合适的铌前驱物。对于NbN膜,铌前驱物可包括但不限于NbCl5、NbB5、NbBr5、NbI5、NbF5、有机铌化合物、及前述物的组合;且氮前驱物可包括但不限于:NH3、N2、N2H2、N2H4、含氮等离子体、及前述物的组合。通常,可使用任何合适的钛前驱物。对于TiN膜,钛前驱物可包括但不限于TiCl5、TiBr5、TiI5、TiF5、有机钛化合物及前述物的组合;且氮前驱物可包括但不限于NH3、N2、N2H2、N2H4、含氮等离子体、及前述物的组合。
在一或多个实施方式中,第一前驱物包含第一化合物,第一化合物选自以下物种组成的群组:NbCl5、NbB5、NbBr5、NbI5、NbF5、NbOCl3、有机铌化合物、及前述物的组合。在一或多个实施方式中,第一前驱物包含第一化合物,第一化合物选自以下物种组成的群组:TiCl5、TiB5、TiBr5、TiI5、TiF5、TiOCl3、有机铌化合物、及前述物的组合。
在一或多个实施方式中,第二前驱物包含第二化合物,第二化合物选自以下物种组成的群组:NH3、N2、N2H2、N2H4、含氮等离子体、及前述物的组合。
在一或多个实施方式中,第二前驱物包含第二化合物,第二化合物选自以下物种组成的群组:H2O、H2O2、O3、乙醇、及前述物的组合。
在一或多个实施方式中,第二前驱物包含第二化合物,第二化合物选自以下物种组成的群组:CH4、乙醇、及H2
在一或多个实施方式中,第二前驱物包含两种或更多种第二化合物的组合,第二化合物选自以下物种组成的群组:NH3、CH4、乙醇、H2
在一或多个实施方式中,第一前驱物包含NbCl5而第二前驱物包含NH3。在一或多个实施方式中,第一前驱物包含TiCl5而第二前驱物包含NH3
在操作240,将高κ金属氧化物盖层沉积在偶极膜上。在一或多个实施方式中,通过原子层沉积(ALD)来沉积高κ金属氧化物盖层。在一或多个实施方式中,高κ金属氧化物盖层包含氮化钛(TiN)。用于沉积TiN的示例性处理包括:将基板暴露于包含Ti的第一前驱物,及接着暴露于包含氮源的第二前驱物,以提供TiN膜。在一些实施方式中,基板重复地暴露于前驱物以获得预定膜厚度。在一些实施方式中,基板在ALD处理期间维持在约200℃至约700℃的温度。
在任选的操作245,将包含非晶硅(a-Si)材料的牺牲硅盖层沉积至基板上。牺牲硅盖层在操作250处的后续热处理工艺期间可物理地及化学地保护下方的高κ金属氧化物层和第一高κ金属氧化物盖层。牺牲硅盖层由非晶硅形成,诸如氢化非晶硅(a-Si:H)。相较于包括造成扩散路径的晶界的多晶硅,非晶硅可提供较少的原子扩散。区块245中的沉积处理可为原子层沉积(ALD)处理或化学气相沉积(CVD)处理,其中其上形成有第一高κ金属氧化物盖层的半导体结构暴露于硅前驱物。硅前驱物的实例为聚硅烷(SixHy)。例如,聚硅烷包括二硅烷(Si2H6)、三硅烷(Si3H8)、四硅烷(Si4H10)、异四硅烷、新五硅烷(Si5H12)、环五硅烷(Si5H10)、六硅烷(C6H14)、环六硅烷(Si6H12)、或一般而言,x=2或更大的SixHy、及前述物的组合。牺牲硅盖层可具有约与约/>之间的厚度。
在操作250,基板被热处理以驱使偶极膜进入高κ金属氧化物层及以形成在高κ金属氧化物层中的偶极区。执行热处理以致使铌(Nb)掺杂剂物种(或钛掺剂物种)扩散进入下方的高κ栅极金属氧化物层。在一或多个实施方式中,操作250的热处理包含盖后退火(postcap anneal;PCA)处理,其被执行以硬化及致密化第一高κ金属氧化物盖层。可发生所沉积(as-deposited)的第一高κ金属氧化物盖层与任何所沉积的牺牲硅盖层的结晶化。PCA处理可包含退火处理。退火处理可包括在惰性环境中的热退火处理,诸如在氮(N2)和氩(Ar)环境中,该热退火处理在快速热处理(RTP)腔室中执行,诸如RADOXTM腔室,其可从位于加州圣克拉拉的应用材料公司取得。
操作250的热处理可在约600℃与约1000℃之间的温度,例如,约900℃的温度下及在约0.1托与100托之间的压力下执行约1秒与约30秒之间。
在操作260,根据一或多个实施方式,偶极膜的任何残留部分及高κ金属氧化物盖层被移除。移除处理可包括干式等离子体蚀刻处理。包括带有掺杂区的高κ金属氧化物层的所得结构可接着被进一步处理以适合所期望的应用。
本文的方面包含:形成偶极区的方法,此方法包含:在基板表面上制备界面层;在界面层上沉积高κ金属氧化物层;通过在350℃至500℃的范围中的第一基板温度下使用原子层沉积将基板表面暴露于包含铌(或钛)的第一前驱物及任选地暴露于包含氮、氧、或碳的第二前驱物,在高κ金属氧化物层上制备偶极膜;在基板上沉积第一高κ金属氧化物盖层;及将基板暴露于在至少700℃的第二基板温度下的热处理以驱使偶极膜进入高κ金属氧化物层及以形成邻接界面层的包含铌(或钛)的偶极区。
在一或多个实施方式中,此方法进一步包含移除偶极膜的任何残留部分及第一高κ金属氧化物盖层。
参照图3,本公开内容的另一实施方式涉及形成金属栅极堆叠装置100的方法300。方法300在310通过在第一处理腔室内提供基板而开始。在操作315,界面层形成在基板上,且按照关于图2所论述的操作215。在操作320,高κ金属氧化物层沉积在界面层上,且按照关于图2所论述的操作220。在操作330,偶极膜被制备在高κ金属氧化物层上,且按照关于图2所论述的操作230。在操作340,高κ金属氧化物盖层沉积在偶极膜上,且按照关于图2所论述的操作240。
在一或多个实施方式中,高κ金属氧化物盖层原位地沉积在偶极膜上,其中同一处理(第一)腔室被用于操作330与340两者。
在任选的操作345,包含非晶硅(a-Si)材料的牺牲硅盖层沉积至基板上,且按照关于图2所论述的操作245。
根据一或多个实施方式,在沉积高κ金属氧化物盖层之后,基板被移送至不同(第二)处理腔室以用于操作350。在一些实施方式中,第一处理腔室与第二处理腔室被整合。在一些实施方式中,在不破坏真空或不暴露于周围空气的情况下来执行方法300。
在操作350,基板被热处理以驱使偶极膜进入高κ金属氧化物层及以形成在高κ金属氧化物层中的偶极区。在操作360,偶极膜的任何残留部分及高κ金属氧化物盖层被移除。之后在操作370,另一(第二)高κ金属氧化物盖层沉积在高κ金属氧化物层上。在操作380,PMOS功函数材料沉积在第二高κ金属氧化物盖层上。在操作390,栅极材料沉积在PMOS功函数材料上。
许多前驱物在本发明的范围内。前驱物可为在环境温度与压力下的等离子体、气体、液体或固体。然而,在ALD腔室内,前驱物被挥发。有机金属化合物或复合物包括含有金属和至少一有机基团的任何化学品,有机基团诸如烷基、烷氧基、烷基酰胺基(alkylamido)及苯胺化物(anilide)。前驱物可包含有机金属及无机/卤化物化合物。
通常,任何合适的钛前驱物可用于高κ盖层。因此,钛前驱物可包括但不限于TiCl4、TiBr4、TiI4、TiF4、四二甲胺基钛(tetrakisdimethylamino titanium)。此外,可使用任何合适的氮源前驱物。实例包括但不限于氮气、氨气N2H2或N2H4
本文的方面关于制造金属栅极堆叠的方法,此方法包含:在第一处理腔室中在基板表面上制备界面层;在第一处理腔室内在界面层上沉积高κ金属氧化物层;通过在第一处理腔室内在350℃至500℃的范围中的第一基板温度下使用原子层沉积将基板表面暴露于包含铌(或钛)的第一前驱物及任选地暴露于包含氮、氧、或碳的第二前驱物,来在高κ金属氧化物层上制备偶极膜;在第一处理腔室内在基板上沉积第一高κ金属氧化物盖层;将基板移送至第二处理腔室;在第二处理腔室中将基板暴露于700℃至1050℃的范围中的第二基板温度下的热处理,以驱使偶极膜进入高κ金属氧化物层及以形成邻接界面层的包含铌(或钛)的偶极区;及移除第一高κ金属氧化物盖层及偶极膜的任何残留部分。
在一或多个实施方式中,此方法进一步包含在基板上沉积第二高κ金属氧化物盖层。
在一或多个实施方式中,此方法进一步包含在基板上沉积PMOS功函数材料。
在一或多个实施方式中,此方法进一步包含在基板上沉积栅极材料。
在一或多个实施方式中,第一高κ金属氧化物盖层包含氮化钛(TiN),高κ金属氧化物层包含氧化铪(HfO2),且界面层包含二氧化硅(SiO2)。
在一或多个实施方式中,此方法进一步包含第二高κ金属氧化物盖层,其包含TiN。
在一或多个实施方式中,制备界面层包含在沉积高κ金属氧化物层之前,氧化基板表面。
基板暴露于前驱物的次序可变动。可在沉积循环中重复这些暴露。此外,在单一沉积循环内可重复暴露于一前驱物。
在一些实施方式中,用于形成MOSFET的处理包含1)形成栅极电介质(例如,间层电介质/高k电介质);2)通过ALD或其他处理在栅极电介质上沉积包含TiAlN的p型偶极金属层;3)将晶片从ALD腔室移送以包括有意的真空破坏(airbreak),以容许氧与TiAlN反应;4)通过ALD或其他技术沉积包含TiSiN的偶极盖层;5)通过在700-900℃下的RTP进行热退火(没有a-Si盖);及6)剥除盖层。
本公开内容的一些实施方式关于在基板上的金属栅极堆叠,包含:在高κ金属氧化物盖层、高κ金属氧化物层、及界面层之上,且在栅极电极之下的正金属氧化物半导体(PMOS)功函数材料,该高κ金属氧化物层包含邻接界面层的偶极区,该偶极区包含氮化钛铝(TiAlN),其中金属栅极堆叠相对于包含比较性高κ金属氧化物层的金属栅极堆叠具有改善的阈值电压(Vt),该比较性高κ金属氧化物层不具有偶极区。
本公开内容的额外实施方式关于形成偶极区的方法。此方法包含:在基板表面上制备界面层;在界面层上沉积高κ金属氧化物层;通过在350℃至500℃的范围中的第一基板温度下使用原子层沉积将基板表面暴露于包含钛的第一前驱物及任选地暴露于包含氮、氧、或碳的第二前驱物,来在高κ金属氧化物层上制备偶极膜,偶极膜包含TiAlN;在基板上沉积第一高κ金属氧化物盖层,此盖层包含TiSiN;及将基板暴露于在至少700℃的第二基板温度下的热处理,以驱使偶极膜进入高κ金属氧化物层及以形成邻接界面层的包含钛的偶极区。
本公开内容的方法可在同一腔室中或在一或多个分开的处理腔室中执行。在一些实施方式中,基板从第一腔室移动至分开的第二腔室以用于进一步处理。基板可直接从第一腔室移动至分开的处理腔室,或基板可从第一腔室移动至一或多个移送腔室,然后移动至分开的处理腔室。因此,合适的处理设备可包含与移送站连通的多个腔室。此类的设备可称为“群集工具”或“群集系统”、及类似物。
通常,群集工具是包含执行各种功能的多个腔室的模块系统,各种功能包括基板中心找寻及定向、退火、沉积及/或蚀刻。根据一或多个实施方式,群集工具包括至少第一腔室与中央移送腔室。中央移送腔室可容纳机器人,机器人可使基板在处理腔室与装载锁定腔室之间及之中穿梭。移送腔室通常维持在真空条件且提供用于使基板从一腔室穿梭至另一腔室及/或至定位在群集工具的前端的装载锁定腔室的中间阶段。可适用于本公开内容的两种周知的群集工具为及/>两者可从加州圣克拉拉的应用材料公司取得。然而,腔室的确切布置与组合可变动以为了执行本文所述的处理的特定步骤。可使用的其他处理腔室包括但不限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、诸如RTP的热处理、等离子体氮化、退火、定向、羟基化及其他基板处理。通过在群集工具上的腔室中执行处理,在沉积后续膜之前,可避免基板表面被大气杂质污染且无氧化。
在一些实施方式中,第一处理腔室与第二处理腔室为同一群集处理工具的部分。因此,在一些实施方式中,此方法为原位的整合方法。
在一些实施方式中,第一处理腔室与第二处理腔室是不同处理工具。因此,在一些实施方式中,此方法为非原位的整合方法。
根据一或多个实施方式,基板连续地在真空下或“装载锁定(load lock)”状态下,且当从一腔室移动至下一腔室时不暴露于周围空气。移送腔室因此在真空下且在真空压力下被“泵抽(pump down)”。惰性气体可存在于处理腔室或移送腔室中。在一些实施方式中,惰性气体被用作为净化气体以移除一些或所有的反应物。根据一或多个实施方式,在沉积腔至的出口处注射净化气体以防止反应物从沉积腔室移动至移送腔室及/或额外的处理腔室。因此,惰性气体的流动在腔室的出口处形成帘幕。
基板可在单一基板沉积腔室中处理,单一基板在此于另一基板被处理之前被载入、处理、及载出。也可以连续方式来处理基板,类似于输送带系统,其中多个基板被个别地载入腔室的第一部分,移动通过腔室及从腔室的第二部分被载出。腔室与相关输送带系统的形状可形成直线路径或弯曲路径。此外,处理腔室可为旋转盘(carousel),其中多个基板绕着中心轴移动且穿过旋转盘路径而暴露于沉积、蚀刻、退火、及/或清洁处理。
基板在处理期间也可为静止或旋转的。旋转的基板可被连续地或间歇地旋转。例如,基板可在整个处理中被旋转,或基板可在暴露于不同反应气体或净化气体之间被小量的旋转。在处理期间旋转基板(连续地或间断地)可助于通过最小化例如气体流动几何中的局部可变性的效应而生产更均匀的沉积或蚀刻。
在原子层沉积型腔室中,基板可暴露于第一与第二前驱物,通过空间地或时间地分开的处理。时间ALD是传统处理,其中第一前驱物流入腔室以与表面反应。在流动第二前驱物之前,从腔室净化第一前驱物。在空间ALD中,第一与第二前驱物两者同时地流动至腔室,但被空间上地分开,使得在这些流动之间具有防止前驱物混合的区域。在空间ALD中,基板相对于气体分配板移动,或是反过来。
在方法的一或多个部分发生在一个腔室的实施方式中,处理可为空间ALD处理。虽然上述的一或多个化学品会是不相容的(即,造成在基板表面上之外的反应及/或沉积在腔室上),但空间分隔确保了反应物不暴露于气态中的各者。例如,时间ALD包含净化沉积腔室。然而,实际上,在流动额外反应物之前,有时候不可能将过量的反应物净化出腔室。因此,腔室中的任何残余反应物可反应。使用空间分隔,过量的反应物不需要被净化,且交互污染被限制。再者,会使用许多时间净化腔室,因此通过消除净化步骤可增加产量。
参照图4,本公开内容的额外实施方式关于用于执行本文所述方法的处理系统900。图4绘示可用于根据本公开内容的一或多个实施方式处理基板的系统900。系统900可称为群集工具。系统900包括其中具有机器人912的中央移送站910。机器人912被绘示为单一叶片机器人;然而,本领域技术人员将认知到其他机器人912配置在本公开内容的范围内。机器人912被配置为在连接至中央移送站910的腔室之间移动一或多个基板。
至少一个预清洁/缓冲腔室920连接至中央移送站910。预清洁/缓冲腔室920可包括加热器、辐射源或等离子体源的一或多者。预清洁/缓冲腔室920可用作为用于个别半导体基板的固持区域或用于处理的晶片盒的固持区域。预清洁/缓冲腔室920可执行预清洁处理可或可预加热基板以用于处理或可简单地为用于处理序列的整备区。在一些实施方式中,有两个预清洁/缓冲腔室920连接至中央移送站910。
在图4所示的实施方式中,预清洁腔室920可作为工厂接口905与中央移送站910之间的穿通腔室。工厂接口905可包括一或多个机器人906以将基板从盒移动至预清洁/缓冲腔室920。机器人912可接着将基板从预清洁/缓冲腔室920移动至系统900内的其他腔室。
第一处理腔室930可连接至中央移送站910。第一处理腔室930可被配置为用于热氧化,以在基板上形成界面层。基板通过机器人912穿过隔离阀914可移动至处理腔室930及从处理腔室930移动。
处理腔室940也可连接至中央移送站910。在一些实施方式中,处理腔室940包含用于沉积高κ栅极金属氧化物层的原子层沉积腔室且与一或多个反应气体源流体连通以将反应气体流提供至处理腔室940。在一些实施方式中,处理腔室940包含用于沉积偶极膜的原子层沉积腔室,且与一或多个反应气体源流体连通以将反应气体流提供至处理腔室940。在一些实施方式中,处理腔室940包含用于沉积高κ栅极金属氧化物盖层的原子层沉积腔室,且与一或多个反应气体源流体连通以将反应气体流提供至处理腔室940。基板可通过机器人912通过隔离阀914而移动至处理腔室940及从处理腔室940移动。
在一些实施方式中,处理腔室960连接至中央移送站910且被配置为热处理基板。
在一些实施方式中,其他处理腔室可被配置为执行此处理方法的进一步部分,包括移除任何残留的偶极膜和第一高κ金属氧化物盖层;沉积第二高κ盖层;沉积PMOS功函数材料;沉积栅极电极材料。技术人员将认知到在工具上的个别处理腔室的数目与布置可变动,且图4所绘示的实施方式仅为一种可能配置的代表图。
在一些实施方式中,处理系统900包括一或多个量测站。例如,量测站可位于预清洁/缓冲腔室920内、中央移送站910内或任何的个别处理腔室内。量测站可在系统900内的任何位置,该位置容许凹部的距离被测量,而不将基板暴露于氧化环境。
至少一个控制器950耦接至中央移送站910、预清洁/缓冲腔室920、处理腔室930、940、或960的一者或多者。在一些实施方式中,有超过一个控制器950连接至个别的腔室的站,且主要控制处理器耦接至分开的处理器的每一者以控制系统900。控制器950可为任何形式的通用计算机处理器、微控制器、微处理器、等等的一者,其可使用在工业设定中以用于控制各种腔室及子处理器。
至少一个控制器950可具有处理器952、耦接至处理器952的存储器954、耦接至处理器952的输入/输出装置956、及支持电路958以在不同电子部件之间通信。存储器954可包括暂态存储器(例如,随机存取存储器)及非暂态存储器(例如,储存器)的一者或多者。
处理器的存储器954或计算机可读取介质可为易于取得存储器的一者或多者,诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘、或本地或远程的任何其他形式的数字储存器。存储器954可保留指令集,此指令集可由处理器952操作,以控制系统900的参数与部件。支持电路958耦接至处理器952,用于以常规方式支持处理器。电路可包括例如高速缓存、电源、时钟电路、输入/输出电路、子系统、及类似物。
处理通常可作为软件程序被储存在存储器中,当由处理器执行软件程序时,致使处理腔室执行本公开内容的处理。软件程序也可由第二处理器(未示出)来储存及/或执行,第二处理器位于由处理器所控制的硬件的远端。本公开内容的方法的一些或全部也可执行在硬件中。因此,此处理可在软件中实行且使用计算机系统执行、在硬件中实行为,例如,特殊应用集成电路或其他类型的硬件实施、或实行为软件与硬件的组合。当由处理器执行时,软件程序将通用计算机转变成特定目的计算机(控制器),其控制腔室操作,使得处理被执行。
在一些实施方式中,控制器950具有一或多种配置以实行个别处理或子处理以执行此方法。控制器950可连接至及被配置为操作中间部件以执行此方法的功能。例如,控制器950可连接至及被配置为控制气体阀、致动器、马达、狭缝阀、真空控制、等等的一或多者。
一些实施方式的控制器950具有选自以下的一或多种配置:将机器人上的基板在多个处理腔室与量测站之间移动的配置;将基板从系统载入及/或载出的配置;在基板表面上形成界面层的配置;沉积高κ金属氧化物层的配置;沉积含Nb(例如,NbN)膜的配置;沉积第一高κ金属氧化物盖层的配置;热处理基板及驱使含Nb膜进入高κ金属氧化物层的配置;移除任何残留含Nb膜及第一高κ金属氧化物盖层的配置;沉积第二高κ金属氧化物盖层的配置;沉积PMOS功函数材料的配置;及/或沉积栅极电极的配置。
本说明书中通篇提及“一个实施方式(one embodiment)”、“某些实施方式”、“一或多个实施方式”、或“一实施方式(an embodiment)”意指关于实施方式所说明的特定特征、结构、材料、或特性被包括在本公开内容的至少一个实施方式中。因此,在整个本说明书中的各处出现的诸如“在一或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在一实施方式中”的短语并不必然指称本公开内容中相同的实施方式。再者,该特定特征、结构、材料、或特性可以任何合适的方式结合在一或多个实施方式中。
尽管本公开内容在此已经参照特定实施方式进行描述,但本领域的技术人员将理解到所描述的这些实施方式仅说明本公开内容的原理与应用。对于本领域技术人员将显而易见的是,在不背离本公开内容的精神与范围下,可对本公开内容的方法与设备进行各种修改与变化。因此,本公开内容可包括落在随附权利要求及其等同物的范围内的修改与变化。

Claims (20)

1.一种在基板上的金属栅极堆叠,包含:在高κ金属氧化物盖层、高κ金属氧化物层、及界面层之上,且在栅极电极之下的正金属氧化物半导体(PMOS)功函数材料,所述高κ金属氧化物层包含邻接所述界面层的偶极区,所述偶极区包含铌(Nb),其中所述金属栅极堆叠相对于包含比较性高κ金属氧化物层的金属栅极堆叠具有提高的阈值电压(Vt),所述比较性高κ金属氧化物层不具有所述偶极区。
2.如权利要求1所述的金属栅极堆叠,其中所述Vt被改善大于或等于+100mV至小于或等于+300mV。
3.如权利要求1所述的金属栅极堆叠,其中所述高κ金属氧化物盖层包含氮化钛(TiN),所述高κ金属氧化物层包含氧化铪(HfO2),且所述界面层包含二氧化硅(SiO2);及/或所述高κ金属氧化物层具有在大于或等于至小于或等于/>的范围中的厚度。
4.如权利要求1所述的金属栅极堆叠,其中包含包括所述偶极区的所述高κ金属氧化物层的所述金属栅极堆叠相对于包含不具有所述偶极区的所述比较性高κ金属氧化物层的所述金属栅极堆叠的等效氧化物厚度(EOT)增加是小于或等于所述偶极区包含Nb。
5.一种在基板上的金属栅极堆叠,包含:
界面层,在所述基板上;
高κ金属氧化物层,在所述界面层上,所述高κ金属氧化物层包含邻接所述界面层的偶极区,所述偶极区包含铌(Nb);
高κ金属氧化物盖层,在所述高κ金属氧化物层上;
正金属氧化物半导体(PMOS)功函数材料,在所述高κ金属氧化物盖层之上;及
栅极电极,在所述PMOS功函数材料之上。
6.如权利要求5所述的金属栅极堆叠,其中所述高κ金属氧化物盖层包含氮化钛(TiN),所述高κ金属氧化物层包含氧化铪(HfO2),且所述界面层包含二氧化硅(SiO2)。
7.如权利要求5所述的金属栅极堆叠,其中所述金属栅极堆叠相对于包含不具有所述偶极区的比较性高κ金属氧化物层的金属栅极堆叠具有阈值电压(Vt)改善及/或等效氧化物厚度(EOT)增加,所述阈值电压(Vt)改善在大于或等于约+100mV至小于或等于300mV的范围中,所述等效氧化物厚度(EOT)增加小于或等于
8.一种形成偶极区的方法,所述方法包含:
在基板的表面上制备界面层;
在所述界面层上沉积高κ金属氧化物层;
通过在350℃至500℃的范围中的第一基板温度下使用原子层沉积将所述基板的所述表面暴露于第一前驱物及任选地暴露于第二前驱物,来在所述高κ金属氧化物层上制备偶极膜,所述第一前驱物包含铌,所述第二前驱物包含氮、氧、或碳;
在所述基板上沉积第一高κ金属氧化物盖层;及
将所述基板暴露于在至少700℃的第二基板温度下的热处理,以驱使所述偶极膜进入所述高κ金属氧化物层及以形成邻接所述界面层的包含铌的所述偶极区。
9.如权利要求8所述的方法,包含:移除所述偶极膜的任何残留部分及所述第一高κ金属氧化物盖层。
10.如权利要求9所述的方法,包含:在移除所述第一高κ金属氧化物盖层及所述偶极膜的任何残留部分之后,在所述基板上沉积第二高κ金属氧化物盖层。
11.如权利要求8所述的方法,其中所述第一高κ金属氧化物盖层包含氮化钛(TiN),所述高κ金属氧化物层包含氧化铪(HfO2),且所述界面层包含二氧化硅(SiO2)。
12.如权利要求8所述的方法,其中所述第一前驱物包含第一化合物,所述第一化合物选自由以下物种组成的群组:NbCl5、NbB5、NbBr5、NbI5、NbF5、NbOCl3、有机铌化合物、及前述物的组合。
13.如权利要求11所述的方法,其中所述第二前驱物包含第二化合物,所述第二化合物选自由以下物种组成的群组:NH3、N2、N2H2、N2H4、含氮等离子体、及前述物的组合。
14.如权利要求11所述的方法,其中所述第二前驱物包含第二化合物,所述第二化合物选自由以下物种组成的群组:H2O、H2O2、O3、乙醇、及前述物的组合。
15.如权利要求11所述的方法,其中所述第二前驱物包含第二化合物,所述第二化合物选自由以下物种组成的群组:CH4、乙醇、及H2
16.如权利要求11所述的方法,其中所述第二前驱物包含两种或更多种第二化合物的组合,所述第二化合物选自由以下物种组成的群组:NH3、CH4、乙醇、H2
17.如权利要求11所述的方法,其中所述第一前驱物包含NbCl5且所述第二前驱物包含NH3
18.如权利要求11所述的方法,其中所述第一高κ金属氧化物盖层的沉积步骤及在所述高κ金属氧化物层上的所述偶极膜的制备步骤两者在第一腔室中执行。
19.如权利要求10所述的方法,包含:在所述基板上沉积PMOS功函数材料。
20.如权利要求19所述的方法,包含:在所述基板上沉积栅极材料。
CN202280013713.4A 2021-02-08 2022-02-08 具有偶极膜的mosfet栅极工程 Pending CN116918070A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/147,217 2021-02-08
US202163283205P 2021-11-24 2021-11-24
US63/283,205 2021-11-24
PCT/US2022/015674 WO2022170266A1 (en) 2021-02-08 2022-02-08 Mosfet gate engineering with dipole films

Publications (1)

Publication Number Publication Date
CN116918070A true CN116918070A (zh) 2023-10-20

Family

ID=88361353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280013713.4A Pending CN116918070A (zh) 2021-02-08 2022-02-08 具有偶极膜的mosfet栅极工程

Country Status (1)

Country Link
CN (1) CN116918070A (zh)

Similar Documents

Publication Publication Date Title
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US20060153995A1 (en) Method for fabricating a dielectric stack
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20080026553A1 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
TW201842539A (zh) 金屬氮化物膜的選擇性蝕刻
US20220254900A1 (en) Mosfet gate engineerinng with dipole films
US20210134972A1 (en) PMOS High-K Metal Gates
WO2022187299A1 (en) Treatments to improve device performance
CN116918070A (zh) 具有偶极膜的mosfet栅极工程
US11552177B2 (en) PMOS high-K metal gates
US20220254640A1 (en) Amorphous Silicon-Based Scavenging And Sealing EOT
US11997849B2 (en) V-NAND stacks with dipole regions
CN117397039A (zh) 基于非晶硅的清除及密封eot
JP2024520404A (ja) アモルファスシリコンベース取り除きおよびシールeot
US20220384469A1 (en) V-nand stacks with dipole regions
JP7313414B2 (ja) 材料構造を改良するための処理
US20210193468A1 (en) Treatments To Improve Device Performance
US20210057215A1 (en) Treatments to enhance material structures
JP2024519912A (ja) 双極子領域を有するv-nandスタック
CN116670813A (zh) 用于环绕式栅极fet架构的临界电压调制
TW202412185A (zh) 防止鋁擴散之阻障層

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination