TW202245164A - 化學鍵結法、封裝型電子元件及電子裝置之混合接合法 - Google Patents

化學鍵結法、封裝型電子元件及電子裝置之混合接合法 Download PDF

Info

Publication number
TW202245164A
TW202245164A TW111104686A TW111104686A TW202245164A TW 202245164 A TW202245164 A TW 202245164A TW 111104686 A TW111104686 A TW 111104686A TW 111104686 A TW111104686 A TW 111104686A TW 202245164 A TW202245164 A TW 202245164A
Authority
TW
Taiwan
Prior art keywords
bonding
film
thin film
bonded
substrates
Prior art date
Application number
TW111104686A
Other languages
English (en)
Inventor
齋藤孝之
森脇崇行
島津武仁
魚本幸
Original Assignee
日商佳能安內華股份有限公司
國立大學法人東北大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商佳能安內華股份有限公司, 國立大學法人東北大學 filed Critical 日商佳能安內華股份有限公司
Publication of TW202245164A publication Critical patent/TW202245164A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0533—3rd Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0534—4th Group
    • H01L2924/05341—TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0534—4th Group
    • H01L2924/05342—ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0536—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

將作為接合對象物的基體經由形成於該基體的接合面的由氧化物所成的接合膜在大氣中進行接合。將接合膜形成於具有成為接合面的平滑面的2個基體個別的前述平滑面，該接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜；使該接合膜曝露於具有水分的空間而使該接合膜的表面親水化，同時以該接合膜的表面彼此接觸的方式將2個前述基體在大氣中重疊。據此在接合界面予以產生化學鍵結而將2個基體在大氣中接合。接合的基體依所需而例如以400℃以下的溫度進行加熱從而可使接合強度γ提升。此接合法亦可應用於為了裝置的3維積體化的混合接合。

Description

化學鍵結法、封裝型電子元件及電子裝置之混合接合法
本發明涉及化學鍵結法、具備被以前述化學鍵結法進行了密封的封裝體的封裝型電子元件及利用了前述化學鍵結法的電子裝置之混合接合法，更詳細而言涉及與將基板、封裝體等的作為接合對象的構件(本說明書中稱為「基體」)的接合面間經由透過真空成膜而形成的薄膜以進行接合的被知悉為「原子擴散接合法」的接合方法的改良相關的化學鍵結法、具備了被透過前述化學鍵結法進行了密封的封裝體的封裝型電子元件及電子裝置之混合接合法。
將2個以上的被接合材進行貼合的接合技術被利用於各種的領域，例如於電子元件的領域，如此的接合技術被利用於晶圓的接合、封裝體的密封等。
例如，舉前述的晶圓接合技術為例進行說明時，在歷來的一般的晶圓接合技術，一般而言為對重疊的晶圓間施加高壓、高熱而接合的方法。
然而，在透過了此方法之接合，無法進行設有對熱、壓力弱的電子裝置等的晶圓的接合、積體化，為此在不造成熱、壓力等的物理性損傷之下將作為接合對象的基體相互進行接合的技術受到期望。
此外，於異種裝置的3維(3D)積體化技術，在為了提高每單位面積的資料傳輸量或抑制佈線方面的電力損耗、延遲而將不同的裝置高密度地連接之方法方面存在被稱為「混合接合」的接合方法。
在此「混合接合」，如示於圖21，例如在矽晶圓等的電子裝置的表面，積層形成有凹部的絕緣材料，在此絕緣材料上積層障壁金屬與銅(Cu)等的電極材料。此電極材料被貫通基板而形成的情況亦多。此外，於接合面，相向的電極部的構造、大小不同的情況亦多。
之後，以透過了CMP(化學機械研磨)等之研磨將電極材料與絕緣材料一起研磨，形成接合面，前述接合面設有電極部，且在此電極部的周圍設有絕緣部。
將如此的具有電極部與絕緣部的接合面形成於作為接合對象的電子裝置雙方，以電極部彼此、絕緣部彼此疊合的方式將2個接合面貼合，從而將兩者進行接合。在接合後，只要在經接合的電極部方面獲得電氣導通且經接合的絕緣部被維持電氣絕緣，則相向的電極部、絕緣部的構造、大小可為不同。一例方面，在矽晶圓與矽晶粒的連接能以25～5μm、在矽晶圓彼此的連接能以5～1μm如此之極短間距設置電極部而進行接合。
在如此的混合接合，一般而言電極部的表面被形成為中央凹下的碟狀，將2個接合面以絕緣部彼此接觸的方式重疊後，在加壓的狀態下以350℃以上，例如以400℃程度的溫度進行加熱，從而使Cu等的電極部的金屬熱脹而接觸同時相互擴散，從而進行電極部彼此的接合。其中，取決於接合部的構造，亦存在電極部被形成為比絕緣部稍高的情況，接合面的表面形態未必限於此。
如此般在接合需要加熱，使得在透過混合接合進行異種材質的晶圓間的連接的情況下，因異種晶圓間的熱脹差使得難以正確地將在2個接合面被以短間距而形成的電極部彼此、絕緣部彼此進行貼合。
為此，可適用於非加熱或較低的加熱溫度且混合接合為代表的晶圓的接合的接合技術受到期望。
作為如此的接合技術之一，已提出被稱為「原子擴散接合」的接合法。
[原子擴散接合] 此原子擴散接合如下：在作為接合對象的晶圓、晶片、基板、封裝體、其他各種的被接合材(以下，稱為「基體」)之中的其中一平滑面，透過濺鍍、離子鍍等的真空成膜方法而將奈米級的厚度且具有大的表面能量的金屬、半導體的微結晶薄膜形成為接合膜，將此接合膜對被以同樣的方法形成於另一方的基體的平滑面的接合膜、具有微結晶構造的基體的平滑面，在與形成了前述接合膜相同真空中或大氣壓中進行重疊從而可進行接合(專利文獻1、專利文獻2參照)。
在此原子擴散接合，只要為可在真空中形成前述的接合膜者即可不問被接合材的材質而進行接合，不僅半導體、陶瓷的晶圓，將使金屬、陶瓷的區塊、聚合物等各種材質的基體作為接合對象，同時除同種材料的基體彼此的接合以外，異種材料彼此的基體的接合亦可在不加熱之下優選上以室溫(或低溫)進行接合。
在如此的原子擴散接合之中，在使用了數埃(使接合膜彼此接合的情況下單側數埃)程度的薄的金屬薄膜作為形成於接合面的接合膜的在真空中的接合，由於獲得透明且幾乎無導電性的接合界面，故亦正被檢討利用於光學零件、新功能裝置的接合。
然而，存在於接合界面的接合膜即使為單側數埃程度的薄的金屬薄膜，由於此薄膜具有接近金屬的特性，使得在接合界面吸收1～2%程度的光，且亦殘存微少的電導度，如此般稍微殘存的光吸收性、導電性在高亮度裝置、電子裝置的形成有時成為問題。
為了消解如此的問題，已提出一彈性波裝置之製造方法，其為在進行了透過了原子擴散接合之接合後，使存在於接合界面的金屬製的接合膜氧化而使導電性喪失，從而謀得高頻訊號漏至金屬製的接合膜導致的特性劣化的防止者(專利文獻3)。
具體而言，於專利文獻3，在將壓電體的薄膜與支撐基板貼合而進行的彈性波裝置的製造方法中，首先在雙方的接合面分別形成氧化物的基底層，在其等上分別形成金屬製的接合膜，將接合膜彼此重疊而進行了原子擴散接合後，進行熱處理，在此熱處理之際透過從氧化基底層脫離的氧使接合膜氧化而作成為氧化金屬的膜，從而消解因在接合界面存在金屬製的接合膜而發生的彈性波裝置的特性劣化等(專利文獻3的段落[0012]～[0018]、[0028]參照)。
此外，在記載於上述的專利文獻3的接合方法，不僅需要為了形成數Å程度的非常薄的金屬製的接合膜的膜厚管理，需要新設定形成氧化基底膜的程序，同時需要進行原子擴散接合後的用於氧化的熱處理、用於在該熱處理將來自氧化基底膜的脫離氧量穩定供應至接合膜的控制等，在量產上須管理的參數變多，此等成為提高生產率之際的障礙。
於是，為了消解如此的問題，亦已提出作成為透過非晶質氧化膜而形成前述的接合膜並將此接合膜彼此在真空中重疊從而可接合的接合方法(專利文獻4)。
此接合方法為透過在將原子級的表面缺陷多而原子移動度高的非晶質氧化膜用作為接合膜且將接合膜的表面粗糙度抑於與氧化物的晶格常數同等以下從而在真空中重疊了的2個接合膜的接觸界面予以發生構成非晶質氧化物的金屬等的元素與氧的鍵結從而可進行接合者，並使歷來被認為不可能的使用了氧化物薄膜的室溫下的原子擴散接合成為可能。
另外，非涉及如前述的原子擴散接合的經由了接合膜的接合的技術中，將氧化物彼此在大氣中進行接合的技術方面，包括「光學接觸」、「熔融接合」及「電漿活性化接合」。
[光學接觸] 氧化物如玻璃、藍寶石等的基板、基體方面，在將表面平滑地研磨而予以接觸時，空氣中的水分往表面吸附，據此形成的OH基間發生氫鍵結，據此可進行接合，此被知悉為「光學接觸」。
在此方法，雖因水的吸附一面填埋在接合界面的原子級的間隙一面誘導氫鍵結而可容易地進行接合，惟由於為透過了氫鍵結之接合故接合強度相對弱。
[熔融接合] 用於彌補如此的光學接觸的缺點而獲得更強固的接合的晶圓接合技術方面，存在熔融接合。
在此接合方法，將晶圓表面進行親水化處理，透過形成於表面的OH基的氫鍵結在室溫接合了晶圓後，加熱至600℃以上。
據此，使水脫離或OH基分解，脫離的水或氫在接合界面擴散，同時在接合界面因表面擴散發生晶圓材料的固相擴散，基體完全一體化。
將此手法使用於Si晶圓的接合的情況下，被稱為矽的直接接合等，一般而言加熱至800℃以上。
[電漿活性化接合] 前揭的熔融接合需要高溫下的加熱，故無法進行設有對熱弱的電子裝置等的晶圓的接合、積體化。
為了應對於此，已提出透過照射氧、氮的電漿從而達成接合的低溫化，此手法被稱為電漿活性化接合。
在此電漿活性化接合，透過電漿照射進行基體表面的汙染物的除去、表面改質、氧化，使親水性增加(專利文獻5、6)。
由於此親水性的增加使得水的吸附被有效地進行故接合溫度可低溫化至400℃程度。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特許第5401661號公報 [專利文獻2]日本特許第5569964號公報 [專利文獻3]日本特開2015-222970號公報 [專利文獻4]日本特願2020-98031號的說明書 [專利文獻5]日本特開2014-138136號公報 [專利文獻6]日本特開2020-65090號公報
[發明所欲解決之課題]
在作為前揭的專利文獻4而介紹的使用非晶質氧化膜作為接合膜的接合方法方面，存在如下好處：只要為可形成非晶質氧化膜的基體，則可無關其材質而進行接合，同時不僅同種材質的基體彼此，就異種材質的基體彼此的接合亦可進行。
此外，在使前述的非晶質氧化膜作為接合膜的真空中的接合，作為接合膜而使用的非晶質氧化膜的電負度變大(亦即，共價鍵結性增加)時，儘管接合強度有降低的傾向，仍能以相對大的接合強度進行基體彼此的接合，以電負度小的物質形成接合膜時，亦可獲得無法剝離(勉強剝離時基體側會破斷)之程度的強固的接合。
然而，在此方法方面，需要全在真空中持續性執行從作為接合膜的非晶質氧化膜的對於基體之形成至透過了基體彼此的重疊之接合為止的程序，故接合程序複雜且需要高價的接合裝置等接合所需的成本變高。
尤其，難以在真空中進行如前述的混合接合般高精度地將以短間距而形成的電極部彼此重疊的作業，如此的真空中的接合難對混合接合適用。
在另一方面，於使氧化物薄膜作為接合膜的接合的應用領域之中，亦存在不需要高至在進行前述的真空中的接合的情況下獲得之程度的接合強度者。
為此，在如此的應用領域，即使稍微犧牲接合強度，仍存在從真空裝置取出基體而進行的對於在大氣中的接合之強烈的要求，只要可進行如此的接合，則使得可在真空容器外相對簡便地進行包含晶圓等的基體的位置對準的接合程序，使得可便宜、容易且精度佳地進行接合。
然而，透過真空成膜而形成為接合膜的氧化物薄膜方面，將此取出至大氣中時，大氣中的水分子直接吸附，與氧化膜表面的金屬等的元素、氧結合而使表面的化學狀態穩定化。
為此，即使將形成有由氧化物薄膜所成的接合膜的2個基體從真空容器取出而在大氣中進行重疊仍無法進行基體彼此的接合，在使氧化物薄膜作為接合膜的接合方面，包含本發明的發明人的本發明所屬技術領域中具有通常知識者的理解中，從成膜至基體彼此的重疊為止需要全在真空中進行。
另一方面，電子裝置的接合技術方面，亦存在如前述般可進行在電漿活性化接合等的大氣中的接合者。
然而，在記載於專利文獻5的電漿活性化接合，儘管可進行大氣中的接合，由於進行將作為接合面的晶圓的表面透過電漿處理進行改質而在之後將晶圓的表面進行親水化的表面改質，故為了以此表面改質程序使晶圓表面氧化，晶圓需要為可氧化的材料，氧化的程度因晶圓的材質而異，可接合的晶圓的材質受限。
此外，在為了親水化的表面改質，由於進行使用了純水、藥液等的濕式程序，故需要乾燥程序、排水設備，此方法下的接合方面需要極大的成本。
此外，在記載於專利文獻6的電漿活性化接合，進行晶圓的洗淨，在晶圓的表面層形成存積原料的存積部，在進行暫接合後使存積部的原料反應而進行接合。
為此，記載於專利文獻6的電漿活性化接合方面於晶圓的洗淨亦需要濕式程序，故需要乾燥程序、排水設備，採此方法之接合方面耗費極大的成本。
此外存積部被透過晶圓的表層部的電漿活性化而形成，然後使存積於該存積部的原料與晶圓材料反應從而使接合強度增大，故在此接合方法下亦需要使晶圓材料與原料反應，故可接合的晶圓材質受限。
另外，前述的熔融接合及電漿活性化接合的任一者皆在接合中最低仍需要400℃程度的加熱，將此接合方法應用於前述的混合接合的情況下，存在熱脹差的異種材質的晶圓間的接合變困難如此之前述的問題依然未獲消解。
此外，只要可進行接合溫度低溫下，尤其只要可進行150℃以下的加熱下的接合，則例如在影像感測器的領域，有機EL等的耐熱性低的裝置的接合方面亦變得可能，故對於透過了非加熱或相對低的溫度下的加熱之接合的要求高。
[使用了氧化物薄膜的大氣中的接合的構思] 如前述般，在真空中進行了成膜的氧化物薄膜方面，過去被認為將此取出至大氣中時，大氣中的水分子吸附，與氧化物薄膜表面的金屬等的元素、氧結合而使表面的化學狀態穩定化，致使變得無法進行透過了前述的原子擴散接合之接合。
然而，如見於前述的電漿活性化接合，將氧化物基材的表面進行改質而親水化從而可進行基材彼此的接合，故只要可就氧化物薄膜亦將表面進行親水化，即使未及於在真空中進行了接合的情況下的接合強度，仍應可進行大氣中的氧化物薄膜彼此的接合。
並且，真空成膜後，在取出至大氣中的氧化物被膜的表面如前述般吸附有大氣中的水分，故即使不進行如前述的電漿活性化接合的表面改質仍成為親水性，只要趁著處於隨時間的經過而有機分子導致的表面污染等進展使得表面的化學狀態穩定化而往疏水性變化前的狀態，亦即趁著處於被親水化的狀態進行重疊，應即可進行氧化物薄膜彼此的接合。
只要可進行如此的接合，在與記載於前揭的專利文獻4的使以真空成膜而形成的氧化物薄膜作為接合膜的接合的比較下，變得不受在真空容器內的重疊如此之約束，可從真空容器取出而在大氣中進行基體彼此的重疊。
此外，僅以從真空容器取出而曝露於大氣而進行接合膜表面的親水化時，在與前述的電漿活性化接合的比較下，變得不需要進行用於洗淨、親水化的濕式程序、用於進行晶圓表面改質的電漿處理，可大幅減低接合所需的成本。
並且，在前述的電漿活性化接合，為將基體本身的表面直接親水化者，故可接合的基體的材質雖有約束，惟只要可利用透過了真空成膜之氧化物薄膜的形成與此接合膜表面的親水化而進行接合，只要為可形成氧化物薄膜的基體則可不問其材質而進行接合，具有接合對象大幅擴大如此之極大的優點。
基於上述著眼點，本發明的發明人所為的重複的實驗的結果，發現了使透過真空成膜而成膜的氧化物薄膜為接合膜使得即使在大氣中仍可進行基材的接合。
此外，上述實驗的結果，發現了接合膜不需要為完全的氧化物薄膜，只要為至少其表面被氧化者即可進行大氣中的接合。
本發明為發明人之上述著眼點與基於此之實驗的結果而創作者，目的在於提供一接合方法，其至少透過在大氣中的重疊亦從而可進行使表面氧化了的氧化物的薄膜作為接合膜的基體間的接合。 [用於解決課題之手段]
為了達成上述目的，本發明的化學鍵結法包含： 將接合膜形成於具有平滑面的2個基體個別的前述平滑面的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使形成於2個前述基體的前述接合膜的表面曝露於具有水分的空間而使該接合膜的表面親水化的程序；以及 以被親水化的狀態下的前述接合膜的表面彼此接觸的方式使2個前述基體重疊從而予以鍵結的程序(請求項1)。
此外，本發明的化學鍵結法包含： 將接合膜形成於具有平滑面的2個基體中的一方的基體的前述平滑面的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 以被親水化的狀態下的前述接合膜的表面與形成於另一方的前述基體的平滑面的金屬或半導體的氧化物薄膜接觸的方式將2個前述基體重疊從而予以鍵結的程序(請求項2)。
再者，本發明的別的化學鍵結法包含： 將接合膜形成於具有平滑面的2個基體中的一方的基體的前述平滑面的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 以被親水化的狀態下的前述接合膜的表面與被親水化處理或活性化處理的由金屬半導體或此等的氧化物所成的另一方的前述基體的平滑面接觸的方式將2個前述基體重疊從而予以鍵結的程序(請求項3)。
於上述任一個方法，皆可作成為包含將前述鍵結後的前述基體進一步加熱的程序(請求項4)。
此情況下，優選上以400℃以下的溫度進行前述加熱(請求項5)。
2個前述基體的前述重疊亦可作成為在大氣中進行之(請求項6)。
前述的接合膜可採用例如透過使用了氧化物靶的濺鍍、透過以氧為反應性氣體的反應性濺鍍等的真空成膜而形成的氧化物被膜(請求項7)。
此外，前述接合膜可採用使透過濺鍍等的真空成膜而形成的金屬或半導體的薄膜的至少表面例如透過對於真空容器內之氧的導入、透過前述基體的往大氣中的取出而予以氧化從而形成者(請求項8)。
再者，前述接合膜期望上例如透過濺鍍等的基體的平滑面上的伴隨了原料原子的急冷之方法而形成，從而形成為缺陷多的膜(請求項9)。
前述接合膜表面的前述親水化可為將形成有前述接合膜的前述基體從真空容器取出至大氣中從而進行者(請求項10)；或可為將水分導入至進行了前述真空成膜的真空容器內從而進行者(請求項11)。
另外，前述接合膜期望上形成為算術平均高度Sa(ISO 4287)0.5nm以下的表面粗糙度(請求項12)。
此外，本發明的封裝型電子元件為透過前述的化學鍵結法而進行了封裝體的密封者，為一種封裝型電子元件，其為將電子元件密封於將封裝體主體與蓋體接合而形成的中空封裝體內者， 前述封裝體主體與前述蓋體的接合部具備由形成於前述封裝體主體的平滑面的至少表面氧化了的金屬或半導體的第1薄膜與形成於前述蓋體的平滑面的至少表面氧化了的金屬或半導體的第2薄膜而構成的中間層， 前述中間層的前述第1薄膜與前述第2薄膜的界面被透過化學鍵結而接合，同時大氣壓的氣體被封入於前述封裝體之中空空間內(請求項13)。
另外，本發明中的「大氣壓」方面，如例如將前述的封裝體在負壓型或正壓型的無塵室內進行密封之際的封入壓力，即使為相對於大氣壓稍低或高的壓力仍可視為大氣壓。
此外，本發明的別的封裝型電子元件為一種封裝型電子元件，其為將電子元件密封於將封裝體主體與蓋體接合而形成的中空封裝體內者， 前述封裝體主體與前述蓋體的接合部具備由形成於前述封裝體主體或前述蓋體中的任一方的平滑面的至少表面氧化了的金屬或半導體的薄膜所成的中間層， 前述封裝體主體或前述蓋體中的另一方的由金屬、半導體或此等的氧化物所成的平滑面與前述中間層的界面被透過化學鍵結而接合，同時 大氣壓的氣體被封入於前述封裝體內之中空空間內(請求項14)。
於上述任一個構成的封裝型電子元件，作為前述大氣壓的氣體皆可封入惰性氣體(請求項15)。
另外，於上述封裝型電子元件的構成，前述中間層被以第1薄膜與第2薄膜而形成的情況(請求項13)下，第1薄膜與第2薄膜中的一方或雙方、前述中間層由被形成於封裝體主體或蓋體中的任一者的平滑面的薄膜而形成的情況下，期望上以缺陷多的氧化物薄膜而形成該薄膜等由缺陷多的氧化物薄膜形成前述中間層的至少一部分(請求項16)。
再者，本發明的電子裝置之混合接合法為一種電子裝置之混合接合法，其為在作為接合對象的2個電子裝置的各者形成使形成有電極部與絕緣部的至少一部分形成為平滑面的接合面，並將前述電極部彼此及前述絕緣部彼此位置對準而將2個前述接合面進行接合者， 前述2個接合面間的接合包含： 將接合膜形成於2個前述接合面的各者之程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使形成於2個前述接合面的前述接合膜的表面曝露於具有水分的空間而使該接合膜的表面親水化的程序；以及 在將2個前述接合面的前述電極部彼此及前述絕緣部彼此進行了位置對準的狀態下以被親水化的狀態下的前述接合膜的表面彼此接觸的方式將2個前述接合面重疊而予以鍵結的程序； 透過經由了前述接合膜的鍵結而使前述2個接合面的前述電極部間導通，同時使前述絕緣部間電氣絕緣(請求項17)。
此外，本發明的別的電子裝置之混合接合法為一種電子裝置之混合接合法，其為在作為接合對象的2個電子裝置的各者形成使形成有電極部與絕緣部的至少一部分形成為平滑面的接合面，並將前述電極部彼此及前述絕緣部彼此位置對準而將2個前述接合面進行接合者， 前述接合面間的接合包含： 將接合膜形成於前述接合面中的一方之程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 在將2個前述接合面的前述電極部彼此及前述絕緣部彼此進行了位置對準的狀態下以被親水化的狀態下的前述接合膜的表面與形成於另一方的前述接合面的金屬或半導體的氧化物薄膜接觸的方式將2個前述接合面重疊從而予以鍵結的程序； 透過經由了前述接合膜的鍵結而使前述2個接合面的前述電極部間導通，同時使前述絕緣部間電氣絕緣(請求項18)。
再者本發明的別的電子裝置之混合接合法為一種電子裝置之混合接合法，其為在作為接合對象的2個電子裝置的各者形成使形成有電極部與絕緣部的至少一部分形成為平滑面的接合面，並將前述電極部彼此及前述絕緣部彼此位置對準而將2個前述接合面進行接合者， 前述接合面間的接合包含： 在前述電極部及前述絕緣部的形成後將接合膜形成於2個前述接合面中的一方的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 在將2個前述接合面的前述電極部彼此及前述絕緣部彼此進行了位置對準的狀態下以被親水化的狀態下的前述接合膜的表面與被親水化處理或活性化處理的另一方的前述接合面接觸的方式將2個前述接合面重疊而予以鍵結的程序； 透過經由了前述接合膜的鍵結而使前述2個接合面的前述電極部間導通，同時使前述絕緣部間電氣絕緣(請求項19)。
可使前述透過真空成膜而形成的金屬或半導體的薄膜的至少表面氧化從而形成前述接合膜(請求項20)。
此外，於上述混合接合法，可包含透過了前述接合面的重疊之接合後進一步以300℃以下的溫度進行加熱的程序(請求項21)。
另外，前述接合膜的膜厚優選上為0.3nm～5nm，較優選上為0.3nm～3nm(請求項22)。 [對照先前技術之功效]
透過在以上進行了說明的本發明的構成，依本發明的接合方法時，可獲得以下的顯著的功效。
在作為接合對象的2個基體中的至少一平滑面形成接合膜使此接合膜的表面曝露於大氣等的包含水分的空間從而可予以親水化，前述接合膜為透過真空成膜而形成的薄膜，並為透過以氧化物為起始材料的成膜或透過成膜中、成膜後的氧化從而形成為由至少表面被氧化的金屬或半導體所成者。
處於透過此親水化使得接合膜被親水化的狀態的期間，亦即在由於因有機分子導致的表面污染致使的穩定化等使得發生疏水化前，將接合膜彼此或將接合膜與形成於另一方的基體的平滑面的氧化物薄膜或由金屬、半導體或此等的氧化物所成的另一方的基體的被親水化處理或活性化處理的平滑面進行重疊，使得即使在大氣中仍可予以發生鍵結，可在不需要經過在真空容器內的基體的重疊如此的複雜的接合程序之下進行基體彼此的接合。
此外，由於不需要在真空中進行接合，故將電子元件用之中空封裝體的封裝體主體與蓋體透過本發明的化學鍵結法而接合為前述的一方及另一方的基體從而獲得在封裝體內與電子元件一起封入了大氣壓的氣體如大氣壓的惰性氣體的封裝型電子元件。
再者，不需要在真空中進行接合，故將本發明的化學接合方法應用於前述的「混合接合」的情況下，可將從真空容器取出的電子裝置在例如大氣中進行重疊，可將形成於各裝置的接合面的電極部彼此、絕緣部彼此高精度地位置對準而重疊的作業為容易。
並且，與前述的電漿活性化接合不同，可在不進行用於進行接合膜的表面改質的電漿照射、用於親水化的濕式處理之下進行接合。
此外，與透過作為接合對象的基體本身的表面改質而獲得接合的電漿活性化接合不同，在本發明的接合方法，只要為可進行接合膜的形成的基體，不論其材質，此外於異種材質間的組合亦可進行接合。
在包含在透過了基體彼此的重疊之鍵結後進一步將基體進行加熱的程序的構成，可進一步提高基體彼此的接合強度。
因此，在需要接合強度的用途，亦可先利用透過了基體彼此的重疊之接合而進行暫接合，並透過之後的加熱進行主接合。
此加熱溫度方面，進行400℃以下的範圍的加熱，例如進行300℃程度的加熱，使得一方面獲得接合強度的大幅的提升，另一方面只要為400℃以下的加熱，在將電子裝置等安裝於基體的情況下，仍可幾乎在不對此電子裝置等造成損傷之下提高接合強度。
如此般可透過非加熱或以相對低的溫度的加熱而進行接合，使得即使在進行異種材質的晶圓間的混合接合的情況下，仍可防止因晶圓的熱脹差使得電極部彼此、絕緣部彼此的位置對準精度降低，可進行以較短間距的電極的形成。
另外，如參照圖21而說明，進行混合接合的裝置的接合面被透過CMP(Chemical Mechanical Polishing)等的方法而鏡面研磨，故在接合面設有銅(Cu)製的電極部的情況下，在鏡面研磨等之際在形成於銅(Cu)的電極部的表面的銅的氧化膜(Cu-O)上形成接合膜，使得可能發生在接合後在電極部間無法獲得導通的情況。
如此般，透過鏡面研磨等而進行形成有銅的氧化膜(Cu-O)的電極部間的接合的情況下，接合後的加熱在為了使電極部表面的銅的氧化膜(Cu-O)的氧擴散而獲得導通方面亦為有效。
另外，要使透過鏡面研磨等而產生的銅的氧化膜(Cu-O)的氧擴散而獲得導通，一般而言需要300～350℃的加熱，惟在接合膜方面選擇具有在加熱時予以促進來自電極部表面的銅的氧化膜的氧的背離的功效的材質，使得透過較低溫，例如不足300℃，例如透過200℃程度的加熱仍可使電極部間導通。
此外，如同一般的混合接合，將電極部的表面形成為中央凹下的碟狀並將2個接合面重疊為絕緣部彼此接觸後，以進行了加壓的狀態以400℃以下的範圍，例如以300℃程度的溫度進行加熱，使得可使Cu等的電極部的金屬熱脹而接觸以將形成於電極部的表面的接合膜相互接觸而進行電極部彼此的接合。
再者，可將單方或雙方的電極部的高度形成為比絕緣部高，以電極部接觸的方式重疊而進行接合。亦即，在接合後，於被接合的電極部獲得電導通，絕緣部被維持電氣絕緣時，相向的電極部、絕緣部的構造、大小不受限定。
例如透過濺鍍等的基體的平滑面上的伴隨了原料原子的急冷的方法而形成形成於基體的平滑面的接合膜從而形成為缺陷多的膜，使得與水分子的OH基的鍵結為原子級且有效地提高，可提高鍵結性能。
另外，形成於基體的平滑面的接合膜雖其表面粗糙度變大時接合強度降低，惟以算術平均高度下Sa0.5nm以下的表面粗糙度而形成接合膜，從而可確保接合強度的確保。
在以下，就本發明的採化學鍵結法之基體的接合進行說明。
[接合方法概略] 本發明的採化學鍵結法之基體的接合為使用透過濺鍍、離子鍍等的真空成膜而形成的薄膜，亦即為使用至少表面氧化了的金屬、半導體的薄膜作為接合膜而進行接合者， i)使形成於作為接合對象的2個基體個別的平滑面上的前述的接合膜雙方曝露於含水分的空間從而予以親水化而進行重疊，或 ii)將形成於作為接合對象的一方的基體的平滑面上的前述的接合膜透過曝露於含水分的空間從而予以親水化而與形成於另一方的基體的平滑面的金屬或半導體的氧化物薄膜在大氣中進行重疊，從而 進一步而言， iii)使形成於作為接合對象的一方的基體的平滑面上的前述的接合膜曝露於含水分的空間從而予以親水化而與由被親水化處理或活性化處理的金屬、半導體或此等的氧化物所成的另一方的基體的平滑面在大氣中進行重疊，從而 在接合界面予以產生化學鍵結而進行兩基體的接合。
[基體(被接合材)] (1)材質 透過了本發明的化學鍵結法之作為接合對象的基體方面，只要為可透過濺鍍、離子鍍等，例如只要為可透過使用了極限真空度為1×10 -3～1×10 -8Pa，優選上透過使用了1×10 -4～1×10 -8Pa的高真空度之真空容器的高真空度環境下的真空成膜而可形成之後詳述的接合膜的材質，則任一者皆可作為對象，各種的純金屬、合金以外，只要為Si晶圓、SiO 2基板等的半導體、玻璃、陶瓷、樹脂、氧化物等而為可進行透過了前述方法的真空成膜者即可作為本發明中的基體(被接合材)。
另外，2個基體不僅相同材質間的組合，亦可如金屬與陶瓷等般為異種材質間的組合，於如此的異種材質間的組合，依本發明的接合方法時，可適切地進行接合。
(2)接合面的狀態等 基體的形狀不特別限定，例如從平板狀者至各種的複雜的立體形狀者為止可依其用途、目的以各種的形狀者為對象，惟進行與另一方的基體的接合的部分(接合面)方面需要以既定的精度具備被平滑地形成的平滑面。
另外，可作成為進行與其他基體的接合的此平滑面在1個基體設置複數個從而可對於1個基體接合複數個基體者。
此平滑面的表面粗糙度方面，可在此平滑面形成後述的接合膜、氧化物薄膜的情況下，形成為可使形成的接合膜、氧化物薄膜的表面粗糙度在算術平均高度Sa(ISO 4287)下為0.5nm以下的平滑面，此外進行親水化處理、表面活性化處理而與前述的接合膜直接重疊的情況下，可將基體的平滑面本身在算術平均高度Sa下形成為0.5nm以下。
另外，基體方面，單晶、多晶、非晶質、玻璃狀態等其構造不特別限定而能以各種構造者作為接合對象，惟在僅對2個基體中的一方形成後述的接合膜而對另一方的基體不進行接合膜的形成之下進行兩者的接合的情況下，需要在不進行此接合膜的形成的另一方的基體的接合面，為了使產生化學鍵結變容易而預先形成氧化物薄膜、將表面進行親水化處理或透過乾式蝕刻而除去基體表面的氧化層、汙染層從而予以活性化。
[接合膜] (1)材質一般 用於接合的接合膜需要至少其表面被氧化，例如可形成為至內部為止全區被氧化的氧化物薄膜。
此接合膜的材質方面，只要為形成在真空中及大氣中穩定地存在的氧化物者，即不限於其材質，可使用各種的金屬、半導體及該氧化物作為接合膜的材質。
(2)接合膜的表面粗糙度 要使接合強度提升，接合膜彼此、接合膜與氧化物薄膜或接合膜與另一方的基體的平滑面的接合界面需要被以更廣的範圍進行接合。
然而，於接合膜的表面產生凹凸時，僅凸部彼此的接觸部分被以點接觸狀態進行接合，故接合範圍窄，即使可進行接合，接合強度仍變低。
為此，接合膜的表面方面，為了獲得接合強度的提升，優選上作成為在接合時以原子級使膜表面跨全區而接觸。
如此的以原子級的接觸方面，可使接合膜的表面粗糙度(算術平均高度Sa)為與形成於該接合膜的至少表面的氧化物為晶質的情況下的單位晶胞相同程度的大小從而實現。
於下述的表1，示出代表性的氧化物的結晶構造與晶格常數。
從表1亦可知得，示於以下的代表性的氧化物的晶格常數為0.3～0.5nm，要使接合膜的表面粗糙度為與構成接合膜的至少表面的氧化物的單位晶胞相同程度的大小，使算術平均高度(Sa)為是上述晶格常數的數值範圍之上限的0.5nm以下，優選上為比0.5nm充分小者，更優選上為是上述晶格常數的數值範圍的下限的0.3nm以下，使得可經由與吸附的水分子的OH基的鍵結而使接合界面以原子級接觸。
[表1] 代表性的氧化物的結晶構造與晶格常數
組成 TiO 2 ZrO 2 ZnO MgO
結晶構造 四方晶(金紅石系) 四方晶 六方晶(6mm) 四方晶
晶格常數(nm) a=0.459 c=0.296 a=0.515 a=(b=)0.325 c=0.521 a=0.421
(3)成膜方法 接合膜的成膜方法方面，只要為可在真空中在基體的平滑面形成金屬、半導體、此等的氧化物的薄膜的真空成膜法即不特別限定、能以已知的各種的方法進行成膜。
以如此的真空成膜法而成膜的接合膜方面，在成膜之際高溫的氣相、液相原子到達於基體的平滑面上而急速地被冷卻(淬火)使得在膜內部具有多數個構造缺陷從而容易發生與水分子的OH基的鍵結，因此於接合界面容易發生化學鍵結。
尤其，可取入多的缺氧、過飽和氧，容易控制此等的濺鍍法、併用了氧電漿(氧自由基)的蒸鍍法等可合適地利用於本發明中的接合膜的成膜。
接合膜方面，只要為至少其表面部分氧化了的金屬、半導體的薄膜即可進行接合，惟例如在接合部方面要求透明性、絕緣性的用途，形成為其整體被氧化了的氧化物薄膜。
透過濺鍍法、併用了氧電漿(氧自由基)的蒸鍍法等而形成如此的作為氧化物薄膜的接合膜的情況下，將氧化物靶進行濺鍍或使氧化物的固體蒸發而蒸鍍等可採取使成膜用的起始材料本身為氧化物者，或亦可採取以將在真空容器內使氧化物形成元素與氧反應從而生成的氧化物堆積於基體的平滑面上而進行的反應性濺鍍法等的方法進行成膜而形成者。
此情況下，要提高接合性能，可採取控制缺氧、過飽和氧從而增加膜內部的缺損而增加與水分子的OH基的鍵結密度及在膜表面的原子移動度從而提高接合性能者，亦可採取僅將接合膜的表層的數原子層以成為如此的缺陷多的狀態的條件進行成膜者。
再者，透過濺鍍法、蒸鍍法等而形成金屬、半導體的薄膜後，可將氧導入至真空容器中，或將形成了金屬、半導體的薄膜的基體取出至大氣中，從而使該薄膜氧化等而事後使透過真空成膜而形成的金屬、半導體的薄膜氧化從而形成氧化物薄膜，使此作為前述的接合膜。
如此般形成的氧化物薄膜的表面可形成多的作為氧化物的缺損。
另外，在接合膜不要求透明性、絕緣性等的性質的用途，接合膜係至少其表面被氧化即可，可如前述般使以真空成膜而形成的金屬、半導體的薄膜以如僅其表面部分被氧化的條件曝露於含氧的空間而獲得前述的接合膜者。
透過真空成膜而形成的薄膜方面，一般而言，增加膜厚時表面粗糙度增大，故需要形成相對厚的接合膜的情況下，為了可獲得前述的表面粗糙度(算術平均高度Sa下0.5nm以下)的接合膜，可使用同時進行透過了濺鍍之成膜與離子蝕刻的能量處理濺鍍法(Energy treatment sputtering method：ETS法)而進行成膜者，此外亦可使用一面對基板施加偏壓一面進行濺鍍的偏壓濺鍍法而進行成膜者。
以此ETS法及偏壓濺鍍法，可一面維持表面粗糙度小的狀態一面形成厚的接合膜。
此外，使用了此ETS法、偏壓濺鍍法的情況下，即使為基體的表面粗糙度相對大者的情況下，仍可形成表面粗糙度小的厚的氧化物薄膜，不需要高精度地研磨基體的表面等工業上的優點亦大。
(4)真空度 殘存於真空容器內的氧、水、碳等的雜質氣體被帶入至形成的接合膜的內部，使接合膜的物性劣化。
此外，在形成的接合膜的表面吸附真空容器內的氧、碳等的雜質氣體時，使表面的化學狀態穩定化，在接合界面的接合膜的化學鍵結受阻。
為此，真空容器的極限真空度需要優於比殘留氣體的平均自由徑與真空容器的大小成為相同程度的10 -1Pa為百分之一以下的大小的10 -3Pa。
此外，為了抑制往接合膜的表面的氣體吸附，優於相當於1朗繆耳的10 -4Pa為更佳。
此外，於10 -6Pa以下的超高真空環境，一面維持氧等的添加氣體的純度一面進行薄膜形成與接合為更佳，為理想。
(5)形成的接合膜的膜厚 要具有作為接合膜的物性，最低仍需要與構成形成的接合膜的氧化物為晶質時的晶格常數(根據前揭的表1，0.3～0.5nm)同等以上的膜厚，其下限值為0.3nm，優選上為0.5nm。
另一方面，在接合膜方面要求絕緣性的情況下等，從擊穿電壓的觀點等而言有時亦要求厚的薄膜。此外，在接合膜方面要求光學特性的情況下，從波長的觀點而言有時亦要求一定以上的厚度的薄膜。
然而，以一般的成膜手法使膜厚增加時表面粗糙度增大，使接合性能劣化。
關於此點，依前述的ETS法、偏壓濺鍍法時，雖可一面增加厚度一面形成表面粗糙度小的接合膜，惟要使5μm以上的接合膜堆積需要非常長的成膜時間，工業上難形成，故接合膜的厚度之上限為5μm，優選上為1μm。
因此，接合膜的膜厚優選上為0.3nm～5μm，較優選上為0.5nm～1μm的範圍。
[親水化處理] 如以上般而形成於基體的平滑面的接合膜方面，在進行基體的重疊前予以曝露於包含水分的空間而使水分吸附於表面從而使其表面親水化。
如此的親水化可採取將透過真空成膜而形成接合膜的基體從真空容器取出至大氣中從而進行者，據此可使大氣中的水分吸附於接合膜的表面從而進行親水化。
此外，接合膜的親水化方面，可採用將水分導入至進行了接合膜的成膜的真空容器內或導入含水分的空氣等而在真空容器內進行者。
另外，如前述般，在先透過真空成膜而形成金屬、半導體的薄膜(未氧化)並在形成此金屬、半導體的薄膜後曝露於含氧的空間而事後地予以氧化的構成，亦可作成為將形成有透過真空成膜而形成的金屬、半導體的薄膜的基體取出至大氣中從而同時進行氧化與親水化。
[基體的重疊] 2個基體的重疊以被親水化的狀態下的接合膜的表面彼此接觸的方式重疊從而予以在接合膜的界面發生化學鍵結從而予以接合。
此基體的重疊需要以「被親水化的狀態下的接合膜」接觸的方式而進行。
此處，取出至大氣中從而進行接合膜的親水化的情況下，接合膜的表面隨時間的經過而有機分子的表面污染進展而化學地穩定化從而總算成為疏水性，惟接合需要在成為如此的疏水性前的被親水化的狀態時進行。
維持如此的親水性的時間儘管因形成的接合膜的材質等而異，惟透過往大氣中的取出從而進行親水化的情況下，親水化被跨相對長時間而維持(因此，可跨相對長時間進行接合)。
例如，在二個石英基板的各者形成5nm的ITO薄膜作為接合膜而進行的接合測試中，往大氣中的取出後，在2小時以內接合強度幾乎未變化，取出後若超過2小時則接合強度逐漸降低，惟即使經過24小時，接合強度仍被相對於緊接著取出之後的接合強度在未加熱下維持為約7成之值，在300℃加熱後維持為約9成之值，再者於165小時(1週)後亦在未加熱下維持為約4成，在300℃加熱後維持為約7成之值。
如此般，曝露時間變長時，儘管隨時間的經過而有機分子的表面污染進展而化學上穩定化而成為疏水性而導致接合強度降低，惟透過了往大氣中的取出之親水化被跨相對長時間而維持，因此可跨相對長時間進行接合，故依需要的接合強度而管理從取出至接合為止的時間即可。
另外，本發明的化學鍵結法雖可採取將接合膜的親水化、基體的重疊皆在大氣中進行者，惟如前述般在透過往真空容器內的水分的導入而進行接合膜的親水化的情況下，亦可採取將被進行接合膜的親水化的基體從真空容器取出而在惰性氣體環境中重疊從而予以鍵結者。
如此般構成，使得例如將電子裝置的封裝體作為接合對象以本發明的方法進行接合(密封)的情況下，亦作成為在封裝體內與電子裝置一起將惰性氣體密封而可保護電子裝置受氧化等所致的劣化影響。
[另一方的基體的親水化/活性化](僅在單側形成接合膜的情況) 另外，在本發明的化學鍵結法，僅在要接合的一方的基體的平滑面形成接合膜，在另一方的基體的平滑面以已知的方法形成氧化物薄膜或將表面以已知的方法進行親水化或活性化從而作成為為容易化學鍵結的狀態，透過於此將形成有接合膜的一方的基體的平滑面進行重疊從而亦可進行接合。
另外，形成於另一方的基體的前述的氧化物薄膜不需要與形成於一方的基體的平滑面的接合膜為相同的材質，亦可為異種材質者。
於如此的接合方法，另一方的基體的平滑面的活性化亦可在與形成接合膜相同真空中以乾式蝕刻等除去形成於另一方的基體的平滑面的氧化層、汙染層從而進行。
此外，只要為可作成為容易透過親水化、活性化使表面發生化學鍵結的狀態的基體，另一方的基體的材質可為金屬、Si等的半導體，更亦可為此等的氧化物，其材質不限定。
如此般，透過使用僅在一方的基體的平滑面形成接合膜的接合方法，使得亦可將由氧化物薄膜形成的接合膜用於要接合的基體間的電絕緣、基體間的光學特性的調整。
[接合後的加熱] 作成如以上般而接合的基體亦可作成為在接合後進一步以已知的方法進行加熱從而使接合強度γ提升者。
加熱溫度雖不特別限定，惟在將搭載了電子裝置等的基板作為接合對象的情況下，為了防止對於電子裝置等之損傷的發生，優選上以400℃以下進行，例如進行300℃程度的加熱，使得可相對於未加熱時使接合強度大幅提升。
另外，加熱方面，使加熱溫度逐步地上升至目標溫度或一口氣使加熱溫度上升至目標溫度，在任一個情況下皆可獲得接合強度的提升。
更甚者，在使加熱溫度為300℃的後揭的實驗例(Y 2O 3接合膜)，比起使加熱溫度按100℃逐步上升而加熱至300℃的情況，一口氣加熱至300℃的情況較可見30%以上大的接合強度γ之上升，故接合後的加熱在為了使接合強度γ提升方面優選上一口氣予以升溫至目標溫度。
[往混合接合的應用] 在以上說明的本發明的化學鍵結法可應用於被使用於複數個電子裝置的3維積體化等的前述的「混合接合」。
對作為接合對象的電子裝置形成具有電極部與絕緣部的接合面的方法如同已參照圖21而說明般，可透過進行具備了成為電極部的凹部的絕緣材料(氧化物)的積層、對於絕緣材料之障壁金屬與電極材料(例如，Au、Cu等的金屬)的積層、CMP研磨等從而形成。
另外，在本發明的混合接合作為接合對象的電子裝置的接合面只要為至少其一部分為形成平滑面者即可，只要為具有如此的平滑面者，除如示於圖9般接合面整體上被形成為平滑面的情況以外，如參照圖21而說明的歷來的混合接合的情況，可為電極部的表面相對於絕緣部的表面凹下的形狀，或亦可與其相反而為絕緣部相對於電極部的表面凹下的形狀。
於接合面的表面的各者，如示於圖9般真空成膜形成作為接合膜的金屬、半導體的薄膜，同時形成使此金屬、半導體的薄膜曝露於大氣予以氧化而形成的是缺損多的氧化膜的接合膜，同時將此接合膜透過大氣中的水分予以親水化。
之後，將2個接合面的電極部彼此、絕緣部彼此精密地予以位置對準後，以予以親水化的接合膜(氧化膜)彼此重疊的方將接合面重疊，從而進行經由了接合膜之接合面間的接合。
接合後，依所需而加熱至既定的溫度(例如100～300℃)。作成如此，進行經由了接合膜的接合，使得絕緣部可在接合後不加熱之下或在低溫下的熱處理後獲得電絕緣性，同時電極部(Cu、Au等)可在接合後不加熱之下或在低溫下的熱處理後獲得導電性。
另外，將電極部的表面形成為中央凹下的碟狀，將2個接合面重疊為絕緣部彼此接觸後，以既定的溫度(例如100～300℃)進行加熱，從而可使Cu等的電極部的金屬熱脹並接觸而使形成於電極部的表面的接合膜相互接觸而將電極部彼此接合並獲得導電性。再者，可將單方或雙方的電極部的高度形成為比絕緣部高，以電極部接觸的方式重疊而進行接合。亦即，在接合後，於被接合的電極部獲得電導通，絕緣部被維持電氣絕緣時，相向的電極部、絕緣部的構造、大小不受限定。 [實施例]
在以下，說明有關透過了本發明的化學鍵結法之接合測試結果。
[實驗例1] 使以使用了氧化物靶的濺鍍法進行了成膜的氧化物薄膜作為接合膜的接合例 (1)實驗方法 透過使用了氧化物靶的濺鍍法從而在基體的平滑面形成各種的氧化物薄膜，使此氧化物薄膜作為接合膜而進行了接合。
成膜以示於下述的表2的條件的RF磁控濺鍍法或偏壓濺鍍法而進行。
另外，測試結果中無特別記載者為採用透過RF磁控濺鍍法而成膜的接合膜之接合結果。
[表2] 濺鍍條件
條件 RF磁控濺鍍 偏壓濺鍍
極限真空度 1×10 -6Pa以下(10 -7Pa左右) 1×10 -5Pa以下(10 -6Pa左右)
濺鍍氣體 純Ar(無氧添加) 純Ar及純Ar+氧
將石英基板[直徑2吋、表面粗糙度Sa=0.12～0.14nm(其中，僅在偏壓濺鍍使用的石英基板的直徑4吋、表面粗糙度Sa=0.13 nm)]、Si基板(直徑2吋、表面粗糙度Sa=0.15nm)作為接合對象(基體)，在此等基板上透過上述濺鍍法形成氧化物薄膜而當作接合膜。
將以任一個方法形成的接合膜一起在濺鍍裝置的載鎖(load lock)室進行透過了氮氣之排氣後取出至濕度50%(室溫20℃)的大氣中而予以親水化，同時以接合膜彼此接觸的方式將2個基板在不加壓之下重疊而接合。
另外，接合在往大氣中的取出後，隨即進行。
接合後，就未加熱者、以100℃、200℃、300℃(一部分的測試例中進一步400℃)的各溫度進行了5分鐘的加熱者，分別透過片件法測定接合界面的自由能γ(J/m 2)作為接合強度。
另外，片件法指根據如示於圖8般將片件插入於2個基體的接合界面時的自片件的頂端的剝離長L而評價接合強度(接合界面的表面自由能)γ者，接合強度γ被以下式表示[M.P. Maszara. G. Goetz. A. Cavigila and J. B. McKitterick：J. Appl. Phys. 64 (1988) 4943]。 γ=3/8×Et 3y 2/L 4此處，E為晶圓的楊氏模量、t為晶圓的厚度、y為片件的厚度的1/2。
(2)實驗結果 (2-1)使Y 2O 3薄膜作為接合膜的接合 於表3示出測定了將膜厚2～10nm的Y 2O 3薄膜作為接合膜而形成於2個石英基板的各者而接合之際的接合強度的結果。
[表3] 使Y 2O 3薄膜作為接合膜的晶圓的接合強度
Figure 02_image001
於2～10nm的膜厚的全範圍，Y 2O 3薄膜表面的算術平均高度Sa為約0.14nm以下，與石英基板表面的算術平均高度Sa為大致相同程度。
此外，根據上述的結果，可證實未加熱下的接合強度γ(J/m 2)雖為小至0.12～0.15J/m 2的值，惟未加熱下亦可在大氣中進行接合。
另外，此接合強度透過加壓亦未確認到上升。
相對於此，一面使接合後的基板的加熱溫度按100℃上升一面測定了接合強度γ的變化的結果，接合強度隨加熱溫度之上升而提升，透過300℃的加熱而上升至0.82～0.90J/m 2。
另外，相對於在示於前揭的表3的測試結果為使加熱溫度按100℃逐步上升者，將使接合後的基板一口氣溫度上升至300℃而進行了加熱的情況下的接合強度γ示於下述的表4。
[表4] 根據加熱溫度的控制條件的差異之接合強度γ的差異(Y 2O 3膜)
加熱溫度的控制條件 接合強度γ(J/m 2)膜厚5nm/單側
按100℃逐步地升溫至300℃ 0.89 (石英基板)
一口氣升溫至300℃ 1.23 (石英基板)
1.78 (Si基板)
根據上述的結果，證實比起按100℃逐步地使加熱溫度上升的情況，一口氣加熱至300℃的情況較可獲得接合強度之上升。
另外，於任一個樣品，皆未觀察到熱處理導致的在接合界面的氣泡的發生，依本發明的化學鍵結法之接合為可堪用於對接合部要求透明性的零件的接合、要求接合狀態的均質性的電子元件的(絕緣部的)接合等者。
圖1為將Y 2O 3薄膜(5nm)作為接合膜而接合後一口氣加熱至300℃的Si基板的接合樣品(γ=1.78J/m 2)的截面TEM像。
如示於圖1，於接合界面雖存在密度低之層，惟證實部分接合界面消失。
Y 2O 3薄膜在內部包含微結晶，在接合界面消失之處因熱處理而產生原子重排部分。
(2-2)使ZrO 2薄膜作為接合膜的接合 於表5示出測定了將膜厚2～10nm的ZrO 2薄膜形成於2個石英基板的各者作為接合膜而接合之際的接合強度的結果。
[表5] 使ZrO 2薄膜作為接合膜的基板的接合強度
Figure 02_image003
在膜厚2～10nm，接合強度γ在未加熱下為0.14～0.17J/m 2，一面使加熱溫度按100℃上升一面測定了接合強度γ的變化的結果，接合強度γ顯示隨加熱溫度之上升而上升之傾向，使加熱溫度上升至300℃時的接合強度上升至0.37～0.57J/m 2。
另一方面，在膜厚20nm(單側)，未加熱的接合強度γ為0.10J/m 2，比起膜厚2～10nm的情況可見大幅的降低。
此外，在膜厚20nm(單側)，即便使加熱溫度上升，接合強度γ之上升仍未觀察到。
如此的結果理由推測如下：相對於接合膜表面的算術平均高度Sa在膜厚2～10nm的範圍皆為0.15nm以下，接合膜表面的算術平均高度Sa在膜厚20nm增大至0.22nm。
然而，儘管接合強度γ變低，於使膜厚20nm的ZrO 2薄膜作為接合膜的接合，亦證實可進行基板的接合本身。
另外，於任一個樣品，皆未觀察到熱處理導致的在接合界面的氣泡的發生，依本發明的化學鍵結法之接合為可堪用於對接合部要求透明性的零件的接合、要求接合狀態的均質性的電子元件的(絕緣部的)接合等者。
(2-3)使TiO 2薄膜作為接合膜的接合 於圖2示出測定了將膜厚2nm或5nm的TiO 2膜形成於2個石英基板的各者作為接合膜而接合之際的接合強度的結果。
膜厚2nm、5nm的任一者皆雖接合強度γ在未加熱下為0.1J/m 2，惟200℃的加熱下到達1J/m 2，隨進一步的加熱(最大加熱至400℃)，未見接合強度γ的大的變化而達到頂點。
然而，於任一個條件皆證實可進行基板的接合，同時證實接合後的熱處理對接合強度γ的提升為有效。
此外，於任一個樣品，皆未確認到熱處理導致的在接合界面的氣泡的發生，依本發明的化學鍵結法之接合為可堪用於對接合部要求透明性的零件的接合、要求接合狀態的均質性的電子元件的(絕緣部的)接合等者。
(2-4)使ITO薄膜作為接合膜的接合 於圖3示出測定了將膜厚2nm、5nm、10nm或20nm的ITO薄膜形成於2個石英基板的各者作為接合膜而接合之際的接合強度的結果。
於膜厚2～20nm的全範圍，ITO薄膜表面的算術平均高度Sa為約0.15nm以下，任一者皆與石英基板表面的算術平均高度Sa為相同程度。
接合強度γ在未加熱下雖為0.2J/m 2，惟隨加熱溫度之上升，於任一個膜厚皆確認到接合強度γ之上升。
在300℃的加熱，膜厚5nm下接合強度γ到達於1.8J/m 2，此外在其以外的膜厚亦獲得0.8～1.2J/m 2如此之相對高的接合強度。
另外，於圖4，示出透過本發明的方法使膜厚5nm的ITO薄膜作為接合膜而在大氣中進行了接合的樣品(實施例)的接合強度與將相同地形成了膜厚5nm的ITO薄膜的石英基板在不從真空容器取出之下在真空中進行了接合的樣品(比較例)的比較結果。
如從圖4可知，於使膜厚5nm的ITO薄膜作為接合膜之例，大氣中的接合後以300℃的加熱獲得的1.7J/m 2如此之實施例的接合強度γ與將在真空中進行了接合的樣品以300℃加熱的情況下獲得的比較例的接合強度γ為相同程度，依條件採大氣中的接合仍可進行與在真空中的接合相同程度的強固的接合。
另外，於任一個樣品，皆未確認到熱處理導致的在接合界面的氣泡的發生，依本發明的化學鍵結法之接合為可堪用於對接合部要求透明性的零件的接合、要求接合狀態的均質性的電子元件的(絕緣部的)接合等者。
(2-5)使SiO 2薄膜作為接合膜的接合 於圖5示出測定了將膜厚1nm、2nm或5nm的SiO 2膜形成於2個石英基板的各者作為接合膜而接合之際的接合強度γ的結果。
膜厚1nm及2nm的接合強度γ在未加熱下雖為0.17J/m 2，隨加熱溫度的增加而增大，惟在200℃以上的加熱大致上飽和，300℃的加熱後的接合強度γ為0.87J/m 2(膜厚2nm)。
在SiO 2薄膜，表面的算術平均高度Sa隨膜厚的增大而急劇增加，比起膜厚1nm、2nm的情況，以膜厚5nm的SiO 2薄膜的接合下接合強度γ變小。
然而，於使用任一個膜厚的SiO 2薄膜作為接合膜之例皆可證實可進行接合。
在使用了SiO 2薄膜的接合，證實比起在不將形成了SiO 2薄膜的基板從真空容器取出之下在真空中進行接合的情況，取出至大氣中而接合的本發明的接合方法發揮較高的接合強度γ。
晶質的SiO 2具有鑽石型的非常穩定的共價鍵結構造，故推定非晶質的SiO 2亦同樣地具有穩定的共價鍵結構造。為此，在真空中的接合應難以將SiO 2薄膜之間強固地直接接合。
相對於此，在大氣中的接合，在取出至大氣中之際因吸附於SiO 2膜的表面的水分而產生OH基間的氫鍵結，從該狀態進行熱處理，使得易於在SiO 2薄膜之間形成Si-Si、Si-O-Si的鍵結，應有助於接合強度γ的增大。
另外，於透過了SiO 2薄膜之接合，任一個樣品皆未觀察到熱處理導致的在接合界面的氣泡的形成等。
(2-6)使WO 3薄膜作為接合膜的接合 於圖6示出測定了將膜厚2nm、5nm、10nm、20nm或50nm的WO 3薄膜形成於2個石英基板的各者作為接合膜之際的接合強度的結果。
於膜厚2～50nm的全範圍，WO 3薄膜表面的算術平均高度Sa保持在0.12nm程度，與石英基板表面的算術平均高度Sa維持在相同程度。
接合強度γ方面任一個膜厚皆在未加熱下為0.2J/m 2程度、300℃的加熱後最大0.9J/m 2程度(膜厚5、10nm)，接合強度γ的膜厚依存性相對小。
此理由應為如前述般在WO 3薄膜方面表面的算術平均高度Sa隨膜厚的增加仍保持大致一定值。
另外，圖6中顯示為「Si基板(5nm/300℃)」的繪圖為顯示在將形成了膜厚5nm的WO 3膜的Si基板在大氣中進行接合後一口氣加熱至300℃的樣品的接合強度γ者，此例中接合強度γ增加至1.36J/m 2。
根據此結果，證實比起石英基板的接合，將Si基板接合而一口氣加熱至300℃的情況獲得較高的接合強度γ。
此外，在使WO 3薄膜作為接合膜的接合，任一個樣品皆亦未觀察到熱處理導致的在接合界面的氣泡的發生等。
(2-7)各種接合膜間的接合強度的比較 於下述的表6示出將前面提及Y 2O 3、ZrO 2、TiO 2、ITO、SiO 2、WO 3的各薄膜作為接合膜而將石英基板進行了接合之際的接合強度γ的比較結果。
在表6，僅示出在使用了上述各接合膜的接合測試的結果之中在表面的算術平均高度Sa為0.16nm以下大致共通的膜厚2nm、5nm的測定結果(其中，僅膜厚5nm的SiO 2膜方面算術平均高度Sa稍大為0.22nm)。
此外，300℃的熱處理後的接合強度γ表示按100℃逐步加熱之際的300℃加熱時的接合強度γ，一部分將一口氣加熱至300℃的情況下的接合強度γ併記於( )內。
[表6] 各種接合膜間的接合強度γ的比較
Figure 02_image005
根據上述的結果，證實儘管因接合膜的構成元素的差異而於接合強度存在差異，惟透過任一個接合膜皆可進行接合。
此外，於任一個接合膜，皆證實因接合後的加熱使得接合強度γ上升，對於接合強度γ的提升，接合後的加熱為有效。
此外，於全部的接合膜，透過300℃的加熱比起未加熱的情況可見大幅的接合強度γ的提升，同時於多數的接合膜方面顯示接合強度γ超過1J/m 2的高的接合強度γ。
再者，從Y 2O 3薄膜(5nm)的接合強度的測定結果而言，於其他接合膜亦透過變更為將加熱條件一口氣加熱至目標溫度，使得有望獲得更進一步的接合強度γ的提升。
另外，就使TiO 2薄膜、SiO 2薄膜作為接合膜的接合例，使加熱溫度進一步上升至400℃而測定了接合強度γ的變化，惟未見進一步的接合強度γ的提升，在進行接合後的加熱的情況下，證實即使對電子裝置等難造成損傷的400℃以下，例如300℃程度的加熱，在為了獲得接合強度γ的提升方面仍為有效。
(2-8)接合膜的有無及膜厚的變化與接合強度γ 分別於下述的表7示出將研磨至算術平均高度Sa成為0.12nm為止的2個石英(SiO 2)基板在大氣中進行接合(光學接觸)時的接合強度γ、將分別形成了算術平均高度Sa為0.12nm的SiO 2膜(膜厚2nm)的2個石英基板在大氣中進行接合時的接合強度γ及將以偏壓濺鍍分別形成了膜厚200nm的SiO 2膜的2個石英基板在大氣中進行接合時的接合強度γ。
另外，300℃熱處理後的測定結果為測定了在接合後按100℃逐步使加熱溫度上升而到達300℃時的接合強度γ者。
[表7] 接合膜的有無及膜厚的變化與接合強度γ的關係
   石英基板 (無膜) SiO 2膜 (膜厚2nm) SiO 2膜 (膜厚200nm)
未加熱 0.07 J/m 2 0.17 J/m 2 純Ar：0.10 J/m 2Ar+O 2：0.14 J/m 2
300℃熱處理後 0.25 J/m 2 0.87 J/m 2 純Ar：0.42 J/m 2以上(氣泡產生) Ar+O 2：氣泡多無法解析
石英的構成元素為SiO 2，雖與形成為接合膜的SiO 2薄膜共通，惟根據上述的結果，可得知在算術平均高度Sa相同的情況下，比起石英基板彼此的直接接合，使透過真空成膜而形成的SiO 2薄膜作為接合膜而予以介於之間而接合的情況比未加熱及300℃加熱後的任一個結果皆獲得顯著較大的接合強度γ。
如此般，儘管構成元素共通仍於接合強度產生大的差異的理由應為：透過真空成膜而形成的SiO 2薄膜比石英基板缺陷多，此缺陷的存在為導致接合強度的提升的原因之一。
此外，從上述表7的結果可證實在使用以如偏壓濺鍍法般可在不使表面粗糙度增大之下形成厚的薄膜的成膜方法而形成的薄膜的情況下，即使為形成200nm如此之相對厚的薄膜的情況，仍能以比透過光學接觸而將石英基板(無膜)接合的情況高的接合強度進行接合。
根據此結果得知：依本發明的接合方法時，只要為可將使用於接合的接合膜的表面粗糙度維持在既定的範圍者，則即使透過膜厚的增大仍可進行接合。
(2-9)氧化膜的往大氣的曝露時間與接合強度γ 於圖7示出在形成膜厚5nm的ITO薄膜於2個石英基板的各者作為接合膜而取出至大氣後使至接合為止的待機時間變化而測定了接合強度的結果。此外，於表8，以(%)示出相對於在緊接著取出後進行接合的情況下的接合強度(100%)之既定大氣時間經過後的接合強度γ的大小。
膜厚5nm的ITO薄膜表面的算術平均高度Sa為約0.15nm以下，與石英基板表面的算術平均高度Sa為相同程度。
接合強度γ在待機時間為2小時以內幾乎未見降低。
2小時經過後，接合強度γ雖逐漸降低，惟24小時後的接合強度γ仍確認到獲得緊接著往大氣中的取出後進行接合的情況的74%(未加熱)至91%(300℃加熱後)的接合強度γ。
再者，165小時(1週)後雖相對於緊接著取出之後的接合強度降低至在未加熱方面約4成、300℃加熱後方面約7成之值，惟仍可接合。
如此般，因取出至大氣中而發生的接合膜的親水化被跨長時間而維持(因此，可跨長時間進行接合)。
其中，由於隨時間的經過而有機分子的表面污染進展而化學上穩定化，逐漸轉為疏水性而接合強度降低，故需要在可獲得需要的接合強度的範圍內管理從取出至接合為止的時間。
此外，於任一個樣品，皆未確認到熱處理導致的在接合界面的氣泡的發生，依本發明的化學鍵結法之接合為可堪用於對接合部要求透明性的零件的接合、要求接合狀態的均質性的電子元件的(絕緣部的)接合等者。
[表8] 相對於緊接著取出後進行接合的情況之接合強度γ的大小(%)
      待機時間(小時)
2 24 165
接合強度的大小(%) 未加熱 99 74 39
300℃熱處理後 99 91 73
[實驗例2] 使在大氣中予以氧化的金屬薄膜作為接合膜的接合例 (1)測試的目的 在以上說明的實驗例1，皆示出透過使用了氧化物靶之濺鍍直接將氧化物薄膜形成於基板的表面並使此作為接合膜的情況下的接合例。
相對於此，在本實驗例(實驗例2)，使透過真空成膜在基板上形成金屬的薄膜(未氧化)並將形成有此金屬薄膜的基板取出至大氣中而事後予以氧化從而獲得的氧化物薄膜(一部分的樣品為僅使表面部分氧化的金屬薄膜)作為接合膜，並證實透過如此的接合膜亦可進行化學鍵結。
(2)實驗方法 使透過使用了金屬靶的DC磁控濺鍍法(使用純Ar氣體)在基體(石英基板或Si基板)的平滑面形成各種的金屬薄膜並將形成了此金屬薄膜的基體取出至濕度50%(室溫20℃)的大氣中而透過因空氣導致的室溫氧化而使前述金屬薄膜氧化而獲得的氧化物薄膜作為接合膜，並同時透過空氣中的水分予以親水化而進行了接合。
接合在從真空容器的基體的取出後，迅速(5分鐘以內)進行。
於成膜，使用示於下述的表9的3種類的成膜裝置。
[表9] 成膜裝置
   極限真空度 排氣氣體＊1
裝置1 1×10 -7Pa以下 (10 -8Pa左右) N 2
裝置2 1×10 -5Pa以下 (10 -6Pa左右) N 2
裝置3 1×10 -4Pa以下 (10 -5Pa左右) 空氣
＊1 成膜後使真空室返回大氣壓之際投入的氣體
另外，使用的基體(基板)、接合後的熱處理條件、接合強度的測定方法等的其他條件同與先作為測試例1而說明的「以使用了氧化物靶的濺鍍法進行了成膜的氧化物薄膜作為接合膜的接合例」的情況。
(3)實驗結果 (3-1)使Ti薄膜氧化而作成為接合膜的接合結果 在2個石英基板的各者透過DC磁控濺鍍法形成膜厚0.3～1.0nm的Ti薄膜後，取出至大氣中，進行接合5分鐘以內。
就接合後的石英基板的接合強度γ，於未加熱的狀態、200℃加熱時及300℃加熱時的各者進行了測定。將測定結果示於表10。
另外，基板的加熱方面，使用熱板而按100℃逐步提高加熱溫度從而進行。
[表10] 在大氣中使Ti薄膜氧化而作成為接合膜的接合的接合強度γ
Figure 02_image007
接合前的薄膜的目視觀察的結果，可證實膜厚0.3nm與膜厚0.5nm的Ti薄膜皆為透明，取出至大氣中從而發生氧化。
膜厚1nm的Ti薄膜雖透明化亦進展，惟可證實依然殘留金屬色，故在膜厚1nm的Ti薄膜，推測為氧化僅在表面部分發生者。
接合後、未加熱的狀態下的接合強度γ儘管證實以氮(N 2)氣體將真空室進行排氣者顯示較大的數值，惟於任一個樣品皆可進行接合。
證實在接合後進行熱處理使得任一個樣品皆接合強度γ增加。
加熱後的接合強度γ方面，膜厚越大者越大，此外300℃的加熱後的接合強度γ在膜厚0.3nm與0.5nm者皆高達約1J/m 2，在膜厚1.0nm者方面成為無法插入片件而勉強插入時石英基板會破斷之程度的高的接合強度γ。
(3-2)使用了使Zr薄膜氧化的接合膜的接合結果 於表11示出透過DC磁控濺鍍法形成膜厚0.3nm或膜厚0.5nm的Zr薄膜於2個石英基板的各者後取出至大氣中而進行接合的接合結果。
另外，接合皆在往大氣中的取出後，在5分鐘以內進行。
此外，接合後的接合強度γ的測定於未加熱的狀態及200℃加熱時、300℃加熱時的各者進行，基板的加熱使用熱板而按100℃逐步提升加熱溫度從而進行。
[表11] 在大氣中使Zr薄膜氧化而作成為接合膜的接合的接合強度γ
Figure 02_image009
接合前的薄膜的目視觀察的結果，可證實膜厚0.3nm與膜厚0.5nm的任一個Zr薄膜皆為透明，取出至大氣中從而發生氧化。
接合後雖未加熱的狀態下的接合強度γ為約0.02～0.03J/m 2之相對小者，惟證實可進行接合。
證實接合後透過進行熱處理使得任一個樣品皆接合強度γ增加，可證實300℃的加熱後的接合強度γ在膜厚0.3nm與0.5nm中的任一者皆比起未加熱的狀態大幅上升至0.74J/m 2。
[實驗例3] 接合面的材質不同的晶圓的接合例 (1)測試的目的 在以上說明的實驗例1及實驗例2，皆在接合的晶圓的表面將氧化物薄膜或僅使表面部分氧化的金屬膜形成為接合膜，透過如此的接合膜證實亦可進行化學鍵結。在實驗例3，證實接合面的材質不同的晶圓的接合以及僅在單方的接合面形成接合膜的晶圓的接合皆可進行化學鍵結。
(2)實驗方法 作為成為接合膜的氧化物薄膜，使用膜厚5nm的ITO薄膜。薄膜的形成方法與實驗例1相同。在一部分的實驗，透過DC磁控濺鍍法形成膜厚0.5nm的Ti薄膜而取出至大氣而將表面氧化。薄膜的形成方法如同實驗例2，使用的裝置為表9中的裝置1。
另外，使用的基體(基板)、接合後的熱處理條件、接合強度的測定方法等的其他條件同與先作為實驗例1而說明的「以使用了氧化物靶的濺鍍法進行了成膜的氧化物薄膜作為接合膜的接合例」的情況。
(3)實驗結果 (3-1)使ITO薄膜與Ti薄膜氧化的薄膜的接合結果 於表12，示出在單方的基板上將膜厚5nm的ITO薄膜並在另一方的基板上將膜厚0.5nm的Ti薄膜分別形成為接合膜並大致上同時取出至大氣中而在5分鐘以內進行接合的結果。表中雖為了比較而亦示出將膜厚5nm的ITO薄膜彼此接合的結果，惟此與示於實驗例1的結果相同。
將ITO膜與表面氧化了的Ti膜進行了接合的情況下的接合強度γ在未加熱仍獲得0.35(J/m 2)，獲得比將ITO薄膜彼此接合的情況大之值。300℃加熱後的接合強度γ為1.23J/m 2，獲得雖比將ITO薄膜彼此接合的情況小惟超過1J/m 2的大的接合強度。
從此可得知即使以氧化膜的種類以及形成方法不同的組合進行了接合的情況下，在薄膜的形成後取出至大氣而將表面進行親水化處理從而獲得大的接合強度，再者透過熱處理使接合界面的化學鍵結促進從而獲得更大的接合強度。
此外，在本次的實驗，分別形成單方的ITO薄膜以及另一方的Ti薄膜並大致上同時取出至大氣中而在5分鐘以內進行接合。然而，如示於實驗例1，將薄膜取出至大氣後在一定時間內進行接合即可獲得大的接合強度，故將形成的薄膜取出至大氣的時序可分開，從取出至大氣至接合為止的待機時間在接合的2個薄膜可為不同。
另外，於任一個樣品，皆未確認到熱處理導致的在接合界面的氣泡的發生，依本發明的化學鍵結法之接合為可堪用於對接合部要求透明性的零件的接合、要求接合狀態的均質性的電子元件的(絕緣部的)接合等者。
[表12] 異種薄膜的接合與接合強度γ
接合面1 (基板：石英) 接合面2 (基板：石英) 接合強度γ(J/m 2)
未加熱 100℃ 200℃ 300℃
ITO膜(5 nm) 形成Ti (0.5 nm)後，取出至大氣而將表面氧化 0.35 0.48 0.68 1.23
ITO膜(5 nm) ITO膜 (5 nm) 0.20 0.40 0.67 1.68
(3-2)將ITO薄膜形成於單面的接合結果 於表13，示出在單方的基板上形成膜厚5nm的ITO薄膜並在另一方的基板不形成薄膜而接合的結果。示出在將ITO薄膜從真空容器取出後在5分鐘以內進行了接合的結果。表中雖亦分別示出將膜厚5nm的ITO薄膜彼此接合的結果以及在不形成薄膜之下將2個石英基板在大氣中進行了接合(光學接觸)時的結果，惟此等與示於實驗例1的結果相同。
在單方的基板上形成膜厚5nm的ITO薄膜而接合的接合強度γ在未加熱獲得0.26(J/m 2)，在300℃加熱後獲得0.41(J/m 2)。比起石英基板彼此的接合(光學接觸)，在單方的基板上使ITO薄膜作為接合膜而介於之間而接合的情況在未加熱及300℃加熱後的任一個結果皆獲得顯著較大的接合強度γ。
在單方的基板上形成膜厚5nm的ITO薄膜而接合的情況下的接合強度γ比起在雙方的基板上形成ITO薄膜的情況在未加熱的狀態獲得稍微較大之值。此理由應為：不形成ITO薄膜的石英基板的表面粗糙度比ITO膜的表面粗糙度稍微較小，故即使為僅單方的ITO膜表面被親水化的狀態，仍容易在接觸界面發生氫鍵結。然而，300℃加熱後的接合強度γ在兩面形成ITO膜者較大。此理由應為：ITO膜的薄膜表面的缺陷多，故在兩側形成ITO膜較容易透過進行熱處理從而發生在接觸界面之原子的鍵結。
如此般，與僅單側形成ITO膜且另一方不形成薄膜的石英基板進行了接合的情況亦獲得比石英基板彼此的接合(光學接觸)大的接合強度。此外，如可從將前述的ITO薄膜與Ti薄膜予以氧化的薄膜的接合結果得知，只要被接合的雙方的表面被親水化即可不問其種類而接合，故可知得在使不形成薄膜的石英基板的表面活性化而促進親水化的情況下可獲得更大的接合強度。
[表13] 往單面的接合膜的形成與接合強度γ
接合面1 (基板：石英) 接合面2 (基板：石英) 接合強度γ(J/m 2)
未加熱 100℃ 200℃ 300℃
ITO膜(5 nm) 無膜 (石英基板) 0.26 0.48 0.41 0.41
ITO膜(5 nm) ITO膜(5 nm) 0.20 0.40 0.67 1.68
無膜 (石英基板) 無膜 (石英基板) 0.07 0.07 0.18 0.25
[實驗例4] 以本發明的化學鍵結法進行了接合的電極部的導電性的確認測試 (1)測試的目的 設想本發明的化學鍵結法的往混合接合的應用，確認在透過本發明的化學鍵結法而接合的電極部間獲得導通。
(2)實驗方法 (2-1)晶圓A的作成 直徑2吋的石英晶圓之中，對在圖10(A)中著色為灰色的矩形(20mm×6mm)的部分隔著Ti的基底膜(膜厚2nm)而形成銅(Cu)或金(Au)的電極膜(膜厚20nm)。
此電極膜之中，於在圖10(B)中以影線表示的中央部分(12mm×6mm)的範圍，隔著Ti的基底膜(膜厚2nm)而形成金(Au)的保護膜(膜厚30nm)。
之後，在與金(Au)的保護膜的形成範圍一致的範圍[圖10(C)中的標記交叉影線的範圍]形成Y 2O 3的絕緣保護膜(膜厚10nm)而當作晶圓A。
此晶圓A之中，將在圖10(C)著色為灰色的部分[電極膜曝露的部分]分別當作「電極部A」。
(2-2)晶圓B的作成 直徑2吋的石英晶圓之中，對在圖11(A)中著色為灰色的部分隔著Ti的基底膜(膜厚2nm)而形成銅(Cu)或金(Au)的電極膜(膜厚20nm)。
此電極膜之中，於在圖11(B)中標記影線的部分，隔著Ti的基底膜(膜厚2nm)而形成金(Au)的保護膜(膜厚30nm)。
之後，金(Au)的保護膜之中，對在圖11(C)中標記交叉影線的部分形成Y 2O 3的絕緣保護膜(膜厚10nm)而當作晶圓B。 晶圓B之中，將在圖11(C)著色為灰色的部分[電極薄膜曝露的部分]分別當作「電極部B」。
(2-3)接合方法 在晶圓A與晶圓B個別的表面整體透過真空成膜形成Ti或Mn的薄膜作為接合膜後，將晶圓A及晶圓B一起取出至大氣中而使接合膜氧化同時予以親水化。
之後，以設於晶圓A的電極部A與設於晶圓B的電極部B被重疊為示於圖12的狀態的方式將晶圓A與晶圓B重疊而接合。
(2-4)導電性的評價 使用以上述方法而接合的晶圓A、晶圓B而形成示於圖13的測定電路。
使電流流於此測定電路，評價了以本發明的化學鍵結法而接合的電極部A與電極部B的接合部的通電狀態與電阻。
(3)實驗結果 (3-1)Au電極部間的接合 (3-1-1)實施例 晶圓A、晶圓B皆形成金(Au)的薄膜(膜厚20nm)作為電極膜同時形成Ti薄膜(膜厚0.5nm)作為接合膜並曝露於大氣中從而使接合膜氧化同時予以親水化而將晶圓A與晶圓B以室溫進行接合而作成了樣品。
使用此樣品而形成示於圖13的測定電路，將樣品加熱至200℃同時冷卻至室溫而連續地測定了相對於溫度變動之電阻的變化。
加熱方面，將在圖13中以點劃線示出的長方形的78mm×58mm的區域以表面平坦的金屬從上下以25kgf的力夾住。此時，在設於晶圓A的電極部A與設於晶圓B的電極部B重疊的2處的區域，分別放置比此區域稍微大的5mm×5mm的聚四氟乙烯片(厚度1.5mm)而夾住，據此在兩電極部重疊的區域施加約5MPa的壓力。此狀態下，逐漸提升分別內置於2個金屬的電加熱器的溫度，從而以0.88℃/秒的升溫速度進行加熱，以200℃保持5分鐘後，自然冷卻至室溫。
(3-1-2)比較例 作為比較例，在晶圓A及晶圓B的各者透過真空成膜形成金(Au)的電極膜、Au保護膜及絕緣保護膜，晶圓A及晶圓B的任一者皆不形成接合膜，將晶圓A的電極部A與晶圓B的電極部B在不形成接合膜之下直接在大氣中接合而形成了樣品。
Au在室溫的大氣中不會氧化，故將透過真空成膜而形成的Au的電極膜彼此重疊使得在Au電極的界面發生原子重排從而可在不形成接合膜之下將Au電極彼此直接接合。
使用作成如此般而接合的晶圓的樣品而形成示於圖13的測定電路，以與實施例同樣的方法將此樣品加熱至200℃後，冷卻至室溫而連續地測定了相對於溫度變動之電阻的變化。
(3-1-3)測定結果 分別將隔著Ti接合膜(膜厚0.5nm)而接合的實施例的測定結果示於圖14，並將以無接合膜無而直接接合的比較例的測定結果示於圖15，同時將在加熱前後的各樣品的電阻示於表14。
[表14] 在Au電極之接合部的電阻
   接合膜 電阻(Ω)
加熱前 加熱(200℃)後
實施例 Ti (0.5nm) 8.2 7.9
比較例 無 (Au的直接接合) 8.0 7.7
(3-1-4)考察 根據上述的結果，隔著Ti的接合膜而接合的情況與將Au電極彼此直接接合的情況在電阻的測定值方面未見顯著的差異。
在不使接合膜介於之間之下將Au電極相互接合的比較例的樣品由於接合面的界面電阻大致為零，故上述的測定結果為在使Ti的接合膜(0.5nm)介於之間而接合的實施例的樣品方面Au電極相互間的界面電阻亦顯示為大致零者。
如此的結果的理由應為：作為接合膜的Ti的接合膜薄達0.5nm，故接合膜的存在未抑制在Au/Au界面的原子的重排，超過接合界面而發生原子重排。
(3-2)Cu電極的接合(使用了膜厚0.3nm的接合膜的接合) (3-2-1)實施例 晶圓A、晶圓B皆形成銅(Cu)的薄膜(膜厚20nm)作為電極膜同時形成接合膜並曝露於大氣中從而使接合膜氧化同時予以親水化而將晶圓A與晶圓B以室溫進行接合而作成了樣品。
使用此樣品而形成示於圖13的測定電路，將樣品加熱至200℃後冷卻至室溫而連續地測定了相對於溫度變動之電阻的變化。
將在晶圓A、B的表面分別形成Ti薄膜(膜厚0.3nm)作為接合膜而接合者與形成Mn薄膜(膜厚0.3nm)而接合者分別作成為樣品。
(3-2-2)比較例 作為比較例，在晶圓A及晶圓B的各者透過真空成膜形成銅(Cu)的電極膜、Au保護膜及絕緣保護膜，晶圓A及晶圓B的任一者皆不形成接合膜，將晶圓A的電極部A與晶圓B的電極部B在大氣中直接接合而形成了樣品。
在大氣中接合使得在Cu電極的表面以數nm的厚度形成Cu的氧化膜，使得非加熱的狀態下接合強度非常低，惟接合後予以升溫至200℃而Cu氧化膜消失從而可獲得強固的接合。
使用此樣品而形成與示於圖13者同樣的測定電路，將樣品加熱至200℃後冷卻至室溫而連續地測定了相對於溫度變動之電阻的變化。
(3-2-3)測定結果 分別將隔著Ti的接合膜(0.3nm)而接合的實施例的測定結果示於圖16，將隔著Mn的接合膜(0.3nm)而接合的實施例的測定結果示於圖17，並在不形成接合膜之下直接接合的比較例的測定結果示於圖18，同時將在加熱前後之各樣品的電阻示於表15。
[表15] Cu電極之接合部的電阻(接合膜厚0.3nm)
   接合膜 電阻(Ω)
加熱前 加熱(200℃)後
實施例 Mn (0.3nm) 8.2 7.3
Ti (0.3nm) 8.2 7.6
比較例 無(Cu的直接接合) 8.5 7.3
(3-2-4)考察 根據上述的結果，在加熱前的狀態，比起將Cu電極直接接合的比較例的樣品，隔著Mn接合膜、Ti接合膜而接合實施例的樣品成為電阻值較低者。
加熱至200℃後的電阻值在隔著Mn接合膜、Ti接合膜而接合的實施例的任一個樣品皆顯示與將Cu電極直接接合的比較例的樣品大致相同的電阻值，可證實接合膜的介於之間非使在Cu電極的接合部之界面電阻上升者。
(3-3)Cu電極的接合(使用了膜厚0.5nm的接合膜的接合) (3-3-1)實施例 晶圓A、晶圓B皆形成銅(Cu)的薄膜(膜厚20nm)作為電極薄膜同時形成接合膜並曝露於大氣中從而使接合膜氧化同時予以親水化而將晶圓A與晶圓B以室溫進行接合而作成了樣品。
使用此樣品而形成示於圖13的測定電路，連續地測定了將樣品加熱至200℃後暫時冷卻至室溫後再度再加熱至300℃時的相對於溫度變動之電阻的變化。
分別作成在晶圓A、B的表面分別形成Ti薄膜(膜厚0.5nm)作為接合膜而接合者與形成Mn薄膜(膜厚0.5nm)而接合者。
(3-3-2)比較例 作為比較例，在晶圓A及晶圓B的各者透過真空成膜形成銅(Cu)的電極薄膜、Au保護膜及絕緣保護膜，晶圓A及晶圓B的任一者皆不形成接合膜，將晶圓A的電極部A與晶圓B的電極部B在大氣中直接接合而形成了樣品。
使用此樣品而形成與示於圖13者同樣的測定電路，將樣品加熱至200℃而連續地測定了相對於溫度變動之電阻的變化。
(3-3-3)測定結果 分別將隔著Ti的接合膜(膜厚0.5nm)而接合的實施例的測定結果示於圖19，將隔著Mn的接合膜(膜厚0.5nm)而接合的實施例的測定結果示於圖20，將比較例(無接合膜)的測定結果示於圖18，同時將在加熱前後的各樣品的電阻示於表16。
[表16] Cu電極之接合部的電阻(接合膜厚0.5nm)
   接合膜 電阻(Ω)
加熱前 加熱後
200℃ 300℃
實施例 Mn (0.5nm) 10.2[+0.17] 7.4[+0.01] 7.1[-0.06]
Ti (0.5nm) 11.1[+0.26] 8.4[+0.11] 7.8[+0.01]
比較例 無(Cu的直接接合) 8.5 7.3 7.7
[ ]內的數值表示與比較例(無接合膜)比較從而求出的接合部的界面電阻ΔR(Ωcm 2)。
(3-3-4)考察 在隔著接合膜而接合的實施例的樣品，比起於非加熱狀態在不使接合膜介於之間之下直接將Cu電極彼此接合的情況，在接合區域之界面電阻成為較大者。
然而，證實使用Mn、Ti的任一個接合膜(0.5nm)而接合的實施例的樣品皆透過200℃的加熱使得界面電阻大幅降低，同時透過300℃的加熱使得界面電阻進一步降低。
尤其，證實在接合膜為Mn(0.5nm)的情況下，降低至與以200℃的加熱將Cu電極彼此直接接合的比較例相同程度的電阻值，同時在300℃的加熱後，顯示比將Cu電極彼此直接接合的比較例低的電阻值。
此外，證實在接合膜為Ti(0.5nm)的情況下，透過加熱至300℃使得降低至與將Cu電極彼此直接接合的比較例相同程度的電阻值。
因此，證實將本發明的化學鍵結法使用於混合接合的情況下，依所需而進行以300℃以下的相對低溫的加熱，從而可確保電極部的良好的導電性。
[實驗例5] 電極部的接合強度的評價測試 (1)實驗的目的 確認在將本發明的化學鍵結法應用於混合接合之際在電極部獲得必要的接合強度。
(2)實驗方法 透過使用了表9的「裝置3」的濺鍍法，在石英基板(直徑2吋、表面粗糙度Sa=0.10～0.13nm)上隔著Ti的基底膜(膜厚2nm)形成由Au或Cu所成的電極膜(皆為膜厚20nm)作為電極部，同時在此電極膜上進一步形成Ti或Mn的接合膜。
將此石英基板在濺鍍裝置的載鎖室進行透過了大氣之排氣而予以氧化後，取出至濕度50%(室溫20℃)的大氣中而使接合膜親水化，同時將2個基板以接合膜彼此接觸的方式重疊而接合。
為了比較，亦作成在不形成接合膜之下將電極膜彼此直接接合的樣品。
以接合後、未加熱的狀態、加熱至200℃後的狀態、加熱至300℃後的狀態分別透過片件法測定了接合強度(接合界面的自由能)γ(J/m 2)。
(3)實驗結果 將接合強度γ(J/m 2)的測定結果示於表17。
[表17] 電極膜的接合強度
Figure 02_image011
(4)考察 比起在不形成接合膜之下將電極膜(電極部)彼此直接接合的情況(表17中的接合膜「無」)，隔著接合膜而接合的情況下的接合強度成為低者，惟證實有獲得一定的接合強度。
尤其，接合後進行加熱使得即便為使接合膜介於之間而接合的情況仍確認到接合強度γ(J/m 2)的大幅的提升。
因此，本發明的化學鍵結法在應用於混合接合的情況下，可證實為可透過不加熱或依所需而以300℃以下的溫度進行加熱從而將電極部間以必要的接合強度進行接合者。
[實驗例6] 絕緣部的絕緣性的評價測試 (1)實驗的目的 確認在將本發明的化學鍵結法應用於混合接合之際在獲得絕緣部的絕緣性。
(2)實驗方法 透過了使用了記載於表9的裝置的濺鍍法從而在是絕緣材料(絕緣部)的石英基板(直徑2吋、表面粗糙度Sa=0.12～0.13nm)上形成Ti或Mn的接合膜。
將此石英基板在濺鍍裝置的載鎖)室進行排氣後，取出至濕度50%(室溫20℃)的大氣中而使接合膜親水化，同時將2個基板以接合膜彼此接觸的方式重疊而接合。
以接合後、未加熱的狀態、加熱至200℃後的狀態、加熱至300℃後的狀態分別透過感應法就接合膜的表面電阻利用渦電流法進行測定。
(3)實驗結果 於後揭的表18示出使用使Ti或Mn薄膜氧化者作為接合膜的情況下的表面電阻。
[表18] 基於使Ti或Mn薄膜氧化了的接合膜之絕緣部間的表面電阻
接合膜 單側膜厚(nm) 排氣 氣體 表面電阻（kΩ/sq） 石英Sa(nm) 備註
未加熱 200℃ 300℃
Mn 0.3 大氣 測定極限以上 測定極限以上 測定極限以上 0.13 裝置3
Mn 0.5 大氣 測定極限以上 測定極限以上 測定極限以上 0.13 裝置3
Ti 0.3 大氣 測定極限以上 測定極限以上 測定極限以上 0.13 裝置3
Ti 0.5 大氣 測定極限以上 測定極限以上 測定極限以上 0.13 裝置3
(4)考察 接合前的薄膜的目視觀察的結果，膜厚0.3nm與膜厚0.5nm的Mn薄膜以及膜厚0.3nm與膜厚0.5nm的Ti薄膜皆成為透明，可證實取出至大氣中使得發生氧化。
接合後、未加熱的狀態及進行了熱處理的情況皆電阻非常高，以渦電流法無法測定。使用於實驗的渦電流法的測定裝置的測定極限為10kΩ/sq，未加熱的狀態下，獲得超過其之非常高的電阻。
以上的結果，可證實在接合膜的接合面獲得高的絕緣性。
因此，在將本發明的化學鍵結法應用於混合接合的情況下，無透過絕緣部而隔絕的鄰接的電極部間因接合膜的存在發生短路等的情形，在此點上證實可將本發明的化學鍵結法使用於混合接合。
[實驗例7] 絕緣部的接合強度的評價測試 (1)實驗的目的 確認在將本發明的化學鍵結法應用於混合接合之際在絕緣部獲得必要的接合強度。
(2)實驗方法 透過了使用了記載於表9的裝置的濺鍍法從而在是絕緣材料(絕緣部)的石英基板(直徑2吋、表面粗糙度Sa=0.12～0.13nm)上形成Ti或Mn的接合膜。
將此石英基板在濺鍍裝置的載鎖)室進行排氣後，取出至濕度50%(室溫20℃)的大氣中而使接合膜親水化，同時將2個基板以接合膜彼此接觸的方式重疊而接合。
以接合後、未加熱的狀態、加熱至200℃後的狀態、加熱至300℃後的狀態分別透過片件法測定了接合強度(接合界面的自由能)γ(J/m 2)。
(3)實驗結果 使用使Ti薄膜氧化者作為接合膜的情況下的接合強度如示於表10。
於後揭的表19示出使用使Mn薄膜氧化者作為接合膜的情況下的接合強度。
[表19] 基於使Mn薄膜氧化了的接合膜之絕緣部間的接合強度
Figure 02_image013
(4)考察 接合前的薄膜的目視觀察的結果，可證實膜厚0.3nm與膜厚0.5nm的Mn薄膜皆為透明，取出至大氣中從而發生氧化。
接合後、未加熱的狀態下的接合強度γ雖顯示相對低的數值，惟證實任一個樣品皆可進行接合。
證實在接合後進行熱處理使得任一個樣品皆接合強度γ增加。
因此，本發明的化學鍵結方法在應用於混合接合的情況下，可證實為可透過不加熱或依所需而以300℃以下的溫度進行加熱從而將絕緣部間以必要的接合強度進行接合者。
[實驗例8] 絕緣部以及電極部的接合強度的評價測試(2) (1)實驗的目的 確認在將本發明的化學鍵結方法應用於混合接合之際，以加熱至既定的溫度的狀態使接合膜相互接觸的情況下仍獲得必要的接合強度。
(2)實驗方法 採用使用了記載於表9的裝置之濺鍍法。
在絕緣部的接合強度的實驗，在是絕緣材料(絕緣部)的石英基板(直徑2吋、表面粗糙度Sa=0.12～0.13nm)上形成膜厚0.5nm的Ti的接合膜。
在電極部的接合強度的實驗，在石英基板(直徑2吋、表面粗糙度Sa=0.12～0.13nm)上隔著Ti的基底膜(膜厚2nm)而形成由膜厚20nm的Au所成的電極膜，同時在此電極膜上進一步形成膜厚0.5nm的Ti的接合膜。
將此石英基板在濺鍍裝置的載鎖室進行排氣後，取出至濕度50%(室溫20℃)的大氣中而使接合膜親水化。
接著，分別加熱至200℃及300℃的狀態下，將2個石英基板以接合膜彼此接觸的方式重疊而接合。
透過片件法分別測定了以如此般加熱的狀態重疊而接合的樣品的接合強度(接合界面的自由能) γ(J/m 2)。
(3)實驗結果 於後揭的表20示出透過實驗而獲得的接合強度。
[表20] 以加熱了使Ti薄膜氧化了的接合膜的狀態進行重疊的情況下的絕緣部間以及電極部間的接合強度
Figure 02_image015
(4)考察 在絕緣部間的接合實驗，接合前的薄膜的目視觀察的結果，Ti薄膜成為透明，可證實取出至大氣中使得發生氧化。加熱至200℃以及300℃的狀態下，將2個基板以接合膜彼此接觸的方式重疊而接合的結果，可證實(儘管比以示於表10的室溫進行接合後加熱至個別的溫度的結果稍微小)仍獲得良好的接合強度。
在電極部間的接合實驗，以加熱至200℃的狀態將2個基板以接合膜彼此接觸的方式重疊而接合的結果，獲得比以示於表17的室溫進行接合後加熱至200℃的結果大的接合強度。以加熱至300℃的狀態進行了重疊的情況下儘管接合強度降低仍證實可進行接合。
另外，在電極部間的接合實驗以加熱至300℃的狀態進行了重疊之際的接合強度降低的原因為：在當作電極膜的膜厚20nm的Au膜之下的Ti基底膜(膜厚2nm)因300℃的加熱而擴散致使薄膜的構造發生變化。為此，透過將基底膜變更為Ti以外的材料等的對應，使得於電極部亦以加熱至300℃的狀態進行了重疊的情況下的接合強度被預測為進一步增加者。
在混合接合，有時如參照圖21而說明般透過加熱使電極部的金屬膨脹從而使電極部的表面彼此接觸，將本發明的化學鍵結法應用於如此的混合接合的情況下，形成於電極部的表面的接合膜變成在加熱下被進行重疊。
本測試例為模擬地作出在如此的加熱下的接合膜的重疊者，本測試的結果，證實以提升溫度的狀態進行接合膜彼此的重疊的情況下仍可進行接合，任一個樣品皆越使溫度上升則接合強度γ越增加。
因此，本發明的化學鍵結法證實在應用於混合接合之中如參照圖21而說明的接合方法般在加熱下進行電極部彼此或絕緣部彼此的接觸者的情況下，因此即使在接合膜的重疊被以加熱至200℃及300℃的狀態而進行的情況下，仍為可將絕緣部間以及電極部間以必要的接合強度分別進行接合者。
並且，從表10及表17的結果，已證實即使不在不加熱之下進行了接合的情況下，仍為可將絕緣部間以及電極部間分別以必要的接合強度進行接合者。
根據此等結果，證實了本發明的化學鍵結法可應用於以非加熱或加熱至300℃以下的溫度的狀態進行重疊的混合接合通盤，同時為在以任一個溫度條件進行了重疊的情況下皆可將絕緣部間以及電極部間分別以必要的接合強度進行接合者。
[圖1]以Y 2O 3薄膜作為接合膜而進行了接合的Si基板的截面電子顯微照片(TEM)。 [圖2]顯示了以TiO 2薄膜作為接合膜的石英基板的接合測試結果的按膜厚(2nm、5nm)的熱處理溫度與接合強度γ的相關圖。 [圖3]顯示了以ITO薄膜作為接合膜的石英基板的接合測試結果的按加熱溫度(未加熱、100℃、200℃、300℃)的膜厚與接合強度γ的相關圖。 [圖4]以ITO薄膜作為接合膜在大氣中接合後，與以300℃進行了加熱的石英基板(實施例)在真空容器內接合後以300℃進行了加熱的石英基板(比較例)個別的膜厚與接合強度γ的相關圖。 [圖5]顯示了SiO 2薄膜作為接合膜的石英基板的接合測試結果的按膜厚(1nm、2nm、5nm)的熱處理溫度與接合強度γ的相關圖。 [圖6]顯示了以WO 3薄膜作為接合膜的石英基板的接合測試結果的按加熱溫度(未加熱、100℃、200℃、300℃)的膜厚與接合強度γ的相關圖。 [圖7]顯示了ITO薄膜作為接合膜的石英基板的接合測試結果的大氣中的待機時間與接合強度γ的相關圖。 [圖8]使用於接合強度(接合界面的自由能)γ(J/m 2)的測定的「片件法」的說明圖。 [圖9]利用了本發明的化學鍵結法的混合接合的說明圖。 [圖10(A)]在實驗例4使用的晶圓A的作成程序的說明圖(形成了電極膜的狀態)。 [圖10(B)]在實驗例4使用的晶圓A的作成程序的說明圖(在電極膜上形成了Au保護膜的狀態)。 [圖10(C)]在實驗例4使用的晶圓A的作成程序的說明圖(在電極膜上形成了Au保護膜與絕緣保護膜的狀態)。 [圖11(A)]在實驗例4使用的晶圓B的作成程序的說明圖(形成了電極膜的狀態)。 [圖11(B)]在實驗例4使用的晶圓B的作成程序的說明圖(在電極膜上形成了Au保護膜的狀態)。 [圖11(C)]在實驗例4使用的晶圓B的作成程序的說明圖(在電極膜上形成了Au保護膜與絕緣保護膜的狀態)。 [圖12]將在實驗例4使用的晶圓A與晶圓B進行了重疊的狀態下的說明圖。 [圖13]在實驗例4使用的測定電路的說明圖。 [圖14]透過Ti接合膜(0.5nm)將Au電極部間進行了接合的情況(實施例)下的溫度變動與電阻的變化的相關圖。 [圖15]以無接合膜將Au電極部間直接進行了接合的情況(比較例)下的溫度變動與電阻的變化的相關圖。 [圖16]透過Ti接合膜(0.3nm)將Cu電極部間進行了接合的情況(實施例)下的溫度變動與電阻的變化的相關圖。 [圖17]透過Mn接合膜(0.3nm)將Cu電極部間進行了接合的情況(實施例)下的溫度變動與電阻的變化的相關圖。 [圖18]以無接合膜將Cu電極部間直接進行了接合的情況(比較例)下的溫度變動與電阻的變化的相關圖。 [圖19]透過Ti接合膜(0.5nm)將Cu電極部間進行了接合的情況(實施例)下的溫度變動與電阻的變化的相關圖。 [圖20]透過Mn接合膜(0.5nm)將Cu電極部間進行了接合的情況(實施例)下的溫度變動與電阻的變化的相關圖。 [圖21]混合接合(歷來)的說明圖。

Claims (22)

  1. 一種化學鍵結法，其包含： 將接合膜形成於具有平滑面的2個基體個別的前述平滑面的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使形成於2個前述基體的前述接合膜的表面曝露於具有水分的空間而使該接合膜的表面親水化的程序；以及 以被親水化的狀態下的前述接合膜的表面彼此接觸的方式使2個前述基體重疊從而予以鍵結的程序。
  2. 一種化學鍵結法，其包含： 將接合膜形成於具有平滑面的2個基體中的一方的基體的前述平滑面的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 以被親水化的狀態下的前述接合膜的表面與形成於另一方的前述基體的平滑面的金屬或半導體的氧化物薄膜接觸的方式將2個前述基體重疊從而予以鍵結的程序。
  3. 一種化學鍵結法，其包含：將接合膜形成於具有平滑面的2個基體中的一方的基體的前述平滑面的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 以被親水化的狀態下的前述接合膜的表面與被親水化處理或活性化處理的由金屬半導體或此等的氧化物所成的另一方的前述基體的平滑面接觸的方式將2個前述基體重疊從而予以鍵結的程序。
  4. 如請求項1～3中任一項的化學鍵結法，其包含將前述鍵結後的前述基體進一步加熱的程序。
  5. 如請求項4的化學鍵結法，其中，以400℃以下的溫度進行前述加熱。
  6. 如請求項1～5中任一項的化學鍵結法，其中，在大氣中進行2個前述基體的前述重疊。
  7. 如請求項1～6中任一項的化學鍵結法，其中，前述接合膜為透過前述真空成膜而形成的氧化物被膜。
  8. 如請求項1～6中任一項的化學鍵結法，其中，使前述透過真空成膜而形成的金屬或半導體的薄膜的至少表面氧化從而形成前述接合膜。
  9. 如請求項1～8中任一項的化學鍵結法，其中，將前述接合膜形成為缺陷多的膜。
  10. 如請求項1～9中任一項的化學鍵結法，其中，將形成有前述接合膜的前述基體從真空容器取出至大氣中從而進行前述接合膜表面的前述親水化。
  11. 如請求項1～9中任一項的化學鍵結法，其中，將水分導入至進行了前述真空成膜的真空容器內從而進行前述接合膜的表面的前述親水化。
  12. 如請求項1～11中任一項的化學鍵結法，其中，將前述接合膜形成為算術平均高度Sa0.5nm以下的表面粗糙度。
  13. 一種封裝型電子元件，其為將電子元件密封於將封裝體主體與蓋體接合而形成的中空封裝體內者， 前述封裝體主體與前述蓋體的接合部具備由形成於前述封裝體主體的平滑面的至少表面氧化了的金屬或半導體的第1薄膜與形成於前述蓋體的平滑面的至少表面氧化了的金屬或半導體的第2薄膜而構成的中間層， 前述中間層的前述第1薄膜與前述第2薄膜的界面被透過化學鍵結而接合，同時大氣壓的氣體被封入於前述封裝體之中空空間內。
  14. 一種封裝型電子元件，其為將電子元件密封於將封裝體主體與蓋體接合而形成的中空封裝體內者， 前述封裝體主體與前述蓋體的接合部具備由形成於前述封裝體主體或前述蓋體中的任一方的平滑面的至少表面氧化了的金屬或半導體的薄膜所成的中間層， 前述封裝體主體或前述蓋體中的另一方的由金屬、半導體或此等的氧化物所成的平滑面與前述中間層的界面被透過化學鍵結而接合，同時大氣壓的氣體被封入於前述封裝體內之中空空間內。
  15. 如請求項13或14的封裝型電子元件，其中，前述大氣壓的氣體為惰性氣體。
  16. 如請求項13～15中任一項的封裝型電子元件，其中，前述中間層的至少一部分由缺陷多的氧化物薄膜形成。
  17. 一種電子裝置之混合接合法，其為在作為接合對象的2個電子裝置的各者形成使形成有電極部與絕緣部的至少一部分形成為平滑面的接合面，並將前述電極部彼此及前述絕緣部彼此位置對準而將2個前述接合面進行接合者， 前述2個接合面間的接合包含： 將接合膜形成於2個前述接合面的各者之程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使形成於2個前述接合面的前述接合膜的表面曝露於具有水分的空間而使該接合膜的表面親水化的程序；以及 在將2個前述接合面的前述電極部彼此及前述絕緣部彼此進行了位置對準的狀態下以被親水化的狀態下的前述接合膜的表面彼此接觸的方式將2個前述接合面重疊而予以鍵結的程序； 透過經由了前述接合膜的鍵結而使前述2個接合面的前述電極部間導通，同時使前述絕緣部間電氣絕緣。
  18. 一種電子裝置之混合接合法，其為在作為接合對象的2個電子裝置的各者形成使形成有電極部與絕緣部的至少一部分形成為平滑面的接合面，並將前述電極部彼此及前述絕緣部彼此位置對準而將2個前述接合面進行接合者， 前述接合面間的接合包含： 將接合膜形成於前述接合面中的一方之程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 在將2個前述接合面的前述電極部彼此及前述絕緣部彼此進行了位置對準的狀態下以被親水化的狀態下的前述接合膜的表面與形成於另一方的前述接合面的金屬或半導體的氧化物薄膜接觸的方式將2個前述接合面重疊從而予以鍵結的程序； 透過經由了前述接合膜的鍵結而使前述2個接合面的前述電極部間導通，同時使前述絕緣部間電氣絕緣。
  19. 一種電子裝置之混合接合法，其為在作為接合對象的2個電子裝置的各者形成使形成有電極部與絕緣部的至少一部分形成為平滑面的接合面，並將前述電極部彼此及前述絕緣部彼此位置對準而將2個前述接合面進行接合者， 前述接合面間的接合包含： 在前述電極部及前述絕緣部的形成後將接合膜形成於2個前述接合面中的一方的程序，前述接合膜為透過真空成膜而形成的薄膜，且為至少表面氧化了的金屬或半導體的薄膜； 使前述接合膜的表面曝露於具有水分的空間而將該接合膜的表面親水化的程序；以及 在將2個前述接合面的前述電極部彼此及前述絕緣部彼此進行了位置對準的狀態下以被親水化的狀態下的前述接合膜的表面與被親水化處理或活性化處理的另一方的前述接合面接觸的方式將2個前述接合面重疊而予以鍵結的程序； 透過經由了前述接合膜的鍵結而使前述2個接合面的前述電極部間導通，同時使前述絕緣部間電氣絕緣。
  20. 如請求項17～19中任一項的電子裝置之混合接合法，其中，使前述透過真空成膜而形成的金屬或半導體的薄膜的至少表面氧化從而形成前述接合膜。
  21. 如請求項17～20中任一項的電子裝置之混合接合法，其包含在透過了前述接合面的重疊之接合後進一步以300℃以下的溫度進行加熱的程序。
  22. 如請求項17～21中任一項的電子裝置之混合接合法，其中，前述接合膜的膜厚為0.3nm～5nm。
TW111104686A 2021-02-10 2022-02-09 化學鍵結法、封裝型電子元件及電子裝置之混合接合法 TW202245164A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
WOPCT/JP2021/004913 2021-02-10
PCT/JP2021/004913 WO2022172349A1 (ja) 2021-02-10 2021-02-10 化学結合法及びパッケージ型電子部品
WOPCT/JP2022/004758 2022-02-07
PCT/JP2022/004758 WO2022172902A1 (ja) 2021-02-10 2022-02-07 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法

Publications (1)

Publication Number Publication Date
TW202245164A true TW202245164A (zh) 2022-11-16

Family

ID=82837841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104686A TW202245164A (zh) 2021-02-10 2022-02-09 化學鍵結法、封裝型電子元件及電子裝置之混合接合法

Country Status (7)

Country Link
US (1) US11916038B2 (zh)
EP (1) EP4292747A1 (zh)
JP (1) JP7165342B1 (zh)
KR (1) KR20230143167A (zh)
CN (1) CN115443203A (zh)
TW (1) TW202245164A (zh)
WO (2) WO2022172349A1 (zh)

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541661U (zh) 1977-06-06 1979-01-08
JPS5569964U (zh) 1978-11-09 1980-05-14
US5372851A (en) * 1991-12-16 1994-12-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chemically adsorbed film
JP3704258B2 (ja) * 1998-09-10 2005-10-12 松下電器産業株式会社 薄膜形成方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
US20070110917A1 (en) * 2003-12-02 2007-05-17 Bondtech, Inc Bonding method, device formed by such method, surface activating unit and bonding apparatus comprising such unit
US8039401B2 (en) * 2007-12-14 2011-10-18 Fairchild Semiconductor Corporation Structure and method for forming hybrid substrate
JP2009289953A (ja) * 2008-05-29 2009-12-10 Hitachi Ulsi Systems Co Ltd ウェハレベルパッケージ、ウェハレベルパッケージの製造方法及びｍｅｍｓデバイスの製造方法
JP5401661B2 (ja) 2008-08-22 2014-01-29 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
JP4843012B2 (ja) * 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
JP5747401B2 (ja) * 2009-09-04 2015-07-15 住友化学株式会社 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
JP5569964B2 (ja) 2010-05-07 2014-08-13 株式会社ムサシノエンジニアリング 原子拡散接合方法
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
JP2012065305A (ja) * 2010-08-20 2012-03-29 Nippon Dempa Kogyo Co Ltd 圧電デバイスの製造方法及び圧電デバイス
JP5783252B2 (ja) 2011-07-29 2015-09-24 株式会社村田製作所 弾性波デバイスの製造方法
US9620560B2 (en) * 2011-08-26 2017-04-11 Joled Inc. EL display device and method for manufacturing same
US8809123B2 (en) * 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
JP2014022699A (ja) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
JP2014138136A (ja) * 2013-01-18 2014-07-28 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP5948533B2 (ja) * 2014-06-19 2016-07-06 株式会社ムサシノエンジニアリング 原子拡散接合方法
FR3025051A1 (fr) * 2014-08-22 2016-02-26 Commissariat Energie Atomique Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR3027250B1 (fr) * 2014-10-17 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct via des couches metalliques peu rugueuses
US9536853B2 (en) * 2014-11-18 2017-01-03 International Business Machines Corporation Semiconductor device including built-in crack-arresting film structure
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
CN105197881A (zh) * 2015-08-28 2015-12-30 中国科学院半导体研究所 一种利用金属材料扩散互溶实现硅-硅键合的方法
JP6294417B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
US9892920B1 (en) * 2017-01-05 2018-02-13 Lam Research Corporation Low stress bonding of silicon or germanium parts
CN110651359A (zh) * 2017-05-25 2020-01-03 株式会社新川 结构体的制造方法及结构体
JP2019117311A (ja) * 2017-12-27 2019-07-18 マルミ光機株式会社 Ｎｄフィルターおよびその製造方法
CN112004887A (zh) * 2018-04-20 2020-11-27 富士胶片株式会社 导热层、感光层、感光性组合物、导热层的制造方法以及层叠体及半导体器件
WO2020000378A1 (zh) * 2018-06-29 2020-01-02 长江存储科技有限责任公司 半导体结构及其形成方法
JP6986105B2 (ja) 2018-07-05 2021-12-22 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
EP3670998B1 (de) 2018-12-18 2022-11-16 Nexans Kupplung für fluidführende leitungen
EP3905305A4 (en) * 2018-12-28 2022-09-21 National Institute Of Advanced Industrial Science And Technology SILICON SUBSTRATE/THIN GRAPHITE FILM LAMINATE, METHOD FOR PRODUCTION THEREOF, AND SUBSTRATE FOR HIGH HEAT EXHAUST TYPE ELECTRONIC DEVICES
KR20200098031A (ko) 2019-02-11 2020-08-20 주식회사 엘지화학 에어 필터 및 그 제조 방법
FR3098985B1 (fr) * 2019-07-15 2022-04-08 Soitec Silicon On Insulator Procédé de collage hydrophile de substrats
EP4026644A4 (en) * 2019-09-05 2023-09-27 Tohoku University CHEMICAL BONDING METHOD AND BONDED STRUCTURE
JP7131778B2 (ja) 2019-09-05 2022-09-06 国立大学法人東北大学 化学結合法及び接合構造体
WO2021131080A1 (ja) * 2019-12-27 2021-07-01 ボンドテック株式会社 接合方法、被接合物および接合装置
JP2021190932A (ja) * 2020-06-03 2021-12-13 セイコーエプソン株式会社 振動子及び発振器

Also Published As

Publication number Publication date
JPWO2022172902A1 (zh) 2022-08-18
US20230051810A1 (en) 2023-02-16
US11916038B2 (en) 2024-02-27
WO2022172349A1 (ja) 2022-08-18
JP7165342B1 (ja) 2022-11-04
EP4292747A1 (en) 2023-12-20
WO2022172902A1 (ja) 2022-08-18
KR20230143167A (ko) 2023-10-11
CN115443203A (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
TWI826971B (zh) 用於接觸表面之接合之方法
JP5571988B2 (ja) 接合方法
TWI495019B (zh) 常溫接合裝置及常溫接合方法
US20140312424A1 (en) Method of producing a silicon-on-insulator article
JP2021528870A (ja) 共有接合半導体インターフェース
KR102427272B1 (ko) 복합 기판, 나노카본막의 제작 방법 및 나노카본막
JP6290222B2 (ja) 基板をコーティングする方法及び基板を接合する方法
TW202245164A (zh) 化學鍵結法、封裝型電子元件及電子裝置之混合接合法
JP2005104810A (ja) 異種材料複合体およびその製造方法
JP5424445B2 (ja) 半導体基板の製造方法および半導体基板
JP6590961B2 (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
JP7440897B2 (ja) 貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法
JP2023174562A (ja) 強塩基に補助された直接接合方法
JPWO2022172902A5 (zh)
JP4326422B2 (ja) ダイヤモンド積層シリコンウエハの製造方法
Bao et al. AlN-AlN wafer bonding and its thermal characteristics
JP5535610B2 (ja) Ｓｏｉ半導体基板製造方法
JPS6337652A (ja) 半導体デバイス用基板の接着方法