WO2022172902A1 - 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法 - Google Patents

化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法 Download PDF

Info

Publication number
WO2022172902A1
WO2022172902A1 PCT/JP2022/004758 JP2022004758W WO2022172902A1 WO 2022172902 A1 WO2022172902 A1 WO 2022172902A1 JP 2022004758 W JP2022004758 W JP 2022004758W WO 2022172902 A1 WO2022172902 A1 WO 2022172902A1
Authority
WO
WIPO (PCT)
Prior art keywords
bonding
film
thin film
substrates
bonded
Prior art date
Application number
PCT/JP2022/004758
Other languages
English (en)
French (fr)
Inventor
孝之 齋藤
崇行 森脇
武仁 島津
幸 魚本
Original Assignee
キヤノンアネルバ株式会社
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社, 国立大学法人東北大学 filed Critical キヤノンアネルバ株式会社
Priority to JP2022550117A priority Critical patent/JP7165342B1/ja
Priority to CN202280003691.3A priority patent/CN115443203A/zh
Priority to EP22752725.6A priority patent/EP4292747A1/en
Priority to KR1020237030331A priority patent/KR20230143167A/ko
Priority to TW111104686A priority patent/TW202245164A/zh
Publication of WO2022172902A1 publication Critical patent/WO2022172902A1/ja
Priority to US17/962,061 priority patent/US11916038B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0533—3rd Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0534—4th Group
    • H01L2924/05341—TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0534—4th Group
    • H01L2924/05342—ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0536—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546

Definitions

  • the surface of the wafer which is the bonding surface
  • the surface of the wafer is modified by plasma treatment, and then the surface of the wafer is made hydrophilic.
  • the wafer In order to oxidize the wafer surface in this surface modification process, the wafer must be made of a material that can be oxidized. materials are limited.
  • the present invention was made by the inventors as a result of experiments based on the above-mentioned point of view. It is an object of the present invention to provide a joining method that can also be performed by matching.
  • one or both of the electrode parts may be formed higher than the insulating part, and the electrode parts may be overlapped and joined so that they are in contact with each other. That is, the structure and size of the opposing electrode portion and insulating portion are not limited as long as the electrode portion to be joined is electrically conductive and the insulating portion maintains electrical insulation after joining.
  • the shape of the substrate is not particularly limited.
  • substrates of various shapes, from flat plates to various complicated three-dimensional shapes, can be used depending on the application and purpose.
  • it is necessary that the portion (bonding surface) where bonding with the other substrate is performed has a smooth surface formed smoothly with a predetermined accuracy.
  • the structure of the substrate is not particularly limited, such as single crystal, polycrystal, amorphous, glass state, etc., and various structures can be bonded, but only one of the two substrates is described later.
  • a bonding film is formed on the other substrate and the two are bonded without forming a bonding film on the other substrate, there is no chemical bond on the bonding surface of the other substrate on which the bonding film is not formed.
  • the material of this bonding film is not limited as long as it forms an oxide that stably exists in a vacuum and in the atmosphere. can be used.
  • the free energy of the bonding interface was measured by the blade method for each of the unheated one and the one heated at each temperature of 100°C, 200°C, and 300°C (further 400°C in some test examples) for 5 minutes. ⁇ (J/m 2 ) was measured as bonding strength.
  • the bonding method of the present invention in which the substrate on which the SiO2 thin film is formed is taken out into the air and bonded, is higher than in the case of bonding in a vacuum without removing the substrate on which the SiO2 thin film is formed from the vacuum chamber. It has been confirmed that the bonding strength ⁇ is exhibited.
  • the bonding strength ⁇ of the quartz substrate after bonding was measured in the unheated state, when heated at 200°C, and when heated at 300°C. Table 10 shows the measurement results.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

接合対象物である基体を，該基体の接合面に形成した酸化物から成る接合膜を介して大気中で接合する。真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，接合面となる平滑面を有する２つの基体それぞれの前記平滑面に形成し，該接合膜を，水分を有する空間に暴露して，該接合膜の表面を親水化させると共に，該接合膜の表面同士が接触するように２つの前記基体を大気中で重ね合わせる。これにより接合界面に化学結合を生じさせて２つの基体を大気中で接合する。接合された基体は，必要に応じて一例として４００℃以下の温度で加熱することにより，接合強度γを向上させることができる。この接合法は，デバイスの３次元集積化のためのハイブリッド接合にも適用可能である。

Description

化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法
　本発明は化学結合法及び，前記化学結合法で封止されたパッケージを備えたパッケージ型電子部品，並びに前記化学結合法を利用した電子デバイスのハイブリッド接合法に関し，より詳細には，基板やパッケージ等の接合対象とする部材（本明細書において「基体」という）の接合面間を，真空成膜により形成した薄膜を介して接合する，「原子拡散接合法」として知られる接合方法の改良に関する化学結合法と，前記化学結合法により封止されたパッケージを備えたパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法に関する。
　２つ以上の被接合材を貼り合わせる接合技術が各種の分野において利用されており，例えば電子部品の分野において，ウエハのボンディング，パッケージの封止等においてこのような接合技術が利用されている。
　一例として，前述のウエハボンディング技術を例にとり説明すれば，従来の一般的なウエハボンディング技術では，重ね合わせたウエハ間に高圧，高熱を加えて接合する方法が一般的である。
　しかし，この方法による接合では，熱や圧力に弱い電子デバイス等が設けられているウエハの接合や集積化を行うことができず，そのため，熱や圧力等の物理的なダメージを与えることなく接合対象とする基体相互を接合する技術が要望されている。
　また，異種デバイスの３次元（３Ｄ）集積化技術において，単位面積あたりのデータ転送量を高めたり、配線における電力損失や遅延を抑制したりするために，高密度に異なるデバイスを接続する方法として「ハイブリッド接合」と呼ばれる接合方法がある。
　この「ハイブリッド接合」では，図２１に示すように，例えばシリコンウエハ等の電子デバイスの表面に，凹部が形成された絶縁材料を積層しておき，この絶縁材料上に，バリアメタルと銅（Ｃｕ）等の電極材料を積層する。この電極材料は、基板を貫通して形成されている場合も多い。また、接合面において、対向する電極部の構造や大きさが異なる場合も多い。
　その後，ＣＭＰ(Chemical Mechanical Polishing)等による研磨で電極材料と絶縁材料を共に研磨して，ウエハに，電極部と，この電極部の周囲に絶縁部が設けられた接合面を形成する。
　このような電極部と絶縁部を有する接合面を，接合対象とする電子デバイスの双方に形成しておき，電極部同士，絶縁部同士が重なり合うように２つの接合面を貼り合わせることにより，両者を接合する。接合後に、接合される電極部には電気的な導通が得られ、接合される絶縁部は電気的に絶縁が維持されれば、対向する電極部や絶縁部の構造や大きさが異なっていても良い。一例としてシリコンウエハとシリコンダイの接続では２５～５μm，シリコンウエハ同士の接続では５～１μmという極めて短ピッチに電極部を設けて接合することが可能となっている。
　このようなハイブリッド接合では，通常，電極部の表面は中央が窪んだ皿状に形成されており，２つの接合面を，絶縁部同士が接触するように重ね合わせた後，加圧した状態で３５０℃以上，一例として４００℃程度の温度で加熱することで，Ｃｕ等の電極部の金属を熱膨張させて接触させると共に相互拡散させることで，電極部同士の接合を行っている。ただし、接合部の構造によっては電極部が絶縁部より僅かに高く形成されている場合もあり，接合面の表面形態は必ずしもこれに限らない。
　このように接合に加熱が必要となることで，異種材質のウエハ間の接続をハイブリッド接合によって行う場合，異種ウエハ間の熱膨張差によって２つの接合面に短ピッチで形成された電極部同士，絶縁部同士を正確に貼り合わせることが困難となる。
　そのため，非加熱，又はより低い加熱温度でハイブリッド接合をはじめとするウエハのボンディングに適用可能な接合技術が要望されている。
　このような接合技術の一つとして，「原子拡散接合」と呼ばれる接合法が提案されている。
〔原子拡散接合〕
　この原子拡散接合は，接合対象とするウエハやチップ，基板やパッケージ，その他各種の被接合材（以下，「基体」という。）のうちの一方の平滑面に，スパッタリングやイオンプレーティング等の真空成膜方法によりナノオーダーの厚さで，大きな表面エネルギーを有する金属や半導体の微結晶薄膜を接合膜として形成し，この接合膜を，同様の方法で他方の基体の平滑面に形成された接合膜や，微結晶構造を有する基体の平滑面に対し，前記接合膜を形成したと同一真空中，あるいは大気圧中で重ね合わせることにより接合を可能とするものである（特許文献１，特許文献２参照）。
　この原子拡散接合では，真空中で前述の接合膜を形成することができるものであれば被接合材の材質を問わずに接合することが可能で，半導体やセラミクスのウエハだけでなく，金属やセラミクスのブロック，ポリマー等，各種材質の基体を接合対象とすることができると共に，同種材料の基体同士の接合の他，異種材料同士の基体の接合も加熱することなく，好ましくは室温（あるいは低温）で接合することができる。
　このような原子拡散接合のうち，接合面に形成する接合膜として，数オングストローム（接合膜同士を接合させる場合には片側数オングストローム）程度の薄い金属薄膜を用いた真空中での接合では，透明で導電性もほとんど無い接合界面が得られることから，光学部品や新機能デバイスの接合への利用も検討されている。
　しかし，接合界面に存在する接合膜が，片側数オングストローム程度の薄い金属薄膜であったとしても，この薄膜が金属に近い特性を有していることで，接合界面で１～２％程度の光が吸収され，且つ，僅かな電気導電性も残存し，このように僅かに残存する光吸収性や導電性は，高輝度デバイスや電子デバイスの形成では問題になる場合がある。
　このような問題を解消するために，原子拡散接合による接合を行った後に，接合界面に存在する金属製の接合膜を酸化させることによって導電性を失わせることで，高周波信号が金属製の接合膜に漏れることによる特性劣化の防止を図った弾性波デバイスの製造方法が提案されている（特許文献３）。
　具体的には，特許文献３には，圧電体の薄膜と支持基板を張り合わせて行う弾性波デバイスの製造方法において，まず，双方の接合面にそれぞれ酸化物の下地層を形成し，その上に，金属製の接合膜をそれぞれ形成し，接合膜同士を重ね合わせて原子拡散接合を行った後，熱処理を行い，この熱処理の際に酸化下地層から乖離する酸素によって接合膜を酸化させて酸化金属の膜とすることで，接合界面に金属製の接合膜が存在することにより生じる弾性波デバイスの特性劣化等を解消している（特許文献３の段落[0012]～[0018]，[0028]参照）。
　また，上記の特許文献３に記載の接合方法では，数Å程度の非常に薄い金属製の接合膜を成膜するための膜厚管理が必要なだけでなく，酸化下地膜を形成する工程を新たに設ける必要があると共に，原子拡散接合を行った後の，酸化のための熱処理，該熱処理において酸化下地膜からの乖離酸素量を安定して接合膜に供給するための制御等が必要となり，量産する上で管理すべきパラメータが多くなり，これらが生産性を高める際の障害となる。
　そこで，このような問題を解消するために，前述した接合膜をアモルファス酸化膜によって形成し，この接合膜同士を真空中にて重ね合わせることにより接合できるようにした接合方法も提案されている（特許文献４）。
　この接合方法は，原子レベルの表面欠陥が多く原子移動度が高いアモルファス酸化膜を接合膜として用い，且つ，接合膜の表面粗さを酸化物の格子定数と同等以下に抑えることで，真空中で重ね合わせた二つの接合膜の接触界面において，アモルファス酸化物を構成する金属等の元素と酸素の結合を生じさせることで接合を可能としたものであり，従来不可能であると考えられていた酸化物薄膜を用いた室温における原子拡散接合を可能としている。
　なお，前述した原子拡散接合のような接合膜を介した接合に関する技術ではないが，酸化物同士を大気中で接合する技術としては「オプティカルコンタクト」，「フュージョンボンディング」，及び，「プラズマ活性化接合」がある。
〔オプティカルコンタクト〕
　酸化物，たとえばガラスやサファイアなどの基板や基体は，表面を平滑に研磨して接触させると，空気中の水分が表面へ吸着し，それにより形成されたＯＨ基間で水素結合が生じ，これによって接合が行えることは「オプティカルコンタクト」として知られている。
　この方法では，水の吸着は接合界面における原子レベルの隙間を埋めながら水素結合を誘導するため容易に接合できるが，水素結合による接合であるため接合強度は比較的弱いものとなる。
〔フュージョンボンディング〕
　このようなオプティカルコンタクトの欠点を補い，より強固な接合を得るためのウエハボンディング技術として，フュージョンボンディングがある。
　この接合方法では，ウエハ表面を親水化処理し，表面に形成されたＯＨ基の水素結合により室温でウエハを接合したのちに，６００℃以上に加熱する。
　それにより，水を脱離あるいはＯＨ基が分解し，乖離した水あるいは水素は接合界面で拡散すると共に，接合界面では表面拡散によりウエハ材料の固相拡散が生じ，基体が完全に一体化する。
　この手法をＳｉウエハの接合に用いた場合，シリコンの直接接合等と言われ，通常は８００℃以上に加熱する。
〔プラズマ活性化接合〕
　前掲のフュージョンボンディングは高温での加熱が必要なため，熱に弱い電子デバイス等が設けられているウエハの接合や集積化を行うことができない。
　これに対応するために，酸素や窒素のプラズマを照射することによって接合の低温化が提案されており，この手法はプラズマ活性化接合と呼ばれている。
　このプラズマ活性化接合では，プラズマ照射により基体表面のコンタミの除去，表面改質，酸化が行われ，親水性を増加させる（特許文献５，６）。
　この親水性の増加により水の吸着が効率的に行われるため接合温度は４００℃程度まで低温化することが可能となる。
日本国特許第５４０１６６１号公報 日本国特許第５５６９９６４号公報 日本国特開２０１５－２２２９７０号公報 日本国特願２０２０－ ９８０３１号の明細書 日本国特開２０１４－１３８１３６号公報 日本国特開２０２０－ ６５０９０号公報
　前掲の特許文献４として紹介した，アモルファス酸化膜を接合膜として使用した接合方法では，アモルファス酸化膜を形成可能な基体であれば，その材質に関係なく接合することができると共に，同種材質の基体同士だけでなく，異種材質の基体同士の接合についても行うことができるというメリットがある。
　また，前述したアモルファス酸化膜を接合膜とした真空中での接合では，接合膜として使用するアモルファス酸化膜の電気陰性度が大きくなると（即ち，共有結合性が増すと），接合強度は低下する傾向にあるものの，比較的大きな接合強度で基体同士の接合を行うことができ，電気陰性度の小さな物質で接合膜を形成すれば，剥離できない（無理に剥離すれば基体側が破断する）程の強固な接合を得ることも可能である。
　しかし，この方法では，接合膜であるアモルファス酸化膜の基体に対する形成から，基体同士の重ね合わせによる接合までのプロセスを，全て真空中で継続的に実行する必要があるため，接合プロセスが複雑で高価な接合装置が必要となるなど，接合に要するコストが高くなる。
　特に，前述したハイブリッド接合のように，短ピッチで形成された電極部同士を高精度に重ね合わせる作業を真空中で行うことは困難であり，このような真空中での接合は，ハイブリッド接合に対し適用し難い。
　その一方で，酸化物薄膜を接合膜とした接合の応用分野の中には，前述の真空中での接合を行う場合に得られる程の高い接合強度を必要としないものもある。
　そのため，このような応用分野では，接合強度を多少犠牲にしても，真空装置より基体を取り出して行う，大気中での接合に対する強い要望が存在しており，このような接合が可能となれば，ウエハ等の基体の位置合わせを含む接合プロセスを真空容器外で比較的簡便に行うことが可能となり，接合を安価で容易に，かつ，精度よく行うことができるようになる。
　しかし，真空成膜によって接合膜として形成した酸化物薄膜は，これを大気中に取り出すと，大気中の水分子が直ちに吸着し，酸化膜表面の金属等の元素や酸素と結び付いて表面の化学状態を安定化させてしまう。
　そのため，酸化物薄膜から成る接合膜が形成された二つの基体を真空容器から取り出して大気中で重ね合わせても，基体同士の接合を行うことはできず，酸化物薄膜を接合膜とした接合は，成膜から基体同士の重ね合わせまでを全て真空中で行う必要があるというのが，本発明の発明者らを含む，当業者の認識であった。
　一方，電子デバイスの接合技術としては，前述したようにプラズマ活性化接合等の大気中での接合が可能なものも存在する。
　しかし，特許文献５に記載されているプラズマ活性化接合では，大気中での接合が可能であるものの，接合面となるウエハの表面をプラズマ処理によって改質して，その後にウエハの表面を親水化する表面改質を行っており，この表面改質工程でウエハ表面を酸化させるためにウエハは酸化可能な材料である必要があり，ウエハの材質によっては酸化の程度が異なるため，接合できるウエハの材質が限られてしまう。
　また，親水化のための表面改質では，純水や薬液などを使用したウェットプロセスが行われるため，乾燥工程や排水設備が必要となり，この方法での接合には多大なコストがかかる。
　また，特許文献６に記載されているプラズマ活性化接合では，ウエハの洗浄を行い，ウエハの表面層に原料を貯留する貯留部を形成し，仮接合を行ったのちに貯留部の原料を反応させて接合を行っている。
　そのため，特許文献６に記載のプラズマ活性化接合においてもウエハの洗浄にはウェットプロセスが必要となるため，乾燥工程や排水設備が必要となり，この方法による接合には多大なコストがかかる。
　また貯留部はウエハの表層部のプラズマ活性化によって形成され，そしてその貯蔵部に貯留された原料とウエハ材料を反応させることにより接合強度を増大させていることから，この接合方法でもウエハ材料と原料を反応させる必要があるため，接合できるウエハ材質が限られてしまう。
　なお，前述したフュージョンボンディング及びプラズマ活性化接合のいずれ共に，接合には最低でも４００℃程度の加熱が必要であり，この接合方法を前述のハイブリッド接合に適用した場合，熱膨張差がある異種材質のウエハ間の接合が困難となるという前述した問題は依然として解消されない。
　また，接合温度の低温下，特に，１５０℃以下の加熱での接合が可能となれば，例えばイメージセンサの分野では，有機ＥＬ等の耐熱性の低いデバイスの接合についても可能となることから，非加熱，あるいは比較的低い温度での加熱による接合への要望は高い。
〔酸化物薄膜を使用した大気中での接合の着想〕
　前述したように，真空中で成膜した酸化物薄膜は，これを大気中に取り出すと，大気中の水分子が吸着し，酸化物薄膜表面の金属等の元素や酸素と結び付いて表面の化学状態を安定化させてしまうことで，前述の原子拡散接合による接合は行うことができなくなると考えられてきた。
　しかし，前述したプラズマ活性化接合に見られるように，酸化物基材の表面を改質して親水化することで基材同士の接合ができるのであるから，酸化物薄膜についても表面を親水化することができれば，真空中で接合した場合の接合強度には及ばないまでも，大気中における酸化物薄膜同士の接合ができるはずである。
　そして，真空成膜後，大気中に取り出した酸化物被膜の表面には，前述したように大気中の水分が吸着されるのであるから，前述したプラズマ活性化接合のような表面改質を行わなくとも親水性となっており，時間の経過によって有機分子による表面汚染等が進行して表面の化学状態が安定化して疎水性へと変化する前の状態，すなわち親水化された状態にあるうちに重ね合わせを行えば，酸化物薄膜同士の接合を行うことができるのではないかと考えた。
　このような接合が可能であれば，前掲の特許文献４に記載されている真空成膜で形成した酸化物薄膜を接合膜とした接合との比較では，真空容器内での重ね合わせという制約を受けることがなくなり，真空容器より取り出して大気中で基体同士の重ね合わせを行うことができるようになる。
　また，真空容器から取り出して大気に暴露するだけで接合膜表面の親水化が行われるのであれば，前述のプラズマ活性化接合との比較では，洗浄や親水化のためのウェットプロセス，ウエハ表面改質のためのプラズマ処理を行う必要がなくなり，接合に要するコストを大幅に低減することができる。
　しかも，前述したプラズマ活性化接合では，基体自体の表面を直接親水化するものであるため，接合できる基体の材質に制約があるが，真空成膜による酸化物薄膜の形成とこの接合膜表面の親水化によって接合が可能となるのであれば，酸化物薄膜を形成可能な基体であればその材質を問わずに接合することが可能となり，接合対象が大幅に拡大するという，極めて大きな利点を有する。
　上記着眼点のもと，本発明の発明者らによる繰り返しの実験の結果，真空成膜によって成膜した酸化物薄膜を接合膜とすることで，大気中であっても基材の接合を行い得ることを見出した。
　また，上記実験の結果，接合膜は完全な酸化物薄膜である必要はなく，少なくともその表面が酸化されたものであれば大気中での接合を行い得ることを見出した。
　本発明は，発明者らによる上記着眼点と，これに基づく実験の結果なされたものであり，少なくとも表面が酸化した酸化物の薄膜を接合膜とした基体間の接合を，大気中での重ね合わせによっても行うことができる接合方法を提供することを目的とする。
　上記目的を達成するために，本発明の化学結合法は，
　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，平滑面を有する２つの基体それぞれの前記平滑面に形成する工程と，
　２つの前記基体に形成された前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化させる工程と，
　親水化された状態の前記接合膜の表面同士が接触するように２つの前記基体を重ね合わせることにより結合させる工程を含むことを特徴とする（請求項１）。
　また，本発明の化学結合法は，
　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，平滑面を有する２つの基体の一方の前記平滑面に形成する工程と，
　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
　親水化された状態の前記接合膜の表面と，他方の前記基体の平滑面に形成された金属又は半導体の酸化物薄膜が接触するように２つの前記基体を重ね合わせることにより結合させる工程を含むことを特徴とする（請求項２）。
　更に，本発明の別の化学結合法は，
　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，平滑面を有する２つの基体の一方の前記平滑面に形成する工程と，
　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
　親水化された状態の前記接合膜の表面と，親水化処理又は活性化処理された金属又は半導体，又はこれらの酸化物から成る他方の前記基体の平滑面が接触するように２つの前記基体を重ね合わせることにより結合させる工程を含むことを特徴とする（請求項３）。
　上記いずれの方法においても，前記結合後の前記基体を，更に加熱する工程を含むものとしても良い（請求項４）。
　この場合，前記加熱を，４００℃以下の温度で行うことが好ましい（請求項５）。
　２つの前記基体の前記重ね合わせは，これを，大気中で行うものとしても良い（請求項６）。
　前述の接合膜は，例えば酸化物ターゲットを使用したスパッタリングや，酸素を反応性ガスとした反応性スパッタリングなどの真空成膜により形成された酸化物被膜とすることができる（請求項７）。
　また，前記接合膜は，スパッタリングなどの真空成膜によって形成された金属又は半導体の薄膜の少なくとも表面を，例えば真空容器内に対する酸素の導入や，前記基体の大気中への取り出しによって酸化させることにより形成するものとしても良い（請求項８）。
　更に，前記接合膜は，例えばスパッタリング等の基体の平滑面上における原料原子の急冷を伴った方法により形成することで，欠陥の多い膜として形成することが望ましい（請求項９）。
　前記接合膜表面の前記親水化は，前記接合膜が形成された前記基体を真空容器から大気中に取り出すことによって行うものとしても良く（請求項１０），又は，前記真空成膜を行った真空容器内に水分を導入することにより行うものとしても良い（請求項１１）。
　なお，前記接合膜は，算術平均高さＳａ（ISO 4287）０．５nm以下の表面粗さに形成することが望ましい（請求項１２）。
　また，本発明のパッケージ型電子部品は，前述した化学結合法によりパッケージの封止が行われたもので，
　パッケージ本体と蓋体を接合して形成された中空パッケージ内に電子部品を封止したパッケージ型電子部品において，
　前記パッケージ本体と前記蓋体との接合部が，
　前記パッケージ本体の平滑面に形成された，少なくとも表面が酸化された金属又は半導体の第１薄膜と，前記蓋体の平滑面に形成された，少なくとも表面が酸化された金属又は半導体の第２薄膜により構成された中間層を備え，
　前記中間層の前記第１薄膜と前記第２薄膜の界面が，化学結合によって接合されていると共に，
　前記パッケージの中空空間内に大気圧の気体が封入されていることを特徴とする（請求項１３）。
　なお，本発明における「大気圧」には，例えば前述のパッケージを陰圧型，又は，陽圧型のクリーンルーム内で封止した際の封入圧力のように，大気圧に対しわずかに低い，又は高い圧力であっても，大気圧と同視し得るものは含み得る。
　また，本発明の別のパッケージ型電子部品は，
　パッケージ本体と蓋体とを接合して形成された中空パッケージ内に電子部品を封止したパッケージ型電子部品において，
　前記パッケージ本体と前記蓋体との接合部が，
　前記パッケージ本体，又は前記蓋体のいずれか一方の平滑面に形成された，少なくとも表面が酸化された金属又は半導体の薄膜から成る中間層を備え，
　前記パッケージ本体，又は前記蓋体の他方の，金属，半導体，又はこれらの酸化物から成る平滑面と前記中間層の界面が，化学結合によって接合されていると共に，
　前記パッケージ内の中空空間内に大気圧の気体が封入されていることを特徴とする（請求項１４）。
　上記いずれの構成のパッケージ型電子部品共に，前記大気圧の気体として不活性ガスを封入することができる（請求項１５）。
　なお，上記パッケージ型電子部品の構成において，前記中間層が第１薄膜と第２薄膜で形成されている場合（請求項１３）には第1薄膜と第２薄膜の一方又は双方，前記中間層がパッケージ本体又は蓋体のいずれか一方の平滑面に形成された薄膜により形成されている場合には，該薄膜を欠陥の多い酸化物薄膜で形成する等，前記中間層の少なくとも一部を，欠陥の多い酸化物薄膜により形成することが望ましい（請求項１６）。
　更に，本発明の電子デバイスのハイブリッド接合法は，
　接合対象とする２つの電子デバイスのそれぞれに，電極部と絶縁部が形成された少なくとも一部を平滑面と成した接合面を形成し，２つの前記接合面を，前記電極部同士及び前記絶縁部同士を位置合わせして接合する電子デバイスのハイブリッド接合法において，
　前記２つの接合面間の接合が，
　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を２つの前記接合面のそれぞれに形成する工程と，
　２つの前記接合面に形成された前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化させる工程と，
　２つの前記接合面の前記電極部同士及び前記絶縁部同士を位置合わせした状態で，親水化された状態の前記接合膜の表面同士が接触するように２つの前記接合面を重ね合わせて結合させる工程を含み，
　前記接合膜を介した結合により，前記２つの接合面の前記電極部間を導通させると共に，前記絶縁部間を電気的に絶縁させることを特徴とする（請求項１７）。
　また，本発明の別の電子デバイスのハイブリッド接合法は，
　接合対象とする２つの電子デバイスのそれぞれに，電極部と絶縁部が形成された少なくとも一部を平滑面と成した接合面を形成し，２つの前記接合面を，前記電極部同士及び前記絶縁部同士を位置合わせして接合する電子デバイスのハイブリッド接合法において，
　前記接合面間の接合が，
　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，前記接合面の一方に形成する工程と，
　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
　２つの前記接合面の前記電極部同士及び前記絶縁部同士を位置合わせした状態で，親水化された状態の前記接合膜の表面と，他方の前記接合面に形成された金属又は半導体の酸化物薄膜が接触するように２つの前記接合面を重ね合わせることにより結合させる工程を含み，
　前記接合膜を介した結合により，前記２つの接合面の前記電極部間を導通させると共に，前記絶縁部間を電気的に絶縁させることを特徴とする（請求項１８）。
　更に本発明の別の電子デバイスのハイブリッド接合法は，
　接合対象とする２つの電子デバイスのそれぞれに，電極部と絶縁部が形成された少なくとも一部を平滑面と成した接合面を形成し，２つの前記接合面を，前記電極部同士及び前記絶縁部同士を位置合わせして接合する電子デバイスのハイブリッド接合法において，
　前記接合面間の接合が，
　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，前記電極部及び前記絶縁部の形成後に２つの前記接合面の一方に形成する工程と，
　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
　２つの前記接合面の前記電極部同士及び前記絶縁部同士を位置合わせした状態で，親水化された状態の前記接合膜の表面と，親水化処理又は活性化処理された他方の前記接合面が接触するように２つの前記接合面を重ね合わせて結合させる工程を含み，
　前記接合膜を介した結合により，前記２つの接合面の前記電極部間を導通させると共に，前記絶縁部間を電気的に絶縁させることを特徴とする(請求項１９)。
　前記接合膜は，前記真空成膜によって形成された金属又は半導体の薄膜の少なくとも表面を酸化させることにより形成することができる（請求項２０）。
　また，上記ハイブリッド接合法には，前記接合面の重ね合わせによる接合後，更に３００℃以下の温度で加熱する工程を含めることができる（請求項２１）。
　なお，前記接合膜の膜厚は，好ましくは０．３nm～５nm，より好ましくは０．３nm～３nmである（請求項２２）。
　以上で説明した本発明の構成により，本発明の接合方法によれば，以下の顕著な効果を得ることができた。
　接合対象とする２つの基体の少なくとも一方の平滑面に，真空成膜によって形成された薄膜であって，酸化物を出発物質とした成膜により，又は，成膜中や成膜後の酸化により，少なくとも表面が酸化された金属又は半導体から成る接合膜を形成することで，この接合膜の表面を大気等の水分を含んだ空間に暴露することで親水化させることができた。
　この親水化により，接合膜が親水化された状態にある間，すなわち，有機分子による表面汚染による安定化等によって疎水化する前に，接合膜同士，又は接合膜と他方の基体の平滑面に形成された酸化物薄膜，又は，金属，半導体，又はこれらの酸化物から成る他方の基体の親水化処理又は活性化処理された平滑面を重ね合わせることで，大気中においても結合を生じさせることができ，真空容器内での基体の重ね合わせという複雑な接合プロセスを経る必要なしに基体同士の接合を行うことができた。
　また，真空中で接合する必要がなくなることから，電子部品用の中空パッケージのパッケージ本体と蓋体を，前述した一方及び他方の基体として本発明の化学結合法によって接合することで，パッケージ内に電子部品と共に大気圧の気体，例えば大気圧の不活性ガスを封入したパッケージ型電子部品を得ることもできる。
　さらに，真空中で接合する必要がなくなることから，本発明の化学接合方法を前述した「ハイブリッド接合」に適用する場合，真空容器より取り出した電子デバイスを例えば大気中で重ねあわせることができ，各デバイスの接合面に形成された電極部同士，絶縁部同士を高精度に位置合わせして重ね合わせる作業が容易である。
　しかも，前述したプラズマ活性化接合とは異なり，接合膜の表面改質を行うためのプラズマ照射や，親水化のためのウエット処理を行うことなく接合が可能である。
　また，接合対象とする基体自体の表面改質によって接合を得ているプラズマ活性化接合とは異なり，本発明の接合方法では，接合膜の形成が可能な基体であれば，その材質を問わず，また，異種材質間の組合せにおいても接合を行うことが可能である。
　基体同士の重ね合わせによる結合後に，更に基体を加熱する工程を含む構成では，基体同士の接合強度を更に高めることが可能である。
　従って，接合強度を必要とする用途では，基体同士の重ね合わせによる接合によって仮接合しておき，その後の加熱によって本接合を行うようにすることも可能である。
　この加熱温度としては，４００℃以下の範囲，一例として３００℃程度の加熱を行うことで，接合強度の大幅な向上が得られる一方，４００℃以下の加熱であれば，基体に電子デバイス等が実装されている場合であっても，この電子デバイス等に対しほとんどダメージを与えることなく接合強度を高めることが可能である。
　このように非加熱，又は，比較的低い温度での加熱により接合できることで，異種材質のウエハ間のハイブリッド接合を行う場合であっても，ウエハの熱膨張差により電極部同士，絶縁部同士の位置合わせ精度が低下することを防止でき，より短ピッチでの電極の形成が可能となる。
　なお，図２１を参照して説明したように，ハイブリッド接合を行うデバイスの接合面は，ＣＭＰ(Chemical Mechanical Polishing)等の方法により鏡面研磨されることから，接合面に銅（Ｃｕ）製の電極部が設けられている場合，鏡面研磨等の際に銅（Ｃｕ）の電極部の表面に形成された銅の酸化膜（Ｃｕ－Ｏ）上に接合膜が形成されることで，接合後に電極部間で導通が得られない場合が生じ得る。
　このように，鏡面研磨等によって銅の酸化膜（Ｃｕ－Ｏ）が形成された電極部間の接合を行う場合には，接合後の加熱は，電極部表面の銅の酸化膜（Ｃｕ－Ｏ）の酸素を拡散させて導通を得る上でも有効である。
　なお，鏡面研磨等によって生じた銅の酸化膜（Ｃｕ-Ｏ）の酸素を拡散させて導通を得るためには，一般に３００～３５０℃の加熱が必要となるが，接合膜として加熱時に電極部表面の銅の酸化膜からの酸素の乖離を促進させる効果のある材質を選択することで，より低温，例えば３００℃未満，一例として２００℃程度の加熱によっても電極部間を導通させることも可能である。
　また、通常のハイブリッド接合と同様に、電極部の表面を中央が窪んだ皿状に形成し，２つの接合面を，絶縁部同士が接触するように重ね合わせた後，加圧した状態で４００℃以下の範囲，一例として３００℃程度の温度で加熱することで，Ｃｕ等の電極部の金属を熱膨張させて接触させて電極部の表面に形成した接合膜を相互に接触させて，電極部同士の接合を行ってもよい。
　さらに、片方あるいは両方の電極部の高さを絶縁部より高く形成し，電極部が接触するように重ね合わせて接合を行ってもよい。即ち、接合後に、接合される電極部には電気的な導通が得られ、絶縁部は電気的に絶縁が維持されれば、対向する電極部や絶縁部の構造や大きさは限定されない。
　基体の平滑面に形成する接合膜を，例えばスパッタリング等の基体の平滑面上における原料原子の急冷を伴った方法により形成することで欠陥の多い膜として形成することで，水分子のＯＨ基との結合が原子レベルで効率的に高まり，結合性能を高めることができる。
　なお，基体の平滑面に形成する接合膜は，その表面粗さが大きくなると接合強度が低下するが，接合膜を算術平均高さでＳａ０．５nm以下の表面粗さで形成することで，接合強度の確保が可能である。
Ｙ2Ｏ3薄膜を接合膜として接合したＳｉ基板の断面電子顕微鏡写真（ＴＥＭ）。 ＴｉＯ2薄膜を接合膜とした石英基板の接合試験結果を示した，膜厚（２nm，５nm）毎における熱処理温度と接合強度γの相関図。 ＩＴＯ薄膜を接合膜とした石英基板の接合試験結果を示した，加熱温度（未加熱，１００℃，２００℃，３００℃）毎における膜厚と接合強度γの相関図。 ＩＴＯ薄膜を接合膜として大気中で接合後，３００℃で加熱した石英基板（実施例）と，真空容器内で接合後，３００℃で加熱した石英基板（比較例）それぞれの膜厚と接合強度γの相関図。 ＳｉＯ2薄膜を接合膜とした石英基板の接合試験結果を示した，膜厚（１nm，２nm，５nm）毎における熱処理温度と接合強度γの相関図。 ＷＯ3薄膜を接合膜とした石英基板の接合試験結果を示した，加熱温度（未加熱，１００℃，２００℃，３００℃）毎における膜厚と接合強度γの相関図。 ＩＴＯ薄膜を接合膜とした石英基板の接合試験結果を示した，大気中の待機時間と接合強度γの相関図。 接合強度（接合界面の自由エネルギー）γ（J/m2）の測定に用いた「ブレード法」の説明図。 本発明の化学結合法を利用したハイブリッド接合の説明図。 実験例４で使用したウエハＡの作成工程の説明図（電極膜を形成した状態）。 実験例４で使用したウエハＡの作成工程の説明図（電極膜上にＡｕ保護膜を形成した状態）。 実験例４で使用したウエハＡの作成工程の説明図（電極膜上にＡｕ保護膜と絶縁保護膜を形成した状態）。 実験例４で使用したウエハＢの作成工程の説明図（電極膜を形成した状態）。 実験例４で使用したウエハＢの作成工程の説明図（電極膜上にＡｕ保護膜を形成した状態）。 実験例４で使用したウエハＢの作成工程の説明図（電極膜上にＡｕ保護膜と絶縁保護膜を形成した状態）。 実験例４で使用したウエハＡとウエハＢを重ね合わせた状態の説明図。 実験例４で使用した測定回路の説明図。 Ｔｉ接合膜(0.5nm)によりＡｕ電極部間を接合した場合（実施例）の温度変化と電気抵抗の変化の相関図。 接合膜無しでＡｕ電極部間を直接接合した場合（比較例）の温度変化と電気抵抗の変化の相関図。 Ｔｉ接合膜(0.3nm)によりＣｕ電極部間を接合した場合（実施例）の温度変化と電気抵抗の変化の相関図。 Ｍｎ接合膜(0.3nm)によりＣｕ電極部間を接合した場合（実施例）の温度変化と電気抵抗の変化の相関図。 接合膜無しでＣｕ電極部間を直接接合した場合（比較例）の温度変化と電気抵抗の変化の相関図。 Ｔｉ接合膜(0.5nm)によりＣｕ電極部間を接合した場合（実施例）の温度変化と電気抵抗の変化の相関図。 Ｍｎ接合膜(0.5nm)によりＣｕ電極部間を接合した場合（実施例）の温度変化と電気抵抗の変化の相関図。 ハイブリッド接合（従来）の説明図。
　以下に，本発明の化学結合法による基体の接合について説明する。
〔接合方法概略〕
　本発明の化学結合法による基体の接合は，スパッタリングやイオンプレーティング等の真空成膜により形成した薄膜であって，少なくとも表面が酸化した金属や半導体の薄膜を接合膜として使用して接合を行うものであり，
　i) 接合対象とする２つの基体それぞれの平滑面上に形成された前述の接合膜の双方を，水分を含む空間に暴露することにより親水化させて重ね合わせることにより，又は，
　ii) 接合対象とする一方の基体の平滑面上に形成された前述の接合膜を，水分を含む空間に暴露することにより親水化させて，他方の基体の平滑面に形成された金属又は半導体の酸化物薄膜と大気中で重ね合わせることにより，
　更には，
　iii) 接合対象とする一方の基体の平滑面上に形成された前述の接合膜を，水分を含む空間に暴露することにより親水化させて，親水化処理，又は活性化処理された金属，半導体，又はこれらの酸化物から成る他方の基体の平滑面と大気中で重ね合わせることにより，
　接合界面において化学結合を生じさせて，両基体の接合を行うものである。
〔基体（被接合材）〕
（１）材質
　本発明の化学結合法による接合対象とする基体としては，スパッタリングやイオンプレーティング等，一例として到達真空度が１×１０-3～１×１０-8Pa，好ましくは１×１０-4～１×１０-8Paの高真空度である真空容器を用いた高真空度雰囲気における真空成膜により，後に詳述する接合膜を形成可能な材質であれば如何なるものも対象とすることができ，各種の純金属，合金の他，Ｓｉウエハ，ＳｉＯ2基板等の半導体，ガラス，セラミックス，樹脂，酸化物等であって前記方法による真空成膜が可能なものであれば本発明における基体（被接合材）とすることができる。
　なお，２つの基体は，同一材質間の組合せのみならず，金属とセラミックス等のように，異種材質間の組合せであっても良く，このような異種材質間の組み合わせにおいても本発明の接合方法によれば好適に接合を行うことが可能である。
（２）接合面の状態等
　基体の形状は特に限定されず，例えば平板状のものから各種の複雑な立体形状のもの迄，その用途，目的に応じて各種の形状のものを対象とすることができるが，他方の基体との接合が行われる部分（接合面）については所定の精度で平滑に形成された平滑面を備えていることが必要である。
　なお，他の基体との接合が行われるこの平滑面は，１つの基体に複数設けることにより，１つの基体に対して複数の基体を接合するものとしても良い。
　この平滑面の表面粗さは，この平滑面に後述する接合膜や酸化物薄膜を形成する場合には，形成された接合膜や酸化物薄膜の表面粗さを算術平均高さＳａ（ISO 4287）で０．５nm以下とすることができる平滑面に形成し，また，親水化処理や表面活性化処理して前述の接合膜と直接重ね合わせる場合には，基体の平滑面自体を，算術平均高さＳａで０．５nm以下に形成する。
　なお，基体は，単結晶，多結晶，アモルファス，ガラス状態等，その構造は特に限定されず各種構造のものを接合対象とすることが可能であるが，２つの基体の一方に対してのみ後述する接合膜を形成し，他方の基体に対して接合膜の形成を行うことなく両者の接合を行う場合には，この接合膜の形成を行わない他方の基体の接合面には，化学結合が生じ易くするために，酸化物薄膜を形成しておくか，表面を親水化処理し，又は，基体表面の酸化層や汚染層をドライエッチングにより除去することで活性化させる必要がある。
〔接合膜〕
（１）材質一般
　接合に用いる接合膜は，少なくともその表面が酸化されている必要があり，一例として内部に至るまで全域が酸化された酸化物薄膜として形成することができる。
　この接合膜の材質は，真空中及び大気中で安定に存在する酸化物を形成するものであれば，その材質に限定はなく，各種の金属や半導体，及びその酸化物を接合膜の材質として使用することができる。
（２）接合膜の表面粗さ
　接合強度を向上させるためには，接合膜同士，接合膜と酸化物薄膜，又は，接合膜と他方の基体の平滑面の接合界面が，より広い範囲で接合されている必要がある。
　しかし，接合膜の表面に凹凸が生じていると，凸部同士の接触部分のみが点接触状態で接合されることとなるため，接合範囲が狭く，接合できても接合強度が低くなる。
　そのため，接合膜の表面は，接合強度の向上が得られるように，接合時に原子レベルで膜表面を全域に亘って接触させることができるようにすることが好ましい。
　このような原子レベルでの接触は，接合膜の表面粗さ（算術平均高さＳａ）を，該接合膜の少なくとも表面に形成された酸化物が結晶質である場合の単位胞と同程度の大きさとすることにより実現することができる。
　下記の表１に，代表的な酸化物の結晶構造と格子定数を示す。
　表１より明らかなように，以下に示した代表的な酸化物の格子定数は０．３～０．５nmであり，接合膜の表面粗さを，接合膜の少なくとも表面を構成する酸化物の単位胞と同程度の大きさとするには，算術平均高さ（Ｓａ）を，上記格子定数の数値範囲の上限である０．５nm以下，好ましくは，０．５nmよりも十分に小さなものとし，更に好ましくは上記格子定数の数値範囲の下限である０．３nm以下とすることで，吸着した水分子のＯＨ基との結合を介して，接合界面を原子レベルで接触させることが可能となる。
Figure JPOXMLDOC01-appb-T000001
（３）成膜方法
　接合膜の成膜方法としては，真空中で基体の平滑面に金属や半導体，これらの酸化物の薄膜を形成することができる真空成膜法であれば特に限定されず，既知の各種の方法で成膜可能である。
　このような真空成膜法で成膜された接合膜は，成膜の際に高温の気相や液相原子が基体の平滑面上に到達して急速に冷却（クエンチ）されることで膜内部に多くの構造欠陥を有することで水分子のＯＨ基との結合が生じ易く，従って，接合界面において化学結合を生じ易いものとなっている。
　特に，酸素欠損や過飽和酸素を多く取り込むことが可能であり，これらを制御し易いスパッタリング法や，酸素プラズマ（酸素ラジカル）を併用した蒸着法等が，本発明における接合膜の成膜に好適に利用可能である。
　接合膜としては，少なくともその表面部分が酸化した，金属や半導体の薄膜であれば接合を行うことが可能であるが，例えば接合部に透明性や絶縁性が要求される用途では，その全体が酸化された酸化物薄膜として形成する。
　このような酸化物薄膜としての接合膜をスパッタリング法や，酸素プラズマ（酸素ラジカル）を併用した蒸着法等によって形成する場合には，酸化物ターゲットをスパッタし，又は，酸化物の固体を蒸発させて蒸着させる等，成膜用の出発原料自体を酸化物とするものとしても良く，あるいは，真空容器内で酸化物形成元素と酸素を反応させることで生成した酸化物を基体の平滑面上に堆積させて行う反応性スパッタ法等の方法で成膜して形成するものとしても良い。
　この場合，接合性能を高めるために，酸素欠損や過飽和酸素を制御することで膜内部の欠損を増やして水分子のＯＨ基との結合密度と，膜表面における原子移動度を増やすことにより接合性能を高めるものとしても良く，接合膜の表層の数原子層だけをこのような欠陥の多い状態となるような条件で成膜するものとしても良い。
　さらに，スパッタリング法や，蒸着法等によって金属や半導体の薄膜を形成した後，真空容器中に酸素を導入することにより，又は，金属や半導体の薄膜が形成された基体を大気中に取り出すことにより該薄膜を酸化させる等，真空成膜によって形成した金属や半導体の薄膜を事後的に酸化させることにより酸化物薄膜を形成し，これを前述の接合膜としても良い。
　このように形成した酸化物薄膜の表面は，酸化物としての欠損を多く形成できる。
　なお，接合膜に透明性や絶縁性などの性質が要求されない用途では，接合膜は少なくともその表面が酸化されていれば良く，前述したように真空成膜で形成した金属や半導体の薄膜を，その表面部分のみが酸化されるような条件で酸素を含む空間に暴露させて前述の接合膜を得るものとしても良い。
　真空成膜によって形成される薄膜は，一般に，膜厚を増やすと表面粗さが増大することから，比較的厚い接合膜を形成する必要がある場合には，前述した表面粗さ（算術平均高さＳａで０．５nm以下）の接合膜を得ることができるよう，スパッタリングによる成膜とイオンエッチングを同時に行うエネルギー・トリートメント・スパッタ法（ＥＴＳ法）を用いて成膜を行うものとしても良く，また，基板にバイアスを印加しながらスパッタリングを行うバイアススパッタ法を用いて成膜を行うものとしても良い。
　このＥＴＳ法，及びバイアススパッタ法では，表面粗さが小さな状態を維持しながら厚い接合膜の形成が可能である。　
　また，このＥＴＳ法やバイアススパッタ法を用いた場合には，基体の表面粗さが比較的大きなものである場合であっても，表面粗さが小さな厚い酸化物薄膜を形成することができ，基体の表面を高精度に研磨する必要がなくなる等，工業的な利点も大きい。
（４）真空度
　真空容器内に残存する酸素や水，炭素などの不純物ガスは，形成する接合膜の内部に取り込まれ，接合膜の物性を劣化させる。
　また，形成された接合膜の表面に，真空容器内の酸素や炭素などの不純物ガスが吸着されると，表面の化学状態を安定化させてしまい，接合界面における接合膜の化学結合が阻害される。
　そのため，真空容器の到達真空度は，残留気体の平均自由行程が真空容器の大きさと同程度となる１０-1Paよりも百分の１以下の大きさである１０-3Paよりも優れていることが必要である。
　また，接合膜の表面へのガス吸着を抑制するためには，１ラングミアに相当する１０-4Paよりも優れている方が更に良い。
　また，１０-6Pa以下の超高真空環境において，酸素などの添加ガスの純度を維持しながら薄膜形成と接合を行う方が，更に良く，理想的である。
（５）形成する接合膜の膜厚
　接合膜としての物性を有するためには，最低でも形成する接合膜を構成する酸化物が結晶質であるときの格子定数（前掲の表１より０．３～０．５nm）と同等以上の膜厚であることが必要で，その下限値は０．３nm，好ましくは０．５nmである。
　一方，接合膜に絶縁性を求める場合等では，破壊電圧の観点等から厚い薄膜が要求される場合もある。また，接合膜に光学特性を求める場合では，波長との観点から一定以上の厚みの薄膜が要求される場合もある。
　しかし，一般の成膜手法では膜厚を増加させると表面粗さが増大し，接合性能を劣化させてしまう。
　この点に関し，前述のＥＴＳ法やバイアススパッタ法によれば，厚さを増大しつつ，表面粗さが小さな接合膜を形成することも可能であるが，５μm以上の接合膜を堆積させるためには非常に長い成膜時間が必要となり，工業的には形成することが難しくなることから，接合膜の厚みの上限は５μm，このましくは１μmである。
　従って，接合膜の膜厚は，好ましくは０．３nm～５μm，より好ましくは０．５nm～１μmの範囲である。
〔親水化処理〕
　以上のようにして基体の平滑面に形成された接合膜は，基体の重ね合わせを行う前に水分を含んだ空間に暴露されて表面に水分を吸着させることにより，その表面を親水化させる。
　このような親水化は，真空成膜によって接合膜が形成された基体を真空容器から大気中に取り出すことにより行うものとしても良く，これにより大気中の水分を接合膜の表面に吸着させることにより親水化が行われる。
　また，接合膜の親水化は，接合膜の成膜を行った真空容器内に水分を導入し，又は，水分を含んだ空気を導入する等して，真空容器内において行うものとしても良い。
　なお，前述したように，真空成膜によって金属や半導体の薄膜（未酸化）を成膜しておき，この金属や半導体の薄膜を成膜後に酸素を含んだ空間に暴露して事後的に酸化させる構成では，真空成膜によって形成された金属や半導体の薄膜が形成された基体を大気中に取り出すことで，酸化と親水化を同時に行うようにしても良い。
〔基体の重ね合わせ〕
　二つの基体の重ね合わせは，親水化された状態の接合膜の表面同士が接触するように重ね合わせることにより，接合膜の界面に化学結合を生じさせることにより接合させる。
　この基体の重ね合わせは，「親水化された状態の接合膜」が接触するように行う必要がある。
　ここで，大気中に取り出すことにより接合膜の親水化を行う場合，接合膜の表面は時間の経過と共に有機分子の表面汚染が進行して化学的に安定化することでやがて疎水性となるが，接合は，このような疎水性となる前の，親水化された状態にあるときに行う必要がある。
　このような親水性が維持される時間は，形成する接合膜の材質等によって異なるものの，大気中への取り出しによって親水化を行う場合，親水化は比較的長時間にわたって維持される（従って，比較的長時間にわたり接合が可能である）。
　一例として，二枚の石英基板のそれぞれに，接合膜として５nmのＩＴＯ薄膜を形成して行った接合試験において，大気中への取り出し後，２時間以内では殆ど接合強度は変化せず，取り出し後に２時間を超えると徐々に接合強度が低下するが，２４時間を経過しても接合強度は，取り出し直後の接合強度に対し未加熱で約７割，３００℃加熱後で約９割の値に維持され，更に，１６５時間（１週間）後においても未加熱で約４割，３００℃加熱後で約７割の値が維持された。
　このように，暴露時間が長くなると，時間の経過と共に有機分子の表面汚染が進行して化学的に安定化し，疎水性となるため接合強度は低下するものの，大気中への取り出しによる親水化は比較的長時間にわたって維持され，従って，比較的長時間にわたり接合できることから，必要となる接合強度に応じて，取り出しから接合までの時間を管理すれば良い。
　なお，本発明の化学結合法は，接合膜の親水化や基体の重ね合わせを，いずれも大気中において行うものとしても良いが，前述したように接合膜の親水化を，真空容器内への水分の導入によって行う場合，接合膜の親水化が行われた基体を真空容器より取り出して不活性ガス雰囲気中で重ね合わせることにより結合させるものとしても良い。
　このように構成することで，一例として電子デバイスのパッケージを接合対象として本発明の方法で接合（封止）する場合，パッケージ内に電子デバイスと共に不活性ガスを封止して，電子デバイスを酸化等による劣化より保護できるようにしても良い。
〔他方の基体の親水化／活性化〕（接合膜を片側にのみ形成する場合）
　なお，本発明の化学結合法では，接合する一方の基体の平滑面にのみ接合膜を形成し，他方の基体の平滑面には，既知の方法で酸化物薄膜を形成するか，又は，表面を既知の方法で親水化，又は活性化することにより化学結合し易い状態とし，これに接合膜が形成された一方の基体の平滑面を重ね合わせることによっても接合することができる。
　なお，他方の基体に形成する前述の酸化物薄膜は，一方の基体の平滑面に形成する接合膜と同一の材質である必要はなく，異種材質のものであっても良い。
 このような接合方法において，他方の基体の平滑面の活性化は，接合膜を形成するのと同一真空中で，他方の基体の平滑面に生じている酸化層や汚染層をドライエッチング等で除去することにより行うものであっても良い。
　また，親水化や活性化により表面が化学結合し易い状態にできる基体であれば，他方の基体の材質は，金属であってもＳｉ等の半導体であっても，更にはこれらの酸化物であっても良く，その材質は限定されない。
　このように，一方の基体の平滑面にのみ接合膜を形成する接合方法を用いることで，酸化物薄膜によって形成した接合膜を，接合する基体間の電気的
絶縁や，基体間の光学的な特性の調整のために使用することもできる。
〔接合後の加熱〕
　以上のようにして接合された基体は，接合後，更に，既知の方法で加熱することにより接合強度γを向上させるものとしても良い。
　加熱温度は特に限定されないが，電子デバイス等を搭載した基板を接合対象とする場合，電子デバイス等に対するダメージの発生を防止すべく，好ましくは４００℃以下で行い，一例として３００℃程度の加熱を行うことで，未加熱時に対し大幅に接合強度を向上させることができる。
　なお，加熱は，目標温度まで段階的に加熱温度を上昇させても，目標温度まで一気に加熱温度を上昇させても，いずれの場合においても接合強度の向上を得ることができる。
　もっとも，加熱温度を３００℃とした後掲の実験例（Ｙ2Ｏ3接合膜）では，加熱温度を１００℃ずつ段階的に上昇させて３００℃まで加熱した場合に比較して，一気に３００℃まで加熱した場合の方が，３０％以上大きな接合強度γの上昇が見られたことから，接合後の加熱は，目標温度まで一気に昇温させることが接合強度γを向上させる上で好ましい。
〔ハイブリッド接合への応用〕
　以上で説明した本発明の化学結合法は，複数の電子デバイスの３次元集積化等に使用される，前述の「ハイブリッド接合」に適用することができる。
　接合対象とする電子デバイスに対し電極部と絶縁部を有する接合面を形成する方法は，図２１を参照して説明したと同様，電極部となる凹部を備えた絶縁材料（酸化物）の積層，絶縁材料に対するバリアメタルと電極材料（例えば，ＡｕやＣｕ等の金属）の積層，ＣＭＰ研磨等を行うことにより形成可能である。
　なお，本発明のハイブリッド接合で接合対象とする電子デバイスの接合面は，少なくともその一部が平滑面を成すものであれば良く，このような平滑面を備えるものであれば，図９に示すように接合面が全体として平滑面として形成されている場合の他，図２１を参照して説明した従来のハイブリッド接合の場合のように，絶縁部の表面に対し電極部の表面が窪んだ形状となっていても良く，または，これとは逆に電極部の表面に対し絶縁部が窪んだ形状となっていても良い。
　接合面の表面のそれぞれには，図９に示すように接合膜となる金属や半導体の薄膜を真空成膜形成すると共に，この金属や半導体の薄膜を大気に暴露して酸化させて形成した，欠損の多い酸化膜である接合膜を形成すると共に，この接合膜を大気中の水分により親水化させる。
　その後，２つの接合面の電極部同士，絶縁部同士を精密に位置合わせした後，親水化させた接合膜（酸化膜）同士が重なるように接合面を重ね合わせることで，接合膜を介した接合面間の接合を行う。
　接合後，必要に応じて所定の温度（一例として100～300℃）に加熱する。このようにして，接合膜を介した接合を行うことにより，絶縁部は接合後に加熱することなく，あるいは，低温での熱処理後に電気的絶縁性が得られると共に，電極部（Ｃｕ,Ａｕ等）は接合後に加熱することなく，あるいは，低温での熱処理後に導電性が得られる。
　なお，電極部の表面を中央が窪んだ皿状に形成し，２つの接合面を，絶縁部同士が接触するように重ね合わせた後，所定の温度（一例として100～300℃）で加熱することで，Ｃｕ等の電極部の金属を熱膨張させて接触させて電極部の表面に形成した接合膜を相互に接触させて，電極部同士を接合し，導電性を得ても良い。さらに、片方あるいは両方の電極部の高さを絶縁部より高く形成し，電極部が接触するように重ね合わせて接合を行ってもよい。即ち、接合後に、接合される電極部には電気的な導通が得られ、絶縁部は電気的に絶縁が維持されれば、対向する電極部や絶縁部の構造や大きさは限定されない。
　以下に，本発明の化学結合法による接合試験結果について説明する。
〔実験例１〕
　酸化物ターゲットを使用したスパッタ法で成膜した酸化物薄膜を接合膜とした接合例
（１）実験方法
　酸化物ターゲットを用いたスパッタ法により基体の平滑面に各種の酸化物薄膜を形成し，この酸化物薄膜を接合膜として接合を行った。
　成膜は，下記の表２に示す条件のＲＦマグネトロンスパッタ法又はバイアススパッタ法で行った。
　なお，試験結果中に特に記載のないものは，ＲＦマグネトロンスパッタ法により成膜した接合膜による接合結果である。
Figure JPOXMLDOC01-appb-T000002
　石英基板〔直径２インチ，表面粗さSa＝0.12～0.14nm（但し，バイアススパッタで用いた石英基板のみ直径４インチ，表面粗さSa=0.13 nm）〕，Ｓｉ基板（直径２インチ，表面粗さSa＝0.15nm）を接合対象（基体）とし，これらの基板上に上記スパッタ法により酸化物薄膜を形成して接合膜とした。
　いずれの方法で成膜した接合膜共に，スパッタ装置のロードロック室で窒素ガスによるベントを行ってから，湿度５０％（室温２０℃）の大気中に取り出して親水化させると共に，２枚の基板を接合膜同士が接触するように，加圧することなく重ね合わせて接合した。
　なお，接合は大気中への取り出し後，直ちに行った。
　接合後，未加熱のもの，１００℃，２００℃，３００℃（一部の試験例では更に４００℃）の各温度で５分間の加熱を行ったものについて，それぞれブレード法により接合界面の自由エネルギーγ（J/m2）を接合強度として測定した。
　なお，ブレード法とは，図８に示すように，２枚の基体の接合界面にブレードを挿入したときのブレードの先端からの剥離長Ｌに基づいて接合強度（接合界面の表面自由エネルギー）γを評価するもので，接合強度γは，次式で表される〔M.P. Maszara. G. Goetz. A. Cavigila and J. B. McKitterick: J. Appl. Phys. 64 (1988) 4943〕。
　γ=３／８×Ｅｔ3ｙ2／Ｌ4
　ここで，Ｅはウエハのヤング率，ｔはウエハの厚さ，ｙはブレードの厚さの１／２である。
（２）実験結果
(2-1) Ｙ2Ｏ3薄膜を接合膜とした接合
２枚の石英基板のそれぞれに膜厚２～１０nmのＹ2Ｏ3薄膜を接合膜として形成して接合した際の接合強度を測定した結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　２～１０nmの膜厚の全範囲において，Ｙ2Ｏ3薄膜表面の算術平均高さＳａは約０．１４nm以下であり，石英基板表面の算術平均高さＳａと略同程度であった。
　また，上記の結果から，未加熱での接合強度γ(J/m2)は０．１２～０．１５J/m2と小さい値であったが，未加熱でも大気中で接合できることが確認できた。
　なお，この接合強度は，加圧によっても上昇は認められなかった。
　これに対し，接合後の基板の加熱温度を１００℃ずつ上昇させながら接合強度γの変化を測定した結果，加熱温度の上昇に伴い接合強度は向上し，３００℃の加熱により０．８２～０．９０J/m2まで上昇した。
　なお，前掲の表３に示した試験結果では，加熱温度を１００℃ずつ段階的に上昇させたものであるのに対し，接合後の基板を一気に３００℃まで温度上昇させて加熱した場合の接合強度γを下記の表４に示す。
Figure JPOXMLDOC01-appb-T000004
　上記の結果から，１００℃ずつ段階的に加熱温度を上昇させる場合に比較して，３００℃まで一気に加熱した場合の方がより接合強度の上昇が得られることが確認された。
　なお，いずれのサンプルにおいても，熱処理による接合界面での気泡の発生は観察されず，本発明の化学結合法による接合は，接合部に透明性が要求される部品の接合や，接合状態の均質性が要求される電子部品の（絶縁部の）接合等への使用にも耐え得るものであった。
　図１は，Ｙ2Ｏ3薄膜（５nm）を接合膜として接合した後，３００℃まで一気に加熱したＳｉ基板の接合サンプル（γ＝１．７８J/m2）の断面ＴＥＭ像である。
　図１に示すように，接合界面には密度の低い層が存在するが，所々接合界面が消失していることが確認された。
　Ｙ2Ｏ3薄膜は微結晶を内部に含んでおり，接合界面が消失しているところでは熱処理により原子再配列部分が生じていた。
(2-2) ＺｒＯ2薄膜を接合膜とした接合
　２枚の石英基板のそれぞれに膜厚２～１０nmのＺｒＯ2薄膜を接合膜として形成して接合した際の接合強度を測定した結果を表５に示す。
Figure JPOXMLDOC01-appb-T000005
　膜厚２～１０nmでは，接合強度γは未加熱では０．１４～０．１７J/m2で，加熱温度を１００℃ずつ上昇しながら接合強度γの変化を測定した結果，接合強度γは加熱温度の上昇に伴い上昇する傾向を示し，加熱温度を３００℃まで上昇させたときの接合強度は０．３７～０．５７J/m2にまで上昇した。
　一方，膜厚２０nm（片側）では，未加熱の接合強度γは０．１０J/m2と，膜厚２～１０nmの場合に比較して大幅な低下が見られた。
　また，膜厚２０nm（片側）では，加熱温度を上昇させていっても接合強度γの上昇は観察されなかった。
　このような結果は，膜厚２～１０nmの範囲では，接合膜表面の算術平均高さＳａがいずれも０．１５nm以下であるのに対し，膜厚２０nmでは接合膜表面の算術平均高さＳａが０．２２nmまで増大したためであると推測される。
　もっとも，接合強度γは低くなっているものの，膜厚２０nmのＺｒＯ2薄膜を接合膜とした接合においても，基板の接合自体は行うことができることが確認されている。
　なお，いずれのサンプルにおいても，熱処理による接合界面での気泡の発生は観察されず，本発明の化学結合法による接合は，接合部に透明性が要求される部品の接合や，接合状態の均質性が要求される電子部品の（絶縁部の）接合等への使用にも耐え得るものであった。
(2-3) ＴｉＯ2薄膜を接合膜とした接合
　２枚の石英基板のそれぞれに膜厚２nm又は５nmのＴｉＯ2膜を接合膜として形成して接合した際の接合強度を測定した結果を図２に示す。
　膜厚２nm，５nmのいずれ共に，接合強度γは未加熱では０．１J/m2であるが，２００℃の加熱で１J/m2に達し，それ以上の加熱（最大４００℃まで加熱）によっては，接合強度γの大きな変化は見られず頭打ちとなった。
　もっとも，いずれの条件においても基板の接合を行うことができることが確認されると共に，接合強度γの向上に，接合後の熱処理が有効であることが確認された。
　また，いずれのサンプル共に，熱処理による接合界面での気泡の発生は確認されておらず，本発明の化学結合法による接合は，接合部に透明性が要求される部品の接合や，接合状態の均質性が要求される電子部品の（絶縁部の）接合等への使用にも耐え得るものであった。
(2-4) ＩＴＯ薄膜を接合膜とした接合
　２枚の石英基板のそれぞれに，膜厚２nm，５nm，１０nm，又は２０nmのＩＴＯ薄膜を接合膜として形成して接合した際の接合強度を測定した結果を図３に示す。
　膜厚２～２０nmの全範囲において，ＩＴＯ薄膜表面の算術平均高さＳａは約０．１５nm以下であり，いずれ共に石英基板表面の算術平均高さＳａと同程度であった。
　接合強度γは未加熱では０．２J/m2であるが，加熱温度の上昇に伴いいずれの膜厚においても接合強度γの上昇が確認された。
　３００℃の加熱では，膜厚５nmでは接合強度γは１．８J/m2にまで達し，また，それ以外の膜厚でも０．８～１．２J/m2という比較的高い接合強度が得られた。
　なお，図４に，本発明の方法により膜厚５nmのＩＴＯ薄膜を接合膜として大気中で接合したサンプル（実施例）の接合強度と，同じく膜厚５nmのＩＴＯ薄膜を形成した石英基板を，真空容器より取り出すことなく，真空中で接合したサンプル（比較例）の比較結果を示す。
　図４より明らかなように，膜厚５nmのＩＴＯ薄膜を接合膜とした例において，大気中での接合後３００℃の加熱で得られる１．７J/m2という実施例の接合強度γは，真空中で接合したサンプルを３００℃で加熱した場合に得られる比較例の接合強度γと同程度であり，条件により大気中の接合によっても真空中での接合と同程度の強固な接合が行い得ることが判る。
　なお，いずれのサンプル共に，熱処理による接合界面での気泡の発生は確認されておらず，本発明の化学結合法による接合は，接合部に透明性が要求される部品の接合や，接合状態の均質性が要求される電子部品の（絶縁部の）接合等への使用にも耐え得るものであった。
(2-5) ＳｉＯ2薄膜を接合膜とした接合
２枚の石英基板のそれぞれに，膜厚１nm，２nm，又は５nmのＳｉＯ2膜を接合膜として形成して接合した際の接合強度γを測定した結果を図５に示す。
　膜厚１nm及び２nmの接合強度γは，未加熱では０．１７J/m2であるが，加熱温度の増加と共に増大したが，２００℃以上の加熱でほぼ飽和し，３００℃の加熱後の接合強度γは０．８７J/m2（膜厚２nm）であった。
　ＳｉＯ2薄膜では，膜厚の増大に伴い表面の算術平均高さＳａは急激に増加し，膜厚１nm，２nmの場合に比較して，膜厚５nmのＳｉＯ2薄膜での接合では接合強度γは小さくなっている。
　もっとも，いずれの膜厚のＳｉＯ2薄膜を接合膜として使用した例においても，接合を行えることが確認できた。
　ＳｉＯ2薄膜を使用した接合では，ＳｉＯ2薄膜を形成した基板を真空容器から取り出すことなく真空中で接合する場合に比較して，大気中に取り出して接合する本発明の接合方法の方が高い接合強度γを発揮することが確認されている。
　結晶質のＳｉＯ2はダイヤモンド型の非常に安定な共有結合構造を有することから，アモルファスのＳｉＯ2も同様に安定な共有結合構造を有していることが推定されている。そのため，真空中の接合ではＳｉＯ2薄膜の間を強固に直接接合することが難しいものと考えられる。
　これに対し，大気中の接合では，大気中に取り出した際にＳｉＯ2膜の表面に吸着した水分によりＯＨ基間の水素結合が生じ，その状態から熱処理することで，ＳｉＯ2薄膜の間にＳｉ-ＳｉやＳｉ-Ｏ-Ｓｉの結合が形成されやすくなり，接合強度γの増大に寄与したものと考えられる。
　なお，ＳｉＯ2薄膜による接合においても，いずれのサンプル共に熱処理による接合界面での気泡の形成などは観察されなかった。
(2-6) ＷＯ3薄膜を接合膜とした接合
　２枚の石英基板のそれぞれに，膜厚２nm，５nm，１０nm，２０nm，又は５０nmのＷＯ3薄膜を接合膜として形成して接合した際の接合強度を測定した結果を図６に示す。
　膜厚２～５０nmの全範囲において，ＷＯ3薄膜表面の算術平均高さＳａは０．１２nm程度で一定であり，石英基板表面の算術平均高さＳａと同程度に維持されていた。
　接合強度γは，いずれの膜厚共に未加熱では０．２J/m2程度，３００℃の加熱後で最大０．９J/m2程度（膜厚５，１０nm）であり，接合強度γの膜厚依存性は比較的小さい。
　これは，前述したようにＷＯ3薄膜では膜厚の増加によっても表面の算術平均高さＳａが略一定値を保っているためであると考えられる。
　なお，図６中「Ｓｉ基板（5nm/300℃）」として表示したプロットは，膜厚５nmのＷＯ3膜を形成したＳｉ基板を大気中で接合後，３００℃まで一気に加熱したサンプルの接合強度γを表示したものであり，この例では接合強度γが１．３６J/m2まで増加していた。
　この結果から，石英基板の接合よりも，Ｓｉ基板を接合して３００℃まで一気に加熱した場合の方が高い接合強度γが得られることが確認された。
　また，ＷＯ3薄膜を接合膜とした接合でも，いずれのサンプル共に熱処理による接合界面での気泡の発生などは観察されなかった。
(2-7) 各種接合膜間における接合強度の比較
　先に挙げた，Ｙ2Ｏ3，ＺｒＯ2，ＴｉＯ2，ＩＴＯ，ＳｉＯ2，ＷＯ3の各薄膜を接合膜として石英基板を接合した際の接合強度γの比較結果を下記の表６に示す。
　表６では，上記各接合膜を使用した接合試験の結果のうち，表面の算術平均高さＳａが０．１６nm以下で略共通している膜厚２nm，５nmの測定結果のみを示したものである（但し，膜厚５nmのＳｉＯ2膜のみ算術平均高さＳａが０．２２nmとやや大きい）。
　また，３００℃の熱処理後の接合強度γは，１００℃ずつ段階的に加熱した際の３００℃加熱時の接合強度γを示し，一部，３００℃まで一気に加熱した場合の接合強度γを（ ）内に併記した。
Figure JPOXMLDOC01-appb-T000006
　上記の結果から，接合膜の構成元素の相違により接合強度に違いは見られるものの，いずれの接合膜によっても接合を行うことができることが確認された。
　また，いずれの接合膜においても，接合後の加熱によって接合強度γの上昇が確認されており，接合強度γの向上に，接合後の加熱が有効であることが確認されている。
　また，全ての接合膜において，３００℃の加熱により未加熱の場合に比較して大幅な接合強度γの向上が見られると共に，多くの接合膜において接合強度γが１J/m2を越える高い接合強度γを示した。
　更に，Ｙ2Ｏ3薄膜（５nm）の接合強度の測定結果より，他の接合膜においても加熱条件を目標温度まで一気に加熱するように変更することで，より一層の接合強度γの向上が得られるものと推測される。
　なお，ＴｉＯ2薄膜，ＳｉＯ2薄膜を接合膜とした接合例について，加熱温度を更に４００℃まで上昇させて接合強度γの変化を測定したが，更なる接合強度γの向上は見られず，接合後の加熱を行う場合，電子デバイス等に対しダメージを与え難い４００℃以下，例えば３００℃程度の加熱であっても接合強度γの向上を得る上で有効であることが確認されている。
(2-8) 接合膜の有無及び膜厚の変化と接合強度γ
　算術平均高さＳａが０．１２nmとなるまで研磨した２枚の石英（ＳｉＯ2）基板を大気中で接合（オプティカルコンタクト）したときの接合強度γ，算術平均高さＳａが０．１２nmのＳｉＯ2膜（膜厚２nm）がそれぞれ形成された２枚の石英基板を大気中で接合したときの接合強度γ，及び，バイアススパッタリングで膜厚２００nmのＳｉＯ2膜がそれぞれ形成された２枚の石英基板を大気中で接合したときの接合強度γをそれぞれ下記の表７に示す。
　なお，３００℃熱処理後の測定結果は，接合後，１００℃ずつ段階的に加熱温度を上昇させて３００℃に達した時の接合強度γを測定したものである。
Figure JPOXMLDOC01-appb-T000007
　石英の構成元素はＳｉＯ2であり，接合膜として形成したＳｉＯ2薄膜と共通であるが，上記の結果より算術平均高さＳａが同じ場合，石英基板同士の直接接合に比較して，真空成膜によって形成したＳｉＯ2薄膜を接合膜として介在させて接合した場合の方が，未加熱及び３００℃加熱後のいずれの結果においても大幅に大きな接合強度γが得られることが判る。
　このように，構成元素を共通するにも拘わらず接合強度に大きな差が生じるのは，石英基板に比較して，真空成膜によって形成したＳｉＯ2薄膜では欠陥が多く，この欠陥の存在が接合強度の向上をもたらす一因となっているものと推察される。
　また，上記表７の結果から，バイアススパッタ法のように，表面粗さを増大させることなく厚い薄膜を形成することができる成膜方法で形成された薄膜を使用する場合，２００nmという比較的厚い薄膜を形成した場合であっても，石英基板（膜なし）をオプティカルコンタクトによって接合する場合よりも高い接合強度で接合できることが確認できた。
　この結果から，本発明の接合方法によれば，接合に使用する接合膜の表面粗さを所定の範囲に維持できるものであれば，膜厚の増大によっても接合できることが判る。
(2-9) 酸化膜の大気への暴露時間と接合強度γ
　２枚の石英基板のそれぞれに，膜厚５nmのＩＴＯ薄膜を接合膜として形成して，大気に取り出した後で，接合するまでの待機時間を変化させて接合強度を測定した結果を図７に示す。また，表８には，取り出し直後に接合した場合の接合強度（１００％）に対する，所定大気時間経過後の接合強度γの大きさを（％）で示した。
　膜厚５nmのＩＴＯ薄膜表面の算術平均高さＳａは約０．１５nm以下であり，石英基板表面の算術平均高さＳａと同程度であった。
　接合強度γは，待機時間が２時間以内ではほとんど低下が見られなかった。
 ２時間経過以降，接合強度γは徐々に低下するが，２４時間後の接合強度γにおいても大気中への取り出し直後に接合した場合の７４％（未加熱）から９１％（３００℃加熱後）の接合強度γが得られることが確認された。
　更に，１６５時間（１週間）後には，取り出し直後の接合強度に対し未加熱で約４割，３００℃加熱後で約７割の値にまで低下するが，接合可能であった。
　このように，大気中に取り出すことにより生じた接合膜の親水化は長時間にわたって維持される（従って，長時間にわたり接合が可能である）。
　但し，時間の経過と共に有機分子の表面汚染が進行して化学的に安定化し，徐々に疎水性に転じて接合強度が低下することから，必要となる接合強度が得られる範囲内で，取り出しから接合までの時間を管理する必要がある。
　また，いずれのサンプル共に，熱処理による接合界面での気泡の発生は確認されておらず，本発明の化学結合法による接合は，接合部に透明性が要求される部品の接合や，接合状態の均質性が要求される電子部品の（絶縁部の）接合等への使用にも耐え得るものであった。
Figure JPOXMLDOC01-appb-T000008
〔実験例２〕
　大気中で酸化させた金属薄膜を接合膜とした接合例
（１）試験の目的
　以上で説明した実験例１では，いずれも酸化物ターゲットを使用したスパッタリングによって直接，酸化物薄膜を基板の表面に形成し，これを接合膜とした場合の接合例を示した。
　これに対し，本実験例（実験例２）では，真空成膜によって基板上に金属の薄膜（未酸化）を形成し，この金属薄膜が形成された基板を大気中に取り出して事後的に酸化させることにより得た酸化物薄膜（一部のサンプルは，表面部分のみ酸化させた金属薄膜）を接合膜とし，このような接合膜によっても化学結合が行えることを確認した。
（２）実験方法
　金属ターゲットを用いたＤＣマグネトロンスパッタ法（純Arガスを使用）により基体（石英基板又はＳｉ基板）の平滑面に各種の金属薄膜を形成し，この金属薄膜が形成された基体を湿度５０％（室温２０℃）の大気中に取り出して，空気による室温酸化によって前記金属薄膜を酸化させて得た酸化物薄膜を接合膜と成すと共に，同時に空気中の水分により親水化させて接合を行った。
　接合は，真空容器からの基体の取り出し後，速やか（５分以内）に行った。
　成膜には，下記の表９に示す３種類の成膜装置を使用した。
Figure JPOXMLDOC01-appb-T000009
　なお，使用した基体（基板），接合後の熱処理条件，接合強度の測定方法等のその他の条件は，先に試験例１として説明した，「酸化物ターゲットを使用したスパッタ法で成膜した酸化物薄膜を接合膜とした接合例」の場合と同様である。
（３）実験結果
(3-1) Ｔｉ薄膜を酸化させて接合膜とした接合結果
　２枚の石英基板のそれぞれに，ＤＣマグネトロンスパッタ法により膜厚０．３～１．０nmのＴｉ薄膜を形成した後，大気中に取り出し，５分以内に接合した。
　接合後の石英基板の接合強度γを，未加熱の状態，２００℃加熱時，及び３００℃加熱時のそれぞれにおいて測定した。測定結果を表１０に示す。
　なお，基板の加熱は，ホットプレートを使用して１００℃ずつ段階的に加熱温度を上げることにより行った。
Figure JPOXMLDOC01-appb-T000010
　接合前の薄膜の目視観察の結果，膜厚０．３nmと膜厚０．５nmのＴｉ薄膜はいずれも透明となっており，大気中に取り出したことで酸化していることが確認できた。
　膜厚１nmのＴｉ薄膜でも透明化が進んでいたが，依然金属色が残っていることが確認できたことから，膜厚１nmのＴｉ薄膜では，酸化は表面部分においてのみ生じているものと推察される。
　接合後，未加熱の状態の接合強度γは，窒素（Ｎ2）ガスで真空チャンバーをベントしたものの方が大きな数値を示したものの，いずれのサンプルにおいても接合が行えることが確認された。
　接合後，熱処理を行うことにより，いずれのサンプル共に接合強度γが増加することが確認された。
　加熱後の接合強度γは，膜厚が大きなものほど大きく，また，３００℃の加熱後の接合強度γは膜厚０．３nmと０．５nmのものでも約１J/m2と高く，膜厚１．０nmのものでは，ブレードの挿入ができず，無理に挿入すると石英基板が破断する程の高い接合強度γとなっていた。
(3-2) Ｚｒ薄膜を酸化させた接合膜を使用した接合結果
　２枚の石英基板のそれぞれに，ＤＣマグネトロンスパッタ法により膜厚０．３nm，又は膜厚０．５nmのＺｒ薄膜を形成した後，大気中に取り出して接合した接合結果を表１１に示す。
　なお，接合は，いずれも大気中への取り出し後，５分以内に行った。
　また，接合後の接合強度γの測定は，未加熱の状態，及び２００℃加熱時，３００℃加熱時のそれぞれにおいて行い，基板の加熱は，ホットプレートを使用して１００℃ずつ段階的に加熱温度を上げることにより行った。
Figure JPOXMLDOC01-appb-T000011
　接合前の薄膜の目視観察の結果，膜厚０．３nmと膜厚０．５nmのいずれのＺｒ薄膜ともに透明となっており，大気中に取り出したことで酸化していることが確認できた。
　接合後，未加熱の状態の接合強度γは，約０．０２～０．０３J/m2と比較的小さなものであったが，接合が行えることが確認された。
　接合後，熱処理を行うことにより，いずれのサンプル共に接合強度γが増加することが確認され，３００℃の加熱後の接合強度γは膜厚０．３nmと０．５nmのいずれともに０．７４J/m2と，未加熱の状態に比較して大きく上昇していることが確認できた。
〔実験例３〕
　接合面の材質が異なるウエハの接合例
（１）試験の目的
　以上で説明した実験例１および実験例２では，いずれも接合するウエハの表面に，酸化物薄膜あるいは表面部分のみ酸化させた金属膜を接合膜として形成し，このような接合膜によっても化学結合が行えることを確認した。実験例３では，接合面の材質が異なるウエハの接合，ならびに，片方の接合面にのみ接合膜を形成したウエハの接合においても化学結合が行えることを確認した。
（２）実験方法
　接合膜となる酸化物薄膜として，膜厚５nmのＩＴＯ薄膜を用いた。薄膜の形成方法は実験例１と同じである。一部の実験では，ＤＣマグネトロンスパッタ法により膜厚０．５nmのＴｉ薄膜を形成して大気に取り出して表面を酸化した。薄膜の形成方法は実験例２と同じであり，使用した装置は表９における装置１である。
　なお，使用した基体（基板），接合後の熱処理条件，接合強度の測定方法等のその他の条件は，先に実験例１として説明した，「酸化物ターゲットを使用したスパッタ法で成膜した酸化物薄膜を接合膜とした接合例」の場合と同様である。
（３）実験結果
(3-1) ＩＴＯ薄膜とＴｉ薄膜を酸化させた薄膜の接合結果
　表１２には，片方の基板上に膜厚５nmのＩＴＯ薄膜を，他方の基板上に膜厚０．５nmのＴｉ薄膜をそれぞれ接合膜として形成し，ほぼ同時に大気中に取り出し，５分以内に接合した結果を示した。表中には，膜厚５nmのＩＴＯ薄膜同士を接合した結果も比較のため示してあるが，これは実験例１に示した結果と同じである。
　ＩＴＯ膜と表面酸化したＴｉ膜を接合した場合の接合強度γは，未加熱でも０．３５（J/m2)が得られ，ＩＴＯ薄膜同士を接合した場合よりも大きな値が得られている。３００℃加熱後の接合強度γは１．２３J/m2であり，ＩＴＯ薄膜同士を接合した場合よりも小さいものの１J/m2を超える大きな接合強度が得られている。
　このことから，酸化膜の種類ならびに形成方法が異なる組み合わせで接合した場合でも，薄膜の形成後に大気に取り出して表面を親水化処理することで大きな接合強度が得られ，さらに，熱処理により接合界面の化学結合を促進させることで，更に大きな接合強度が得られることがわかる。
　また，今回の実験では，片方のＩＴＯ薄膜，ならびに，他方のＴｉ薄膜をそれぞれ形成し，ほぼ同時に大気中に取り出して５分以内に接合した。しかし，実験例１に示したように，薄膜を大気に取り出してから一定の時間内に接合すれば大きな接合強度が得られることから，形成した薄膜を大気に取り出すタイミングは別々でも良く，大気に取り出してから接合するまでの待機時間が接合する二つの薄膜で異なっていてもよい。
　なお，いずれのサンプル共に，熱処理による接合界面での気泡の発生は確認されておらず，本発明の化学結合法による接合は，接合部に透明性が要求される部品の接合や，接合状態の均質性が要求される電子部品の（絶縁部の）接合等への使用にも耐え得るものであった。
Figure JPOXMLDOC01-appb-T000012
(3-2) ＩＴＯ薄膜を片面に形成した接合結果
　表１３には，片方の基板上に膜厚５nmのＩＴＯ薄膜を形成し，他方の基板には薄膜を形成せずに接合した結果を示した。ＩＴＯ薄膜を真空容器から取り出した後，５分以内に接合した結果を示している。表中には，膜厚５nmのＩＴＯ薄膜同士を接合した結果，ならびに，薄膜を形成せずに２枚の石英基板を大気中で接合（オプティカルコンタクト）したときの結果もそれぞれ示してあるが，これらは，実験例１に示した結果と同じである。
　片方の基板上に膜厚５nmのＩＴＯ薄膜を形成して接合した接合強度γは，未加熱で０．２６（J/m2)，３００℃加熱後で０．４１（J/m2)が得られている。石英基板同士の接合（オプティカルコンタクト）に比較して，片方の基板上にＩＴＯ薄膜を接合膜として介在させて接合した場合の方が，未加熱及び３００℃加熱後のいずれの結果においても大幅に大きな接合強度γが得られる。
　片方の基板上に膜厚５nmのＩＴＯ薄膜を形成して接合した場合の接合強度γは，両方の基板上にＩＴＯ薄膜を形成した場合に比較して，未加熱の状態では僅かに大きな値が得られている。これは，ＩＴＯ薄膜を形成しない石英基板の表面粗さの方が，ＩＴＯ膜の表面粗さよりも僅かに小さいため，片方のＩＴＯ膜表面のみが親水化された状態であっても，接触界面で水素結合が生じ易いためであると考えられる。しかし，３００℃加熱後の接合強度γは，両面にＩＴＯ膜が形成されている方が大きい。これは，ＩＴＯ膜の薄膜表面の欠陥が多いため，両側にＩＴＯ膜が形成されている方が，熱処理を行うことにより接触界面における原子の結合が生じ易いためであると考えられる。
　このように，片側のみＩＴＯ膜を形成し，他方は薄膜を形成しない石英基板と接合した場合でも，石英基板同士の接合（オプティカルコンタクト）よりも大きな接合強度が得られている。また，先述したＩＴＯ薄膜とＴｉ薄膜を酸化させた薄膜の接合結果から明らかなように，接合される両方の表面が親水化されていれば，その種類によらず接合できることから，薄膜を形成しない石英基板の表面を活性化させて親水化を促進した場合には，更に大きな接合強度が得られることは明らかである。
Figure JPOXMLDOC01-appb-T000013
〔実験例４〕
　本発明の化学結合法で接合した電極部の導電性の確認試験
（１）試験の目的
　本発明の化学結合法のハイブリッド接合への適用を想定し，本発明の化学結合法によって接合された電極部間で導通が得られることを確認する。
（２）実験方法
 (2-1)ウエハＡの作成
　直径２インチの石英ウエハのうち，図１０（Ａ）中グレーに着色した矩形(２０mm×６mm)の部分に，Ｔｉの下地膜（膜厚２nm）を介して銅(Ｃｕ)又は金（Ａｕ）の電極膜（膜厚２０nm）を形成した。
　この電極膜のうち，図１０（Ｂ）中にハッチングで示す中央部分(１２mm×６mm)の範囲に，Ｔｉの下地膜（膜厚２nm）を介して金（Ａｕ）の保護膜(膜厚３０nm)を形成した。
　その後，金（Ａｕ）の保護膜の形成範囲と一致する範囲〔図１０(Ｃ)中のクロスハッチングを付した範囲〕にＹ2Ｏ3の絶縁保護膜（膜厚１０nm）を形成して，ウエハＡとした。
　このウエハＡのうち，図１０（Ｃ）でグレーに着色された部分〔電極膜が露出した部分〕をそれぞれ「電極部Ａ」とした。
 (2-2)ウエハＢの作成
　直径２インチの石英ウエハのうち，図１１（Ａ）中グレーに着色した部分に，Ｔｉの下地膜（膜厚２nm）を介して銅(Ｃｕ)又は金（Ａｕ）の電極膜（膜厚２０nm）を形成した。
　この電極薄膜のうち，図１１（Ｂ）中にハッチングを付した部分に，Ｔｉの下地膜（膜厚２nm）を介して金（Ａｕ）の保護膜(膜厚３０nm)を形成した。
　その後，金（Ａｕ）の保護膜のうち，図１１（Ｃ）中にクロスハッチングを付した部分にＹ2Ｏ3の絶縁保護膜（膜厚１０nm）を形成して，ウエハＢとした。
　ウエハＢのうち，図１１（Ｃ）でグレーに着色された部分〔電極薄膜が露出した部分〕をそれぞれ「電極部Ｂ」とした。
(2-3) 接合方法
　ウエハＡとウエハＢ，それぞれの表面全体に真空成膜によりＴｉ又はＭｎの薄膜を接合膜として形成した後，ウエハＡ及びウエハＢを共に大気中に取り出して接合膜を酸化させると共に親水化させた。
　その後，ウエハＡに設けた電極部Ａと，ウエハＢに設けた電極部Ｂが，図１２に示す状態に重なり合うようにウエハＡとウエハＢを重ね合わせて接合した。
 (2-4) 導電性の評価
　上記方法で接合されたウエハＡ，ウエハＢを使用して，図１３に示す測定回路を形成した。
　この測定回路に電流を流し，本発明の化学結合法で接合された電極部Ａと電極部Ｂの接合部の通電状態と電気抵抗を評価した。
（３）実験結果
(3-1)Ａｕ電極部間の接合
(3-1-1) 実施例
　ウエハＡ，ウエハＢ共に，電極膜として金（Ａｕ）の薄膜(膜厚２０nm)を形成すると共に，接合膜としてＴｉ薄膜（膜厚０．５nm）を形成し，大気中に暴露することにより接合膜を酸化させると共に親水化させてウエハＡとウエハＢを室温にて接合してサンプルを作成した。
　このサンプルを使用して図１３に示した測定回路を形成し，サンプルを２００℃まで加熱すると共に室温まで冷却して，温度変化に対する電気抵抗の変化を連続的に測定した。
　加熱は，図１３中に一点鎖線で示す長方形の７８mm×５８mmの領域を表面が平らな金属で上下から２５kgfの力で挟み込んだ。この時，ウエハＡに設けた電極部Ａと，ウエハＢに設けた電極部Ｂが重なり合う２カ所の領域に，この領域よりも僅かに大きな５mm×５mmのテフロンシート（厚み１．５mm）をそれぞれ置いて挟み込んでおり，これにより両電極部が重なり合う領域に約５MPaの圧力が印加されている。この状態で，２枚の金属にそれぞれ内蔵された電気ヒータの温度を徐々に上げることで，０．８８℃/秒の昇温速度で加熱し，２００℃で５分間保持した後，室温まで自然冷却した。
(3-1-2) 比較例
　比較例として，ウエハＡ及びウエハＢのそれぞれに真空成膜によって金（Ａｕ）の電極膜，Ａｕ保護膜，及び絶縁保護膜を形成し，ウエハＡ及びウエハＢのいずれにも接合膜を形成することなく，ウエハＡの電極部Ａと，ウエハＢの電極部Ｂを，接合膜を形成することなく直接，大気中で接合してサンプルを形成した。
　Ａｕは室温の大気中では酸化しないため，真空成膜によって形成されたＡｕの電極膜同士を重ね合わせることによりＡｕ電極の界面では原子再配列が生じることで接合膜を形成することなくＡｕ電極同士を直接接合することが可能である。
　このようにして接合したウエハのサンプルを使用して，図１３に示した測定回路を形成し，実施例と同様の方法でこのサンプルを２００℃まで加熱した後，室温まで冷却して，温度変化に対する電気抵抗の変化を連続的に測定した。
(3-1-3) 測定結果
　Ｔｉ接合膜(膜厚０．５nm)を介して接合した実施例の測定結果を図１４に，接合膜無しで直接接合した比較例の測定結果を図１５にそれぞれ示すと共に，加熱前後における各サンプルの電気抵抗を表１４示す。
Figure JPOXMLDOC01-appb-T000014
(3-1-4)考察
　上記の結果から，Ｔｉの接合膜を介して接合した場合と，Ａｕ電極同士を直接接合した場合とで，電気抵抗の測定値に有意な差は見られなかった。
　接合膜を介在させることなくＡｕ電極相互を接合した比較例のサンプルでは接合面の界面抵抗は略ゼロであることから，上記の測定結果は，Ｔｉの接合膜（０．５nm）を介在させて接合した実施例のサンプルにおいてもＡｕ電極相互間の界面抵抗が略ゼロであることを示すものである。
　このような結果は，接合膜であるＴｉの接合膜が０．５nmと薄いため，接合膜の存在が，Ａｕ／Ａｕ界面における原子の再配列を抑制せず，接合界面を越えて原子再配列が生じたためと推論される。
(3-2)Ｃｕ電極の接合（膜厚０．３nmの接合膜を使用した接合）
(3-2-1) 実施例
　ウエハＡ，ウエハＢ共に，電極膜として銅（Ｃｕ）の薄膜(膜厚２０nm)を形成すると共に，接合膜を形成し，大気中に暴露することにより接合膜を酸化させると共に親水化させてウエハＡとウエハＢを室温にて接合してサンプルを作成した。
　このサンプルを使用して図１３に示した測定回路を形成し，サンプルを２００℃まで加熱した後，室温まで冷却し，温度変化に対する電気抵抗の変化を連続的に測定した。
　接合膜としてウエハＡ，Ｂの表面にそれぞれＴｉ薄膜(膜厚０．３nm)を形成して接合したもの，Ｍｎ薄膜（膜厚０．３nm）を形成して接合したものをそれぞれサンプルとして作成した。
(3-2-2) 比較例
　比較例として，ウエハＡ及びウエハＢのそれぞれに真空成膜によって銅（Ｃｕ）の電極膜，Ａｕ保護膜，及び絶縁保護膜を形成し，ウエハＡ及びウエハＢのいずれにも接合膜を形成することなく，ウエハＡの電極部Ａと，ウエハＢの電極部Ｂを大気中で直接接合してサンプルを形成した。
　大気中で接合することにより，Ｃｕ電極の表面には数nmの厚みでＣｕの酸化膜が形成されることで，非加熱の状態では接合強度が非常に低いが，接合後，２００℃まで昇温させることによりＣｕ酸化膜が消失することで強固な接合を得ることができる。
　このサンプルを使用して，図１３に示したと同様の測定回路を形成し，サンプルを２００℃まで加熱した後，室温まで冷却して，温度変化に対する電気抵抗の変化を連続的に測定した。
(3-2-3) 測定結果
　Ｔｉの接合膜（０．３nm）を介して接合した実施例の測定結果を図１６に，Ｍｎの接合膜（０．３nm）を介して接合した実施例の測定結果を図１７に，接合膜を形成することなく直接接合した比較例の測定結果を図１８にそれぞれ示すと共に，加熱前後における各サンプルの電気抵抗を表１５示す。
Figure JPOXMLDOC01-appb-T000015
(3-2-4)考察
　上記の結果から，加熱前の状態では，Ｃｕ電極を直接接合した比較例のサンプルよりも，Ｍｎ接合膜，Ｔｉ接合膜を介して接合した実施例のサンプルの方が，抵抗値が低いものとなっていた。
　２００℃に加熱した後の抵抗値は，Ｍｎ接合膜，Ｔｉ接合膜を介して接合した実施例のいずれのサンプル共に，Ｃｕ電極を直接接合した比較例のサンプルと略同一の抵抗値を示しており，接合膜の介在は，Ｃｕ電極の接合部における界面抵抗を上昇させるものではないことが確認できた。
(3-3)Ｃｕ電極の接合（膜厚０．５nmの接合膜を使用した接合）
(3-3-1) 実施例
　ウエハＡ，ウエハＢ共に，電極薄膜として銅（Ｃｕ）の薄膜(膜厚２０nm)を形成すると共に，接合膜を形成し，大気中に暴露することにより接合膜を酸化させると共に親水化させてウエハＡとウエハＢを室温にて接合してサンプルを作成した。
　このサンプルを使用して図１３に示した測定回路を形成し，サンプルを２００℃まで加熱し，一旦室温まで冷却した後，再度，３００℃まで再加熱した時の温度変化に対する電気抵抗の変化を連続的に測定した。
　接合膜としてウエハＡ，Ｂの表面にそれぞれＴｉ薄膜(膜厚０．５nm)を形成して接合したもの，Ｍｎ薄膜（膜厚０．５nm）を形成して接合したものをそれぞれ作成した。
(3-3-2) 比較例
　比較例として，ウエハＡ及びウエハＢのそれぞれに真空成膜によって銅（Ｃｕ）の電極薄膜，Ａｕ保護膜，及び絶縁保護膜を形成し，ウエハＡ及びウエハＢのいずれにも接合膜を形成することなく，ウエハＡの電極部Ａと，ウエハＢの電極部Ｂを大気中で直接接合してサンプルを形成した。
　このサンプルを使用して，図１３に示したと同様の測定回路を形成し，サンプルを２００℃まで加熱して，温度変化に対する電気抵抗の変化を連続的に測定した。
(3-3-3) 測定結果
　Ｔｉの接合膜（膜厚０．５nm）を介して接合した実施例の測定結果を図１９に，Ｍｎの接合膜（膜厚０．５nm）を介して接合した実施例の測定結果を図２０に，比較例（接合膜なし）の測定結果を図１８にそれぞれ示すと共に，加熱前後における各サンプルの電気抵抗を表１６に示す。
Figure JPOXMLDOC01-appb-T000016
(3-3-4)考察
　接合膜を介して接合した実施例のサンプルでは，非加熱状態において接合膜を介在させることなく直接Ｃｕ電極同士を接合した場合に比較して接合領域における界面抵抗が大きなものとなっている。
　しかし，Ｍｎ，Ｔｉのいずれの接合膜（０．５nm）を使用して接合した実施例のサンプル共に，２００℃の加熱によって界面抵抗が大幅に低下すると共に，３００℃の加熱により，更に界面抵抗が低下することが確認された。
　特に，接合膜がＭｎ（０．５nm）である場合には，２００℃の加熱でＣｕ電極同士を直接接合した比較例と同程度の抵抗値にまで低下していると共に，３００℃の加熱後では，Ｃｕ電極同士を直接接合した比較例よりも低い抵抗値を示すことが確認された。
　また，接合膜がＴｉ（０．５nm）である場合であっても，３００℃まで加熱することで，Ｃｕ電極同士を直接接合した比較例と同程度の抵抗値にまで低下することが確認されている。
　従って，本発明の化学結合法をハイブリッド接合に使用した場合において，必要に応じて３００℃以下の比較的低温での加熱を行うことで，電極部の良好な導電性を確保できることが確認された。
〔実験例５〕
　電極部の接合強度の評価試験
（１）実験の目的
　本発明の化学結合法をハイブリッド接合に適用した際に電極部において必要な接合強度が得られることを確認する。
（２）実験方法
　表９の「装置３」を使用したスパッタリング法により，石英基板(直径２インチ，表面粗さSa＝0.10～0.13nm)上に，Ｔｉの下地膜(膜厚２nm)を介して電極部としてＡｕ，又はＣｕから成る電極膜（いずれも膜厚２０nm）を形成すると共に，この電極膜上に更にＴｉ又はＭｎの接合膜を形成した。
　この石英基板をスパッタ装置のロードロック室で大気によるベントを行って酸化させた後，湿度５０％（室温２０℃）の大気中に取り出して接合膜を親水化させると共に，２枚の基板を接合膜同士が接触するように重ね合わせて接合した。
　比較のため，接合膜を形成することなく，電極膜同士を直接接合したサンプルについても作成した。
　接合後，未加熱の状態，２００℃に加熱した後の状態，３００℃に加熱した後の状態でそれぞれブレード法により接合強度（接合界面の自由エネルギー）γ(J/m2)を測定した。
（３）実験結果
　接合強度γ(J/m2)の測定結果を，表１７に示す。
Figure JPOXMLDOC01-appb-T000017
（４）考察
　接合膜を形成することなく電極膜（電極部）同士を直接接合した場合（表１７中の接合膜「無し」）に比較して，接合膜を介して接合する場合の接合強度は低いものとなっているが，一定の接合強度は得られていることが確認されている。
　特に，接合後に加熱をすることで，接合膜を介在させて接合した場合であっても接合強度γ(J/m2)の大幅な向上が確認されている。
　従って，本発明の化学結合法は，ハイブリッド接合に適用した場合，加熱することなく，又は，必要に応じて３００℃以下の温度で加熱することにより，電極部間を必要な接合強度で接合できるものであることが確認できた。
〔実験例６〕
　絶縁部の絶縁性の評価試験
（１）実験の目的
　本発明の化学結合法をハイブリッド接合に適用した際に，絶縁部における絶縁性が得られることを確認する。
（２）実験方法
　表９に記載の装置を使用したスパッタリング法により，絶縁材料（絶縁部）である石英基板(直径２インチ，表面粗さSa＝0.12～0.13nm)上にＴｉ又はＭｎの接合膜を形成した。
　この石英基板をスパッタ装置のロードロック室でベントを行った後，湿度５０％（室温２０℃）の大気中に取り出して接合膜を親水化させると共に，２枚の基板を接合膜同士が接触するように重ね合わせて接合した。
　接合後，未加熱の状態，２００℃に加熱した後の状態，３００℃に加熱した後の状態でそれぞれ誘導法により接合膜のシート抵抗を渦電流法により測定した。
（３）実験結果
　接合膜として，Ｔｉ又はＭｎ薄膜を酸化させたものを使用した場合のシート抵抗を，後掲の表１８に示す。
Figure JPOXMLDOC01-appb-T000018
（４）考察
　　接合前の薄膜の目視観察の結果，膜厚０．３nmと膜厚０．５nmのＭｎ薄膜ならびに膜厚０．３nmと膜厚０．５nmのＴｉ薄膜はいずれも透明となっており，大気中に取り出したことで酸化していることが確認できた。
　接合後，未加熱の状態，ならびに，熱処理を行った場合でも，電気抵抗が非常に高く，渦電流法では測定できなかった。実験に用いた渦電流法の測定装置の測定限界は，10kΩ/sqであり，未加熱の状態で，これを上回る非常に高い電気抵抗が得られている。
　以上の結果，接合膜の接合面では高い絶縁性が得られている事が確認できた。
　従って，本発明の化学結合法をハイブリッド接合に適用した場合であっても，絶縁部によって隔絶されている，隣接した電極部間が接合膜の存在により短絡等することがなく，この点においても本発明の化学結合法をハイブリッド接合に使用できることが確認された。
〔実験例７〕
　絶縁部の接合強度の評価試験
（１）実験の目的
　本発明の化学結合法をハイブリッド接合に適用した際に絶縁部において必要な接合強度が得られることを確認する。
（２）実験方法
　表９に記載の装置を使用したスパッタリング法により，絶縁材料（絶縁部）である石英基板(直径２インチ，表面粗さSa＝0.12～0.13nm)上にＴｉ又はＭｎの接合膜を形成した。
　この石英基板をスパッタ装置のロードロック室でベントを行った後，湿度５０％（室温２０℃）の大気中に取り出して接合膜を親水化させると共に，２枚の基板を接合膜同士が接触するように重ね合わせて接合した。
　接合後，未加熱の状態，２００℃に加熱した後の状態，３００℃に加熱した後の状態でそれぞれブレード法により接合強度（接合界面の自由エネルギー）γ(J/m2)を測定した。
（３）実験結果
　接合膜としてＴｉ薄膜を酸化させたものを使用した場合の接合強度は，表１０に示した通りである。
　接合膜として，Ｍｎ薄膜を酸化させたものを使用した場合の接合強度を，後掲の表１９に示す。
Figure JPOXMLDOC01-appb-T000019
（４）考察
　接合前の薄膜の目視観察の結果，膜厚０．３nmと膜厚０．５nmのＭｎ薄膜はいずれも透明となっており，大気中に取り出したことで酸化していることが確認できた。
　接合後，未加熱の状態の接合強度γは比較的低い数値を示したが，いずれのサンプルにおいても接合が行えることが確認された。
　接合後，熱処理を行うことにより，いずれのサンプル共に接合強度γが増加することが確認された。
　従って，本発明の化学結合方法は，ハイブリッド接合に適用した場合，加熱することなく，又は，必要に応じて３００℃以下の温度で加熱することにより，絶縁部間を必要な接合強度で接合できるものであることが確認できた。
〔実験例８〕
　絶縁部ならびに電極部の接合強度の評価試験（２）
（１）実験の目的
　本発明の化学結合方法をハイブリッド接合に適用した際に，所定の温度に加熱されている状態で接合膜を相互に接触させた場合においても必要な接合強度が得られることを確認する。
（２）実験方法
　表９に記載の装置を使用したスパッタリング法を用いた．
　絶縁部の接合強度の実験では，絶縁材料（絶縁部）である石英基板(直径２インチ，表面粗さSa＝0.12～0.13nm)上に膜厚０．５nmのＴｉの接合膜を形成した。
　電極部の接合強度の実験では，石英基板(直径２インチ，表面粗さSa＝0.12～0.13nm)上にＴｉの下地膜(膜厚２nm)を介して膜厚２０nmのＡｕから成る電極膜を形成すると共に，この電極膜上に更に膜厚０．５nmのＴｉの接合膜を形成した。
　この石英基板をスパッタ装置のロードロック室でベントを行った後，湿度５０％（室温２０℃）の大気中に取り出して接合膜を親水化させた。
　次に，２００℃，ならびに，３００℃にそれぞれ加熱した状態で，２枚の石英基板を接合膜同士が接触するように重ね合わせて接合した。
　このように加熱した状態で重ね合わせて接合したサンプルの接合強度（接合界面の自由エネルギー）γ(J/m2)をそれぞれブレード法により測定した。
（３）実験結果
　実験により得た接合強度を，後掲の表２０に示す。
Figure JPOXMLDOC01-appb-T000020
（４）考察
　絶縁部間の接合実験では，接合前の薄膜の目視観察の結果，Ｔｉ薄膜は透明となっており，大気中に取り出したことで酸化していることが確認できた。２００℃ならびに３００℃に加熱した状態で，２枚の基板を接合膜同士が接触するように重ね合わせて接合した結果，（表１０に示した室温で接合してからそれぞれの温度に加熱した結果よりも僅かに小さいものの）良好な接合強度を得ることが確認できた。
　電極部間の接合実験では，２００℃に加熱した状態で２枚の基板を接合膜同士が接触するように重ね合わせて接合した結果，表１７に示した室温で接合してから２００℃に加熱した結果よりも大きな接合強度を得た。３００℃に加熱した状態で重ね合わせを行った場合は接合強度が低下したものの，接合が行えることが確認された。
　なお，電極部間の接合実験で３００℃に加熱した状態で重ね合わせを行った際の接合強度が落ちている原因は、電極膜とした膜厚２０nmのＡｕ膜の下にあるＴｉ下地膜(膜厚２nm)が，３００℃の加熱により拡散して薄膜の構造が変化してしまうことが原因であった。そのため，下地膜をＴｉ以外の材料に変更する等の対応により，電極部においても３００℃に加熱した状態で重ね合わせを行った場合の接合強度は更に増加するものと予測される。
　ハイブリッド接合では，図２１を参照して説明したように加熱によって電極部の金属を膨張させることによって電極部の表面同士を接触させる場合があり，このようなハイブリッド接合に本発明の化学結合法を適用する場合，電極部の表面に形成された接合膜は加熱下で重ね合わせが行われることになる。
　本試験例は，このような加熱下での接合膜の重ね合わせを模擬的に作り出したものであり，本試験の結果，温度を上げた状態で接合膜同士の重ね合わせを行った場合でも接合が可能であり，いずれのサンプル共に温度を上昇させるほど接合強度γが増加することが確認された。
　従って，本発明の化学結合法は，ハイブリッド接合のうち図２１を参照して説明した接合方法のように，加熱下で電極部同士，又は絶縁部同士の接触が行われるものに適用した場合，従って，接合膜の重ね合わせが２００℃および３００℃に加熱された状態で行われる場合であっても，絶縁部間ならびに電極部間を必要な接合強度でそれぞれ接合できるものであることが確認できた。
　そして，表１０および表１７の結果から，加熱することなく接合した場合でも，絶縁部間ならびに電極部間を必要な接合強度でそれぞれ接合できるものであることが確認できている。
　これらの結果から，本発明の化学結合法は，非加熱又は３００℃以下の温度に加熱した状態で重ね合わせを行うハイブリッド接合全般に適用可能であると共に，いずれの温度条件で重ね合わせを行った場合においても絶縁部間ならびに電極部間をそれぞれ必要な接合強度で接合できるものであることが確認できた。

 

Claims (22)

  1. 　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，平滑面を有する２つの基体それぞれの前記平滑面に形成する工程と，
    　２つの前記基体に形成された前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化させる工程と，
    　親水化された状態の前記接合膜の表面同士が接触するように２つの前記基体を重ね合わせることにより結合させる工程を含むことを特徴とする化学結合法。
  2. 　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，平滑面を有する２つの基体の一方の前記平滑面に形成する工程と，
    　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
    　親水化された状態の前記接合膜の表面と，他方の前記基体の平滑面に形成された金属又は半導体の酸化物薄膜が接触するように２つの前記基体を重ね合わせることにより結合させる工程を含むことを特徴とする化学結合法。
  3. 　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，平滑面を有する２つの基体の一方の前記平滑面に形成する工程と，
    　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
    　親水化された状態の前記接合膜の表面と，親水化処理又は活性化処理された金属又は半導体，又はこれらの酸化物から成る他方の前記基体の平滑面が接触するように２つの前記基体を重ね合わせることにより結合させる工程を含むことを特徴とする化学結合法。
  4. 　前記結合後の前記基体を，更に加熱する工程を含むことを特徴とする請求項１～３いずれか１項記載の化学結合法。
  5. 　前記加熱を，４００℃以下の温度で行うことを特徴とする請求項４記載の化学結合法。
  6. 　２つの前記基体の前記重ね合わせを，大気中で行うことを特徴とする請求項１～５いずれか１項記載の化学結合法。
  7. 　前記接合膜が，前記真空成膜により形成された酸化物被膜であること特徴とする請求項１～６いずれか１項記載の化学結合法。
  8. 　前記接合膜を，前記真空成膜によって形成された金属又は半導体の薄膜の少なくとも表面を酸化させることにより形成することを特徴とする請求項１～６いずれか１項記載の化学結合法。
  9. 　前記接合膜を，欠陥の多い膜として形成することを特徴とする請求項１～８いずれか１項記載の化学結合法。
  10. 　前記接合膜表面の前記親水化を，前記接合膜が形成された前記基体を真空容器から大気中に取り出すことによって行うことを特徴とする請求項１～９いずれか１項記載の化学結合法。
  11. 　前記接合膜の表面の前記親水化を，前記真空成膜を行った真空容器内に水分を導入することにより行うことを特徴とする請求項１～９いずれか１項記載の化学結合法。
  12. 　前記接合膜を，算術平均高さＳａ０．５nm以下の表面粗さに形成することを特徴とする請求項１～１１いずれか１項記載の化学結合法。
  13. 　パッケージ本体と蓋体を接合して形成された中空パッケージ内に電子部品を封止したパッケージ型電子部品において，
    　前記パッケージ本体と前記蓋体との接合部が，
    　前記パッケージ本体の平滑面に形成された，少なくとも表面が酸化された金属又は半導体の第１薄膜と，前記蓋体の平滑面に形成された，少なくとも表面が酸化された金属又は半導体の第２薄膜により構成された中間層を備え，
    　前記中間層の前記第１薄膜と前記第２薄膜の界面が，化学結合によって接合されていると共に，
    　前記パッケージの中空空間内に大気圧の気体が封入されていることを特徴とするパッケージ型電子部品。
  14. 　パッケージ本体と蓋体とを接合して形成された中空パッケージ内に電子部品を封止したパッケージ型電子部品において，
    　前記パッケージ本体と前記蓋体との接合部が，
    　前記パッケージ本体，又は前記蓋体のいずれか一方の平滑面に形成された，少なくとも表面が酸化された金属又は半導体の薄膜から成る中間層を備え，
    　前記パッケージ本体，又は前記蓋体の他方の，金属，半導体，又はこれらの酸化物から成る平滑面と前記中間層の界面が，化学結合によって接合されていると共に，
    　前記パッケージ内の中空空間内に大気圧の気体が封入されていることを特徴とするパッケージ型電子部品。
  15. 　前記大気圧の気体が不活性ガスである請求項１３又は１４記載のパッケージ型電子部品。
  16. 　前記中間層の少なくとも一部が，欠陥の多い酸化物薄膜により形成されていることを特徴とする請求項１３～１５いずれか１項記載のパッケージ型電子部品。
  17. 　接合対象とする２つの電子デバイスのそれぞれに，電極部と絶縁部が形成された少なくとも一部を平滑面と成した接合面を形成し，２つの前記接合面を，前記電極部同士及び前記絶縁部同士を位置合わせして接合する電子デバイスのハイブリッド接合法において，
    　前記２つの接合面間の接合が，
    　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を２つの前記接合面のそれぞれに形成する工程と，
    　２つの前記接合面に形成された前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化させる工程と，
    　２つの前記接合面の前記電極部同士及び前記絶縁部同士を位置合わせした状態で，親水化された状態の前記接合膜の表面同士が接触するように２つの前記接合面を重ね合わせて結合させる工程を含み，
    　前記接合膜を介した結合により，前記２つの接合面の前記電極部間を導通させると共に，前記絶縁部間を電気的に絶縁させることを特徴とする電子デバイスのハイブリッド接合法。
  18. 　接合対象とする２つの電子デバイスのそれぞれに，電極部と絶縁部が形成された少なくとも一部を平滑面と成した接合面を形成し，２つの前記接合面を，前記電極部同士及び前記絶縁部同士を位置合わせして接合する電子デバイスのハイブリッド接合法において，
    　前記接合面間の接合が，
    　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，前記接合面の一方に形成する工程と，
    　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
    　２つの前記接合面の前記電極部同士及び前記絶縁部同士を位置合わせした状態で，親水化された状態の前記接合膜の表面と，他方の前記接合面に形成された金属又は半導体の酸化物薄膜が接触するように２つの前記接合面を重ね合わせることにより結合させる工程を含み，
    　前記接合膜を介した結合により，前記２つの接合面の前記電極部間を導通させると共に，前記絶縁部間を電気的に絶縁させることを特徴とする電子デバイスのハイブリッド接合法。
  19. 　接合対象とする２つの電子デバイスのそれぞれに，電極部と絶縁部が形成された少なくとも一部を平滑面と成した接合面を形成し，２つの前記接合面を，前記電極部同士及び前記絶縁部同士を位置合わせして接合する電子デバイスのハイブリッド接合法において，
    　前記接合面間の接合が，
    　真空成膜によって形成された薄膜であって，少なくとも表面が酸化された金属又は半導体の薄膜である接合膜を，前記電極部及び前記絶縁部の形成後に２つの前記接合面の一方に形成する工程と，
    　前記接合膜の表面を，水分を有する空間に暴露して，該接合膜の表面を親水化する工程と，
    　２つの前記接合面の前記電極部同士及び前記絶縁部同士を位置合わせした状態で，親水化された状態の前記接合膜の表面と，親水化処理又は活性化処理された他方の前記接合面が接触するように２つの前記接合面を重ね合わせて結合させる工程を含み，
    　前記接合膜を介した結合により，前記２つの接合面の前記電極部間を導通させると共に，前記絶縁部間を電気的に絶縁させることを特徴とする電子デバイスのハイブリッド接合法。
  20. 　前記接合膜を，前記真空成膜によって形成された金属又は半導体の薄膜の少なくとも表面を酸化させることにより形成することを特徴とする請求項１７～１９いずれか１項記載の電子デバイスのハイブリッド接合法。
  21. 　前記接合面の重ね合わせによる接合後，更に３００℃以下の温度で加熱する工程を含むことを特徴とする請求項１７～２０いずれか１項記載の電子デバイスのハイブリッド接合法。
  22. 　前記接合膜の膜厚が，０．３nm～５nmであることを特徴とする請求項１７～２１いずれか１項記載の電子デバイスのハイブリッド接合法。

     
PCT/JP2022/004758 2021-02-10 2022-02-07 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法 WO2022172902A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022550117A JP7165342B1 (ja) 2021-02-10 2022-02-07 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法
CN202280003691.3A CN115443203A (zh) 2021-02-10 2022-02-07 化学结合法和封装型电子部件、以及电子器件的混合接合法
EP22752725.6A EP4292747A1 (en) 2021-02-10 2022-02-07 Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device
KR1020237030331A KR20230143167A (ko) 2021-02-10 2022-02-07 화학 결합법 및 패키지형 전자 부품, 그리고 전자 디바이스의 하이브리드 접합법
TW111104686A TW202245164A (zh) 2021-02-10 2022-02-09 化學鍵結法、封裝型電子元件及電子裝置之混合接合法
US17/962,061 US11916038B2 (en) 2021-02-10 2022-10-07 Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/004913 WO2022172349A1 (ja) 2021-02-10 2021-02-10 化学結合法及びパッケージ型電子部品
JPPCT/JP2021/004913 2021-02-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/962,061 Continuation US11916038B2 (en) 2021-02-10 2022-10-07 Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device

Publications (1)

Publication Number Publication Date
WO2022172902A1 true WO2022172902A1 (ja) 2022-08-18

Family

ID=82837841

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2021/004913 WO2022172349A1 (ja) 2021-02-10 2021-02-10 化学結合法及びパッケージ型電子部品
PCT/JP2022/004758 WO2022172902A1 (ja) 2021-02-10 2022-02-07 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/004913 WO2022172349A1 (ja) 2021-02-10 2021-02-10 化学結合法及びパッケージ型電子部品

Country Status (7)

Country Link
US (1) US11916038B2 (ja)
EP (1) EP4292747A1 (ja)
JP (1) JP7165342B1 (ja)
KR (1) KR20230143167A (ja)
CN (1) CN115443203A (ja)
TW (1) TW202245164A (ja)
WO (2) WO2022172349A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023326A (ja) * 2009-09-04 2012-02-02 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
JP5401661B2 (ja) 2008-08-22 2014-01-29 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
JP2014022699A (ja) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
JP2014138136A (ja) 2013-01-18 2014-07-28 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP5569964B2 (ja) 2010-05-07 2014-08-13 株式会社ムサシノエンジニアリング 原子拡散接合方法
JP2014221492A (ja) * 2014-06-19 2014-11-27 株式会社ムサシノエンジニアリング 原子拡散接合方法
JP2015222970A (ja) 2011-07-29 2015-12-10 株式会社村田製作所 弾性波デバイスの製造方法
JP2020065090A (ja) 2018-07-05 2020-04-23 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
JP2020098031A (ja) 2018-12-18 2020-06-25 ネクサン 流体流通ラインのための継手

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541661U (ja) 1977-06-06 1979-01-08
JPS5569964U (ja) 1978-11-09 1980-05-14
US5372851A (en) * 1991-12-16 1994-12-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chemically adsorbed film
JP3704258B2 (ja) * 1998-09-10 2005-10-12 松下電器産業株式会社 薄膜形成方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
US20070110917A1 (en) * 2003-12-02 2007-05-17 Bondtech, Inc Bonding method, device formed by such method, surface activating unit and bonding apparatus comprising such unit
US8039401B2 (en) * 2007-12-14 2011-10-18 Fairchild Semiconductor Corporation Structure and method for forming hybrid substrate
JP2009289953A (ja) * 2008-05-29 2009-12-10 Hitachi Ulsi Systems Co Ltd ウェハレベルパッケージ、ウェハレベルパッケージの製造方法及びｍｅｍｓデバイスの製造方法
JP4843012B2 (ja) * 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
JP2012065305A (ja) * 2010-08-20 2012-03-29 Nippon Dempa Kogyo Co Ltd 圧電デバイスの製造方法及び圧電デバイス
WO2013031162A1 (ja) * 2011-08-26 2013-03-07 パナソニック株式会社 Ｅｌ表示装置およびその製造方法
US8809123B2 (en) * 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
KR101681437B1 (ko) * 2012-09-23 2016-11-30 도호쿠 다이가쿠 칩 지지 기판, 칩 지지 방법, 3차원 집적 회로, 어셈블리 장치 및 3차원 집적 회로의 제조 방법
FR3025051A1 (fr) * 2014-08-22 2016-02-26 Commissariat Energie Atomique Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR3027250B1 (fr) * 2014-10-17 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct via des couches metalliques peu rugueuses
US9536853B2 (en) * 2014-11-18 2017-01-03 International Business Machines Corporation Semiconductor device including built-in crack-arresting film structure
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
CN105197881A (zh) * 2015-08-28 2015-12-30 中国科学院半导体研究所 一种利用金属材料扩散互溶实现硅-硅键合的方法
JP6294417B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
US9892920B1 (en) * 2017-01-05 2018-02-13 Lam Research Corporation Low stress bonding of silicon or germanium parts
EP3633713A4 (en) * 2017-05-25 2021-03-03 Shinkawa Ltd. METHOD FOR MANUFACTURING A STRUCTURE AND STRUCTURE
JP2019117311A (ja) * 2017-12-27 2019-07-18 マルミ光機株式会社 Ｎｄフィルターおよびその製造方法
JP7018126B2 (ja) * 2018-04-20 2022-02-09 富士フイルム株式会社 導熱層、感光層、感光性組成物、導熱層の製造方法、並びに、積層体および半導体デバイス
WO2020000378A1 (zh) * 2018-06-29 2020-01-02 长江存储科技有限责任公司 半导体结构及其形成方法
US20210407883A1 (en) * 2018-12-28 2021-12-30 National Institute Of Advanced Industrial Science And Technology Graphite thin film/silicon substrate laminated assembly, process for producing the same, and substrate for enhanced heat discharge type electronic devices
KR20200098031A (ko) 2019-02-11 2020-08-20 주식회사 엘지화학 에어 필터 및 그 제조 방법
FR3098985B1 (fr) * 2019-07-15 2022-04-08 Soitec Silicon On Insulator Procédé de collage hydrophile de substrats
JP7131778B2 (ja) 2019-09-05 2022-09-06 国立大学法人東北大学 化学結合法及び接合構造体
KR20220056172A (ko) * 2019-09-05 2022-05-04 도호쿠 다이가쿠 화학 결합법 및 접합 구조체
WO2021131080A1 (ja) * 2019-12-27 2021-07-01 ボンドテック株式会社 接合方法、被接合物および接合装置
JP2021190932A (ja) * 2020-06-03 2021-12-13 セイコーエプソン株式会社 振動子及び発振器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5401661B2 (ja) 2008-08-22 2014-01-29 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
JP2012023326A (ja) * 2009-09-04 2012-02-02 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
JP5569964B2 (ja) 2010-05-07 2014-08-13 株式会社ムサシノエンジニアリング 原子拡散接合方法
JP2015222970A (ja) 2011-07-29 2015-12-10 株式会社村田製作所 弾性波デバイスの製造方法
JP2014022699A (ja) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> パッケージおよびその製造方法
JP2014138136A (ja) 2013-01-18 2014-07-28 Tokyo Electron Ltd 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP2014221492A (ja) * 2014-06-19 2014-11-27 株式会社ムサシノエンジニアリング 原子拡散接合方法
JP2020065090A (ja) 2018-07-05 2020-04-23 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
JP2020098031A (ja) 2018-12-18 2020-06-25 ネクサン 流体流通ラインのための継手

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.P. MASZARAG. GOETZA. CAVIGILAJ. B. MCKITTERICK, J. APPL. PHYS., vol. 64, 1988, pages 4943

Also Published As

Publication number Publication date
CN115443203A (zh) 2022-12-06
JPWO2022172902A1 (ja) 2022-08-18
KR20230143167A (ko) 2023-10-11
WO2022172349A1 (ja) 2022-08-18
JP7165342B1 (ja) 2022-11-04
TW202245164A (zh) 2022-11-16
US20230051810A1 (en) 2023-02-16
EP4292747A1 (en) 2023-12-20
US11916038B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
JP4407127B2 (ja) Ｓｏｉウエーハの製造方法
TWI826971B (zh) 用於接觸表面之接合之方法
US20140312424A1 (en) Method of producing a silicon-on-insulator article
JP2011200933A (ja) 接合方法
WO2005118291A2 (en) Bonded assemblies
JP6290222B2 (ja) 基板をコーティングする方法及び基板を接合する方法
KR101952492B1 (ko) 웨이퍼 본딩 방법 및 그 제조 방법에 의해 제조된 삼차원 구조의 반도체 반도체 소자
WO2013088226A1 (en) Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
JP7165342B1 (ja) 化学結合法及びパッケージ型電子部品，並びに電子デバイスのハイブリッド接合法
KR20150070178A (ko) 분자 접착에 의한 접합 방법
JP2005104810A (ja) 異種材料複合体およびその製造方法
JP5613580B2 (ja) 基板の製造方法
JP6590961B2 (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
JP7041648B2 (ja) 複合基板の製造方法
TWI791590B (zh) 接合石英件之方法及接合之石英的石英電極及其他裝置
JPWO2022172902A5 (ja)
JP4088438B2 (ja) シリコン部材の接合方法及びシリコンデバイス
JP2608443B2 (ja) 半導体ウエハの製造方法
KR20240004346A (ko) 반도체 장치의 제조 방법 및 상온 접합 장치
JP4326422B2 (ja) ダイヤモンド積層シリコンウエハの製造方法
JP2024067014A (ja) 剥離方法
JP2021168377A (ja) 原子拡散接合で部品を製造する方法
JP2012204439A (ja) 貼合せｓｏｉウェーハの製造方法
Bao et al. AlN-AlN wafer bonding and its thermal characteristics

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022550117

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22752725

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237030331

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237030331

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2022752725

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022752725

Country of ref document: EP

Effective date: 20230911