JP7440897B2 - 貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法 - Google Patents

貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法 Download PDF

Info

Publication number
JP7440897B2
JP7440897B2 JP2020037090A JP2020037090A JP7440897B2 JP 7440897 B2 JP7440897 B2 JP 7440897B2 JP 2020037090 A JP2020037090 A JP 2020037090A JP 2020037090 A JP2020037090 A JP 2020037090A JP 7440897 B2 JP7440897 B2 JP 7440897B2
Authority
JP
Japan
Prior art keywords
bonding
sample
less
film
handling chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020037090A
Other languages
English (en)
Other versions
JP2021136424A (ja
Inventor
拓哉 岩崎
悟士 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Publication of JP2021136424A publication Critical patent/JP2021136424A/ja
Application granted granted Critical
Publication of JP7440897B2 publication Critical patent/JP7440897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

特許法第30条第2項適用 令和2年2月6日公開ACS Applied Materials & Interfaces 2020,vol.12,P.8533-8538 https://pubs.acs.org/doi/10.1021/acsami.9b19191
本発明は、貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法に関する。
半導体装置をはじめ多くの電子デバイスでは、膜や層の上に異なる種類の膜を形成する技術が必要になっている。形成する膜がアモルファスの場合は、CVD(Chemical Vapor Deposition)など多くの方法が知られているが、形成する膜が結晶の場合は、格子整合などの問題があるため、形成方法の選択肢が狭められている。
格子整合の影響を受けにくい結晶性の膜の形成方法としては、貼り合わせ法が知られている。また、2層の膜間の結晶格子の非整合性を利用したデバイスが注目を集めており、そのようなデバイスを製造する技術としても貼り合わせ法は注目されている。
この例としては、例えば、非特許文献1に記載のあるhBN(六方晶窒化ホウ素)/グラフェン/hBNヘテロ構造(ファンデルワールスヘテロ構造)のデバイスを挙げることができる。このデバイスは低消費電力デバイスの有力候補になっている。
貼り合わせ方法としては、粘弾性スタンプを使用した乾式転写プロセスが知られている。この方法で、例えばhBN/グラフェン/hBNヘテロ構造デバイスを製造した場合は、グラフェン界面の汚染が少ないという特徴があるが、一方で、hBN/グラフェンおよびグラフェン/hBN界面に気泡が発生しやすいという問題があった(非特許文献2、3参考)。界面に気泡が発生するとデバイスの電気特性は劣化し、時にデバイス動作不能となる。
Science,2013,340,1427-1430 Nat.Commum.,2016,7,11894 Appl.Phys.Express,2019,12,055008. Solid State Commun.,2008,146,351-355 Nat.Nanotechnolol.,2010,5,722-726
本発明が解決しようとする課題は、気泡の発生が極めて少ない粘弾性スタンプを使用した乾式転写貼り合わせ方法、および界面において気泡の発生が極めて少ない貼り合わせ装置を提供することである。
また、その貼り合わせ装置、方法を用いて、電気特性が優れるデバイス(装置)の製造方法を提供することである。
課題を解決するための本発明の構成を下記に示す。
(構成1)
貼り合わせ用ハンドリングチップ、温度制御機能を具備する被貼り合わせ試料載置用ステージ、前記ハンドリングチップと前記ステージとの位置を変える位置移動手段、前記ハンドリングチップを介して前記ステージ上に載置された被貼り合わせ試料を画像観察するモニター手段、および前記モニター手段からの画像情報を基に前記位置移動手段および前記温度制御機能を用いて前記ステージの温度を制御する制御手段、とを有し、
前記ハンドリングチップは、段差が形成されている前記画像観察用の光を透過するハンドリングチップ基板上に、Polydimethylsiloxane(PDMS)膜およびPolypropylene carbonate(PPC)膜が順次形成された構造を有し、
前記PPC膜の表面は前記ハンドリングチップ基板の下面に対して15°以上19°以下の傾斜部を有する、貼り合わせ装置。
(構成2)
前記傾斜部の長さは0.1mm以上100mm以下である、構成1記載の貼り合わせ装置。
(構成3)
前記段差は、50μm以上500μm以下である、構成1または2記載の貼り合わせ装置。
(構成4)
前記段差は、2以上の辺を有して形成されている、構成1から3の何れか1記載の貼り合わせ装置。
(構成5)
前記PDMS膜の表面は、RMS(Root Mean Square)で10nm以上1μm以下の凹凸を有する、構成1から4の何れか1記載の貼り合わせ装置。
(構成6)
前記ハンドリングチップ基板は、PDMSからなるゲルシートと透明な平面形状を有する基体からなる、構成1から5の何れか1記載の貼り合わせ装置。
(構成7)
前記ゲルシートの最大辺の長さは、0.1mm以上100mm以下である、構成6記載の貼り合わせ装置。
(構成8)
前記ゲルシートの厚さは、100μm以上300μmである、構成6または7記載の貼り合わせ装置。
(構成9)
前記温度制御機能の温度範囲は、0℃以上150℃以下である、構成1から8の何れか1記載の貼り合わせ装置。
(構成10)
第1の試料を第2の試料に貼り合わせる貼り合わせ方法であって、
前記第1の試料を第1の載置台上に載置する第1のステップと、
段差が形成された透明基板上にPDMS膜およびPPC膜が順次形成され、かつ15°以上19°以下の表面傾斜が長さ0.1mm以上100mm以下形成された貼り合わせ用ハンドリングチップを、所定の温度T1下で前記15°以上19°以下の表面傾斜が前記第1の試料のエッジ部に触れるように接触させる第2のステップと、
前記第1の試料を第1の載置台から離反させる第3のステップと、
前記第1の試料を、所定の温度T2下で前記第2の試料に接触させる第3のステップと、
前記貼り合わせ用ハンドリングチップを前記第1の試料から離反させる第4のステップとを有する、
貼り合わせ方法。
(構成11)
前記段差は、50μm以上500μm以下である、構成10記載の貼り合わせ方法。
(構成12)
前記段差は2以上の辺を有して形成されており、前記2以上の辺の内の2辺と前記第1の試料における2辺の部分を重ねて、第2のステップの前記接触を行う、構成10または11記載の貼り合わせ方法。
(構成13)
前記第1の試料は六方晶窒化ホウ素(hBN)からなり、前記第2の試料はグラフェンからなり、前記所定の温度T1、T2はそれぞれ30℃以上70℃以下および90℃以上150℃以下である、構成10から12の何れか1記載の貼り合わせ方法。
(構成14)
構成10から13の何れか1記載の貼り合わせ方法を用いて素子の製造を行う、素子の製造方法。
本発明によれば、気泡の発生が極めて少ない粘弾性スタンプを使用した乾式転写貼り合わせ方法、および界面において気泡の発生が極めて少ない貼り合わせ装置を提供することが可能になる。
また、その貼り合わせ装置、方法を用いて、電気特性が優れるデバイス(装置)の製造方法を提供することが可能になる。
本発明の装置の要部構成を示す装置構成図である。 本発明の貼り合わせ用ハンドリングチップの構造を説明する説明図である。(a)は断面図で、(b)および(c)は平面図である。 実施例で用いた装置を示す写真である。(a)は装置本体部で、(b)は貼り合わせ用ンドリングチップ(スタンプ)である。 貼り合わせ工程を要部の断面構造図で示した工程図である。 実施例1の画像モニター図である。 比較例1の画像のモニター図である。 実施例2の貼り合わせ工程を要部の断面構造図で示した工程図である。 実施例2の貼り合わせ工程におけるモニター画像である。 実施例3の貼り合わせ状態を示す光学写真である。 実施例4で作製した素子の概要構成を示す要部断面図である。 実施例4で作製した素子の光学写真である。 実施例4で作製した素子の電気特性を示す特性図である。 実施例4で作製した素子の電気特性を示す特性図である。
以下本発明を実施するための形態について図面を参照しながら説明する。なお、A~BはA以上B以下を示す。
(第1の実施の形態)
<装置>
本実施の形態の装置構成を図1に示す。貼り合わせ装置101は、温度調整手段12と載置基体13を具備し、試料11を載置する載置台(ステージ)14と、載置台14を移動させる位置移動手段15と、貼り合わせ用ハンドリングチップ(スタンプ)18を具備するアーム17と、アーム17を移動させる位置移動手段19と、貼り合わせ用ハンドリングチップ18およびアーム17を介して試料11を画像観察する画像観察手段20と、画像観察手段20から画像情報をインプットして位置移動手段15および位置移動手段19を用いて載置台14およびアーム17の相対位置を変えて試料の貼り合わせや引き離しの制御や温度調整手段12による温度制御を行う制御手段21を有する。ここで、載置台14の位置移動は、位置移動手段15と載置台14とをロッド16を介して接続して行ってもよいし、位置移動手段15を載置台14に載せて行ってもよい。また、位置移動手段15および位置移動手段19はどちらか1つにして装置を簡略化してもよい。また、位置移動手段15は水平(XY)および回転(θ)移動に特化させ、位置移動手段19は上下(Z)移動に特化させてもよい。
貼り合わせ用ハンドリングチップ18は、画像観察手段20で試料11を観察できるように、画像観察手段20に用いる光に対して透明とする。アーム17も試料11を画像観察手段20で観察するときに視野にかぶる構成のときは、画像観察手段20に用いる光に対して透明とする。
温度調整手段12による温度調整範囲は、0℃以上150℃以下が好ましい。この温度反にあると貼り合わせ工程での試料11の載置台14からの脱着および貼り合わせ用ハンドリングチップ18との脱着が安定して可能になり、安定した脱着になることから、脱着の安定のみではなく気泡の発生も抑制することが可能になる。
貼り合わせ用ハンドリングチップ(スタンプ)18は、図2に示すように、段差52が形成された透明基板51上にPDMS(Polydimethylsiloxane)膜53およびPPC(Polypropylene carbonate)膜54が順次形成された構造を有し、かつPPC膜4の表面55には0.1mm以上100mm以下の長さに渡って15°以上19°以下の表面傾斜が形成されている。この構造の貼り合わせ用ハンドリングチップ18を用い、表面傾斜が15°以上19°以下の領域で試料と接触させて貼り合わせを行うことにより気泡の発生を抑えた貼り合わせを行うことができる。
ここで、図2(a)は断面図で、θは表面傾斜角を表す。図2(b)および(c)は平面視図であり、(b)は長方形状の段差52、(c)はL字状の段差52が形成された場合である。図中の62は、表面傾斜が15°以上19°以下の領域を表す。15°以上19°以下の表面傾斜領域の長さLまたはA+Bは、0.1mm以上100mm以下が好ましい。特にL字状の段差を形成した場合((c)の場合)は、二辺を使って貼り合わせを行う試料をさせることができ、姿勢が安定するので安定して気泡の発生を抑制することが可能となる。
段差52は、透明基板51に一体で形成してもよいし、例えば平坦な透明基板51の上に膜やシートを形成して段差としてもよい。この場合、その膜としては、例えば、PDMSゲルなどのゲルシートを用いることができる。
ゲルシートの最大辺の長さは、0.1mm以上100mm以下が好ましく、100μm以上300μm以下がより好ましい。ゲルシートの最大辺の長さがこの範囲にあると貼り合わせを行ったときに気泡が発生しにくいという効果がある。また、ゲルシートの厚さは、100μm以上300μm以下が好ましい。ゲルシートの厚さがこの範囲にあると貼り合わせを行ったときに気泡が発生しにくいという効果がある。
段差51は50μm以上500μm以下が好ましい。段差がこの範囲にあると貼り合わせを行ったときに気泡が発生しにくいという効果がある。
また、PDMSの表面は、RMSで10nm以上1μm以下の凹凸を有することが好ましい。PDMS表面にこの範囲の凹凸が形成されているとPDMSとPPCの密着性が必要十分になり、試料11を貼り合わせ用ハンドリングチップ18に脱着させるときに、PDMSとPPC間に剥離部ができるなどの不良が発生するのを防止できる。また、試料11脱着の安定性が向上して、貼り合わせを行ったときに気泡が発生しにくいという効果がある。
<プロセス>
貼り合わせのプロセスを、要部断面を用いて工程を示した図4を参照しながら、第1の試料を第2の試料に貼り合わせる場合を例にして説明する。ここでは、第1の試料としてhBN、第2の試料としてグラフェンを用いた場合を説明するがこの組み合わせに限らず、例えば第1の試料としてグラファイト薄膜(多層グラフェン)、第2の試料として二硫化モリブデン薄膜を用いてもよい。
本発明の貼り合わせプロセスは、基板(Substrate)上に載置された第1の試料(hBN)を、載置台(Sample stage)4上に載置する第1のステップ(図4(a))と、段差が形成された透明基板上にPDMSおよびPPCが順次形成され、かつ15°以上19°以下の表面傾斜が長さ0.1mm以上100mm以下形成された貼り合わせ用ハンドリングチップ18(スタンプ、Stamp)を、所定の温度T1で15°以上19°以下の表面傾斜が第1の試料のエッジ部に触れるように接触させる第2のステップ(図4(b))と、第1の試料を載置台4から離反させる第3のステップ(図4(d))と、基板上に載置された第2の試料を載置台4に載置した後(図4(e))、第1の試料を所定の温度T2下で第2の試料に接触させる第3のステップ(図4(f))と、載置台4を上ゲて第1の試料を所定の温度T2で第2の試料に密着(図4(g))させた後、スタンプを前記第1の試料から離反させる第4のステップ(図4(h))とを有する。
ここで、上記の段差は50μm以上500μm以下が気泡の発生を抑制する上で好ましい。
また、上記の段差は2以上の辺を有して形成されており、2以上の辺のうちの2辺と第1の試料における2辺の部分を重ねて第2のステップの前記接触を行うことが、気泡の発生を抑制する上で好ましい。
また、第1の試料はが六方晶窒化ホウ素(hBN)からなり、第2の試料がグラフェンからなる場合は、温度T1、T2はそれぞれ30℃以上70℃以下および90℃以上150℃以下であることが、気泡の発生を抑制する上で好ましい。さらに、この場合、第1のステップでの載置台4の温度は室温であることが取り扱いが容易になることから好ましい。第2のステップは、室温から一旦55℃というような比較的高温を経て(図4(c))、40℃というような比較的低温にしてから第3のステップに移行することが、接着力の観点から好ましい。
(第2の実施の形態)
第2の実施の形態は、第1の実施の形態による貼り合わせ方法を用いた素子の製造方法に関するものである。
素子製造方法の適用としては、GaN、Gaなどの半導体層上に形成する結晶性のゲート絶縁膜の貼り合わせ、SOI(Semiconductor On Insulator)における貼り合わせ、hBNとグラフェンなどのヘテロ接合貼り合わせなどを挙げることができる。
素子とする場合には、被貼り合わせ物体と貼り合わせ物体との貼り合わせ工程が重要であるばかりではなく、配線や電極の形成、インテグレーションする上で必要な熱処理工程とも整合が取れる必要がある。
実施の形態1で示した貼り合わせ法により作製した貼り合わせ物はその界面に気泡を発生させることなく、またファンデルワールス力によって貼り合わせ物と被貼り合わせ物が強力に密着したものとなるため、配線や電極の形成や熱処理工程と整合性のとれたものとなる。
以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。
(実施例1)
実施例1では、第1の試料の貼り合わせ部材であるhBNを第2の試料の被貼り合わせ部材であるグラフェンに貼り合わせた例について説明する。
装置としては、図3に示す装置を用いた。この装置の主要構成は図1に示す通りで、温度調整手段12と載置基体13を具備し、試料11を載置する載置台(ステージ)14と、載置台14を移動させる位置移動手段15と、貼り合わせ用ハンドリングチップ(スタンプ)18を具備するアーム17と、アーム17を移動させる位置移動手段19と、貼り合わせ用ハンドリングチップ18およびアーム17を介して試料11を画像観察する画像観察手段20と、画像観察手段20から画像情報をインプットして位置移動手段15および位置移動手段19を用いて載置台14およびアーム17の相対位置を変えて試料の貼り合わせや引き離しの制御や温度調整手段12による温度制御を行うための制御手段21を有する。
載置台14は、θ回転とXYZ移動機構(位置移動手段15)を備えており、高さは0.2μmのステップ分解能の電動モーター(ZカプラーおよびフォーカスコントローラーMSS-FC、中央精密工業、日本)で制御できるようになっている。載置台14の温度は、温度調整手段12により室温から150℃まで所望の値に調整できるようになっている。
アーム17としては、スライドガラスを用い、スライドガラスを固定するためのマイクロマニピュレーター(Thorlab Inc.、米国)を載置台14の近くに配置した。このマニュピュレータは位置移動手段19としても機能させることができるが、本実施例では半固定として、試料11の移動は主に位置移動手段15によって行った。
スライドガラスの先には貼り合わせ用ハンドリングチップ18を貼り付けた。このため、画像観察手段20を用いて試料11を観察するときは、アーム17であるスライドガラスを介さずに貼り合わせ用ハンドリングチップ18のみを介して観察できるようにした。
画像観察手段20は、2種類の対物レンズを有する5×および20×の顕微鏡とし、観察光にはハロゲンランプを用いた。レンズのNAは各々0.15および0.45である。
貼り合わせ用ハンドリングチップ18であるスタンプ(粘弾性ポリマースタンプ)は、図2に示すように、ゲルフィルムポリマーシートをスライドガラスの一部に貼り付けた透明基板51、PDMS膜53およびPPC膜54からなる。
貼り合わせ用ハンドリングチップ18の製造工程を下記に示す。
最初に、約25mm×15mの寸法のスライドガラス(第1のスライドガラス)を準備した。
次に、PDMSベースのゲルフィルムポリマーシート(Gel+Film WF-55-X4-A,Gel-Pak、米国)を1~1.5mmの正方形に切断し、第1のスライドガラスの中央に貼り付けた。
その後、透明基板51上にPDMS:Agent混合物(質量比で9:1)で3000rpmで1分間スピンコートし、70℃で5時間焼き付けた。
次に、PDMS膜53の表面をO流量20sccm、120WのRF出力、10Pa圧力で10分間、反応性イオンエッチング(RIE)によりOプラズマで処理した。
別途PDMS膜に同様のOプラズマで処理した試料を作製し、AFM(Atomic Force Microscope)で1μm×1μmの範囲で観察したところ、表面粗さはRMSで約19nmであった。また、Oプラズマ未処理の状態では約0.62nmであった。このOプラズマで処理を施しておくと、貼り合わせ試料のハンドリングに問題は発生しなかったが、Oプラズマ未処理で貼り合わせ用ハンドリングチップ18を作製した場合は、貼り合わせ工程中にPDMS膜53と次に述べるPPC膜54の間で剥離が発生することがあり、この剥離があった場合は、hBNとグラフェンとの貼り合わせ面に気泡が発生した。
最後に、PDMS膜53上にPPCをスピンコート(1500rpmで11分間)し、ホットプレート上で110℃5分間のベークを行った。
上記方法によって製造された貼り合わせ用ハンドリングチップ18は、図3(b)に示すように、スタンプ表面の中央に突起が形成されており、傾斜角θは約15~19°であった。これは、気泡が発生しない貼り合わせ(転写)に不可欠であった。
アーム17は第2のスライドガラス(46mm×25mm)からなり、貼り合わせ用ハンドリングチップ18は粘着テープで第2のスライドガラスに貼り付けられた。
位置移動手段19としてはマニピュレーターを用いたが、貼り合わせ用ハンドリングチップ18は、そのPPC膜表面の突出部側が下を向くようにしてマニピュレーターに取り付けられた。
次に、hBN/グラフェンヘテロ構造の貼り合わせプロセス(転写プロセス)について説明する。
最初に、hBNのフレークを機械的剥離法により厚さ90nmのSiO膜が形成されたSi基板に貼り付け、載置台14(ステージ)に設置した(図5(i))。スタンプ(貼り合わせ用ハンドリングチップ)18をターゲットのhBNフレークに配置する前に、スタンプが清浄なSiO表面と接触するようにすることで、スタンプが試料と最初に接触する位置を確認した(図5(ii))。
その後、スタンプをSi基板から持ち上げ、スタンプ18の表面傾斜角が15~19°の領域がhBNフレークのエッジ部に来るように位置移動手段15および19を使ってスタンプ18と載置台14の相対位置を移動させた(図4(a))。フレークのサイズに応じて、接触領域の長さは500~1000μmの範囲であった。
次に、hBNフレークが接触領域で完全に覆われるまで、室温(約25℃)で載置台14を持ち上げた(図4(b)、図5(iii))。
その後、ピックアッププロセスの制御性を高めるため、載置台14を温度調整手段12を用いて加熱した。その加熱条件は、最初の3分間を55℃、その後の2分間を40℃とした(図4(c))。
しかる後、接触領域の滑らかな収縮を可能にするように、載置台14をゆっくりと下げた。接触領域の急激な収縮は、hBNフレークを損傷する可能性があるため、避けることが肝要である。以上の工程で、hBNフレークはスタンプ18の表面傾斜角が15~19°の傾斜領域で拾い上げられた(図4(d)、図5(iv))。
次に、キッシュグラファイトから機械的剥離法によって調製されたグラフェンフレークを準備した。そして、グラフェンを含む基板を載置台14に貼り付けた後、110℃で加熱してフレーク表面の汚染の拡散を促進した(図4(e)、図5(v))。これは、最終ヘテロ構造のグラフェンへの汚染を最小限に抑えるためである。ここで、光学画像のコントラストを調整するか、光学顕微鏡の暗視野モードを使用すると、グラフェン表面の汚染(テープ残留物など)が見える。
その後、位置移動手段15および19を使って、hBNフレークとグラフェンフレーク
が重なる位置になるようにした後、載置台14をゆっくり(約25μm/30s:0.83μm/s)と持ち上げた(図4(f)、図4(g)、図5(vi)、図5(vii))。ここで、高温、フレーク間の接触角および遅い接触速度は、気泡の形成を避けるための重要である。十分に可動性の界面汚染を抑えるには高温が必要で、接触角(傾斜)によって界面汚染の放出性が上がって界面汚染の放出効率が上がる。
また、スタンプ18の中心近傍(そこは表面傾斜角が15~19°の傾斜領域)によるコンフォーマル接触により、載置台14の傾斜などの複雑な過程なしでhBNフレークとグラフェンフレークの接触を簡便に行うことができる。その時の接触角は、フレークのサイズとフレークが拾われた位置に応じて変わるが、θ=15~19°であった。
hBNフレークとグラフェンフレークの5分間の接触後、サンプルステージを徐々に下げて、接触面積を滑らかに収縮させた(図4(h))。その結果、hBNフレークは、気泡なしでグラフェンフレーク上に移された。図5(viii)に例示されているように、本方法によって製造されたhBN/グラフェンスタック上に気泡は確認されなかった。
本プロセス全体を通して、hBNフレークおよびグラフェンフレークのコンフォーマル接触には、接触速度が一方向に一定であることが重要である。すなわち、接触時には、載置台14とマニピュレーター(位置移動手段19)をxy方向に移動してはならず、載置台14移動のz方向の移動速度は一定でなければならない。
また、0.83μm/sというような遅い接触速度も気泡の形成の抑制に重要である。
実施例1に記載した貼り合わせ装置や方法を使用することにより、デバイスの製造に十分な大きさの気泡のない大きな領域を得ることができ、実際、気泡発生が認められない約10000μm領域の貼り合わせを行うことができた。さらに、実施例1記載の方法は、他の方法より簡便で、歩留まりの高い貼り合わせ方法になっている。実際、50サンプルに対して約90%の気泡のないヘテロ構造の製造歩留まりが得られている。
(比較例1)
比較例1は、表面傾斜が約0°から10±1°とし、接触速度を約25μm/sとしたときの貼り合わせの例で、その結果を図6に示す。ここで、図6(a)はスタンプ18とhBNフレークの接触、図6(d)はグラフェンフレークとhBNフレークとの貼り合わせの様子を示した光学顕微鏡写真である。なお、グラフェンとhBNの間の密着性を高めるために、試料からスタンプ18が離れた後、基板を大気中130℃で15分間ベークした。
図6(d)に示されるように、比較例1では多数の気泡が発生した貼り合わせになった。
(実施例2)
実施例2では、不要なフレークの除去について説明する。
一般に、機械的剥離を行うと、基板上に多くのフレークが堆積する。この場合、デバイスの製造には清浄な表面で所望の厚さ(層数)をもつフレークのみが用いられ、他のフレークは不要である。このような不必要なフレークを除去するために、半球状のスタンプを使用して、光学顕微鏡スケールで剥離プロセスを実施した。その剥離工程を図7に、観察画像を図8に示す。
実施例1と同様に、スタンプ18と、フレーク(hBNまたはグラフェン)の付いた基板をそれぞれマニピュレーターと載置台14に取り付けた(図7(a)、図8(i ))。
次に、PDMS膜53の粘度を高めるために、載置台14を80℃に設定して、マニュピュレーター(位置移動手段19)によりスタンプの中央が載置台14のごく近傍に来るようにした(図7(b)、図8(ii))。
その後、接触領域をフレーク上でxy方向に移動し(図7(c)、図8(iii))、スタンプ18を引き上げた結果、基板からフレークが剥離された(図7(d)、図8(iv))。
この剥離技術では、主に横方向の力がフレークを巻き上げて持ち上げるため、通常のピックアッププロセスではほとんど除去できない大きなフレークを剥離することもできるという特徴がある(図7(d)、図8(iv))。さらに、この剥離プロセスの後、フレークの下層が基板上に残っていることが時々観察された。清浄な主表面をもつ基板を用いれば、このフレーク下層はデバイス製造にも活用可能であった。
(実施例3)
本発明の貼り合わせ方法は、フレークのみ同士への貼り合わせに限らず、電極や配線が形成されたフレークなどの被貼り合わせ物への気泡レスの貼り合わせも可能である。この例を実施例3で説明する。
図7にhBN/グラフェンヘテロ構造の光学画像を示す。Cr/Au電極はhBN転写の前に製造されているが、電極が形成されたフレークに対して気泡の発生なしに貼り合わせが行われていることがわかる。
この結果は、本発明の技術が、金属電極を備えたグラフェンデバイスにも有効であることを示している。したがって、本発明の技術は、例えば、トップゲートとその誘電体層の追加製造にも活用可能であることを示すものになっている。
(実施例4)
実施例4では、バブルフリー転写技術によって作製されたグラフェン/hBNヘテロ構造に基づいて、hBN/グラフェン/hBNヘテロ構造デバイスの品質特性を調べた。
作製された素子10は、図9に示されるように、ドーパントがホウ素で、抵抗が0.02Ω・cm以下の高濃度ドープSi基板1上にバックゲートとして機能する厚さ90nmの酸化膜2(SiO)、厚さ22nmのhBN膜3、厚さ約0.68nmの二層グラフェン膜(BLG膜)4、厚さ38nmのhBN膜5およびCr(クロム)/Au(金)積層膜からなる電極6を有するグラフェン/hBNヘテロ構造ベースが形成されたホールバーデバイスである。
素子10は、下記の工程によって作製した。
最初に、実施例1と同様の工程でBLG膜4にhBN膜5を図1に示す装置を用いて貼り合わせ、載置台14の温度を40℃にして2分経った時点でアーム17を上昇させて貼り合わせ用ハンドリングチップ18にhBN膜5/BLG膜4積層膜を付着させたまま引き上げた。
次に、準備しておいた酸化膜2が形成された高濃度ドープSi基板1の上にhBN膜3を載置した後、載置台14に載せ、アーム17を下降させてhBN膜3とhBN膜5/BLG膜4積層膜を付着させ、載置台14の温度を110℃とした。
5分経った時点でアーム17を上昇させて酸化膜2が形成された高濃度ドープSi基板1の上に、hBN膜3、BLG膜4およびhBN膜5が順次積層された構造物を作製した。
次に、ポリメチルメタクリレートをレジストマスクとして使用した電子ビーム(EB)リソグラフィーおよびO/CHFプラズマによるRIE(Reactive Ion Etching)を行って、hBN/BLG/hBNヘテロ構造をホールバージオメトリにパターン化した。
しかる後、EBリソグラフィとEB堆積プロセスを用いたリフトオフ法により、Cr/Auからなる接触電極を形成した。ここで、Crの厚さは5nm、Auの厚さは100nmとした。なお、CrはBLG膜4とのオーミックコンタクトおよび酸化膜2との密着性を担い、AuはCrの酸化を抑制して経時安定性を高めるとともに、低抵抗化が図られる。
最後に、サンプルをAr/H(3体積%)フォーミングガス中で350℃で1時間アニールした。
以上の工程により作製された素子10は、長さが約15μmを超えるBLGチャネルを含むが、気泡は認められなかった。
次に、作製された素子10の電気特性を評価した。
素子10の電気輸送特性を、Heクライオスタットで10nAのAC励起電流を使用した標準ロックイン技術を使用して、4端子構成で測定した。そこでは、超伝導マグネットを使用して、デバイスに垂直な磁場(磁束密度、B)を印加した。
図12は、温度が1.6Kのときの縦方向抵抗率(ρxx)のバックゲート電圧(Vg)依存性であるが、Vgが約0で最大値を示す。つまり、電荷中性点はほぼVg=0Vであった。
図12の挿入図は、温度T=10Kおよび磁束密度B=6Tでの、ホール伝導率(σxy)のVg依存性を示す。ホール伝導率σxyは、N,h,eをそれぞれ整数、プランク定数、電気素量とすると(4Ne)/hで表されるが、この特性曲線に平坦域が見られる。これは、BLGのランダウ量子化を意味する。
次に、温度251.6Kでのホール測定から、電荷キャリア移動度を推定した。その結果、電子およびホールについては、それぞれ約50m-1-1および25m-1-1であった。さらに、平均自由行程Iは約2.5μmと推定された。ここで、平均自由行程Iは、(h/(2e))(1/(ρxx√(πn)))(nはキャリア密度)で計算した。また、残留キャリア密度は非参考文献4に基づき、5.0×1010cm-2と推定された。
図13は、温度10Kでバックゲート電圧Vgと磁束密度Bを関数としたときの縦方向抵抗率ρxxのマッピングプロットである。この図から、量子ホール効果は、Bが6Tという小さい磁場条件で、BLGの各充填率(ν)に対応するプラトー領域を表す明確な線でプロットされており、素子10の品質が十分に高いことがわかる(例えば、非特許文献5参照)。
本発明により、気泡の発生が極めて少ない粘弾性スタンプを使用した乾式転写貼り合わせ方法、および界面において気泡の発生が極めて少ない貼り合わせ装置を提供することが可能になる。また、その貼り合わせ装置、方法を用いて、電気特性が優れるデバイス(装置)の製造方法を提供することが可能になる。
貼り合わせ法によるデバイスとしては、低消費電力が期待されるhBN/グラフェン/hBNヘテロ構造デバイスなどがあることから、民生用途および産業用途のいずれにも上大いに利用されることが期待される。
1:基板(高濃度ドープSi基板)
2:酸化膜(SiO膜)
3:hBN膜
4:二層グラフェン膜(BLG膜)
5:hBN膜
6:電極(Cr/Au積層膜)
10: 素子(hBN/グラフェン/hBNヘテロ構造デバイス)
11:試料
12:温度調整手段
13:載置基体
14:載置台(ステージ)
15:位置移動手段
16:ロッド
17:アーム
18:貼り合わせ用ハンドリングチップ(スタンプ)
19:位置移動手段
20:画像観察手段
21:制御手段
51:透明基板
52:段差
53:PDMS膜
54:PPC膜
55:表面
61:表面傾斜15~19°の場所
101:貼り合わせ装置

Claims (14)

  1. 貼り合わせ用ハンドリングチップ、温度制御機能を具備する被貼り合わせ試料載置用ステージ、前記ハンドリングチップと前記ステージとの位置を変える位置移動手段、前記ハンドリングチップを介して前記ステージ上に載置された被貼り合わせ試料を画像観察するモニター手段、および前記モニター手段からの画像情報を基に前記位置移動手段および前記温度制御機能を用いて前記ステージの温度を制御する制御手段、とを有し、
    前記ハンドリングチップは、段差が形成されている前記画像観察用の光を透過するハンドリングチップ基板上に、Polydimethylsiloxane(PDMS)膜およびPolypropylene carbonate(PPC)膜が順次形成された構造を有し、
    前記PPC膜の表面は前記ハンドリングチップ基板の下面に対して15°以上19°以下の傾斜部を有し、
    前記ハンドリングチップの前記傾斜部を、前記被貼り合わせ試料のエッジ部に接触させて使用する、貼り合わせ装置。
  2. 前記傾斜部の長さは0.1mm以上100mm以下である、請求項1記載の貼り合わせ装置。
  3. 前記段差は、50μm以上500μm以下である、請求項1または2記載の貼り合わせ装置。
  4. 前記段差は、2以上の辺を有して形成されている、請求項1から3の何れか1記載の貼り合わせ装置。
  5. 前記PDMS膜の表面は、RMS(Root Mean Square)で10nm以上1μm以下の凹凸を有する、請求項1から4の何れか1記載の貼り合わせ装置。
  6. 前記ハンドリングチップ基板は、PDMSからなるゲルシートと透明な平面形状を有する基体からなる、請求項1から5の何れか1記載の貼り合わせ装置。
  7. 前記ゲルシートの最大辺の長さは、0.1mm以上100mm以下である、請求項6記載の貼り合わせ装置。
  8. 前記ゲルシートの厚さは、100μm以上300μm以下である、請求項6または7記載の貼り合わせ装置。
  9. 前記温度制御機能の温度範囲は、0℃以上150℃以下である、請求項1から8の何れか1記載の貼り合わせ装置。
  10. 第1の試料を第2の試料に貼り合わせる貼り合わせ方法であって、
    前記第1の試料を第1の載置台上に載置する第1のステップと、
    段差が形成された透明基板上にPDMS膜およびPPC膜が順次形成され、かつ15°以上19°以下の表面傾斜が長さ0.1mm以上100mm以下形成された貼り合わせ用ハンドリングチップを、所定の温度T1下で前記15°以上19°以下の表面傾斜が前記第1の試料のエッジ部に触れるように接触させる第2のステップと、
    前記第1の試料を第1の載置台から離反させる第3のステップと、
    前記第1の試料を、所定の温度T2下で前記第2の試料に接触させる第4のステップと、
    前記貼り合わせ用ハンドリングチップを前記第1の試料から離反させる第5のステップとを有する、
    貼り合わせ方法。
  11. 前記段差は、50μm以上500μm以下である、請求項10記載の貼り合わせ方法。
  12. 前記段差は2以上の辺を有して形成されており、前記2以上の辺の内の2辺と前記第1の試料における2辺の部分を重ねて、第2のステップの前記接触を行う、請求項10または11記載の貼り合わせ方法。
  13. 前記第1の試料は六方晶窒化ホウ素(hBN)からなり、前記第2の試料はグラフェンからなり、前記所定の温度T1、T2はそれぞれ30℃以上70℃以下および90℃以上150℃以下である、請求項10から12の何れか1記載の貼り合わせ方法。
  14. 請求項10から13の何れか1記載の貼り合わせ方法を用いて素子の製造を行う、素子の製造方法。
JP2020037090A 2020-02-27 2020-03-04 貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法 Active JP7440897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020031182 2020-02-27
JP2020031182 2020-02-27

Publications (2)

Publication Number Publication Date
JP2021136424A JP2021136424A (ja) 2021-09-13
JP7440897B2 true JP7440897B2 (ja) 2024-02-29

Family

ID=77661634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020037090A Active JP7440897B2 (ja) 2020-02-27 2020-03-04 貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法

Country Status (1)

Country Link
JP (1) JP7440897B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160240692A1 (en) 2013-08-09 2016-08-18 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials
CN106409687A (zh) 2016-11-30 2017-02-15 中国科学院金属研究所 一种将纯净超薄二维材料置于堆垛顶层的方法
US20190070840A1 (en) 2017-09-01 2019-03-07 The George Washington University Two-dimensional material printer and transfer system and method for atomically layered materials
CN109742079A (zh) 2019-01-14 2019-05-10 中国科学院金属研究所 一种具有多值存储能力的各向异性浮栅存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160240692A1 (en) 2013-08-09 2016-08-18 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials
CN106409687A (zh) 2016-11-30 2017-02-15 中国科学院金属研究所 一种将纯净超薄二维材料置于堆垛顶层的方法
US20190070840A1 (en) 2017-09-01 2019-03-07 The George Washington University Two-dimensional material printer and transfer system and method for atomically layered materials
CN109742079A (zh) 2019-01-14 2019-05-10 中国科学院金属研究所 一种具有多值存储能力的各向异性浮栅存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sangwoo Kang,Graphene and Hexagonal Boron Nitride Heterostructures For Beyond CMOS Applications,University of Texas Libraries,米国,The University of Texas at Austin,2016年12月,i-vi, 26-31, 57-59

Also Published As

Publication number Publication date
JP2021136424A (ja) 2021-09-13

Similar Documents

Publication Publication Date Title
CN107170711B (zh) 一种转移制备二维原子晶体叠层结构的方法
Mann et al. Facile growth of monolayer MoS 2 film areas on SiO 2
TW507374B (en) Method of separating composite member and process for producing thin film
TWI385755B (zh) 玻璃或玻璃陶瓷基板及其製造方法
US9640391B2 (en) Direct and pre-patterned synthesis of two-dimensional heterostructures
TW202234596A (zh) 工程基板結構
CN106409687B (zh) 一种将纯净超薄二维材料置于堆垛顶层的方法
TW201225158A (en) Oxygen plasma conversion process for preparing a surface for bonding
CN109166792B (zh) 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜
US9895870B2 (en) Graphene surface functionality transfer
CN112670160B (zh) 分子束外延兼容的二维材料衬底的制备方法
Lyon et al. Upscaling high-quality CVD graphene devices to 100 micron-scale and beyond
TW201810628A (zh) 貼合式soi晶圓的製造方法
US20160221830A1 (en) Method of producing graphene film
CN108622879B (zh) 一种碳纳米管垂直阵列的干式接触转移方法
Luber et al. Nanometre spaced electrodes on a cleaved AlGaAs surface
JP7440897B2 (ja) 貼り合わせ装置、貼り合わせ方法およびそれを用いた素子の製造方法
CN110676384A (zh) 一种氮化硼封装的二维有机-无机异质结及其制备方法
Chu et al. Recent advances in synthesis and assembly of van der Waals materials
CN111217359B (zh) 一种Si基衬底异质集成石墨烯的制备方法
JP5214068B1 (ja) 膜構造体とその製造方法
CN116249431A (zh) 超导二极管器件及其制备方法
JP5424445B2 (ja) 半導体基板の製造方法および半導体基板
CN111092150B (zh) 有机自旋阀器件及其制备方法和应用
KR20210025575A (ko) 박막성장구조, 박막성장방법 및 박막열처리방법

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20200306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7440897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150