TW202238640A - 反鐵電電容器 - Google Patents

反鐵電電容器 Download PDF

Info

Publication number
TW202238640A
TW202238640A TW111109865A TW111109865A TW202238640A TW 202238640 A TW202238640 A TW 202238640A TW 111109865 A TW111109865 A TW 111109865A TW 111109865 A TW111109865 A TW 111109865A TW 202238640 A TW202238640 A TW 202238640A
Authority
TW
Taiwan
Prior art keywords
antiferroelectric
capacitor
antiferroelectric capacitor
esd
layer
Prior art date
Application number
TW111109865A
Other languages
English (en)
Other versions
TWI807701B (zh
Inventor
陳敏璋
易聖涵
黃繼震
Original Assignee
漢民科技股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢民科技股份有限公司, 國立臺灣大學 filed Critical 漢民科技股份有限公司
Publication of TW202238640A publication Critical patent/TW202238640A/zh
Application granted granted Critical
Publication of TWI807701B publication Critical patent/TWI807701B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公開提出具有一或多個界面層/反鐵電層/界面層堆疊結構的反鐵電電容器。 所提出的結構能使反鐵電晶體產生壓縮內壓而 能降低其遲滯行為，從而使反鐵電具有高儲能密度(Energy Storage Density, ESD)和低能量損失。所提供的反鐵電電容器具有紀錄新高的ESD (94 J/cm 3)和80 %的高效率，以及高達 5×10 10W/kg 的最大功率密度。除此之外，該多層堆疊的結構能夠緩解 了隨著薄膜厚度增加而導致的儲能性能下降，使其厚度在擴增到 48 nm時仍具有80 J/cm 3的高 ESD和82%的效率。這種改進源自於界面對電子樹的阻擋效應從而提高了反鐵電的介電崩潰強度。此外，此電容器還表現出高達10 10次操作循環的出色耐久性。

Description

反鐵電電容器
本發明係關於一種具有超高儲能密度及厚度可 擴增展性的反鐵電電容器。
近年來，隨著全世界的能源消耗不斷增加及可再生能源資源快速發展，使得對高效、可靠的儲能系統的需求大幅增長 [1]。在各種儲能科技中，與鋰電池和電化學電容器相比，固態介質電容器具有高充電/放電率和高功率密度的優點 [2]。因此，固態介電電容器特別適用於大功率和脈衝功率的電子設備，包括混合動力電動汽車、醫療設備、航空電子設備、軍用武器等 [3-5]。在各種介電質材料中，反鐵電 (antiferroelectric, AFE)材料能夠在施加以及去除外部電場時進行反極性反鐵電相(anti-polar AFE phase)和極性鐵電相(polar ferroelectric phase)之間的可逆相變。因此與一般的線性介電材料相比，反鐵電材料在充電時能夠儲存較多的能量；而與鐵電(Ferroelectric, FE)材料相比，其充放電能有較小的能量損失 [6]。因此，AFE 材料非常適合用於儲能電容器。
傳統鈣鈦礦結構的AFE氧化物，例如鋯酸鉛(lead zirconate，PZ) 類的材料，被廣泛認為是靜電儲能的候選材料 [6,7]。然而，它們的崩潰電場低、可靠性差，並有鉛污染的問題 [8]。近年來，在 HfO 2/ZrO 2類薄膜也被發現具有類AFE 的特性， [9-11]其特性源自於施加外部電場時從非極性四方(t-)相(空間群：P4 2/nmc)到 FE 正交晶系(空間群：Pca2 1)結晶結構的相變。HfO 2/ZrO 2類薄膜能夠達到與傳統鈣鈦礦材料相當甚至更高的儲能密度ESD [2]。此外，HfO 2/ZrO 2類薄膜對環境不會造成汙染，與先進半導體技術的製程高度相容。因此，AFE HfO 2/ZrO 2類的薄膜被認為是在儲能應用中取代傳統鈣鈦礦AFE材料的潛力候選材料。此外，由於HfO 2/ZrO 2類的AFE薄膜的厚度可減薄至約10 nm，因此它們特別適用於微型能量自主系統和嵌入式便攜式/可穿戴電子設備中的儲能奈米電容器 [12]。
儲能密度(energy storage density，ESD)和儲能效率(energy storage efficiency)是儲能電容器最重要的性能指標之一。 然而，ESD 和效率之間通常無法兩者兼顧而有一些取捨。迄今為止文獻中報導的AFE HfO 2/ZrO 2類薄膜具有的最大 ESD 為 60 J/cm 3，但其效率只有普通的 60% [13]；反之，具有最高效率 93% 的薄膜，其儲能密度僅有 22 J/cm 3 [14]。 因此，AFE HfO 2/ZrO 2類薄膜的儲能密度和效率仍有改善的空間。此外，進一步增加固態介電電容器的儲能密度，也有機會使其應用擴大至電化學超級電容器和電池的應用領域。
為了增加總儲存能量，需要增加電容器介電的薄膜厚度 [17]。  然而，研究結果顯示，HfO 2/ZrO 2類薄膜厚度的增加會導致非AFE單斜相(空間群：P2 1/c)的形成，這會減弱AFE 特性 [8,17]。因此，隨著 HfO 2/ZrO 2類薄膜厚度的增加，儲能性能會急劇下降 [8,17]。另一方面，據發明人之前的研究 [18]，TiO 2界面層可以增強了 ZrO 2薄膜的反鐵電性。
參考資料: [ 1]. L. Yang, X. Kong, F. Li, H. Hao, Z. Cheng, H. Liu, J.-F. Li and S. Zhang, Prog. Mater Sci., 2019, 102, 72-108; [ 2]H. Palneedi, M. Peddigari, G.-T. Hwang, D.-Y. Jeong and J. Ryu, Adv. Funct. Mater., 2018, 28, 1803665; [ 3] R. W. Johnson, J. L. Evans, P. Jacobsen, J. R. Thompson and M. Christopher, IEEE Trans. Compon. Packag. Manuf. Technol., 2004, 27, 164-176; [ 4] F. W. MacDougall, J. B. Ennis, R. A. Cooper, J. Bates and K. Seal, 14th IEEE Int. Pulsed Power Conf., 2003, 1, pp. 513-517 Vol.511; [ 5] J. A. Weimer, AIAA/IEEE Digital Avionics Systems Conf., 1993, 283509, pp. 445-450; [ 6] Z. Liu, T. Lu, J. Ye, G. Wang, X. Dong, R. Withers and Y. Liu, Adv. Mater. Technol, 2018, 3, 1800111; [ 7] A. Chauhan, S. Patel, R. Vaish and C. R. Bowen, Materials, 2015, 8, 8009-8031; [ 8] M. H. Park, H. J. Kim, Y. J. Kim, T. Moon, K. D. Kim and C. S. Hwang, Adv. Energy Mater., 2014, 4, 1400610; [ 9] T. Böscke, J. Müller, D. Bräuhaus, U. Schröder and U. Böttger, Appl. Phys. Lett., 2011, 99, 102903; [ 10] J. Muller, T. S. Boscke, U. Schroder, S. Mueller, D. Brauhaus, U. Bottger, L. Frey and T. Mikolajick, Nano Lett., 2012, 12, 4318-4323; [ 11] S. E. Reyes-Lillo, K. F. Garrity and K. M. Rabe, Phys. Rev. B, 2014, 90, 140103; [ 12] F. Ali, D. Zhou, N. Sun, H. W. Ali, A. Abbas, F. Iqbal, F. Dong and K.-H. Kim, ACS Appl. Energy Mater., 2020, 3, 6036-6055; [ 13] F. Ali, X. Liu, D. Zhou, X. Yang, J. Xu, T. Schenk, J. Müller, U. Schroeder, F. Cao and X. Dong, J. Appl. Phys., 2017, 122, 144105; [ 14] P. D. Lomenzo, C.-C. Chung, C. Zhou, J. L. Jones and T. Nishida, Appl. Phys. Lett., 2017, 110, 232904; [ 15] M. Pešić, M. Hoffmann, C. Richter, T. Mikolajick and U. Schroeder, Adv. Funct. Mater., 2016, 26, 7486-7494; [ 16] K. Kühnel, M. Czernohorsky, C. Mart and W. Weinreich, J. Vac. Sci. Technol. B, 2019, 37, 021401; [ 17] K. D. Kim, Y. H. Lee, T. Gwon, Y. J. Kim, H. J. Kim, T. Moon, S. D. Hyun, H. W. Park, M. H. Park and C. S. Hwang, Nano Energy, 2017, 39, 390-399; [ 18] S.-H. Yi, B.-T. Lin, T.-Y. Hsu, J. Shieh and M.-J. Chen, J. Eur. Ceram. Soc., 2019, 39, 4038-4045; [ 19] Z. Sun, C. Ma, M. Liu, J. Cui, L. Lu, J. Lu, X. Lou, L. Jin, H. Wang and C.-L. Jia, Adv. Mater., 2017, 29, 1604427; [ 20] C. Hou, W. Huang, W. Zhao, D. Zhang, Y. Yin and X. Li, ACS Appl. Mater. Interfaces, 2017, 9, 20484-20490; [ 21] H. Pan, J. Ma, J. Ma, Q. Zhang, X. Liu, B. Guan, L. Gu, X. Zhang, Y.-J. Zhang, L. Li, Y. Shen, Y.-H. Lin and C.-W. Nan, Nat. Commun., 2018, 9, 1813; [ 22] K. Wu, Y. Wang, Y. Cheng, L. A. Dissado and X. Liu, J. Appl. Phys., 2010, 107, 064107; [ 23] S. Li, H. Nie, G. Wang, C. Xu, N. Liu, M. Zhou, F. Cao and X. Dong, J. Mater. Chem. C, 2019, 7, 1551-1560; [ 24] H. Kawamura and K. Azuma, J. Phys. Soc. Jpn., 1953, 8, 797-798; [ 25] International Centre for Diffraction Data (2003) PDF-2. ICDD, Newtown Square; [ 26] L. Kong, I. Karatchevtseva, H. Zhu, M. J. Qin and Z. Aly, J. Mater. Sci. Technol., 2019, 35, 1966-1976; [ 27] M. K. Jain, M. C. Bhatnagar and G. L. Sharma, Jpn. J. Appl. Phys., 2000, 39, 345-350; [ 28] R. Materlik, C. Künneth and A. Kersch, J. Appl. Phys., 2015, 117, 134109; [ 29] H. Miura, H. Ohta, N. Okamoto and T. Kaga, Appl. Phys. Lett., 1992, 60, 2746-2748; [ 30] W. Weinreich, L. Wilde, J. Müller, J. Sundqvist, E. Erben, J. Heitmann, M. Lemberger and J. Bauer, Journal of Vacuum Science & Technology A, 2013, 31, 01A119; [ 31] W. D. Nix and B. M. Clemens, J. Mater. Res., 1999, 14, 3467-3473; [ 32] P. Chandra and P. B. Littlewood, in Physics of Ferroelectrics: A Modern Perspective, Springer Berlin Heidelberg, Berlin, Heidelberg, 2007, DOI: 10.1007/978-3-540-34591-6_3, pp. 69-116; [ 33] H. Cai, S. Yan, M. Zhou, N. Liu, J. Ye, S. Li, F. Cao, X. Dong and G. Wang, J. Eur. Ceram. Soc., 2019, 39, 4761-4769; [ 34] R. Yimnirun, P. J. Moses, R. E. Newnham and R. J. Meyer, J. Electroceram., 2002, 8, 7-98; [ 35] S. Yoneda, T. Hosokura, M. Kimura, A. Ando and K. Shiratsuyu, Jpn. J. Appl. Phys., 2017, 56, 10PF07; [ 36] M. Hoffmann, U. Schroeder, C. Künneth, A. Kersch, S. Starschich, U. Böttger and T. ikolajick, Nano Energy, 2015, 18, 154-164; [ 37] M. G. Kozodaev, A. G. Chernikova, R. R. Khakimov, M. H. Park, A. M. Markeev and C. S. Hwang, Appl. Phys. Lett., 2018, 113, 123902; [ 38] D. Ceresoli and D. Vanderbilt, Phys. Rev. B, 2006, 74, 125108; [ 39] S. J. Kim, J. Mohan, J. S. Lee, H. S. Kim, J. Lee, C. D. Young, L. Colombo, S. R. Summerfelt, T. San and J. Kim, ACS Appl. Mater. Interfaces, 2019, 11, 5208-5214; [ 40] C. Yang, P. Lv, J. Qian, Y. Han, J. Ouyang, X. Lin, S. Huang and Z. Cheng, Adv. Energy Mater., 2019, 9, 1803949; [ 41] P. Lv, C. Yang, J. Qian, H. Wu, S. Huang, X. Cheng and Z. Cheng, Adv. Energy Mater., 2020, 10, 1904229; [ 42] Y. Fan, Z. Zhou, Y. Chen, W. Huang and X. Dong, J. Mater. Chem. C, 2020, 8, 50-57; [ 43] Q. Fan, M. Liu, C. Ma, L. Wang, S. Ren, L. Lu, X. Lou and C.-L. Jia, Nano Energy, 2018, 51, 539-545; [ 44] X. Chen, B. Peng, M. Ding, X. Zhang, B. Xie, T. Mo, Q. Zhang, P. Yu and Z. L. Wang, Nano Energy, 2020, 78, 105390; [ 45] T. Zhang, W. Li, Y. Zhao, Y. Yu and W. Fei, Adv. Funct. Mater., 2018, 28, 1706211; [ 46] B. Ma, Z. Hu, R. E. Koritala, T. H. Lee, S. E. Dorris and U. Balachandran, J. Mater. Sci.: Mater. Electron., 2015, 26, 9279-9287; [ 47] Y. Z. Li, J. L. Lin, Y. Bai, Y. Li, Z. D. Zhang and Z. J. Wang, ACS Nano, 2020, 14, 6857-6865; [ 48] Z. Xie, Z. Yue, B. Peng, J. Zhang, C. Zhao, X. Zhang, G. Ruehl and L. Li, Appl. Phys. Lett., 2015, 106, 202901; [ 49] R. Kötz and M. Carlen, Electrochim. Acta, 2000, 45, 2483-2498; [ 50] W. Raza, F. Ali, N. Raza, Y. Luo, K.-H. Kim, J. Yang, S. Kumar, A. Mehmood and E. E. Kwon, Nano Energy, 2018, 52, 441-473.
在本發明的一個方面，提供一種反鐵電電容器，其具有第一電極、形成在第一電極上的主層，以及形成在主層上的第二電極。較佳者，主層包括一或多個反鐵電層和多個界面層，其中每個反鐵電層夾在兩個界面層之間。
在本發明的一些實施例中，提出並研究了由界面層/反鐵電層/界面層堆疊結構所組成的多個AFE介電電容器，以實現具有超高ESD及良好效率的目的。此外，本公開展示該結構可以按比例放大，但其ESD和效率並未顯著降低。在兩個反鐵電層之間引入界面層減輕了隨著薄膜厚度增加而導致的崩潰電場的下降。在一些實施例中，如 XRD 分析所示，界面層和相鄰反鐵電層之間的相互擴散導致反鐵電層中的壓縮應力(compressive stress)，根據朗道理論(Landau theory)這能使得AFE具有較小的遲滯迴圈(hysteresis loop)，從而改善能量儲存的特性。此外，所提供的AFE介質電容器還具有出色的抗疲勞性和熱穩定性，以及高功率密度和高放電速度。所有結果顯示，界面層工程是一個提高反鐵電電容器儲能性能的有效方法。
以下將詳述本案的各實施例，並配合圖式作為例示。除了這些詳細描述之外，本發明還可以廣泛地實行在其他的實施例中，任何該實施例的輕易替代、修改、等效變化都包含在本案的範圍內，並以之後的專利範圍為準。在說明書的描述中，為了使讀者對本發明有較完整的瞭解，提供了許多特定細節；然而，本發明可能在省略部分或全部這些特定細節的前提下，仍可實施。此外，眾所周知的程式步驟或元件並未描述於細節中，以避免造成本發明不必要之限制。
圖1為根據本發明一個實施例的反鐵電電容器的剖面示意圖。參考圖1，反鐵電電容器包括第一電極11、形成在第一電極11上的主層10，以及形成在主層10上的第二電極12。較佳地，主層10包括一個或多個反鐵電層101和多個界面層102，其中每個反鐵電層101夾在多個界面層102中的兩個之間。一個或多個反鐵電層101的數量為n，界面層102的數量為n+1，其中n為正整數，例如 1、2、3、4、5、6、7、8、9、10 等。在示例性實施例中，主層10包括但不限於七個反鐵電層101和八個界面層102。在一些實施例中，主層10的厚度介於5奈米至2微米之間。
參考圖1，每個反鐵電層101係選自由ZrO 2、HfO 2和Hf xZr 1-xO 2所構成之群組的材料製成，其中x表示分數。在一些實施例中，由ZrO 2、HfO 2，或Hf xZr 1-xO 2製成的每個反鐵電層101可以進一步摻雜有選自Si、Y、Al、La、Gd、N、Ti、Mg、Sr、Ce、Sn、Ge、Fe、Ta、Ba、Ga、In、Sc等的其中一種或多種元素。此外，每個界面層102可以是Si、Y、Al、La、Gd、N、Ti、Mg、Sr、Ce、Sn、Ge、Fe、Ta、Ba、Ga、In、Sc等的氧化物或類似的氧化物。第一電極11和第二電極12通常由金屬或導電材料製成，並且可以具有其他構造，而不限於層的形式。反鐵電電容器可以形成在基板上。在一些實施例中，第一電極11和第二電極12係選自由Pt、W、TiN、Ti、Ir、Ru、RuOx、Cr、Ni、Au、Ag，及Al所構成的群組中的導電材料製成。
參考圖1，可以採用物理或化學製程，例如濺鍍、化學氣相沉積、金屬有機化學氣相沉積(MOCVD)，或原子層沉積(ALD)，以製造第一電極11、主層10，以及第二電極 12。
參考圖1，在一些實施例中，在反鐵電電容器的製造過程中，反鐵電層和相鄰界面層之間可能發生相互擴散(interdiffusion)。在一些實施例中，當增加主層的厚度時，沿反鐵電電容器的離面(out-of-plane)方向維持壓縮應變(compression strain)。在一些實施例中，反鐵電電容器的離面方向上的壓縮應變大於反鐵電電容器的面內(in-plane)方向上的壓縮應變。在一些實施例中，主層10中存在面內雙軸拉伸應力(biaxial tensile stress)。
在一些實施例中，所提供的反鐵電電容器的效率大於70％。在一些實施例中，所提供的反鐵電電容器的效率大於80％。在一些實施例中，當反鐵電電容器的溫度增加到150°C時，反鐵電電容器的效率保持在70%以上。在一些實施例中，當反鐵電電容器的溫度增加到150°C時，反鐵電電容器的效率保持在80%以上。在一些實施例中，在施加10 10個循環的單極脈波到反鐵電電容器之後，反鐵電電容器的效率保持在70％以上。在一些實施例中，在施加10 10個循環的單極脈波到反鐵電電容器之後，反鐵電電容器的效率保持在80％以上。
在一些實施例中，所提供的反鐵電電容器具有大於60J/cm 3的能量儲存密度(ESD)。在一些實施例中，所提供的反鐵電電容器的能量儲存密度(ESD)為約70J/cm 3、80J/cm 3，或90 J/cm 3。在一些實施例中，當所提供的反鐵電電容器的溫度增加到150℃時，其能量儲存密度(ESD)保持在大約70J/cm 3、80J/cm 3，或90J/cm 3。在一些實施例中，施加10 10個單極脈波循環到反鐵電電容器之後，其能量儲存密度(ESD)保持在大約70J/cm 3、80J/cm 3，或90 J/cm 3。
在以下多個實施例中，選擇用特定材料ZrO 2和TiO 2分別形成反鐵電層101和界面層102，以研究反鐵電電容器的性能。在矽基板上製造了兩個金屬-絕緣體-金屬(MIM)結構，所製樣品表示為ZO和TZTn(其中n是正整數)，以研究AFE TiO 2/ZrO 2/TiO 2疊層的儲能特性。在ZO樣品中，主層10包括夾在兩個 TiO 2界面層之間的ZrO 2反鐵電層。在TZTn樣品中，主層10包括n個ZrO 2反鐵電層101和n+1個TiO 2界面層102，其中每個ZrO 2反鐵電層101夾在兩個TiO 2界面層102之間，n為從1到7的正整數。此外，在ZO樣品和TZTn樣品中，分別沉積底部Pt電極和頂部Pt電極在主層10的下方和上方。
一個示例性的製造程序描述如下。將 TiO 2層沉積在矽基板上。然後通過濺鍍將厚度約100 nm的底部 Pt 電極沉積在 TiO 2層上，其中 TiO 2層作為上方底部 Pt 電極的黏結層。透過遠程電漿原子層沉積方法，在 250°C下沉積MIM 結構中介電主層的奈米級ZrO 2和TiO 2薄膜在底部Pt電極上。以四(二甲胺基)鈦(Ti[N(CH 3) 2] 4)、四-(二甲胺基)鋯(Zr[N(CH 3) 2] 4)，及氧電漿分別作為Ti、Zr，及O的前驅物和反應物。在各ZO樣品的主層中，製備了厚度範圍為8.7至48 nm的 ZrO 2層，並根據發明人之前的研究 [18]，在 ZrO 2層和頂部/底部Pt電極之間引入TiO 2界面層，以促進ZrO 2中AFE t-相的形成。另一方面，TZTn 樣品中的主層包括多個TiO 2/ZrO 2/TiO 2堆疊層，其中n 是堆疊層的數量。當薄膜按比例放大時，TiO 2界面層能抑制電子樹(electrical tree)的發展，從而增加崩潰電場 [19,20]。每個 TiO 2/ZrO 2/TiO 2疊層中的ZrO 2厚度約為6 nm。透過15 次ALD循環，沉積ZO和TZTn樣品中的TiO 2界面層。然後透過濺鍍分別沉積頂部Pt電極(厚度約100 nm)在ZO 和TZTn樣品的主層上。分別獲得ZO(48nm)和TZT7樣品的橫截面高角度環形暗場成像(high-angle annular dark-field，HAADF)圖像和能量散射X射線光譜(energy-dispersive X-ray spectroscopy，EDS)素像。在HAADF圖像中可以清楚地觀察到Z襯度(Z-contrast)，因為TiO 2、ZrO 2，及Pt層的亮度按照它們的原子序數升序排列。EDS圖像還在頂部/底部 Pt 電極的界面處呈現可分辨的TiO 2界面層。在TZT7樣品中可以觀察到交錯的 TiO 2和ZrO 2結構。之後，使用光學微影和剝離(lift-off)製程定義了半徑為100 μm的頂部圓形 Pt 電極。所有樣品均使用快速熱退火在N 2環境中500°C下進行30秒的後金屬化退火(post-metallization annealing)處理。
樣品的掃描透射電子顯微鏡(Scanning transmission electron microscopy，STEM) 和EDS圖由場發射穿透電子顯微鏡(Talos F200XG2, FEI)在配備有四個矽漂移探測器的superX EDS系統，於200kV下進行。離面(θ/2θ)和面內(2θχ/ϕ)XRD測量是使用具有Cu-Kα射線(λ=0.154 nm)的X射線繞射儀(TTRAX III, Rigaku)進行的。使用Keithley 4200半導體表徵系統，透過頻率​​為1 kHz的單極三角電壓的激發，以探測TiO 2/ZrO 2/TiO 2疊層的極化-電場( P- E)迴路。使用安捷倫 B1500A半導體裝置參數分析儀測量介電崩潰強度。
結果和討論
在分析實驗結果之前，先討論提高介質電容器的儲能密度和效率的策略。如圖 2中的AFE P- E迴路所示，儲能密度ESD(W ESD)和能量損耗(W loss)可以分別透過在電容器的放電期間和完整充放電迴路期間的電場對極化(polarization)的積分來計算：
Figure 02_image001
(upon discharging)          (1)
Figure 02_image003
(2)
其中 E、 P、 P r 和 P max 分別為電場、極化強度、殘餘極化強度(remnant polarization)和最大施加電場下的極化強度。ESD等於去除電場後由 P- E曲線包圍的面積。遲滯迴路表示充放電期間的能量損失。因此，儲能裝置的效率(efficiency)定義如下：
Efficiency=
Figure 02_image005
(3)
應該注意的是，ESD隨著崩潰電場(electric breakdown field)的增加而增加。此外，遲滯迴路的減小不僅會導致效率的提高，還會導致ESD的增強。更高的效率意味著充放電過程因能量損失而產生的廢熱更少，從而提高了電容器的可靠性和使用壽命 [21]。因此增加介電崩潰強度以及抑制遲滯迴路是提高ESD和AFE電容器效率的好策略。除了我們之前的研究 [18]所展示透過 TiO 2界面層增強ZrO 2的AFE性能外，在ZrO 2層之間引入TiO 2界面層的目的是創造可以阻礙電子樹傳播的界面，從而隨著薄膜厚度的增加，增強介電崩潰電場 [19,20]。此外，如下所討論，由於Ti摻雜到ZrO 2中，ZrO 2層之間的TiO 2界面層會產生壓縮應力，降低其遲滯行為，從而改善其儲能性能。
圖 3A 顯示ZO和TZTn電容器的介電崩潰強度的韋伯(Weibull)圖。介電層的介電崩潰強度可以透過分析如下 Weibull 分佈函數來獲得：
Figure 02_image007
)=1-exp
Figure 02_image009
(4)
其中P( E i )是累積機率， E i 是按升序排列的被測樣品的崩潰電場， E b 是對應被測電容器的63.2%累積崩潰機率(cumulative breakdown probability)的特徵崩潰強度(characteristic breakdown strength)，β是描述介電崩潰強度變化的韋伯模數 [22,23]。每個 E i 都是向電容器不斷增加施加的直流電壓，直到發生介電崩潰而獲得。將等式(4)取對數，並重新排列可得：
ln[-ln(l- P( E i))]= β [ln( E i)-ln( E b)]        (5)
因此，通過Yi = ln[-ln(lP( E i ))] 與 ln( E i )作圖的線性擬合(linear fitting)可以獲得介電崩潰強度，並且透過Y = 0處的截距可以獲得 E b 。圖 3B顯示特徵崩潰強度 E b 與ZO和TZTn電容器中主層厚度的關係。隨著主層厚度的增加，兩種樣品的崩潰強度降低，這可以由電子碰撞的增加來理解，電子碰撞導致薄膜的碰撞電離(impact ionization)從而導致雪崩崩潰 [24]。結果顯示，隨著薄膜厚度的增加， ZrO 2層之間具有TiO 2界面層的TZTn電容器其崩潰強度比ZrO 2層之間沒有TiO 2界面層的ZO樣品高。因此，ZrO 2層之間的TiO 2界面層有助於提高介電崩潰強度。這可以歸因於 ZrO 2/TiO 2界面的存在抑制了電子樹(electrical tree)的生長 [19,20]。
圖4A和4B分別顯示ZO和TZTn電容器的單極 P- E曲線隨主層厚度增加的變化。可以觀察到，ZO樣品的遲滯迴路隨著主層厚度的增加而變寬。另一方面，當主層厚度增加時，TZTn電容器顯示出相當窄的遲滯迴路。圖5A和圖5B顯示由 P- E曲線獲得的ESD和效率。圖5A顯示，隨著厚度從8.7 nm增加到48 nm，ZO樣品的ESD和效率分別從94 J/cm 3顯著降低到35 J/cm 3和從80%顯著降低到56%。另一方面，圖5B顯示，當主層放大到48 nm時，TZTn電容器的ESD只有從 94 J/cm 3小幅的降低到 80 J/cm 3，並且效率維持在80%到82%之間，變化不大。而在5 MV/cm 的最大電場下，ZO(8.7 nm)/TZT1樣品實現了高達 ~94 J/cm 3的高 ESD。這邊需特別注意ZO(8.7 nm)和TZT1樣品是相同的結構。圖5C顯示ZO和TZT電容器的總儲存能量隨薄膜厚度的變化。隨著薄膜厚度的增加，TZT樣品的總儲存能量的增幅遠遠超過 ZO樣品的增幅。由於電容器的放大可以增加儲能容量和操作電壓，因此TZTn 結構的厚度可擴增性將有助於其在不同應用實際使用的靈活性和優勢。結果顯示ZrO 2層之間的TiO 2界面層可以有效地促進放大過程中的儲能性能，這歸因於崩潰強度的提高和遲滯行為的抑制。
為了從微觀結構的觀點去解釋TZTn電容器(與ZO樣品相比) 減少的遲滯(從而具有更高的ESD和效率)，因此進行了XRD分析。圖6A和圖6B顯示ZO樣品的離面θ/2θ XRD圖譜，其中主層厚度為~8.7至~48 nm。圖6A顯示從20°到 80°的2θ範圍的XRD圖譜。可以觀察到ZrO 2只在35°附近有強繞射峰出現，代表ZrO 2層具有方向性。圖6B顯示從33°到38°的 2θ範圍內的 XRD 圖譜，其中35°至36°範圍內的繞射峰可歸因於t-相的(110)平面，這被廣泛認為是 ZrO 2薄膜中AFE行為的來源 [10,11]。對於ZO(8.5 nm)樣品，繞射峰從35.27˚處的t(110)繞射峰參考位置(參考自 PDF#79-1769) [25]偏移到約36˚的更高角度，顯示沿離面方向存在有壓縮應變(compressive strain)。隨著主層厚度的增加，繞射峰逐漸從36˚偏移回到35.4˚，顯示在主層厚度超過20 nm時ZO樣品的壓縮應變逐漸被釋放。
圖 7A 和 7B 顯示TZTn樣品的離面θ/2θ XRD圖譜，其中主層的厚度範圍為~8.7 至~48 nm。在圖7A和7B的的XRD圖譜可以觀察到來自ZrO 2的35°和36°附近有兩個強繞射峰，這可歸因於來自t-相的(002)和(110)平面的繞射。如圖 7B 所示，當TiO 2/ZrO 2/TiO 2堆疊層的數量增加，TZTn樣品的t(002)和t(110)繞射峰仍然從在34.57°和35.27°的參考t(002)和t(110)峰偏移到~35°和~36°的高角度。此結果顯示當主層的厚度增加時，TZTn 樣品仍保有沿離面(out-of-plane)方向的壓縮應變，這與圖 6B 的ZO樣品的應變釋放形成鮮明對比。 TZTn樣品中的壓縮應變可能來自化學壓力效應(chemical pressure effect)，因為ZrO 2層中的Zr 4+(半徑：0.84 Å)被較小的Ti 4+(半徑：0.74 Å)取代 [26,27]，這可能是由於在製造過程中ZrO 2層和TiO 2層兩者之間的相互擴散造成的 [27]。根據密度泛函理論(density functional theory simulation)模擬，用Ti代替ZrO 2中的Zr會導致四方晶胞變形，在 a/b 軸上有較大的收縮和c 軸上較小的收縮 [26]。這與 TZTn樣品的XRD分析結果一致，其中(002)面的壓縮應變較小，(110)面的壓縮應變較大。因此，如圖 6B 所示，隨著薄膜厚度的增加，ZO樣品中的壓縮應變的釋放可由MIM結構的主層中ZrO 2層之間缺乏TiO 2界面層來理解。因此當薄膜厚度按比例增加時，在 ZrO 2層之間引入TiO 2界面層使得壓縮應變能被保留在TZTn樣品中。TiO 2/ZrO 2/TiO 2疊層中t(002)峰的出現也可能歸因於Ti被摻雜到ZrO 2層中。如圖 4B 所示，TZTn 樣品中[002]方向的增加可能是最大極化( P max )隨著TZTn樣品中主層厚度的增加而降低的原因。既然t-相的[002]方向垂直於ZrO 2中鐵電o-相的極性[001]軸 [28]，具有[002]方向的晶粒不會對 t-to-o相變中的極化做出貢獻。因此，[002]方向的增加可導致 P max 降低，這導致 ESD 隨著主層厚度的增加從~94 J/cm 3降低到80 J/cm 3，如圖5B所示。
為了闡明 ZrO 2中的應變類型，進行了面內(in-plane)XRD測量。 8A呈現了面內2θχ/ϕ XRD圖譜，ZO(48 nm)和TZT7樣品呈現出與離面XRD圖譜所觀察到的平面正交的平面的繞射峰。圖 8B 顯示ZO(48 nm)和TZT7 樣品的短範圍面內 2θχ/ϕ XRD圖譜中的t(002)和t(110)峰。t(002)和t(110)繞射峰與參考位置只有些微的偏差，顯示ZO(48nm)樣品幾乎沒有應變。另一方面，從相應繞射峰的位移觀察到，在TZT7樣品中，壓縮應變和拉伸應變分別沿面內[110]和[002]方向發展。如圖7B和8B所示，TZT7樣品中在面內和離面方向上平面的{110}族的壓縮支持上述晶格畸變(lattice distortion)是由Ti替換摻雜到ZrO 2中所引起的推論。原則上，由替代摻雜引起的四方ZrO 2的{110}平面的應變應該相同 [26]。然而，圖 7B中35.27°處的t(110)峰與參考峰的偏差大於在圖8B中的偏差，意味著離面方向的壓縮應變大於面內方向的壓縮應變。此結果顯示薄膜中存在面內雙軸拉伸應力(in-plane biaxial tensile stress)。因此，TZT7樣品(圖8B)中t(002)峰在34.57° 處與參考峰的偏移可能是由於面內雙軸拉伸應力所致。這種面內雙軸拉伸應力可能來自結晶過程 [29]、熱應力 [30]、或薄膜生長過程中的微晶聚結(crystallite coalescence) [31]。
如圖 4B 所示的TZTn電容器纖細的遲滯迴路，可歸因於ZrO 2層中存在壓縮應力。可以根據朗道-金茲堡(Landau-Ginzburg-Devonshire)模型定性地理解AFE材料由於壓縮應力導致的遲滯減少，其中自由能 U根據極化 P展開：
Figure 02_image011
(6)
其中
Figure 02_image013
、
Figure 02_image015
和
Figure 02_image017
是朗道係數，E、T和 T 0分別是電場、溫度和居里-外斯溫度， Q是電致伸縮係數，σ是應力 [32,33]，自由能在平衡時最小(dU/dP = 0)，由此得到：
Figure 02_image019
(7)
因此，可以從等式(7)中獲得 P- E關係。對於TZTn樣品，根據 XRD 圖譜 [9,34]，ZrO 2的 Q為正，σ為負。圖 9A 和 9B顯示AFE ZrO 2的存在和不存在壓縮應力時的現象能量圖( U- P曲線)和 P- E曲線的定性比較。可以觀察到，壓縮應力的存在導致 P- E迴路中的遲滯減少(圖9B)。因此，由Ti 摻雜到 ZrO 2中引起的化學壓力造成的壓縮應力，可能是抑制TZTn電容器中遲滯迴路的原因。
TZTn樣品的能量儲存性能的改善，可能不僅僅來自壓縮化學壓力。先前的研究 [26 、 35]報導，Ti 的摻雜可以導致ZrO 2中的t-相穩定，由於t-相和o-相之間的能量差的增加，導致AFE正向和反向切換電場(forward and backward switching fields)的增加 [17,35]。注意反向切換電場的增加有利於 ESD 的增加(請參見圖 2)。因此TZTn電容器中ESD的提升可歸因於壓縮化學壓力以及因為Ti 摻雜到 ZrO 2層中而使t-相穩定。
既然TZTn樣品中Ti的摻雜是由於Ti從TiO 2界面層擴散到ZrO 2中而產生的，因此預計會出現不均勻的摻雜分佈。透過X射線光電子能譜(XPS)深度分析研究ZrO 2層中Ti的摻雜百分比。圖14A顯示TZT2樣品中化學成分的深度分佈。 ZrO 2層中的O/[Zr+Ti]比率在1.84~1.99的範圍內，接近氧化物的化學計量。 Ti/[Zr+Ti]百分比的深度分佈如圖14B所示，其顯示Ti在ZrO 2層中的摻雜百分比大約在7.9%到18.6%之間，平均摻雜百分比在13.7%左右。
使用Al Kα X射線源(1486.6 eV)，透過X射線光電子能譜儀(XPS, Thermo Fisher Scientific Theta Probe)分析樣品的化學成分。氬離子作為XPS深度分析的濺鍍源。XPS的探測深度約為3~7nm。
除了高ESD和效率之外，儲能電容器在實際應用中還需要能夠抵抗充放電循環引起的特性劣化以及具備在高溫環境中的生存能力。因此實驗也進行了耐久性和熱穩定性測試，以分析 TZTn電容器的可靠性。圖10A和10B分別顯示TZT1和TZT7樣品的ESD以及效率與充電-放電操作循環的關係。圖15A和圖15B提供它們在不同疲勞循環次數的 P- E特性。圖15A和15B分別顯示TZT1 和TZT7電容器以強度為4.5 MV/cm、頻率125 kHz的單極矩形脈衝波進行各種疲勞循環次數的 P- E曲線的演變。TZT1和TZT7電容器具有高耐用性，在10 10個操作循環後，ESD分別僅降低12%和8%。而在整個疲勞循環過程中，TZT1和TZT7電容器也保持了約80%的高效率。
圖 11A和圖11B顯示TZT1樣品的P-E曲線、ESD，以及效率和溫度的依存性(從25℃到150℃)。實驗結果顯示TZT1電容器具有良好的熱穩定性，當溫度升高到150˚C 時，ESD和效率分別保持在~90 J/cm 3和~83%。此外，在圖 11A 的 P- E曲線中可以觀察到，AFE正向和反向切換場隨著溫度的升高而略有增加，這與觀察到相同現象的之前報導 [8,13,17, 36,37]一致。反向切換電場的增加導致ESD增加(請參見圖 2)。從朗道相變理論和ZrO 2的相穩定性都可以理解正向和反向切換場隨溫度升高而增加。關於朗道理論，溫度升高意味著AFE材料的溫度更高於居里-外斯溫度，根據等式(6)和(7)，這將導致AFE切換場的增加。從ZrO 2的相穩定性的角度來看，根據第一原理計算(first-principles calculation) [28]，與FE o-相相比，t-相具有更高的熵。因此，t-相在更高溫度下相對於FE o-相變得更穩定。因此，需要更高的電場才能在更高的溫度下誘導相轉變為FE o-相 [17,28]。
由於儲能電容器通常用於脈衝電源系統，因此實驗也探討TZT1樣品的放電和功率密度隨時間的變化。圖12A至12C分別顯示TZT1電容器的放電電流I、功率密度，以及ESD和ESD百分比隨時間的改變。功率密度 W(每單位質量)根據下式計算：
Figure 02_image021
(8)
其中電阻 R包括Keithley 4200分析儀的內阻(100 Ω)以及與TZT1樣品串聯的負載電阻(1kΩ)，ρ是ZrO 2的密度(6.16 g/cm 3) [38]。ESD可以透過功率密度對時間積分來獲得。放電時間定義為釋放90%儲存能量的時間。結果顯示，TZT1電容器具有高達~5 x10 10W/kg的最大功率密度和5.22 μs的短放電時間，顯示此反鐵電電容適合需要高功率輸出的應用。
文獻中的HfO 2/ZrO 2類AFE [8,13-17,36,37,39]和其他無鉛 [40-44]/含鉛類 [45-48]介電薄膜的ESD和效率列於圖13的評效圖(benchmark)中。需注意3D電容器的 ESD 並未列在該評效圖 [15]，3D電容器透過在深溝結構 [15]中構建立體電容器，投影的2D電容器面積的ESD從37 J/cm 3顯著增強到937 J/cm 3。可以看出，與含鉛類和無鉛介電薄膜相比，TZTn電容器的儲能性能是突出的。此外，本公開的TZTn樣品的ESD(在80-94 J/cm 3範圍內)是迄今為止HfO 2/ZrO 2類AFE薄膜中的最高值。這些高ESD約為3.6-4.2 Wh/kg(取薄膜密度為6.16 g/cm 3) [38]，根據Ragone圖 [13]，可與典型的電化學超級電容器(0.05-10 Wh/kg)相匹敵。TZTn電容器的高 ESD和高功率密度使其非常適合需要在相當短的時間內儲存和釋放大量能量的應用 [49,50]。此外，TZTn 的效率約為 80%電容器在評效圖中也足夠高。這樣的結果顯示，引入TiO 2界面層是改善ZrO 2類薄膜超級電容器的儲能性能的有效且實用的方法。
在本公開的示例性示例中，研究了AFE TiO 2/ZrO 2/TiO 2堆疊結構以增強儲能電容器的ESD和效率。TiO 2的摻雜會在ZrO 2層中產生壓縮應變，其降低遲滯效應，從而提高儲能性能。因此，TiO 2/ZrO 2/TiO 2單疊層電容器實現了高ESD、高效率，及高功率密度，同時具有良好的耐久性和熱穩定性。通過堆疊 TiO 2/ZrO 2/TiO 2多層結構，薄膜厚度能夠進行厚度的擴增，從而增加薄膜中儲存的總能量，並且儲能特性僅有些微的減弱。這種改進歸因於由於ZrO 2/TiO 2界面阻止了電子樹生長而導致的崩潰強度的增加。因此，該實驗結果顯示AFE TiO 2/ZrO 2/TiO 2堆疊結構具有高ESD、高效率、高功率密度以及良好的厚度可擴增性等優點，是一種非常有前途的固態超級電容器，可用於，例如，高功率電子設備、小型化能源自主系統、以及物聯網的便攜式設備。
上述本發明之實施例僅係為說明本發明之技術思想及特點，其目的在使熟悉此技藝之人士能瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即凡其它未脫離本發明所揭示之精神所完成之等效的各種改變或修飾都涵蓋在本發明所揭露的範圍內，均應包含在下述之申請專利範圍內。
10:主層 11:第一電極 12:第二電極 101:反鐵電層 102:介面層
圖1為根據本發明一個實施例的反鐵電電容器的剖面示意圖。
圖 2 顯示AFE 材料的 P- E遲滯迴路( P-Eloop)中的能量儲存密度 (ESD) 和能量損失。
圖3A顯示根據本發明實施例的ZO和TZTn樣品的介電崩潰強度(dielectric breakdown strength)的威布爾分佈圖(Weibull distribution plots)。
圖 3B 顯示該些 ZO 和 TZTn 樣品的介電崩潰強度隨主層厚度的變化。
圖4A和4B分別顯示該些ZO和TZTn電容器的單極P-E曲線隨主層厚度增加的演變。
圖5A、5B和5C分別顯示從圖4A和4B的P-E曲線所獲得的該些ZO和TZTn電容器的ESD、效率，以及總儲存能量。
圖6A顯示該些ZO樣品的離面(out-of-plane)θ/2θ的X射線繞射圖(20°至80°)，其中主層的厚度為~8.7至~48 nm。
圖 6B 顯示該些 ZO樣品的離面(out-of-plane)θ/2θ的X射線繞射圖(33°至38°)，其中主層的厚度為 ~8.7至~48 nm。
圖7A顯示該些TZTn樣品的離面(out-of-plane)θ/2θ的X射線繞射圖(20°至80°)，其中主層的厚度為~8.7至~48 nm。
圖7B顯示該些TZTn樣品的離面(out-of-plane)θ/2θ的X射線繞射圖(33°至38°)，其中主層的厚度為~8.7至~48 nm。
圖8A顯示ZO(48 nm)和TZT7樣品的面內(in-plane)2θχ/ϕ的X射線繞射圖，其中X射線繞射範圍從25°至80°。
圖8B顯示ZO(48 nm)和TZT7樣品的面內(in-plane) 2θχ/ϕ的X射線繞射圖，其中X射線繞射範圍從32°至38°。
圖9A和9B分別顯示壓縮應力存在和不存在時AFE 材料的唯象能量景觀(phenomenological energy landscapes)以及相應的 P- E特性。
圖 10A和10B分別顯示TZT1 和 TZT7 樣品的ESD和效率與充放電操作循環的關係。
圖11A和11B分別顯示TZT1電容器的P-E特性以及ESD與效率和溫度(從25°C到150°C)的關係。
圖12A-C分別顯示TZT1電容器的放電電流I、功率密度，以及ESD和ESD百分比隨時間的演變。
圖13顯示本發明的TZTn電容器與文獻報導的HfO 2/ZrO 2類AFE和具代表性的無鉛/含鉛類介電薄膜的ESD和效率的比較。
圖14A和14B分別顯示TZT2樣品中元素(Zr、Ti、O，及Pt)的X射線光電子能譜(XPS)深度分佈和Ti/[Zr+Ti]百分比的深度分佈。
圖15A和15B分別顯示TZT1和TZT7電容器P-E曲線隨單極矩形脈衝電壓疲勞循環的演變。
10:主層
11:第一電極
12:第二電極
101:反鐵電層
102:介面層

Claims (19)

  1. 一種反鐵電電容器，包含： 一第一電極； 一主層，形成於該第一電極上；以及 一第二電極，形成於該主層上； 其中該主層包括一或多個反鐵電層以及複數個界面層，並且其中該一或多個反鐵電層中的每一個被夾在該複數個界面層中的兩個之間。
  2. 如請求項1之反鐵電電容器，其中每個該反鐵電層係選自由ZrO 2、HfO 2，以及Hf xZr 1-xO 2所構成之群組的材料製成，其中x表示分數。
  3. 如請求項2之反鐵電電容器，其中每個該反鐵電層進一步摻雜有選自Si、Y、Al、La、Gd、N、Ti、Mg、Sr、Ce、Sn、Ge、Fe、Ta、Ba、Ga、In 和 Sc所構成群組中的一種或多種元素。
  4. 如請求項1之的反鐵電電容器，其中每個該界面層由Si、Y、Al、La、Gd、N、Ti、Mg、Sr、Ce、Sn、Ge、Fe、Ta、Ba、Ga、In 或 Sc的氧化物製成。
  5. 如請求項1之反鐵電電容器，其中，該反鐵電電容器的效率大於70％。
  6. 如請求項5之反鐵電電容器，其中，當該反鐵電電容器的溫度升高到150℃時，效率保持在70％以上。
  7. 如請求項5之反鐵電電容器，其中，當施加10 10個單極脈衝循環到該反鐵電電容器之後，該效率保持在70％以上。
  8. 如請求項1之反鐵電電容器，其中，當按比例增加該主層的厚度時，沿該反鐵電電容器的離面(out-of-plane)方向的壓縮應變被保持。
  9. 如請求項8之反鐵電電容器，其中，該反鐵電電容器的離面方向的壓縮應變大於該反鐵電電容器的面內(in-plane)方向的壓縮應變。
  10. 如請求項1之反鐵電電容器，其中，該主層中存在面內雙軸拉伸應力(in-plane biaxial tensile stress)。
  11. 如請求項1之反鐵電電容器，其中該反鐵電電容器的能量儲存密度(ESD)大於60J/cm 3。
  12. 如請求項11之反鐵電電容器，其中該能量儲存密度(ESD)約為70 J/cm 3。
  13. 如請求項12之反鐵電電容器，其中當該反鐵電電容器的溫度升高到150℃時，該能量儲存密度(ESD)保持在大約70 J/cm 3。
  14. 如請求項12之反鐵電電容器，其中當施加10 10個單極脈衝循環到該反鐵電電容器之後，該能量儲存密度(ESD)保持在大約70 J/cm 3。
  15. 如請求項1之反鐵電電容器，其中在該反鐵電電容器的製造過程中，在每個反鐵電層以及其相鄰的該界面層之間發生相互擴散。
  16. 如請求項1之反鐵電電容器，其中，該主層的厚度介於5奈米至2微米之間。
  17. 如請求項1之反鐵電電容器，其中，該反鐵電電容器的功率密度大於4×10 10W/kg。
  18. 如請求項1之反鐵電電容器，其中，該反鐵電電容器的放電時間不超過6微秒。
  19. 如請求項1之反鐵電電容器，其中，該第一電極以及該第二電極係選自由Pt、W、TiN、Ti、Ir、Ru、RuOx、Cr、Ni、Au、Ag，及Al所構成群組的導電材料製成。
TW111109865A 2021-03-18 2022-03-17 反鐵電電容器 TWI807701B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163162703P 2021-03-18 2021-03-18
US63/162,703 2021-03-18
US17/583,868 2022-01-25
US17/583,868 US20220301785A1 (en) 2021-03-18 2022-01-25 Antiferroelectric capacitor

Publications (2)

Publication Number Publication Date
TW202238640A true TW202238640A (zh) 2022-10-01
TWI807701B TWI807701B (zh) 2023-07-01

Family

ID=83284106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109865A TWI807701B (zh) 2021-03-18 2022-03-17 反鐵電電容器

Country Status (2)

Country Link
US (1) US20220301785A1 (zh)
TW (1) TWI807701B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230413509A1 (en) * 2022-06-21 2023-12-21 Nanya Technology Corporation Method for preparing memory device with multilayered capacitor dielectric structure
US20230413521A1 (en) * 2022-06-21 2023-12-21 Nanya Technology Corporation Memory device with multilayered capacitor dielectric structure
CN116110720B (zh) * 2023-02-11 2024-05-31 湘潭大学 一种氧化铪基铁电薄膜电容的性能优化方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US6958302B2 (en) * 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US6753224B1 (en) * 2002-12-19 2004-06-22 Taiwan Semiconductor Manufacturing Company Layer of high-k inter-poly dielectric
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
TWI267879B (en) * 2005-12-21 2006-12-01 Ind Tech Res Inst Metal-insulator-metal capacitor
JP2009059889A (ja) * 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
KR20100041179A (ko) * 2008-10-13 2010-04-22 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
US8236372B2 (en) * 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US20120281335A1 (en) * 2009-12-21 2012-11-08 Epcos Ag Temperature-Independent Capacitor and Capacitor Module
US9978868B2 (en) * 2015-11-16 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance field effect transistor with charged dielectric material
US11101362B2 (en) * 2018-07-30 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
CN112447413B (zh) * 2020-11-09 2022-10-21 中国科学院深圳先进技术研究院 高储能密度、高储能效率的afe电容器的制备、反铁电薄膜层及制备、柔性afe电容器

Also Published As

Publication number Publication date
TWI807701B (zh) 2023-07-01
US20220301785A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
TWI807701B (zh) 反鐵電電容器
Yi et al. Ultra-high energy storage density and scale-up of antiferroelectric TiO 2/ZrO 2/TiO 2 stacks for supercapacitors
Yang et al. Novel BaTiO3-based, Ag/Pd-compatible lead-free relaxors with superior energy storage performance
Jain et al. Recent developments in BaTiO3 based lead-free materials for energy storage applications
JP5789796B2 (ja) 全固体リチウム二次電池
JP5807193B2 (ja) 全固体リチウム二次電池
JP4745463B2 (ja) リチウム二次電池の正極活物質用の板状粒子、及び同物質膜、並びにリチウム二次電池
JP6623569B2 (ja) 薄膜誘電体及び薄膜コンデンサ素子
Balaraman et al. Inorganic dielectric materials for energy storage applications: a review
Wu et al. Ferroelectric behavior in bismuth ferrite thin films of different thickness
KR101632496B1 (ko) 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기
TW201414066A (zh) 鋰離子電池正極複合材料
WO2015146315A1 (ja) 全固体電池
Diao et al. Overviews of dielectric energy storage materials and methods to improve energy storage density
Tang et al. Ultrahigh Energy Storage Performances Induced by Weaker La–O Orbital Hybridization in (Na0. 85K0. 15) 0.5 Bi4. 5–x La x Ti4O15 Relaxor Ferroelectric Films
Yi et al. Enhancement of energy storage for electrostatic supercapacitors through built-in electric field engineering
JP6574247B2 (ja) 電極、この製造方法、これによって製造された電極及びこれを含む二次電池
Chen et al. Flexible Hf x Zr 1-x O 2 Thin Films on Polyimide for Energy Storage With High Flexibility
Chen et al. A novel way to prepare PbZrO3 nanocomposite films for increasing electrical properties and energy storage performance
KR102614930B1 (ko) 분극 처리된 강유전성 물질이 코팅 또는 혼합된 복합 양극 활물질 및 이의 제조방법, 그리고 이를 포함하는 전기화학소자
CN116805555A (zh) 反铁电电容器
JP6919994B2 (ja) 正極材料とこれを用いたリチウム二次電池
JP7250324B2 (ja) 電極材料及びそれを用いた電極、電池
KR101469170B1 (ko) 상온진공분말분사 및 수열합성법을 이용한 다결정 티탄산납 후막의 제조방법 및 이를 통해 제조되는 다결정 티탄산납 후막
TW201120917A (en) High energy density ionic dielectric materials and devices