TW202234608A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW202234608A
TW202234608A TW110129762A TW110129762A TW202234608A TW 202234608 A TW202234608 A TW 202234608A TW 110129762 A TW110129762 A TW 110129762A TW 110129762 A TW110129762 A TW 110129762A TW 202234608 A TW202234608 A TW 202234608A
Authority
TW
Taiwan
Prior art keywords
die
underfill
extension
sidewall
package substrate
Prior art date
Application number
TW110129762A
Other languages
English (en)
Inventor
張任遠
王升志
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202234608A publication Critical patent/TW202234608A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構包括：一封裝基板、一第一晶粒、一第二晶粒、一第一底部填充劑及一第二底部填充劑。該第一晶粒及一第二晶粒設置在該封裝基板上。該第一底部填充劑位於該第一晶粒與該封裝基板之間，且該第一底部填充劑包括自該第一晶粒的一第一側壁朝向該第二晶粒延伸的一第一延伸部分。該第二底部填充劑位於該第二晶粒與該封裝基板之間，且該第二底部填充劑包括自該第二晶粒的一第二側壁朝向該第一晶粒延伸的一第二延伸部分，該第二延伸部分與該封裝基板上的該第一延伸部分重疊。

Description

封裝結構及其形成方法
無。
由於各種電子元件(例如，電晶體、二極體、電阻器、電容器等)的積體密度持續改良，半導體行業已經歷快速增長。在大多數情況下，積體密度的改良由於最小特徵尺寸的迭代減小而產生，該迭代減小允許將更多元件積體到給定區域中。隨著對縮小電子裝置的需求的增長，出現了對半導體晶粒的更小且更具創意的封裝技術的需要。此類封裝系統的實例係疊裝(Package-on-Package，PoP)技術。在PoP裝置中，頂部半導體封裝件堆疊在底部半導體封裝件的頂部上，以提供高積體度及元件密度。PoP技術通常能夠在印刷電路板(printed circuit board，PCB)上產生具有增強功能及小佔有面積的半導體裝置。
無。
以下揭露提供許多不同實施例或實例以用於實現所提供主題的不同特徵。下文描述元件及配置的特定實例以簡化本揭露。當然，此等僅為實例且不旨在具有限制性。例如，在以下描述中，第一特徵形成在第二特徵之上或其上可包括第一特徵及第二特徵以直接接觸形成的實施例，且還可包括可在第一特徵與第二特徵之間形成額外特徵，使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複是出於簡化及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
進一步地，為方便描述可在本文中使用空間上相對之術語，諸如「在……下方」、「在……下面」、「下部」、「在……上方」、「上部」及其類似物來描述如在諸圖中所描述之一個部件或特徵與另外之(諸等)部件或(諸等)特徵的關係。該等空間上相對之術語意欲除諸圖中所描述之方位外，涵蓋處於使用或操作中之裝置的不同方位。設備可以其他方式定向(旋轉90度或以其他定向)，且相應地可以同樣地解釋本文所使用的空間相對描述詞。
第1A圖至第11圖例示根據一些實施例之在用於形成封裝結構的製程期間的中間步驟的橫截面圖。
參考第1A圖及第1B圖，其中第1B圖係第1A圖的區域A之放大圖。在其中示出了載體基板802。載體基板802可為玻璃載體基板、陶瓷載體基板等。載體基板802可為晶圓，使得多個重分佈結構可同時形成在載體基板802上。載體基板802可在其頂表面之上具有釋放層(未例示)。釋放層可由聚合物基板材料形成，該聚合物基板材料可與載體基板802一起從將在後續步驟中形成的上覆結構移除。在一些實施例中，釋放層為環氧基熱釋放材料(諸如光熱轉換(light-to-heat-conversion，LTHC)釋放塗層)，該環氧基熱釋放材料在加熱時失去其黏合性質。在其他實施例中，釋放層可為紫外線(ultra-violet，UV)膠，該UV膠在暴露於UV光時失去其黏合性質。釋放層可作為液體經分配並固化，可為層壓到載體基板802上的層壓膜，或可為類似物。釋放層的頂表面在製程變化內可經拉平且為平坦的。
重分佈結構270形成在載體基板802上。儘管根據第1A圖及第1B圖所例示的實施例示出具有一定數量的重分佈層的重分佈結構270，但是可形成任何合適數量的重分佈層，諸如一個到二十個重分佈層。重分佈結構270可為隨後附接元件，例如像芯基板300(core substrate) (參見下文第4圖)。
在第1B圖中，重分佈結構270可具有形成在載體基板802上的重分佈層262。重分佈層262可包括導電特徵，諸如嵌入介電層210的導電接線208及導電通孔212。導電接線208及導電通孔212可耦接隨後附接元件，例如像芯基板300 (參見下文第4圖)。
作為形成重分佈層262的實例，可在載體基板802之上形成種晶層。在一些實施例中，種晶層為金屬層，該金屬層可為單層或包含由不同材料形成的複數個子層的複合層。在一些實施例中，種晶層包括鈦層及鈦層之上的銅層。種晶層可使用例如PVD等形成。然後在種晶層上形成並圖案化光阻劑。光阻劑可藉由旋塗等形成且可暴露於光以用於進行圖案化。光阻劑的圖案對應於導電接線208。圖案化穿過光阻劑形成開口以暴露種晶層。然後在光阻劑的開口中及種晶層的暴露部分上形成導電材料。導電材料可藉由電鍍(諸如電鍍或無電電鍍等)形成。導電材料可包括金屬，如銅、鈦、鎢、鋁等。導電材料及種晶層的下面部分的組合形成導電接線208。去除光阻劑及種晶層的在其上未形成導電材料的部分。光阻劑可藉由可接受的灰化或剝離製程(諸如使用氧電漿等)去除。一旦去除光阻劑，就諸如藉由使用可接受的蝕刻製程(諸如藉由濕蝕刻或乾式蝕刻)去除種晶層的暴露部分。
導電通孔212形成在導電接線208上並從該導電接線208延伸。作為形成導電通孔212的實例，在導電接線208上形成並圖案化光阻劑。光阻劑可藉由旋塗等形成且可暴露於光以用於進行圖案化。圖案化穿過光阻劑形成開口以暴露導電接線208，其中光阻劑中的開口對應於導電通孔212。然後在光阻劑的開口中及導電接線208的暴露部分上形成導電材料。導電材料可藉由電鍍(諸如電鍍或無電電鍍等)形成。導電材料可包含金屬，如銅、鈦、鎢、鋁等。導電材料形成導電通孔212。然後去除光阻劑。光阻劑可藉由可接受的灰化或剝離製程(諸如使用氧電漿等)去除。
根據一些實施例，介電層210形成在導電接線208及導電通孔212上及周圍。在形成之後，介電層210圍繞導電通孔212及導電接線208。介電層210及金屬化圖案(包括導電通孔212及導電接線208)形成重分佈層262。在一些實施例中，介電層210由聚合物形成，該聚合物諸如聚苯并噁唑(polybenzoxazole，PBO)、聚醯亞胺、苯環丁烯(benzocyclobutene，BCB)等。在其他實施例中，介電層210由如下形成：氮化物，諸如氮化矽；氧化物，諸如氧化矽、磷矽玻璃(phosphosilicate glass，PSG)、硼矽玻璃(borosilicate glass，BSG)、摻雜硼磷矽玻璃(boron-doped phosphosilicate glass，BPSG)等；或類似物。介電層210可藉由可接受沈積製程(諸如旋塗、CVD、層壓等或其組合)形成。在其他實施例中，介電層210可由預浸料、味之素構成膜(Ajinomoto Build-up Film，ABF)、覆樹脂銅(resin coated copper，RCC)、模製化合物、聚醯亞胺、可光成像介電質(photo-imageable dielectric，PID)、環氧樹脂、環氧樹脂模製化合物等形成且可藉由壓縮模製、轉注模製等施加。介電材料可以液體或半液體形式施加，且然後隨後固化以形成介電層210。
在一些實施例中，形成介電層210，使得導電接線208及導電通孔212經埋置或覆蓋，且然後對介電層210執行平坦化製程以暴露導電通孔212。在平坦化製程之後，介電層210及導電通孔212的最頂表面在製程變化內基本上係水平的(例如，平坦的)。平坦化製程可為例如CMP。
重分佈結構270的另外的重分佈層可使用與上文關於重分佈層262描述的相同方法及材料形成在重分佈層262之上。另外的重分佈層的介電層可使用上文關於介電層210描述的材料形成。在一些實施例中，另外的介電層中的一些由聚合物(例如像聚醯亞胺)形成且一些由模製化合物形成。
導電襯墊264可直接形成在重分佈結構270的最頂部重分佈層中的導電通孔212上且物理地及電耦接到該導電通孔212。導電襯墊264可由與導電接線208相同的材料及方法形成。
參考第2圖。執行去接合製程以從重分佈結構270拆離(或「去接合」)載體基板802 (參見第1A圖及第1B圖)。根據一些實施例，去接合包括在載體基板802之上的釋放層(未示出)上投射光(諸如激光或UV光)，使得釋放層在光的熱量下分解且可去除載體基板802。然後將結構翻轉並放置在另一個載體基板804 (諸如膠帶)上。例如，導電襯墊264可附接到載體基板804。
參考第3圖。第3圖例示芯基板300，該芯基板300隨後與重分佈結構270接合(下文參見第4圖)。利用芯基板300具有如下優點：芯基板300在單獨製程中製造。此外，因為芯基板300在單獨製程中形成，所以可單獨地測試，使得使用已知良好的芯基板300。例如，在一些實施例中，芯基板300可在將芯基板300接合到重分佈結構270之前經單獨地或分批測試、檢驗及/或驗證。
芯基板300可為例如有機基板、陶瓷基板、矽基板等。導電連接器390設置在芯基板300上，且用於將芯基板300附接到重分佈結構270。附接芯基板300可包括將芯基板300放置在重分佈結構270上且使導電連接器390再流以使芯基板300及重分佈結構270物理地及電耦接。
在附接到重分佈結構270之前，可根據適用的製造製程處理芯基板300以在芯基板300中形成重分佈結構。例如，芯基板300包括芯310。芯310可由一或多層玻璃纖維、樹脂、填料、預浸料、環氧樹脂、二氧化矽填料、味之素構成膜(Ajinomoto Build-up Film，ABF)、聚醯亞胺、模製化合物、其他材料及/或它們的組合形成。在一些實施例中，例如，兩層材料構成芯310。芯310可由有機材料及/或無機材料形成。在一些實施例中，芯310包括嵌入內側的一或多個被動元件(未示出)。芯310可包括其他材料或元件。形成延伸穿過芯310的導電通孔320。在一些實施例中，導電通孔320可包括導電材料，諸如銅、銅合金或其他導體、金屬，且可包括阻障層(未示出)、襯墊(未示出)、種晶層(未示出)。導電通孔320從芯310的一側到芯310的另一側提供垂直電連接。例如，導電通孔320中的一些耦接在位於芯310的一側處的導電特徵與位於芯310的相反側處的導電特徵之間。可例如使用鑽探製程、微影術、雷射製程或其他方法形成用於導電通孔320的孔，然後用導電材料填充或鍍覆導電通孔320的該些孔。在一些實施例中，導電通孔320係具有填充有絕緣材料的中心的中空導電通孔。
在一些實施例中，重分佈結構340A及340B形成在芯310的相反側上。重分佈結構340A及340B藉由導電通孔320電耦接且扇入/扇出電信號。重分佈結構340A及340B各自可包括由ABF、預浸料等形成的介電層及金屬化圖案。每個各別金屬化圖案具有在各別介電層的主表面上並沿著該主表面延伸的接線部分，且具有延伸穿過各別介電層的通孔部分。重分佈結構340A及340B各自分別包括用於外部連接的凸塊下冶金(under-bump metallurgy，UBM) 330A及330B。重分佈結構340A可隨後藉由UBM 330A通過導電連接器390附接到重分佈結構270，如下文第4圖所例示。可在重分佈結構340A及340B中形成比第3圖所示的更多或更少介電層及金屬化圖案。
芯基板300可包括主動裝置及被動裝置(未示出)，或者可沒有主動裝置、被動裝置或兩者。可使用多種裝置，諸如電晶體、電容器、電阻器、電感器、這些的組合等。裝置可使用任何合適的方法形成。
芯基板300上的導電連接器390可用於將芯基板300接合到重分佈結構270。在一些實施例中，導電連接器390可首先形成在芯基板300上，且然後再流以完成接合。例如，在第3圖所示的實施例中，導電連接器390形成在重分佈結構340A的UBM 330A上。導電連接器390可為球柵陣列(ball grid array，BGA)連接器、焊球、金屬柱、可控塌陷晶片連接(C4)凸塊、微凸塊、無電電鍍鎳-無電電鍍鈀-浸金技術(electroless nickel-electroless palladium-immersion gold，ENEPIG)形成的凸塊等。導電連接器390可包括導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。此類導電連接器390的積體可為半導體裝置(諸如積體被動裝置(integrated passive device，IPD)晶片、積體電壓調節器(integrated voltage regulator，IVR)、主動晶片及其他電氣元件)提供佈置靈活性以實施系統晶片類型的封裝基板，因此從而降低製造複雜性。此類實施例還可為各種其他封裝組態提供更大量靈活性。
在一些實施例中，藉由通過蒸發、電鍍、印刷、焊料轉注、球佈置等最初形成焊料層來形成導電連接器390。一旦在結構上已形成焊料層，就可執行再流以便將材料成型為所要凸塊形狀。在另一個實施例中，導電連接器390包含藉由濺射、印刷、電鍍、無電電鍍、CVD等形成的金屬柱(諸如銅柱)。金屬柱可為無焊料的且具有基本上垂直側壁。在一些實施例中，金屬帽層形成在金屬柱的頂部上。金屬帽層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金等或其組合，且可藉由電鍍製程形成。
參考第4圖。複數個芯基板300在不同封裝區域中分別接合到重分佈結構270。在一些實施例中，芯基板300可使用取放製程或另一種合適的製程放置在重分佈結構270上，且導電連接器390藉由覆晶接合製程或其他合適的接合製程接合。在一些實施例中，導電連接器390再流以將芯基板300附接到重分佈結構270。導電連接器390將芯基板300電及/或物理耦接到重分佈結構270。在此，每個封裝區域由兩條切割線SL限定。在單體化製程(參見第6圖)中，可沿著切割線SL鋸切結構以分開不同封裝區域。
參考第5圖。藉由在各種元件上及周圍形成包裝劑510來執行包裝。在形成之後，包裝劑510環繞芯基板300，包括導電連接器390。包裝劑510可由模製化合物、環氧樹脂、底部填充劑、模製底部填充劑等或其組合形成或包括它們，且可藉由壓縮模製、轉注模製等施加。包裝劑510可以液體或半液體形式施加，且然後隨後固化。包裝劑510可形成為使得芯基板300經埋置或覆蓋。
若需要，可對包裝劑510執行平坦化製程以暴露芯基板300的UBM 330B。在平坦化製程之後在製程變化內，包裝劑510及UBM 330B的最頂表面係水平的(例如，平坦的)。平坦化製程可為例如化學機械研磨(chemical-mechanical polish，CMP)、磨削製程等。在一些實施例中，例如，如果UBM 330B已暴露，則可省略平坦化。可使用其他製程來達成類似結果。例如，可在形成包裝劑510之前在UBM 330之上形成介電層或鈍化層。在此類情況下，可在後續步驟中圖案化介電層或鈍化層以暴露UBM 330B的一部分。
參考第6圖。藉由沿著刻劃線區域(例如，第4圖及第5圖所示的切割線SL)鋸切來執行單體化製程。鋸切從相鄰封裝區域單體化封裝區域以形成多個單體化封裝基板100。此外，載體基板804 (參見第5圖)也可經去除。
參考第7A圖及第7B圖，其中第7B圖係第7A圖所示的積體電路晶粒512之放大圖。積體電路晶粒512附接到封裝基板100的重分佈結構270。在一些實施例中，積體電路晶粒512包括導電連接器188，且每個導電連接器188可與重分佈結構270上的各別導電襯墊264對準且然後放置在各別導電襯墊264上。在一些實施例中，導電連接器188可為球柵陣列(ball grid array，BGA)連接器、焊球、金屬柱、可控塌陷晶片連接(C4)凸塊、微凸塊、無電電鍍鎳-無電電鍍鈀-浸金技術(electroless nickel-electroless palladium-immersion gold，ENEPIG)形成的凸塊等。導電連接器188可包括導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，藉由通過蒸發、電鍍、印刷、焊料轉注、球佈置等最初形成焊料層來形成導電連接器188。一旦在結構上已形成焊料層，就可執行再流以便將材料成型為所要凸塊形狀。在另一個實施例中，導電連接器188包括藉由濺射、印刷、電鍍、無電電鍍、CVD等形成的金屬柱(諸如銅柱)。金屬柱可為無焊料的且具有基本上垂直側壁。在一些實施例中，金屬帽層形成在金屬柱的頂部上。金屬帽層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金等或其組合，且可藉由電鍍製程形成。
參考第7B圖。在一些實施例中，積體電路晶粒512可為系統積體晶片(System-on-Integrated-Chip，SoIC)。例如，積體電路晶粒512可在第三晶片110C之上包括第一晶片110A及第二晶片110B。在一些實施例中，第一晶片110A及第二晶片110B可為記憶體晶片，諸如DRAM晶片、SRAM晶片、其他合適的記憶體晶片或其組合。在一些實施例中，第三晶片110C可為邏輯晶片。
作為第三晶片110C的實例，第三晶片110C可包括基板600。在一些實施例中，基板600可為矽基板或其他合適的基板材料。裝置605設置在基板600上。在一些實施例中，裝置605中的每一個可為電晶體，諸如MOSFET，而也可採用其他裝置。生產線前端(front-end-of-line，FEOL)層間介電(interlayer dielectric，ILD)層610設置在基板600上並覆蓋裝置605。在一些實施例中，ILD層610可包括磷矽玻璃(phospho silicate glass，PSG)、SiO 2或其他合適的材料。生產線後端(back-end-of-line，BEOL)互連結構620設置在ILD層610上。互連結構620可包括彼此交替堆疊的介電層622及蝕刻終止層624。在一些實施例中，介電層622可包括無摻雜矽玻璃(undoped silicate glass，USG)、低k介電材料、極低k介電材料、SiO 2或其他合適的材料。在一些實施例中，蝕刻終止層624可包括SiN、SiC或其他合適的材料。互連結構620進一步包括設置在介電層622上的鈍化層626。在一些實施例中，鈍化層626可包括SiN、USG、SiO 2或其他合適的材料。介電層628設置在鈍化層626上。在一些實施例中，介電層628可包括TEOS、SiO 2或其他合適的材料。
複數個導電特徵630穿透互連結構620且電連接到各別裝置605。在一些實施例中，導電特徵630中的每一個可包括金屬線及導電通孔，且可由Cu或其他合適的材料製成。在一些實施例中，部分導電特徵630與導電連接器188接觸，且可電連接到裝置605。導電襯墊632設置在介電層628中且電連接到導電特徵630。複數個密封環634穿過互連結構620且封閉導電特徵630或主動區域中互連結構620中的其他互連部件。在一些實施例中，密封環634可包括Cu或其他合適的材料。
第三晶片110C經由混合接合膜160設置在鈍化層120之上。在一些實施例中，鈍化層120可包括SiN、USG、SiO 2或其他合適的材料。混合接合膜160可包括SiO 2或其他合適的材料。鈍化層120設置在熔合接合膜125之上。在一些實施例中，熔合接合膜125可包括SiON、SiO 2或其他合適的材料。導電連接器188可穿透鈍化層120及熔合接合膜125且可電連接到第三晶片110C。第三晶片110C由介電層130側向地環繞。在一些實施例中，介電層130可包括無摻雜矽玻璃(undoped silicate glass，USG)、低k介電材料、極低k介電材料、SiO 2或其他合適的材料。
第一晶片110A及第二晶片110B可與第三晶片110C具有類似結構，且因此為簡單起見，相關結構細節將不再重複。第一晶片110A及第二晶片110B設置在介電層130之上，並且混合接合膜135插入其間。在一些實施例中，混合接合膜135可包括SiO 2或其他合適的材料。在一些實施例中，虛擬結構145設置在混合接合膜135之上。虛擬結構145可包括矽或其他合適的材料。第一晶片110A及第二晶片110B由介電層140側向地環繞。在一些實施例中，介電層140可包括無摻雜矽玻璃(undoped silicate glass，USG)、低k介電材料、極低k介電材料、SiO 2或其他合適的材料。
複數個導電通孔640穿透第三晶片110C的基板600及第三晶片110C的互連結構620，且將第三晶片110C分別電連接到第一晶片110A及第二晶片110B。在一些實施例中，導電通孔640可被稱為穿透矽通孔(through-silicon-vias，TSV)、穿透氧化物通孔(through-oxide-vias，TOV)，且可由Cu或其他合適的材料製成。在一些實施例中，第一晶片110A及第二晶片110B可包括導電特徵，該些導電特徵延伸穿過混合接合膜135且與導電通孔640接觸，以便在第三晶片110C與第一晶片110A及第二晶片110B之間提供電連接。
載體基板155設置在第一晶片110A及第二晶片110B之上，並且熔合接合膜150插入其間。在一些實施例中，載體基板155可為矽基板或其他合適的基板材料。在一些實施例中，熔合接合膜150可包括SiON、SiO 2或其他合適的材料。
參考第8A圖及第8B圖。在積體電路晶粒512與封裝基板100之間環繞導電連接器188形成底部填充劑700。底部填充劑700可減少應力且保護由導電連接器188的再流引起的接合點，且還可向積體電路晶粒512提供結構支撐及環境保護。底部填充劑700可在積體電路晶粒512經附接之後藉由毛細管流製程形成，或者可藉由合適的沈積方法形成。在一些實施例中，底部填充劑700可為液體環氧樹脂，該液體環氧樹脂分配在積體電路晶粒512與封裝基板100之間，且然後例如藉由熱固化製程固化以硬化。固化可在約100℃與約165℃之間的範圍內的溫度下執行例如達在約30分鐘與約120分鐘之間的範圍內的時間段。在固化之後，底部填充劑700凝固。在一些實施例中，底部填充劑700包括其中分散有填料的環氧基樹脂。填料可包括纖維、顆粒、其他合適的元素、其組合等。
第8B圖係第8A圖之放大圖，其中為簡潔起見，省略了封裝基板100的一些部件。在第8B圖中，底部填充劑700可包括填充部分700A及在填充部分700A的相反側上的延伸部分700B、700C。填充部分700A及延伸部分700B、700C可由連續材料形成且可不包括其間的介面。在此，填充部分700A可經限定為底部填充劑700的位於積體電路晶粒512的正下方且垂直地位於積體電路晶粒512的底表面與封裝基板100的頂表面之間的部分。延伸部分700B、700C可經限定為底部填充劑700的從積體電路晶粒512的側壁(例如，側壁512S)側向地且向外延伸的部分。
作為延伸部分700B的實例，延伸部分700B可包括側向寬度W1。在此，延伸部分700B的「側向寬度」可定義為積體電路晶粒512的垂直側壁512S與延伸部分700B距積體電路晶粒512的側壁512S的最遠端部之間的側向距離。在一些實施例中，延伸部分700B可稱為底部填充劑700的「填角銲道」，且因此側向寬度W1也可稱為底部填充劑700的「填角寬度」。在一些實施例中，延伸部分700B可具有從積體電路晶粒512的側壁512S延伸到封裝基板100的頂表面的彎曲表面702。亦即，延伸部分700B的彎曲表面702的一個端部與積體電路晶粒512的側壁512S接觸，且延伸部分700B的彎曲表面702的另一個端部與封裝基板100的頂表面接觸。在一些實施例中，延伸部分700B的彎曲表面係凹面。延伸部分700B的最頂端部可低於積體電路晶粒512的第三晶片110C的頂表面。延伸部分700C可與延伸部分700B具有實質上相同輪廓，且因此出於簡單起見，相關結構將不再重複。在一些實施例中，延伸部分700B及700C可具有實質上對稱輪廓。
積體電路晶粒512包括高度H1。在此，積體電路晶粒512的「高度」可定義為積體電路晶粒512的頂表面512T與封裝基板100的頂表面之間的垂直距離。在一些實施例中，積體電路晶粒512的高度H1大於底部填充劑700的延伸部分700B的側向寬度W1約9-11倍(例如，10倍)。
參考第9A圖及第9B圖，其中第9B圖係第9A圖所示的積體電路晶粒514之放大圖。積體電路晶粒514附接到封裝基板100的重分佈結構270。在一些實施例中，積體電路晶粒514包括導電連接器189，且每個導電連接器189可與重分佈結構270上的對應導電襯墊264對準且然後放置在對應導電襯墊264上。在一些實施例中，導電連接器188可為球柵陣列(ball grid array，BGA)連接器、焊球、金屬柱、可控塌陷晶片連接(C4)凸塊、微凸塊、無電電鍍鎳-無電電鍍鈀-浸金技術(electroless nickel-electroless palladium-immersion gold，ENEPIG)形成的凸塊等。導電連接器188可包括導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，藉由通過蒸發、電鍍、印刷、焊料轉注、球佈置等最初形成焊料層來形成導電連接器188。一旦在結構上已形成焊料層，就可執行再流以便將材料成型為所要凸塊形狀。在另一個實施例中，導電連接器188包括藉由濺射、印刷、電鍍、無電電鍍、CVD等形成的金屬柱(諸如銅柱)。金屬柱可為無焊料的且具有基本上垂直側壁。在一些實施例中，金屬帽層形成在金屬柱的頂部上。金屬帽層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金等或其組合，且可藉由電鍍製程形成。
積體電路晶粒514可包括一或多個記憶體晶片，諸如記憶體晶片(例如，DRAM晶片、SRAM晶片、高帶寬記憶體(High-Bandwidth Memory，HBM)晶片、混合記憶體立方體(Hybrid Memory Cubes，HMC)晶片等)的堆疊。例如，在積體電路晶粒514的堆疊中，積體電路晶粒514可包括第一晶片112A、在第一晶片112A之上的第二晶片112B、在第二晶片112B之上的第三晶片112C及在第三個晶片112C之上的第四晶片112D。在一些實施例中，第一晶片112A可為邏輯晶片，且第二晶片112B、第三晶片112C及第四晶片112D可為記憶體晶片。
在一些實施例中，導電連接器170設置在第一晶片112A、第二晶片112B、第三晶片112C及第四晶片112D的兩個相鄰晶片之間，以便在兩個相鄰晶片之間提供電連接。導電連接器170的材料可類似於導電連接器189的材料。在一些實施例中，模製材料175可包裝積體電路晶粒514中的第一晶片112A、第二晶片112B、第三晶片112C及第四晶片112D且向積體電路晶粒514提供結構支撐。在一些實施例中，模製材料175可包括有機聚合物或其他合適的材料。
以第一晶片112A為例，第一晶片112A可包括基板650。在一些實施例中，基板650可為矽基板或其他合適的基板材料。裝置655設置在基板650上。在一些實施例中，裝置655中的每一個可為電晶體，諸如MOSFET，而也可採用其他裝置。生產線前端(front-end-of-line，FEOL)層間介電(interlayer dielectric，ILD)層660設置在基板650上並覆蓋裝置655。在一些實施例中，ILD層660可包括磷矽玻璃(phospho silicate glass，PSG)、SiO 2或其他合適的材料。生產線後端(back-end-of-line，BEOL)互連結構670設置在ILD層660上。互連結構670可包括彼此交替堆疊的介電層672及蝕刻終止層674。在一些實施例中，介電層672可包括無摻雜矽玻璃(undoped silicate glass，USG)、低k介電材料、極低k介電材料、SiO 2或其他合適的材料。在一些實施例中，蝕刻終止層674可包括SiN、SiC或其他合適的材料。互連結構670進一步包括設置在介電層672上的鈍化層676。在一些實施例中，鈍化層676可包括SiN、USG、SiO 2或其他合適的材料。介電層678設置在鈍化層676上。在一些實施例中，介電層678可包括TEOS、SiO2或其他合適的材料。
複數個導電特徵680穿透互連結構670且電連接到各別裝置655。在一些實施例中，導電特徵680中的每一個可包括金屬線及導電通孔，且可由Cu或其他合適的材料製成。在一些實施例中，部分導電特徵680與導電連接器189接觸，且可電連接到裝置655。導電襯墊682設置在介電層678中且電連接到導電特徵680。複數個密封環684穿過互連結構670且封閉導電特徵680或主動區域中互連結構670中的其他互連部件。在一些實施例中，密封環684可包括Cu或其他合適的材料。導電通孔640連接導電連接器170。
第一晶片112A經由混合接合膜162設置在鈍化層122之上。在一些實施例中，鈍化層122可包括SiN、USG、SiO 2或其他合適的材料。混合接合膜162可包括SiO 2或其他合適的材料。鈍化層122設置在熔合接合膜126之上。在一些實施例中，熔合接合膜125可包括SiON、SiO 2或其他合適的材料。導電連接器188可穿透鈍化層120及熔合接合膜125且可電連接到第三晶片110C。第三晶片110C由介電層130側向地環繞。在一些實施例中，介電層130可包括無摻雜矽玻璃(undoped silicate glass，USG)、低k介電材料、極低k介電材料、SiO 2或其他合適的材料。
第二晶片112B、第三晶片112C及第四晶片112D可與第一晶片112A具有類似結構，且因此為簡單起見，相關結構細節將不再重複。
參考第10A圖及第10B圖。在積體電路晶粒514與封裝基板100之間環繞導電連接器189形成底部填充劑710。底部填充劑710可減少應力且保護由導電連接器189的再流引起的接合點，且還可向積體電路晶粒514提供結構支撐及環境保護。底部填充劑710可在積體電路晶粒514經附接之後藉由毛細管流製程形成，或者可藉由合適的沈積方法形成。在一些實施例中，底部填充劑710可為液體環氧樹脂，該液體環氧樹脂分配在積體電路晶粒514與封裝基板100之間，且然後例如藉由熱固化製程固化以硬化。固化可在約100℃與約165℃之間的範圍內的溫度下執行例如達在約30分鐘與約120分鐘之間的範圍內的時間段。在固化之後，底部填充劑710凝固。在一些實施例中，底部填充劑710包括其中分散有填料的環氧基樹脂。填料可包括纖維、顆粒、其他合適的元素、其組合等。
第10B圖係第10A圖之放大圖，其中為簡潔起見，省略了封裝基板100的一些部件。在第10B圖中，底部填充劑710可包括填充部分710A及在填充部分710A的相反側上的延伸部分710B、710C。填充部分710A及延伸部分710B、710C可由連續材料形成且可不包括其間的介面。在此，填充部分710A可經限定為底部填充劑700的位於積體電路晶粒514的正下方且垂直地位於積體電路晶粒514的底表面與封裝基板100的頂表面之間的部分。延伸部分710B、710C可經限定為底部填充劑710的從積體電路晶粒514的側壁(例如，側壁514S1及/或514S2)側向地且向外延伸的部分。在一些實施例中，底部填充劑710的延伸部分710B、710C之間的高度差大於底部填充劑700的延伸部分700B、700C之間的高度差。
相對於底部填充劑710的延伸部分710B，延伸部分710B可包括側向寬度W2。在此，延伸部分710B的「側向寬度」可定義為積體電路晶粒514的垂直側壁514S1與延伸部分710B距積體電路晶粒514的側壁514S1的最遠端部之間的側向距離。在一些實施例中，延伸部分710B可稱為底部填充劑710的「填角銲道」，且因此側向寬度W2也可稱為底部填充劑710的「填角寬度」。在一些實施例中，底部填充劑710的延伸部分710B的側向寬度W2可大於底部填充劑700的延伸部分700B的側向寬度W1。在一些實施例中，延伸部分710B可具有從積體電路晶粒514的側壁514S1延伸到封裝基板100的頂表面的彎曲表面712。亦即，延伸部分710B的彎曲表面712的一個端部與積體電路晶粒514的側壁514S1接觸，且延伸部分710B的彎曲表面712的另一個端部與封裝基板100的頂表面接觸。在一些實施例中，延伸部分710B的彎曲表面712係凹面。在一些實施例中，底部填充劑710的延伸部分710B的最頂端部可高於底部填充劑700的延伸部分700B的最頂端部。在一些實施例中，底部填充劑710的延伸部分710B的彎曲表面712之長度可大於底部填充劑700的延伸部分700B的彎曲表面702之長度。
相對於底部填充劑710的延伸部分710C，延伸部分710C覆蓋底部填充劑700的延伸部分710B且延伸至積體電路晶粒512的頂表面512T。更詳細地，延伸部分710C與積體電路晶粒512的側壁512S及積體電路晶粒514的側壁514S2接觸。在一些實施例中，積體電路晶粒512的整個側壁512S可經底部填充劑710的延伸部分710C及底部填充劑700的延伸部分700B覆蓋。例如，積體電路晶粒512的側壁512S的下部區段經底部填充劑700的延伸部分700B覆蓋，而積體電路晶粒512的側壁512S的上部區段經底部填充劑710的延伸部分710C覆蓋。此外，底部填充劑710的延伸部分710C從積體電路晶粒512的側壁512S的上部區段延伸到積體電路晶粒512的頂表面512T。
在一些實施例中，底部填充劑700的延伸部分700B的表面702完全地和底部填充劑710接觸，及因此延伸部分700B的表面702的整體也可稱為位於底部填充劑710的延伸部分710C與底部填充劑700的延伸部分700B之間的介面。
延伸部分710C可包括側向寬度W3。在此，延伸部分710C的「側向寬度」可定義為積體電路晶粒514的垂直側壁514S2與延伸部分710C距積體電路晶粒514的側壁514S2的最遠端部之間的側向距離。在一些實施例中，底部填充劑710的延伸部分710C的側向寬度W3可大於底部填充劑700的延伸部分700B的側向寬度W1。在一些實施例中，延伸部分710C可具有從積體電路晶粒514的側壁514S2延伸到積體電路晶粒512的頂表面512T的彎曲表面714。亦即，延伸部分710C的彎曲表面714的一個端部與積體電路晶粒514的側壁514S2接觸，且延伸部分710C的彎曲表面714的另一個端部與積體電路晶粒512的頂表面512T接觸。在一些實施例中，延伸部分710C的彎曲表面714係凹面。底部填充劑710的延伸部分710C的最頂端部可高於底部填充劑710的延伸部分710B的最頂端部。在一些實施例中，延伸部分710C的彎曲表面714高於延伸部分710B的彎曲表面712。在一些實施例中，延伸部分710C的彎曲表面714高於積體電路晶粒512的頂表面512T且低於積體電路晶粒514的頂表面514T。
如上文關於底部填充劑700所述，底部填充劑700的延伸部分700B及700C可包括實質上對稱輪廓。然而，底部填充劑710的延伸部分710B及710C可包括不對稱輪廓。換言之，底部填充劑700的延伸部分700B及700C的輪廓與底部填充劑710的延伸部分710B及710C的輪廓相比更加對稱。
積體電路晶粒512及積體電路晶粒514彼此分開側向距離D1。在此，側向距離D1可定義為積體電路晶粒512的側壁512S與積體電路晶粒514的側壁514S2之間的側向距離。在一些實施例中，側向距離D1可小於底部填充劑700的延伸部分700B的側向寬度W1與底部填充劑710的延伸部分710B的側向寬度W2之總和。在一些實施例中，積體電路晶粒514與底部填充劑700的延伸部分700B分開側向距離D2。在此，側向距離D2可定義為積體電路晶粒514的側壁514S2與底部填充劑700的延伸部分700B與積體電路晶粒514的側壁514S2的最近端部之間的側向距離。在一些實施例中，側向距離D2具有非零值。這意味著底部填充劑700的延伸部分700B並不延伸到積體電路晶粒514正下方的位置。
積體電路晶粒514包括高度H2。在此，積體電路晶粒514的「高度」可定義為積體電路晶粒514的頂表面514T與封裝基板100的頂表面之間的垂直距離。在一些實施例中，積體電路晶粒514的高度H2大於底部填充劑710的延伸部分710B的側向寬度W2約9-11倍(例如，10倍)。
積體電路晶粒512及514具有高度差H3。在此，積體電路晶粒512與514之間的「高度差」可定義為積體電路晶粒514的頂表面514T與積體電路晶粒512的頂表面512T之間的垂直距離。在一些實施例中，積體電路晶粒512與514之間的高度差H3大於底部填充劑710的延伸部分710C的側向寬度W3約9-11倍(例如，10倍)。
在一些實施例中，積體電路晶粒512可在將積體電路晶粒514設置在封裝基板100上之前設置在封裝基板100上。如果積體電路晶粒514在設置積體電路晶粒512之前設置在封裝基板100上，則底部填充劑710的延伸部分710C可延伸到將設置積體電路晶粒512的位置，這將不利地影響積體電路晶粒512的放置。因此，積體電路晶粒514可在將積體電路晶粒512設置在封裝基板100上之後且在底部填充劑700形成之後設置在封裝基板100上。
參考第11圖。模製材料800形成在封裝基板100之上以包裝第一積體電路晶粒512及第二積體電路晶粒514。在一些實施例中，除第一積體電路晶粒512的側壁512S之外，模製材料800可覆蓋第一積體電路晶粒512及第二積體電路晶粒514的側壁及頂表面且與該些側壁及頂表面接觸。模製材料800還可覆蓋底部填充劑700的延伸部分700C及底部填充劑710的延伸部分710B、710C且與該些延伸部分接觸。亦即，模製材料800可與底部填充劑700的延伸部分700C及底部填充劑710的延伸部分710B、710C形成介面。在一些實施例中，模製材料800可與底部填充劑700的延伸部分700B及底部填充劑710的延伸部分710C分開。在一些實施例中，模製材料175可包括有機聚合物、模製化合物、環氧樹脂、底部填充劑、模製底部填充劑等或其組合且可藉由壓縮模製、轉注模製等或其他合適的方法施加。
第12圖例示根據一些實施例之封裝結構的橫截面圖。應當理解，第12圖的一些部件可與關於第1A圖至第11圖所述的那些類似或相同，且因此為簡單起見，將不再重複相關結構細節。第12圖與第11圖的不同之處在於底部填充劑710的延伸部分710C覆蓋積體電路晶粒512的側壁512S，而底部填充劑710的延伸部710C並不延伸到積體電路晶粒512的頂表面512T。因此，積體電路晶粒512的整個頂表面512T可經模製材料800覆蓋，且可不經底部填充劑710的延伸部分710C覆蓋。在一些實施例中，延伸部分710C的彎曲表面714的最底端部可與積體電路晶粒512的頂表面512T實質上齊平。
第13圖例示根據一些實施例之封裝結構的橫截面圖。應當理解，第13圖的一些部件可與關於第1A圖至第11圖所述的那些類似或相同，且因此為簡單起見，將不再重複相關結構細節。第13圖與第11圖的不同之處在於底部填充劑710的延伸部分710C覆蓋積體電路晶粒512的側壁512S的一部分。更詳細地，積體電路晶粒512的側壁512S的下部部分經底部填充劑700的延伸部分700B覆蓋，積體電路晶粒512的側壁512S的中間部分經底部填充劑710的延伸部分710C覆蓋，且積體電路晶粒512的側壁512S的上部部分經模製材料800覆蓋。在一些實施例中，延伸部分710C的彎曲表面714的最底端部可低於積體電路晶粒512的頂表面512T。
第14圖例示根據一些實施例之封裝結構的橫截面圖。應當理解，第14圖的一些部件可與關於第1A圖至第11圖所述的那些類似或相同，且因此為簡單起見，將不再重複相關結構細節。
在第14圖中，積體電路晶粒516及518設置在封裝基板100上。在一些實施例中，積體電路晶粒516及518可相同。例如，積體電路晶粒516及518兩者可與上述積體電路晶粒512具有類似結構，或者兩者可與上述積體電路晶粒514具有類似結構。亦即，積體電路晶粒516及518可具有實質上相同高度。
底部填充劑720位於積體電路晶粒516與封裝基板100之間。底部填充劑720可包括填充部分720A及在填充部分720A的相反側上的延伸部分720B、720C。底部填充劑730位於積體電路晶粒518與封裝基板100之間。底部填充劑730可包括填充部分730A及在填充部分730A的相反側上的延伸部分730B、730C。底部填充劑730的延伸部分730C可覆蓋底部填充劑720的延伸部分720B。在一些實施例中，延伸部分730C可覆蓋底部填充劑720的整個延伸部分720B。底部填充劑730的延伸部分730C可與積體電路晶粒516的側壁接觸，而積體電路晶粒516的側壁的上部部分可不經底部填充劑730的延伸部分730C覆蓋。在一些實施例中，底部填充劑730的延伸部分730C的頂表面可低於積體電路晶粒516及518的頂表面，且可高於底部填充劑730的延伸部分730B的頂表面。
根據上述實施例，可看出本揭露在製造半導體裝置方面提供優點。然而，應當理解，其他實施例可提供附加優點，且並非所有優點都必須在本文中經揭示，且所有實施例都不需要特定優點。一個優點在於在封裝基板上設置具有較低高度的第一晶粒，之後設置具有較高高度的第二晶粒，且可縮窄第一晶粒與第二晶粒之間的距離，以便增加封裝基板的封裝密度。
在本揭露的一些實施例中，一種封裝結構包括：一封裝基板、一第一晶粒、一第二晶粒、一第一底部填充劑及一第二底部填充劑。該第一晶粒及一第二晶粒設置在該封裝基板上。該第一底部填充劑位於該第一晶粒與該封裝基板之間，且該第一底部填充劑包括自該第一晶粒的一第一側壁朝向該第二晶粒延伸的一第一延伸部分。該第二底部填充劑位於該第二晶粒與該封裝基板之間，且該第二底部填充劑包括自該第二晶粒的一第二側壁朝向該第一晶粒延伸的一第二延伸部分，該第二延伸部分與該封裝基板上的該第一延伸部分重疊。
在部分實施例中，其中該第二晶粒的一頂表面高於該第一晶粒的該頂表面
在部分實施例中，其中該第一晶粒的該第一側壁的一下部部分由該第一底部填充劑的該第一延伸部分覆蓋，且該第一晶粒的該第一側壁的一上部部分由該第二底部填充劑的該第二延伸部分覆蓋。
在部分實施例中，其中該第二底部填充劑的該第二延伸部分進一步沿著該第二晶粒的該第二側壁延伸且在到達該第二晶粒的一頂表面之前終止。
在部分實施例中，其中該第一底部填充劑的該第一延伸部分具有一凹面，該凹面具有位於該封裝結構的一頂表面處的一第一端部及位於該第一晶粒的該第一側壁處的一第二端部，且其中該第一底部填充劑的該第一延伸部分的該凹面的該第一端部與該第二晶粒的該第二側壁側向地間隔開一非零距離。
在部分實施例中，其中該第一底部填充劑的該第一延伸部分的整個該凹面由該第二底部填充劑的該第二延伸部分覆蓋。
在部分實施例中，其中該第二底部填充劑進一步包含一第三延伸部分，該第三延伸部分延伸遠離該第二晶粒的與該第二晶粒的該第二側壁相反的一第三側壁，且其中該第二延伸部分的一最頂端部高於該第三延伸部分的一最頂端部。
在部分實施例中，其中該第一延伸部分具有一第一側向寬度，該第三延伸部分具有一第二側向寬度，且該第一側向寬度小於該第二側向寬度。
在部分實施例中，其中該第一延伸部分具有一第一側向寬度，該第三延伸部分具有一第二側向寬度，且該第一側向寬度與該第二側向寬度之一和大於該第一晶粒的該第一側壁與該第二晶粒的該第二側壁之間的一側向距離。
在部分實施例中，進一步包含：一模製材料，該模製材料覆蓋該第一晶粒及該第二晶粒。
在部分實施例中，其中該模製材料藉由該第一底部填充劑及該第二底部填充劑之一組合與該第一晶粒的該第一側壁分離。
在本揭露的一些實施例中，一種封裝結構包括：一封裝基板、一第一晶粒、一第二晶粒、一第一底部填充劑及一第二底部填充劑。該第一底部填充劑位於該第一晶粒與該封裝基板之間，該第一底部填充劑包括自該第一晶粒的一第一側壁朝向該第二晶粒延伸的一第一延伸部分及延伸遠離該第一晶粒的與該第一晶粒的該第一側壁相反的一第二側壁的一第二延伸部分。該第二底部填充劑位於該第二晶粒與該封裝基板之間，該第二底部填充劑包括自該第一晶粒的一第三側壁朝向該第一晶粒延伸的一第三延伸部分及延伸遠離該第一晶粒的與該第二晶粒的該第三側壁相反的一第四側壁的一第四延伸部分，其中該第三延伸部分的一最頂端部高於該第四延伸部分的一最頂端部。
在部分實施例中，其中該第三延伸部分延伸到該第一晶粒的一頂表面。
在部分實施例中，其中該第二底部填充劑的該第三延伸部分覆蓋該第一底部填充劑的該第一延伸部分。
在部分實施例中，其中該第二底部填充劑的該第三延伸部分及該第四延伸部分的該些最頂端部之間的一高度差大於該第一底部填充劑的該第一延伸部分及該第二延伸部分的該些最頂端部之間的一高度差。
在部分實施例中，進一步包含：一模製材料，該模製材料覆蓋該第一晶粒及該第二晶粒。
在部分實施例中，其中該第一底部填充劑的該第一延伸部分及該第二延伸部分的輪廓比該第二底部填充劑的該第三延伸部分及該第四延伸部分的輪廓更對稱。
在本揭露的一些實施例中，一種方法包括以下步驟：將一第一晶粒放置在一封裝基板之上；在該第一晶粒與該封裝基板之間分配一第一底部填充劑，其中該第一底部填充劑具有延伸遠離該第一晶粒的一第一側壁的一第一延伸部分；在分配該第一底部填充劑之後，將一第二晶粒放置在該封裝基板之上；及在該第一晶粒與該封裝基板之間放置一第二底部填充劑，其中該第二底部填充劑具有自該第二晶粒的一第二側壁朝向該第一晶粒延伸的一第二延伸部分，且該第二延伸部分與該第一底部填充劑的該第一延伸部分及該第一晶粒的該第一側壁接觸。
在部分實施例中，進一步包含以下步驟：在一模製材料中模製該第一晶粒及該第二晶粒，其中該模製材料藉由該第二底部填充劑的該第二延伸部分與該第一底部填充劑的該第一延伸部分分開。
在部分實施例中，其中該第二延伸部分與該第一晶粒的一頂表面接觸。
前述內容概述了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露之精神及範疇，且此類等效構造可在不偏離本揭露的精神及範疇的情況下在本文中進行各種改變、取代及替代。
100:封裝基板 110A:第一晶片 110B:第二晶片 110C:第三晶片 112D:第四晶片 120、122、626、676:鈍化層 125、126、150:熔合接合膜 130、140、210、622、628、672、678:介電層 135、160、162:混合接合膜 145:虛擬結構 155、802、804:載體基板 170、188、189、390:導電連接器 175、800:模製材料 208:導電接線 212、320、640、690:導電通孔 262:重分佈層 264、682:導電襯墊 270、340A、340B:重分佈結構 300:芯基板 310:芯 330A、330B:凸塊下冶金(UBM) 510:包裝劑 512、514、516、518:積體電路晶粒 512S、514S1、514S2:側壁 512T、514T:頂表面 600、650:基板 605、655:裝置 610:生產線前端(FEOL)層間介電(ILD)層 620、670:生產線後端(BEOL)互連結構 624、674:蝕刻終止層 630:導電特徵 634、684:密封環 660:ILD層 680:導電特徵 700、710、720、730:底部填充劑 700A、710A、720A、730A:填充部分 700B、700C、710B、710C、720B、720C、730B、730C:延伸部分 702、712、714:彎曲表面 SL:切割線 D1、D2:距離 H1、H2、H3:高度 W1、W2、W3:寬度
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中之標準慣例，各種特徵未按比例繪製。事實上，出於論述清楚之目的，可任意增大或減小各種特徵的尺寸。 第1A圖至第11圖例示根據一些實施例之在用於形成封裝結構的製程期間的中間步驟的橫截面圖。 第12圖例示根據一些實施例之封裝結構的橫截面圖。 第13圖例示根據一些實施例之封裝結構的橫截面圖。 第14圖例示根據一些實施例之封裝結構的橫截面圖。
100:封裝基板
110A:第一晶片
110B:第二晶片
110C:第三晶片
512、514:積體電路晶粒
512T、514T:頂表面
512S、514S1、514S2:側壁
700A、710A:填充部分
700、710:底部填充劑
710B、710C、700B、700C:延伸部分
712、702、714:彎曲表面
D1、D2:距離
H1、H2、H3:高度
W1、W2、W3:寬度

Claims (20)

  1. 一種封裝結構，包含： 一封裝基板； 一第一晶粒及一第二晶粒，該第一晶粒及該第二晶粒設置在該封裝基板上； 一第一底部填充劑，該第一底部填充劑位於該第一晶粒與該封裝基板之間，該第一底部填充劑包含自該第一晶粒的一第一側壁朝向該第二晶粒延伸的一第一延伸部分；及 一第二底部填充劑，該第二底部填充劑位於該第二晶粒與該封裝基板之間，該第二底部填充劑包含自該第二晶粒的一第二側壁朝向該第一晶粒延伸的一第二延伸部分，該第二延伸部分與該封裝基板上的該第一延伸部分重疊。
  2. 如請求項1所述之封裝結構，其中該第二晶粒的一頂表面高於該第一晶粒的該頂表面。
  3. 如請求項1所述之封裝結構，其中該第一晶粒的該第一側壁的一下部部分由該第一底部填充劑的該第一延伸部分覆蓋，且該第一晶粒的該第一側壁的一上部部分由該第二底部填充劑的該第二延伸部分覆蓋。
  4. 如請求項1所述之封裝結構，其中該第二底部填充劑的該第二延伸部分進一步沿著該第二晶粒的該第二側壁延伸且在到達該第二晶粒的一頂表面之前終止。
  5. 如請求項1所述之封裝結構，其中該第一底部填充劑的該第一延伸部分具有一凹面，該凹面具有位於該封裝結構的一頂表面處的一第一端部及位於該第一晶粒的該第一側壁處的一第二端部，且其中該第一底部填充劑的該第一延伸部分的該凹面的該第一端部與該第二晶粒的該第二側壁側向地間隔開一非零距離。
  6. 如請求項5所述之封裝結構，其中該第一底部填充劑的該第一延伸部分的整個該凹面由該第二底部填充劑的該第二延伸部分覆蓋。
  7. 如請求項1所述之封裝結構，其中該第二底部填充劑進一步包含一第三延伸部分，該第三延伸部分延伸遠離該第二晶粒的與該第二晶粒的該第二側壁相反的一第三側壁，且其中該第二延伸部分的一最頂端部高於該第三延伸部分的一最頂端部。
  8. 如請求項7所述之封裝結構，其中該第一延伸部分具有一第一側向寬度，該第三延伸部分具有一第二側向寬度，且該第一側向寬度小於該第二側向寬度。
  9. 如請求項7所述之封裝結構，其中該第一延伸部分具有一第一側向寬度，該第三延伸部分具有一第二側向寬度，且該第一側向寬度與該第二側向寬度之一和大於該第一晶粒的該第一側壁與該第二晶粒的該第二側壁之間的一側向距離。
  10. 如請求項1所述之封裝結構，進一步包含：一模製材料，該模製材料覆蓋該第一晶粒及該第二晶粒。
  11. 如請求項10所述之封裝結構，其中該模製材料藉由該第一底部填充劑及該第二底部填充劑之一組合與該第一晶粒的該第一側壁分離。
  12. 一種封裝結構，包含： 一封裝基板； 一第一晶粒及一第二晶粒，該第一晶粒及該第二晶粒設置在該封裝基板上； 一第一底部填充劑，該第一底部填充劑位於該第一晶粒與該封裝基板之間，該第一底部填充劑包含自該第一晶粒的一第一側壁朝向該第二晶粒延伸的一第一延伸部分及延伸遠離該第一晶粒的與該第一晶粒的該第一側壁相反的一第二側壁的一第二延伸部分；及 一第二底部填充劑，該第二底部填充劑位於該第二晶粒與該封裝基板之間，該第二底部填充劑包含自該第一晶粒的一第三側壁朝向該第一晶粒延伸的一第三延伸部分及延伸遠離該第一晶粒的與該第二晶粒的該第三側壁相反的一第四側壁的一第四延伸部分，其中該第三延伸部分的一最頂端部高於該第四延伸部分的一最頂端部。
  13. 如請求項12所述之封裝結構，其中該第三延伸部分延伸到該第一晶粒的一頂表面。
  14. 如請求項12所述之封裝結構，其中該第二底部填充劑的該第三延伸部分覆蓋該第一底部填充劑的該第一延伸部分。
  15. 如請求項12所述之封裝結構，其中該第二底部填充劑的該第三延伸部分及該第四延伸部分的該些最頂端部之間的一高度差大於該第一底部填充劑的該第一延伸部分及該第二延伸部分的該些最頂端部之間的一高度差。
  16. 如請求項12所述之封裝結構，進一步包含：一模製材料，該模製材料覆蓋該第一晶粒及該第二晶粒。
  17. 如請求項12所述之封裝結構，其中該第一底部填充劑的該第一延伸部分及該第二延伸部分的輪廓比該第二底部填充劑的該第三延伸部分及該第四延伸部分的輪廓更對稱。
  18. 一種方法，包含以下步驟： 將一第一晶粒放置在一封裝基板之上； 在該第一晶粒與該封裝基板之間分配一第一底部填充劑，其中該第一底部填充劑具有延伸遠離該第一晶粒的一第一側壁的一第一延伸部分； 在分配該第一底部填充劑之後，將一第二晶粒放置在該封裝基板之上；及 在該第一晶粒與該封裝基板之間放置一第二底部填充劑，其中該第二底部填充劑具有自該第二晶粒的一第二側壁朝向該第一晶粒延伸的一第二延伸部分，且該第二延伸部分與該第一底部填充劑的該第一延伸部分及該第一晶粒的該第一側壁接觸。
  19. 如請求項18所述之方法，進一步包含以下步驟：在一模製材料中模製該第一晶粒及該第二晶粒，其中該模製材料藉由該第二底部填充劑的該第二延伸部分與該第一底部填充劑的該第一延伸部分分開。
  20. 如請求項18所述之方法，其中該第二延伸部分與該第一晶粒的一頂表面接觸。
TW110129762A 2021-02-26 2021-08-12 封裝結構 TW202234608A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163154492P 2021-02-26 2021-02-26
US63/154,492 2021-02-26
US17/351,105 2021-06-17
US17/351,105 US11837586B2 (en) 2021-02-26 2021-06-17 Package structure and method of forming thereof

Publications (1)

Publication Number Publication Date
TW202234608A true TW202234608A (zh) 2022-09-01

Family

ID=81897607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129762A TW202234608A (zh) 2021-02-26 2021-08-12 封裝結構

Country Status (3)

Country Link
US (2) US11837586B2 (zh)
CN (1) CN114628377A (zh)
TW (1) TW202234608A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006004B2 (en) * 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation

Also Published As

Publication number Publication date
US20240038741A1 (en) 2024-02-01
US11837586B2 (en) 2023-12-05
CN114628377A (zh) 2022-06-14
US20220278083A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US11664322B2 (en) Multi-stacked package-on-package structures
US11967563B2 (en) Fan-out package having a main die and a dummy die
TWI685927B (zh) 封裝結構及其形成方法
TWI597810B (zh) 封裝
TW201836066A (zh) 半導體封裝體及其形成方法
TW202002190A (zh) 半導體裝置封裝體及其製造方法
TWI718720B (zh) 半導體裝置及其製造方法
US11309289B2 (en) Integrated circuit package having heat dissipation structure
TWI673848B (zh) 積體電路封裝及其形成方法
TWI773260B (zh) 封裝結構及其製造方法
US20210193542A1 (en) Package structure and method of manufacturing the same
TWI724653B (zh) 半導體裝置及其形成方法
TW202310299A (zh) 半導體結構、裝置及其形成方法
TW202310093A (zh) 形成半導體裝置的方法
US20240021583A1 (en) Package and method of fabricating the same
TWI713858B (zh) 積體電路封裝及其形成方法
TW202234646A (zh) 半導體裝置及其形成方法
TW202310306A (zh) 半導體封裝及其製造方法
TW202114088A (zh) 封裝結構
US11837586B2 (en) Package structure and method of forming thereof
TWI838073B (zh) 積體電路封裝及其形成方法
TWI801938B (zh) 半導體封裝裝置及其製造方法
TWI824395B (zh) 封裝結構及其製造方法
TW202401695A (zh) 半導體封裝及方法
TW202347662A (zh) 積體電路封裝及其形成方法