TW202234544A - 測試半導體基板應力穩固性的方法 - Google Patents
測試半導體基板應力穩固性的方法 Download PDFInfo
- Publication number
- TW202234544A TW202234544A TW111102915A TW111102915A TW202234544A TW 202234544 A TW202234544 A TW 202234544A TW 111102915 A TW111102915 A TW 111102915A TW 111102915 A TW111102915 A TW 111102915A TW 202234544 A TW202234544 A TW 202234544A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor substrate
- nitride
- dislocations
- patterned nitride
- patterned
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 title claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 71
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims abstract description 9
- 239000001257 hydrogen Substances 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims abstract description 6
- -1 hydrogen compound Chemical class 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000004854 X-ray topography Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000005424 photoluminescence Methods 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 238000000399 optical microscopy Methods 0.000 claims 1
- 238000004626 scanning electron microscopy Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 15
- 238000007669 thermal treatment Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000007373 indentation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一種用於測試半導體基板的應力穩固性的方法，包括：
在半導體基板的表面上形成氮化物層；
透過微影將氮化物層圖案化成圖案化的氮化物，包括使用由包含氫氣或氫化合物或兩者的氣體產生的離子進行反應性離子刻蝕的步驟；
在不低於800℃且不高於1300℃的溫度下處理圖案化的氮化物和半導體基板，以在圖案化的氮化物和半導體基板之間的界面處引起位錯的形成；以及
評估與所形成的位錯相關的至少一種性質。
Description
本發明涉及一種用於測試半導體基板的應力穩固性（robustness）的方法。
先進的器件處理可能會對半導體基板施加更高程度的壓力。3D 結構，例如鰭式場效電晶體（finfet），以及極端熱處理可能會導致局部應力場，並引起機械損傷，例如基板的塑性變形。反過來，塑性變形又會不利地影響器件圖案重疊和電子器件性能。因此，重要的是要瞭解基板在器件製造過程中，分別在機械穩固性和重疊性能方面的表現。以降低複雜性的方式模擬器件製造過程的可靠測試能夠實現穩固（robust）的半導體基板的開發。現有的測試，例如壓頭測試，會造成嚴重的機械損傷，這種損傷可滲透到基板中數微米（µm）。
EP 2 959 500 B1 涉及一種應力測試，包括使用壓痕工具對基板晶圓進行機械損傷，然後進行熱處理。該測試的一個缺點是引入深晶格損傷和塑性變形，這對於半導體器件製程來說並不是典型的。此外，壓痕僅針對基板性質提供非常局部化的資訊，而不是提供關於整個半導體晶圓的資訊。
本發明的目的是提供一種替代方法，該方法避免了對基板晶圓進行機械壓痕的需要。本發明的優點是與器件處理非常相似，依靠純薄膜引起的近表面機械應力，並且可以揭示整個晶圓表面的穩固性資訊。
該目的是透過一種用於測試半導體基板的應力穩固性的方法來實現的，該方法包括：
在半導體基板的表面上形成氮化物層；
透過微影將氮化物層圖案化成圖案化的氮化物，包括使用由包含氫氣或氫化合物或兩者的氣體產生的離子進行反應性離子刻蝕的步驟；
在不低於800℃且不高於1300℃的溫度下處理圖案化的氮化物和半導體基板，以在圖案化的氮化物和半導體基板之間的界面處引起位錯的形成；以及
評估與形成的位錯相關的至少一種性質。
本發明提供一種集中在器件所在的近表面區域的測試，在所述區域中不會產生作為應力來源的機械損傷。該測試允許對器件製造過程進行簡單的類比，且專注於半導體基板在位錯形成方面的機械穩固性。在測試結構內具有降低的位錯形成率或位錯傳播的半導體基板將在器件製造過程中表現出更高的產量。該測試允許開發和生產具有改善的機械穩固性的半導體基板，因為它更接近於真實的器件製造過程，並且不會造成嚴重的機械損傷作為應力來源。
由於該方法沒有機械壓痕，並且專注於將要形成電子器件的近表面區域，因此可以獲得半導體基板的應力穩固性的更真實的圖片。該測試專注於電子器件所在的近表面區域，並可識別具有改善的應力穩固性的半導體基板。器件加工中的位錯缺陷通常只能線上檢測，甚至只能在器件進行電氣性能測試時，在後端檢測到。該測試在半導體基板開發過程中已經模擬最關鍵的器件製程，然後再在晶圓上進行器件的大量生產。
該方法在近表面區域引起位錯的形成，並且使用與位錯相關的至少一種性質來量化半導體基板的應力穩固性。
位錯是藉由在基板表面和形成在表面上的圖案化的氮化物之間的界面處的熱處理引起的。在對半導體基板和圖案化的氮化物進行熱處理之後，可以移除圖案化的氮化物並且檢查與形成的位錯相關的至少一種性質。
在形成圖案化的氮化物之前，氮化物層，例如氮化矽層直接沉積在半導體基板的表面上，而沒有插入例如氧化物層之類的其他層。然而，作為例外，在氮化物層和半導體基板之間可以存在天然氧化物層。較佳地，氮化物層具有均勻的厚度。氮化物層的直接沉積在層和基板材料之間提供了顯著的機械應力，這是由層沉積後冷卻期間基板和氮化物層之間不同的熱膨脹係數引起的。例如，可以在700℃和800℃之間的較高的溫度下經由LPCVD（低壓化學氣相沉積）來沉積氮化物層。氮化物層可以具有不小於150nm且不大於400nm的厚度。在沉積氮化物層之前，可以例如在特定於電子器件製程的條件下對半導體基板進行熱預處理。
在沉積氮化物層之後，透過微影將氮化物層轉化為圖案化的氮化物，包括在氮化物層上形成圖案化的光阻，並透過RIE（反應性離子刻蝕）移除沒有光阻的位置的氮化物。圖案化的氮化物可以包括具有類似線、圓形、正方形和矩形的氮化物結構。線、正方形和矩形可以橫向延伸100 微米到數毫米的距離。圓形可具有從100微米到 5000微米的外徑。較佳地，氮化物結構的線寬可以為5微米至1000微米。相鄰的氮化物結構可以以從10微米到數毫米範圍內的距離彼此間隔開。為了產生具有用於RIE的離子的電漿，使用包含氫氣或氫化合物或兩者的氣體，例如CHF
3、CF
4和氬氣或氧氣的混合物。氫的存在可能會造成亞表面（subsurface）損傷，從而在隨後的熱處理過程中觸發位錯的形成。
在形成圖案化的氮化物之後，移除光阻，並且對半導體基板和圖案化的氮化物進行隨後的熱處理，該熱處理在RTP（快速熱處理）工具中或在分批爐（batch furnace）中進行。熱處理可以在氮氣氣氛中進行，並且導致位錯的形成，位錯開始於半導體基板和圖案化的氮化物之間的界面的邊緣位置。熱處理的溫度在800 °C - 1300 °C的範圍內，並影響位錯傳播的動力學。在使用RTP的情況下，斜率可以從10°C/s到100°C/s，並且半導體基板和圖案化的氮化物可以在目標溫度下退火1分鐘到10分鐘或更長的時間。分批爐中的熱處理可持續15分鐘至3小時或更長時間。
接下來，可以從半導體基板移除圖案化的氮化物，並且評估與形成的位錯相關的至少一種性質。至少一種性質可以是例如在熱處理期間掩埋在氮化物之下的半導體基板的表面上的位置處的位錯密度。半導體材料的機械穩固性越高，位錯密度將會越低。位錯密度在熱處理過程中具有邊緣位置的位置處最高，並且隨著距氮化物邊緣的距離增加而降低。由於在前邊緣位置的高位錯密度，可以在與前邊緣位置相距至少1微米偏移的位置處評估位錯密度。與形成的位錯相關的至少一種性質可以是例如位錯傳播長度。它標誌著到最近的前邊緣位置的距離，這裡的位錯密度已降低到接近或為零的低閾值。半導體材料的機械穩固性越高，位錯傳播長度就會越小。
與形成的位錯相關的至少一種性質可以在預先移除圖案化的氮化物或不移除的情況下進行評估。可以移除圖案化的氮化物，並且可以刻蝕半導體基板以描繪位錯。該缺陷刻蝕可以例如使用萊特（Wright）刻蝕劑來執行，並且隨後可以使用光學顯微鏡或掃描電子顯微鏡進行評估。例如，可以從半導體基板的刻蝕的前表面獲取顯微圖像，並且可以透過使用評估軟體來自動對缺陷計數，從而可以計算出相應的位錯相關性質。或者，可以省略移除圖案化的氮化物和隨後的刻蝕，並且可以使用XRT（x射線形貌法，x-ray topography）或PL（光致發光分析）來評估與形成的位錯相關的至少一種性質。PL 映射器還能夠評估位錯進入半導體基板主體的穿透深度。
半導體基板可以是例如由單晶製成的拋光的矽晶圓、包括這種矽晶圓和沉積在其上的矽磊晶層的磊晶晶圓、或SOI（絕緣體上矽）晶圓。在（100）取向的矽單晶格的情況下，誘導位錯也會傳播到晶體塊中，即沿著（111）取向的平面，以大約55°的角度穿過（100）取向的表面。
本發明將參照附圖做進一步的說明。
根據圖1，本發明方法可以從選擇性的步驟 a) 開始，在該步驟中對半導體基板進行熱預處理。例如，可以在器件製造製程指定的條件下加熱半導體基板。
本發明方法的第一強制步驟 b) 包括在半導體基板的表面5上沉積氮化物層2。氮化物層2是基板晶圓的區域的頂端，電子器件將被內置在該區域中。通常，表面5是半導體基板1的前表面。
在步驟 c) 期間，透過微影方法形成圖案化的氮化物3，其中透過RIE部分地移除氮化物層2，留下圖案化的氮化物3。包括氫或氫化合物或兩者的氣體用作產生電漿的來源。
隨後的步驟 d) 包括在800°C至1300°C範圍內的溫度下，在爐子中，例如在分批爐中或在RTP工具中，對半導體基板1以及圖案化的氮化物3進行熱處理。與基板1的材料和圖案化的氮化物3的材料之間的機械應力相關的熱處理導致在圖案化的氮化物3下方形成位錯4。從邊緣位置6開始，即圖案化的氮化物3的橫向邊界，延伸至半導體基板1的特定深度的位錯4在圖案化的氮化物3的下方橫向地傳播。
下一步，在步驟 e) 期間，可以從半導體基板1的表面5移除圖案化的氮化物3，並且在熱處理期間被圖案化的氮化物3覆蓋的區域中評估與形成的位錯4相關的至少一種性質。
如圖2所示，圖案化的氮化物3的形狀可以是具有一定線寬d的正方形、圓形、直線或斜線。在熱處理過程中，位錯形成在邊緣位置6中，並在圖案化的氮化物3下方橫向地傳播。
實施例
圖 3 的中間部分示出了在從用作半導體基板的單晶矽晶圓上移除圖案化的氮化物之後，以及用萊特刻蝕劑處理矽晶圓之後，環繞方形氮化物結構的區域的光學顯微鏡圖像。最高的位錯密度位於邊緣位置6及其附近。圖3的左側部分表示在中心部分用陰影矩形標記的區域的放大視圖。評估該區域的位錯相關性質，即位錯密度和位錯傳播長度。
圖 3 的右側部分是一個圖表，其中計算出的位錯密度被繪製為距邊緣位置的距離的函數，並帶有偏移量，以排除邊緣位置處和附近的相對較高的位錯密度。在約 1微米 的距離處發現最大密度，位錯傳播長度約為 75微米。
根據圖1的步驟 b) 至步驟 e) 測試不同的半導體基板，測試結果總結在下表中。在步驟 c) 期間形成的圖案化的氮化物具有方形的形狀和250nm的厚度。步驟 d) 期間的熱處理在1000 °C的溫度下以RTP進行，並在步驟 e) 期間評估位錯密度（dd） 和位錯傳播長度（dpl）。直徑為 300 mm 的拋光的單晶矽晶圓用作半導體基板，可以是p摻雜的 20 Ohmcm 或更高的電阻率（p-） 或 p 摻雜的10 mOhmcm 或更低的電阻率（p+），或者是具有沉積在其上的p摻雜的矽磊晶層的此類晶圓（pp- 和 pp+ 晶圓）。透過在低 Oi（1.8 x 10
17原子/cm
3，新 ASTM F121）和高 Oi（5.8 x 10
17原子/cm
3）之間改變氧濃度來檢查間隙氧（Oi）濃度的影響。
表
| p -, 低 Oi | p -, 高 Oi | p + | pp - | pp + | |
| dd [cm -2] | 4.2 x 10 6 | 5.3 x 10 6 | ＜ 1 | 9.9 x 10 6 | 6.9 x 10 5 |
| dpl [微米] | 122.0 | 55.5 | ＜ 1 | 77.5 | 25.5 |
體氧（bulk oxygen）水準越高，顯示出機械穩固性越高，這可以從減少的位錯傳播長度中看出。類似地，p型摻雜劑的濃度也可用於控制機械穩固性。此外，還發現如果熱處理過程中，溫度從900°C增加到1000°C，位錯密度和位錯傳播長度增加。同樣地，如果氮化物結構的厚度從 250 nm 增加到 320 nm，位錯密度和位錯傳播長度也會增加。最後，關於測試中位錯密度和位錯傳播長度方面的再現性是被確認的。
1:半導體基板／基板
2:氮化物層
3:圖案化的氮化物
4:位錯
5:表面
6:邊緣位置
a)、b)、c)、d)、e):步驟
圖1示意性地描繪本發明方法的各個步驟的可能流程。
圖2顯示組成氮化物圖案可能的一些形式。
圖 3 顯示圖1的步驟 e) 中評估與位錯相關性質的實施例。
1:半導體基板/基板
2:氮化物層
3:圖案化的氮化物
4:位錯
5:表面
6:邊緣位置
a)、b)、c)、d)、e):步驟
Claims (6)
- 一種用於測試半導體基板的應力穩固性的方法，其包括： 在該半導體基板的表面上形成氮化物層； 透過微影將該氮化物層圖案化成圖案化的氮化物，包括使用由包含氫氣或氫化合物或兩者的氣體產生的離子進行反應性離子刻蝕的步驟； 在不低於800℃且不高於1300℃的溫度下處理該圖案化的氮化物及該半導體基板，以在該圖案化的氮化物及該半導體基板之間的界面處引起位錯的形成；以及 評估與該形成的位錯相關的至少一種性質。
- 如請求項1的方法，其中該氣體包括CHF 3、CF 4及氬氣或氧氣的混合物。
- 如請求項1或請求項2的方法，其包括： 使用x射線形貌法（x-ray topography）或光致發光分析來評估與該形成的位錯相關的至少一種性質。
- 如請求項1或請求項2的方法，其包括： 從該基板移除該圖案化的氮化物； 進行輪廓刻蝕（delineation etch）；以及透過光學或掃描電子顯微鏡評估與該形成的位錯相關的至少一種性質。
- 如請求項1或請求項2的方法，其包括： 使用快速熱處理或分批爐處理，來處理該圖案化的氮化物及該半導體基板。
- 如請求項1或請求項2的方法，其中，與該形成的位錯相關的至少一種性質是位錯密度及／或位錯傳播長度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP21157381.1A EP4044216A1 (en) | 2021-02-16 | 2021-02-16 | Method for testing the stress robustness of a semiconductor substrate |
| EP21157381 | 2021-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202234544A true TW202234544A (zh) | 2022-09-01 |
| TWI781878B TWI781878B (zh) | 2022-10-21 |
Family
ID=74666450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111102915A TWI781878B (zh) | 2021-02-16 | 2022-01-24 | 測試半導體基板應力穩固性的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20240105523A1 (zh) |
| EP (1) | EP4044216A1 (zh) |
| JP (1) | JP2024510549A (zh) |
| KR (1) | KR20230132864A (zh) |
| CN (1) | CN116897416A (zh) |
| TW (1) | TWI781878B (zh) |
| WO (1) | WO2022175115A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006213584A (ja) * | 2005-02-07 | 2006-08-17 | Canon Inc | フッ化物結晶の転位密度測定方法、測定装置及びフッ化物結晶の製造方法 |
| KR100818452B1 (ko) * | 2006-10-31 | 2008-04-01 | 삼성전기주식회사 | Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법 |
| FI123319B (fi) * | 2009-09-10 | 2013-02-28 | Optogan Oy | Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä |
| TWI541864B (zh) | 2012-12-06 | 2016-07-11 | 世創電子材料公司 | 磊晶晶圓及其製造方法 |
| FR3007193B1 (fr) * | 2013-06-18 | 2016-12-09 | Saint-Gobain Lumilog | Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe |
| US10629770B2 (en) * | 2017-06-30 | 2020-04-21 | Sensor Electronic Technology, Inc. | Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density |
| JP6848900B2 (ja) * | 2018-02-27 | 2021-03-24 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 |
| TW202105505A (zh) * | 2019-02-22 | 2021-02-01 | 日商東京威力科創股份有限公司 | 電漿蝕刻製程 |
-
2021
- 2021-02-16 EP EP21157381.1A patent/EP4044216A1/en active Pending
-
2022
- 2022-01-24 TW TW111102915A patent/TWI781878B/zh active
- 2022-02-04 US US18/264,252 patent/US20240105523A1/en active Pending
- 2022-02-04 KR KR1020237029081A patent/KR20230132864A/ko active Search and Examination
- 2022-02-04 WO PCT/EP2022/052733 patent/WO2022175115A1/en active Application Filing
- 2022-02-04 CN CN202280015038.9A patent/CN116897416A/zh active Pending
- 2022-02-04 JP JP2023548918A patent/JP2024510549A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4044216A1 (en) | 2022-08-17 |
| KR20230132864A (ko) | 2023-09-18 |
| WO2022175115A1 (en) | 2022-08-25 |
| CN116897416A (zh) | 2023-10-17 |
| JP2024510549A (ja) | 2024-03-08 |
| US20240105523A1 (en) | 2024-03-28 |
| TWI781878B (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5714052B2 (ja) | ダイヤモンド表面のプラズマエッチング | |
| CN102569115B (zh) | 半导体器件缺陷的检测方法 | |
| JPWO2004070828A1 (ja) | 検査方法、解析片の製作方法、解析方法、解析装置、ｓｏｉウェーハの製造方法、およびｓｏｉウェーハ | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| JP3923733B2 (ja) | 透過型電子顕微鏡の試料作製方法 | |
| JP3753382B2 (ja) | 薄いＳｉ／ＳｉＧｅ二重層において結晶欠陥を測定する方法 | |
| KR100497051B1 (ko) | 반도체 기판 특성의 면 방위 의존성 평가방법 및 이를이용한 반도체 장치 | |
| TWI781878B (zh) | 測試半導體基板應力穩固性的方法 | |
| US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
| CN106098584B (zh) | 一种检测浅沟槽隔离区空洞缺陷的方法 | |
| JP3266050B2 (ja) | 濃度プロファイルの測定方法 | |
| TWI272691B (en) | SOI substrates, semiconductor substrate, and method for production thereof | |
| JP3896919B2 (ja) | シリコンウエーハのＮｉ汚染の評価方法 | |
| JPH09246341A (ja) | 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法 | |
| RU215932U1 (ru) | Тестовый элемент для контроля качества колодцев | |
| KR100965216B1 (ko) | 웨이퍼에서의 레이저 마킹 방법 | |
| TW201942962A (zh) | 晶圓切割方法 | |
| JP7464001B2 (ja) | シリコンウエーハの強度の評価方法 | |
| KR100635771B1 (ko) | 반도체 소자의 실리콘 에피막 형성 방법 | |
| JP2991166B2 (ja) | 半導体における不純物濃度プロファイルの測定方法及び測定装置 | |
| KR20200107119A (ko) | 웨이퍼의 평가 방법 | |
| JP2003270169A (ja) | シリコンウエハの八面体ボイドの評価方法 | |
| Tsai et al. | An Overview of 300 mm SOI Starting Wafer Quality and Its Yield Detractors | |
| JP2018148019A (ja) | ＳｉＣ半導体装置の製造方法 | |
| Lin et al. | Investigations on elimination of plasma-induced Si substrate damage for 3D NAND fabrication: AEPM: Advanced equipment processes and materials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |