TW202230990A - 鎖相迴路 - Google Patents

鎖相迴路 Download PDF

Info

Publication number
TW202230990A
TW202230990A TW110112598A TW110112598A TW202230990A TW 202230990 A TW202230990 A TW 202230990A TW 110112598 A TW110112598 A TW 110112598A TW 110112598 A TW110112598 A TW 110112598A TW 202230990 A TW202230990 A TW 202230990A
Authority
TW
Taiwan
Prior art keywords
signal
phase
realignment
gate
frequency detector
Prior art date
Application number
TW110112598A
Other languages
English (en)
Inventor
蔡宗憲
沈瑞濱
張智賢
謝正祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230990A publication Critical patent/TW202230990A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了用於鎖相迴路的系統及方法。相位/頻率檢測器用以接收參考訊號及反饋訊號。電荷泵用以接收來自該相位/頻率檢測器的輸出並產生脈衝。振盪器用以基於該些電荷泵脈衝產生輸出波形。重新對準路徑用以基於來自該相位/頻率檢測器的該些輸出來產生提供給該振盪器的一時鐘重新對準訊號。

Description

具有消除偏斜之鎖相迴路重新對準的系統和方法
無
高速時鐘訊號具有多種應用，包括無線資料通訊以及醫療裝置及儀器。鎖相迴路(phase locked loop，PLL)係通常實現來將第一裝置裝置(通常係諸如電壓控制振盪器(voltage controlled oscillator，VCO)的較高頻率的本地振盪器裝置)的相位及頻率鎖定到第二裝置(通常係諸如溫度補償(temperature compensated，TCXO)或烘箱控制振盪器(oven controlled oscillator，OCXO)的較低頻率的參考裝置)的裝置。之所以利用PLL係因為第一裝置(通常係較高頻率的裝置)的相位及頻率在溫度及時間上可能不係很穩定，而第二裝置關於該些特性表現得更好。
無
以下揭露提供了用於實現所提供的標的之不同特徵的許多不同的實施例或實例。以下描述組件及組態之特定實例以簡化本案的一實施例。當然，該些僅係實例，並不旨在進行限制。另外，本案的一實施例可以在各個實例中重複附圖標號及/或字母。該重複係出於簡單及清楚之目的，且其本身並不指示所討論的各種實施例及/或組態之間的關係。
如上所述，PLL可以用於維持高頻振盪器(例如，如本文的實例中所描述的VCO)之正確的操作行為。但是，PLL本身有時可能會名義上關閉，有時基於一段時間內累積的少量誤差。為了解決此種不完美的PLL行為，可以用重新對準路徑來實現PLL，該重新對準路徑用以產生提供給VCO的時鐘重新對準訊號(例如，週期性地、根據命令、在發生錯誤或其他預定條件時)，以將VCO操作與參考裝置重新對準。在一些實施例中，時鐘重新對準訊號與VCO及PLL的當前狀態的正確對準對於實現正確的重新對準操作以使得鎖定狀態不經破壞可能係重要的。在實施例中，本文的系統及方法向VCO提供準確時序的時鐘重新對準訊號。
第1圖係描繪根據實施例的具有基於電荷泵的重新對準的鎖相迴路的方塊圖。PLL 100控制VCO102，該VCO102用以基於由電荷泵104產生的電荷泵脈衝及重新對準訊號(CLK rl)來產生週期性的輸出波形(F out)。示範性PLL 100用作負反饋系統，該負反饋系統將VCO 102的相位及頻率鎖定為來自在F ref處提供的更穩定的裝置的通常較低頻率的訊號。反饋路徑106包括反饋路徑電路108，在實施例中，該反饋路徑電路108包括分頻器以將VCO102輸出頻率V out降低到與參考頻率F ref的頻率近似匹配。在實施例中，如本文進一步描述的，在一些延遲量之後，相位/頻率檢測器(phase/frequency detector，PFD) 110在F in處接收參考頻率，且在輸入F bk接收來自反饋路徑106的反饋訊號。PFD 110比較在輸入F in、F bk處接收的訊號，並產生控制訊號Up pfd及DN pfd，該控制訊號Up pfd及DN pfd指導電荷泵104 以參考頻率F ref速率吸收或提供電流脈衝。來自電荷泵104的那些電流脈衝由低通濾波器112處理以產生施加到VCO102之調諧埠的電壓VCO in，一直持續到PFD的輸入(F in、F bk)相等且同相為止的調整製程。當該些輸入相等時，PLL 100稱為已鎖定。
儘管存在鎖定狀態，但隨著時間的流逝，相位噪聲、雜散訊號及其他現象可能導致PLL100的異常行為，從而導致VCO102的次優輸出。為了減輕該次優的行為，重新對準路徑114使用在實施例中包含脈衝產生器的重新對準電路116向VCO102提供(例如，週期性地)時鐘重新對準脈衝CLK rl。重新對準電路116接收基於直接從電荷泵104正前方或附近接收的訊號Up buf及DN buf的輸入訊號。為了維持點擊重新對準訊號CLK rl與VCO102及PLL之當前狀態的正確的對準，以便不破壞PLL100之鎖定狀態，電荷泵104及重新對準路徑114可以包括使用匹配的電路分別處理訊號Up buf及DN buf的（匹配）偏斜減輕電路A118、（匹配）偏斜減輕電路B120。例如，偏斜減輕電路A 118可以使用第一邏輯閘來處理訊號Up buf，且使用第二邏輯閘來處理DN buf，而偏斜減輕電路B 120可以使用第三邏輯閘來處理訊號Up buf及DN buf兩者，其中第一、第二及第三邏輯閘具有相同的類型(例如，及閘、或閘)，且在實施例中，具有相同的邏輯閘(例如，相同的部件編號、多閘極集成電路上的類型相同的閘)。
第2圖係描繪根據實施例的具有匹配偏斜減輕電路的鎖相迴路的圖。PLL 100包括PFD 110，該PFD 110在輸入F bk處接收反饋迴路106之後，在輸入F in處接收參考訊號F ref，且從反饋路徑電路108 (例如，分頻器200及緩衝器201)接收反饋訊號，並基於在輸入F in、F bk處的那些輸入訊號之頻率及相位的比較來產生輸出控制訊號Up pfd、DN pfd。電荷泵104接收PFD 110的輸出，並使用該些輸出來產生提供給低通濾波器112的電流脈衝，該低通濾波器112將電流脈衝轉換為提供給VCO102的電壓位準VCO IN。PLL 100進一步包括重新對準路徑114，該重新對準路徑114用以產生基於來自PFD 110的輸出(即，源自控制訊號UP pfd、DN pfd的訊號)提供給VCO102的時鐘重新對準訊號CLK rl。
進一步參考電荷泵104，電荷泵104從PFD 110接收輸入之控制訊號Up pfd、DN pfd，且在實施例中可以將那些輸入訊號提供給緩衝器202。在實施例中，由緩衝器202提供的延遲量在設計階段期間係使用者可控制的，諸如在使用計算機輔助電路設計軟件時。來自緩衝器202的緩衝輸出Up buf、DN buf提供給偏斜減輕電路A118。在第2圖的實例中，偏斜減輕電路A118、偏斜減輕電路B120使用及閘來實現。偏斜減輕電路A 118包含及閘，該些及閘輸入中的一個被拉高（ tied high ），且另一輸入分別接收緩衝輸出Up buf、DN buf中的一者，以分別產生訊號Up pump、DN pump。訊號Up pump控制連接到電流源204的開關，以便基於訊號UP pump將電流脈衝提供給低通濾波器112。訊號DN pump控制連接到另一電流源206的開關，以便基於訊號DN pump將電流脈衝吸收到低通濾波器112。
進一步看重新對準路徑114，偏斜減輕電路B 120從電荷泵104接收訊號UP buf及DN buf。偏斜減輕電路B 120使用與偏斜減輕電路A 118中所使用的及閘實質上相同或相同的及閘(例如，相同類型的閘、相同大小的閘、相同部件編號)來實現。偏斜減輕電路B 120將訊號UP buf及DN buf都提供給及閘輸入，以產生提供給脈衝產生器重新對準電路116的訊號F up_and_dn。脈衝產生器116基於接收到訊號F up_and_dn來提供時鐘重新對準訊號CLK rl，其中在實施例中，時鐘重新對準訊號CLK rl之寬度係可控制的，諸如本文中進一步描述的。
第2圖之示範性重新對準路徑114提供了複數個特徵，該複數個特徵單獨地或共同地保持時鐘重新對準訊號CLK rl與VCO102及PLL100之當前狀態的對準，以避免在重新對準期間破壞PLL100之鎖定狀態。首先，使用後PFD 110訊號作為重新對準路徑114的輸入減輕了在電路之設計階段估計緩衝器延遲的困難。如上所述，某些緩衝器延遲(例如，來自緩衝器202的延遲)可在計算機輔助電路設計期間由使用者控制。但是，在一些情況下，其他訊號緩衝(例如，在輸入F ref與F in之間的緩衝器208處緩衝)可以由計算機輔助電路設計軟件之自動佈局及佈線例程來選擇，以解決與較大電路之PLL100出現在其中的其他組件之間的時序問題。如果重新對準路徑114源自PFD110之前(例如，來自緩衝器208之前的參考頻率F REF源附近)，則在緩衝器208處的不確定的緩衝器延遲量將在重新對準路徑114中引入不確定性。重新對準路徑訊號114的早期提供可能需要使用可程式延遲線或延遲鎖迴路來解決緩衝器208及202中不確定的總延遲。藉由從緩衝器208之後(在實施例中為緩衝器202)提供重新對準路徑訊號114，可以避免對可程式延遲線或延遲鎖迴路的任何需要。
第二，經由在偏斜減輕電路118、120處使用相同或實質上相同的結構(例如，邏輯閘、一或多個電晶體)來改善時鐘重新對準訊號CLK rl與VCO102及PLL100之當前狀態的對準。相同或實質上相同的閘的使用導致從緩衝器202的輸出到低通濾波器112的輸入的時序與從緩衝器202的輸出到脈衝產生器116的輸入的時序實質上相同。在實施例中，偏斜減輕電路A 118藉由針對偏斜減輕電路A118、偏斜減輕電路B120處所描繪的邏輯閘中的每一者使用共同邏輯閘設計來補償匹配偏斜減輕電路B120處UP buf及DN buf之組合的等待時間。因此，在實施例中，當PLL 100處於鎖定狀態時，輸入F in與F bk對準，且控制訊號UP pfd與DN pfd對準，這兩個訊號均具有共同的脈衝寬度，其中藉由將訊號F up_and_dn與訊號UP pump及DN pump對準而減輕了對VCO102的相位誤差貢獻。
第3圖描繪了以上關於第2圖描述的訊號之相對時序。在302處，參考訊號F ref轉變為高。在一些情況下，在進行自動佈局及佈線之前的設計期間，存在未知長度的延遲，PFD 110比較輸入F in及F bk處的訊號，並進一步在緩衝器202處進行緩衝，訊號UP buf及DN buf在PLL 100之鎖定狀態期間對準時在304處轉變為高。訊號Up buf在偏斜減輕電路A 118中遍歷其及閘，訊號DN buf在偏斜減輕電路A 118中遍歷其及閘，且在偏斜減輕電路B 120中的及閘處處理訊號UP buf及DN buf兩者以形成訊號UP pump、DN pump及F up_and_dn，該訊號UP pump、DN pump及F up_and_dn在PLL 100之鎖定狀態期間在306處一致地轉變為高，亦即訊號F up_and_dn與訊號UP pump、DN pump對準。
在一些情況下，已經觀察到，當來自PFD 110的脈衝寬度大於從脈衝產生器116輸出的脈衝寬度時，且當來自脈衝產生器116的脈衝寬度小於VCO時鐘的週期 的一半時，重新對準路徑表現出改善的功能。即： PFD 脈衝 _ 寬度＞脈衝產生器 脈衝 _ 寬度；且 脈衝產生器 脈衝 _ 寬度＜0.5 x VCO 週期。
第4圖係示出根據實施例的PLL訊號之相對脈衝寬度的圖。在402處，參考訊號F ref轉變為高。PFD 110比較輸入F in及F bk處的訊號，且在緩衝器202處進行緩衝之後，訊號UP buf及DN buf在PLL 100之鎖定狀態期間對準時在404處對準時轉變為高。訊號Up buf及Dn buf兩者均在偏斜減輕電路B120中的及閘處處理以形成訊號F up_and_dn，該訊號F up_and_dn命令脈衝產生器116產生時鐘重新對準訊號CLK rl。訊號UP buf、DN buf及F up_and_dn的每個脈衝寬度均係基於從PFD 110輸出的脈衝寬度(PFD重設脈衝)。在第4圖的實例中，脈衝產生器116用以輸出具有既小於VCO 週期的一半又小於PFD 脈衝 _ 寬度的寬度(重新對準的脈衝寬度)的脈衝，或者相反地，PFD重設脈衝寬度大於重新對準的脈衝寬度。
為了確保可以提供根據期望參數的重新對準路徑脈衝寬度，在實施例中，使用根據可修改的控制參數控制脈衝寬度的組態來實現脈衝產生器116。第5圖係示出具有脈衝產生器的PLL100的圖，該脈衝產生器基於重新對準脈衝寬度控制訊號進行操作。PLL 100包括PFD 110，該PFD 110在輸入F in處接收參考訊號且在輸入F bk處接收反饋訊號。電荷泵104接收來自PFD110的輸出並產生脈衝，該些脈衝輸出到低通濾波器112，該低通濾波器112向VCO102提供控制電壓VCO in。重新對準路徑114包括時鐘重新對準電路116，該時鐘重新對準電路116用以產生提供給VCO102的時鐘重新對準訊號CLK rl。在第5圖的實施例中，重新對準電路系統116接收重新對準脈衝寬度控制訊號502，該重新對準脈衝寬度控制訊號502用以控制時鐘重新對準訊號CLK rl的脈衝寬度，諸如以滿足上述脈衝寬度標準。
第6圖係示出根據實施例的具有可控制脈衝寬度的脈衝產生器的圖。脈衝產生器600接收輸入訊號F up_and_dn，並基於寬度控制訊號Widthcontrol [2:0]在其輸出處提供時鐘重新對準訊號CLK rl。具體而言，訊號F up_and_dn由反相器列602接收，該反相器列602用於使訊號F up_and_dn延遲及反相。如圖所示，訊號F up_and_dn的延遲及反相版本由寬度控制電路604接收，該寬度控制電路604包括反及閘606、608、610、612、614及電連接在一起的反相器616、618、620。寬度控制電路604還接收三位寬度控制訊號Widthcontrol [2:0]，並使用此接收到的訊號來控制由脈衝產生器600產生的脈衝之寬度。
更具體而言，如在第6圖的示範性實施例中所見，三位寬度控制訊號Widthcontrol[2:0]之第一位在反及閘606處接收，三位寬度控制訊號Widthcontrol[2:0]之第二位在反及閘608處接收，且三位寬度控制訊號Widthcontrol[2:0]之第三位在反及閘610處接收。下表示出示範性方案，經由該方案，三位寬度控制訊號Widthcontrol[2:0]可用於控制由脈衝產生器600產生的脈衝之寬度：
Figure 02_image001
如上表可見，在此實例中，如果第一位(例如，最低有效位)為高(例如，邏輯位準為高或「1」)，且第二位及第三位為低(例如，邏輯位準為低或「0」)，則由脈衝產生器600產生的脈衝訊號具有第一寬度(例如，最窄的寬度)。此外，在此實例中，如果第三位(例如，最高有效位)為高，且第一位及第二位為低，則由脈衝產生器600產生的脈衝訊號具有第二寬度(例如，最寬的寬度)。另外，在此實例中，如果第二位為高，且第一位及第三位為低，則由脈衝產生器600產生的脈衝訊號具有第三寬度(例如，在前述最窄的寬度與最寬的寬度之間的中等寬度)。在標題為「Oscillator Circuits and Methods for Realignment of an Oscillator Circuit」的美國專利申請第16/744,413號中描述了可控制脈衝寬度發生器的示範性操作的進一步細節，其全部內容以引用的方式併入本文。
雖然先前的實例已經將及閘用在實現偏斜減輕電路A 118及偏斜減輕電B120中，但是可以使用其他電路，諸如不同的邏輯閘或不同的電路組件(例如，電晶體)。第7圖描繪了根據實施例的利用或閘偏斜減輕電路的鎖相迴路。PLL 100包括PFD 110，該PFD 110在輸入F bk處接收反饋迴路106之後，在輸入F in處接收參考訊號F ref，且從反饋路徑電路108 (例如，分頻器200及緩衝器201)接收反饋訊號，並基於在輸入F in、F bk處的那些輸入訊號之頻率及相位的比較來產生輸出控制訊號Up pfd、DN pfd。電荷泵104接收PFD 110的輸出，並使用該些輸出來產生提供給低通濾波器112的電流脈衝，該低通濾波器112將電流脈衝轉換為提供給VCO102的電壓位準VCO IN。PLL 100進一步包括重新對準路徑114，該重新對準路徑114用以產生基於來自PFD 110的輸出(即，源自控制訊號UP pfd、DN pfd的訊號)提供給VCO102的時鐘重新對準訊號CLK rl。
進一步參考電荷泵104，電荷泵104從PFD 110接收輸入控制訊號Up pfd、DN pfd，且在實施例中可以將那些輸入訊號提供給緩衝器202。來自緩衝器202訊號 Up buf、DN buf的緩衝輸出在偏斜減輕電路A702處提供給偏斜減輕電路A702。在第7圖的實例中，偏斜減輕電路A702、偏斜減輕電路B704使用或閘來實現。偏斜減輕電路A 702包含及閘，該些及閘輸入中的一個經拉低，且另一輸入分別接收訊號Up buf、DN buf中的一者，以分別產生訊號Up pump、DN pump。訊號Up pump控制連接到電流源204的開關，以便基於訊號UP pump將電流脈衝提供給低通濾波器112。訊號DN pump控制連接到另一電流源206的開關，以便基於訊號DN pump將電流脈衝吸收到低通濾波器112。
進一步關於重新對準路徑114，偏斜減輕電路B 704從電荷泵104接收訊號UP buf及DN buf。使用與偏斜減輕電路A 702中所使用的或閘實質上相同或相同的或閘來實現偏斜減輕電路B 704。偏斜減輕電路B 704將訊號UP buf及DN buf都提供給或閘輸入，以產生提供給脈衝產生器重新對準電路116的訊號F up_or_dn。脈衝產生器116基於接收到訊號F up_or_dn來提供時鐘重新對準訊號CLK rl。
第8圖係描繪產生週期性輸出波形之方法的流程圖。該方法包括在802處使用相位/頻率檢測器比較參考訊號與反饋訊號的相位及頻率。在804處，使用電荷泵基於相位/頻率檢測器的輸出產生脈衝。在806處，基於電荷泵脈衝及時鐘重新對準訊號產生輸出波形，時鐘重新對準訊號係基於來自相位/頻率檢測器的輸出。
本文所述之系統及方法可以採取多種形式。在一個實例中，提供了用於鎖相迴路的系統及方法。鎖相迴路包含相位/頻率檢測器、電荷泵、振盪器以及重新對準路徑。相位/頻率檢測器用以接收參考訊號及反饋訊號。電荷泵用以接收來自相位/頻率檢測器的輸出並產生脈衝。振盪器用以基於電荷泵脈衝產生輸出波形。重新對準路徑用以基於來自相位/頻率檢測器的輸出來產生提供給振盪器的一時鐘重新對準訊號。
在一些實施例中，電荷泵及重新對準路徑包含多個匹配邏輯閘，其中匹配邏輯閘中的第一匹配閘接收來自相位/頻率檢測器第一訊號，匹配邏輯閘中的第二匹配閘接收來自相位/頻率檢測器的第二訊號，且匹配邏輯閘中的第三匹配閘接收來自相位/頻率檢測器的第一訊號及第二訊號。
在一些實施例中，第一匹配閘、第二匹配閘及第三匹配閘全部係及閘或全部係或閘。
在一些實施例中，鎖相迴路進一步包含低通濾波器，用以接收來自電荷泵的脈衝且產生輸入到振盪器。
在一些實施例中，時鐘重新對準訊號經週期性地產生以重設鎖相迴路中的任何累積誤差。
在一些實施例中，重新對準路徑不接收來自相位/頻率檢測器之前的輸入。
在一些實施例中，重新對準路徑不包括可程式延遲線或延遲鎖定迴路。
在一些實施例中，鎖相迴路進一步包含反饋路徑，反饋路徑將輸出波形作為反饋訊號提供給相位/頻率檢測器。
在一些實施例中，反饋路徑包含一分頻器。
在一些實施例中，參考訊號在第一延遲時段之後經提供給相位/頻率檢測器，其中延遲時段係由計算機輔助電路設計軟件之自動佈局及佈線例程確定的。
在一些實施例中，電荷泵在第二延遲時段之後接收來自相位/頻率檢測器的輸出，其中第二延遲時段係使用者能夠使用計算機輔助設計軟件選擇的。
在一些實施例中，重新對準路徑包含脈衝產生器，其中重新對準訊號由脈衝產生器產生，時鐘重新對準訊號經提供給振盪器。
在一些實施例中，重新對準訊號的脈衝寬度能夠經由到脈衝產生器的輸入來控制。
在一些實施例中，脈衝產生器的脈衝寬度經控制以具有比由相位/頻率檢測器產生的脈衝之寬度短的長度；及具有比輸出波形的週期的半短的長度。
在一些實施例中，輸入選擇多個時序邏輯閘中的哪一者提供選擇訊號，其中時序邏輯閘中的每一者與重新對準訊號的不同脈衝寬度相關聯。
在另一實例中，產生週期性輸出波形之方法包括使用相位/頻率檢測器比較參考訊號與反饋訊號的相位及頻率。使用電荷泵基於相位/頻率檢測器的輸出產生脈衝。基於電荷泵脈衝及時鐘重新對準訊號產生輸出波形，時鐘重新對準訊號係基於來自相位/頻率檢測器的輸出。
在一些實施例中，方法進一步包含以下步驟:在用於產生脈衝之前將相位/頻率檢測器的輸出中的每一者提供給相應的第一對準邏輯閘及第二對準邏輯閘；以及在產生時鐘重新對準訊號之前將相位/頻率檢測器的輸出中的兩者提供給第三對準邏輯閘。
在一些實施例中，第一對準邏輯閘、第二對準邏輯閘及第三對準邏輯閘係普通類型的邏輯閘。
作為另一實例，時鐘產生電路包括電荷泵，電荷泵用以接收第一輸入訊號及第二輸入訊號，電荷泵用以將第一輸入訊號及第二輸入訊號路由至相應的第一對準邏輯閘及第二對準邏輯閘，電荷泵用以基於第一輸入訊號及第二輸入訊號產生脈衝訊號。重新對準電路用以在第一輸入訊號及第二輸入訊號都經路由通過第三對準閘之後，基於第一輸入訊號及第二輸入訊號來產生重新對準訊號。振盪器用以基於脈衝訊號及重新對準訊號來產生輸出波形。
在一些實施例中，第一對準邏輯閘、第二對準邏輯閘及第三對準邏輯閘係普通類型的邏輯閘。
前述概述了幾個實施例的特徵，使得熟習此項技術者可以更好地理解本案的一實施例之態樣。熟習此項技術者應當理解，他們可以容易地將本案的一實施例用作設計或修改其他製程及結構的基礎，以實現與本文介紹的實施例相同的目的及/或達成相同的優點。熟習此項技術者還應當認識到，該些等效構造不脫離本案的一實施例之精神及範圍，且在不脫離本案的一實施例之精神及範圍的情況下，它們可以進行各種改變、替換及變更。
100:PLL 102:VCO 104:電荷泵 106:反饋路徑 108:反饋路徑電路 110:相位/頻率檢測器(PFD) 112:低通濾波器 114:重新對準路徑 116:脈衝產生器 118:(匹配)偏斜減輕電路A 120:(匹配)偏斜減輕電路B CLK rl:(時鐘)重新對準訊號 F out:輸出波形 Up buf,DN buf:訊號,緩衝輸出 F ref:參考頻率 Up pfd,DN pfd:控制訊號 F in,F bk:輸入 VCO in:電壓,電壓位準 Up pump,DN pump:訊號 F up_and_dn:訊號,輸入 302,304,306,402,404,406:時間 200:分頻器 201:緩衝器 202,208:緩衝器 204,206:電流源 502:重新對準脈衝寬度控制訊號 600:脈衝產生器 602:反相器列 604:寬度控制電路 606,608,610,612,614:反及閘 616,618,620:反相器 Widthcontrol [2:0]:(三位)寬度控制訊號 702:偏斜減輕電路A 704:偏斜減輕電路B F up_or_d:訊號 802,804,806:步驟
當結合附圖閱讀時，根據以下詳細描述可最好地理解本案的一實施例的態樣。 第1圖係描繪根據實施例的具有基於電荷泵的重新對準的鎖相迴路的方塊圖。 第2圖係描繪根據實施例的具有匹配偏斜減輕電路的鎖相迴路的圖。 第3圖描繪了以上關於第2圖描述的訊號之相對時序。 第4圖係示出根據實施例的PLL訊號之相對脈衝寬度的圖。 第5圖係示出具有脈衝產生器的PLL的圖，該脈衝產生器基於重新對準脈衝寬度控制訊號進行操作。 第6圖係示出根據實施例的具有可控制脈衝寬度的脈衝產生器的圖。 第7圖描繪了根據實施例的利用或閘偏斜減輕電路的鎖相迴路。 第8圖係描繪產生週期性輸出波形之方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:PLL
102:VCO
104:電荷泵
106:反饋路徑
108:反饋路徑電路
110:相位/頻率檢測器(PFD)
112:低通濾波器
114:重新對準路徑
116:重新對準電路
118:匹配偏斜減輕電路A
120:匹配偏斜減輕電路B
FOUT:輸出波形
UpBUF,DNBUF:訊號
FREF:參考頻率
UpPFD,DNPFD:控制訊號
FIN,FBK:輸入
VCOIN:電壓
CLKRL:(時鐘)重新對準訊號

Claims (20)

  1. 一種鎖相迴路，包含： 一相位/頻率檢測器，用以接收一參考訊號及一反饋訊號； 一電荷泵，用以接收來自該相位/頻率檢測器的複數個輸出並產生複數個脈衝； 一振盪器，用以基於該些電荷泵的該些脈衝產生一輸出波形；以及 一重新對準路徑，用以基於來自該相位/頻率檢測器的該些輸出來產生提供給該振盪器的一時鐘重新對準訊號。
  2. 如請求項1所述之迴路，其中該電荷泵及該重新對準路徑包含複數個匹配邏輯閘，其中該些匹配邏輯閘中的一第一匹配閘接收來自該相位/頻率檢測器一第一訊號，該些匹配邏輯閘中的一第二匹配閘接收來自該相位/頻率檢測器的一第二訊號，且該些匹配邏輯閘中的一第三匹配閘接收來自該相位/頻率檢測器的該第一訊號及該第二訊號。
  3. 如請求項2所述之迴路，其中該第一匹配閘、該第二匹配閘及該第三匹配閘全部係及閘或全部係或閘。
  4. 如請求項1所述之迴路，進一步包含： 一低通濾波器，用以接收來自該電荷泵的該些脈衝且產生一輸入到該振盪器。
  5. 如請求項1所述之迴路，其中該時鐘重新對準訊號經週期性地產生以重設該鎖相迴路中的任何累積誤差。
  6. 如請求項1所述之迴路，其中該重新對準路徑不接收來自該相位/頻率檢測器之前的輸入。
  7. 如請求項1所述之迴路，其中該重新對準路徑不包括可程式延遲線或延遲鎖定迴路。
  8. 如請求項1所述之迴路，進一步包含： 一反饋路徑，該反饋路徑將該輸出波形作為該反饋訊號提供給該相位/頻率檢測器。
  9. 如請求項8所述之迴路，其中該反饋路徑包含一分頻器。
  10. 如請求項1所述之迴路，其中該參考訊號在一第一延遲時段之後經提供給該相位/頻率檢測器，其中該延遲時段係由一計算機輔助電路設計軟件之自動佈局及佈線例程確定的。
  11. 如請求項10所述之迴路，其中該電荷泵在一第二延遲時段之後接收來自該相位/頻率檢測器的該些輸出，其中該第二延遲時段係使用者能夠使用該計算機輔助設計軟件選擇的。
  12. 如請求項1所述之迴路，其中該重新對準路徑包含： 一脈衝產生器，其中該重新對準訊號由該脈衝產生器產生，該時鐘重新對準訊號經提供給該振盪器。
  13. 如請求項12所述之迴路，其中該重新對準訊號的一脈衝寬度能夠經由到該脈衝產生器的一輸入來控制。
  14. 如請求項13所述之迴路，其中該脈衝產生器的該脈衝寬度經控制以具有比由該相位/頻率檢測器產生的該些脈衝之寬度短的長度；及具有比該輸出波形的一週期的一半短的長度。
  15. 如請求項13所述之迴路，其中該輸入選擇複數個時序邏輯閘中的哪一者提供一選擇訊號，其中該些時序邏輯閘中的每一者與該重新對準訊號的一不同脈衝寬度相關聯。
  16. 一種產生一週期性輸出波形之方法，包含以下步驟： 使用一相位/頻率檢測器比較一參考訊號與一反饋訊號的相位及頻率； 使用一電荷泵基於該相位/頻率檢測器的複數個輸出來產生複數個脈衝； 基於該些電荷泵的該些脈衝及一時鐘重新對準訊號來產生一輸出波形，該時鐘重新對準訊號係基於來自該相位/頻率檢測器的該些輸出。
  17. 如請求項16所述之方法，進一步包含以下步驟： 在用於產生該些脈衝之前將該相位/頻率檢測器的該些輸出中的每一者提供給相應的一第一對準邏輯閘及一第二對準邏輯閘；以及 在產生該時鐘重新對準訊號之前將該相位/頻率檢測器的該些輸出中的兩者提供給一第三對準邏輯閘。
  18. 如請求項18所述之方法，其中該第一對準邏輯閘、該第二對準邏輯閘及該第三對準邏輯閘係一普通類型的邏輯閘。
  19. 一種時鐘產生電路，包含： 一電荷泵，用以接收一第一輸入訊號及一第二輸入訊號，該電荷泵用以將該第一輸入訊號及該第二輸入訊號路由至相應的一第一對準邏輯閘及一第二對準邏輯閘，該電荷泵用以基於該第一輸入訊號及該第二輸入訊號來產生複數個脈衝訊號； 一重新對準電路，用以在將該第一輸入訊號及該第二輸入訊號都路由通過一第三對準閘之後，基於該第一輸入訊號及該第二輸入訊號來產生一重新對準訊號；以及 一振盪器，該振盪器用以基於該些脈衝訊號及該重新對準訊號來產生一輸出波形。
  20. 如請求項19所述之時鐘產生電路，其中該第一對準邏輯閘、該第二對準邏輯閘及該第三對準邏輯閘係一普通類型的邏輯閘。
TW110112598A 2021-01-27 2021-04-07 鎖相迴路 TW202230990A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/159,335 US11545983B2 (en) 2021-01-27 2021-01-27 Systems and methods for phase locked loop realignment with skew cancellation
US17/159,335 2021-01-27

Publications (1)

Publication Number Publication Date
TW202230990A true TW202230990A (zh) 2022-08-01

Family

ID=81618631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112598A TW202230990A (zh) 2021-01-27 2021-04-07 鎖相迴路

Country Status (3)

Country Link
US (3) US11545983B2 (zh)
CN (1) CN114531151A (zh)
TW (1) TW202230990A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633899A (en) * 1996-02-02 1997-05-27 Lsi Logic Corporation Phase locked loop for high speed data capture of a serial data stream
US6184732B1 (en) * 1999-08-06 2001-02-06 Intel Corporation Setting the common mode level of a differential charge pump output
US6597219B1 (en) * 2002-07-19 2003-07-22 Sun Microsystems, Inc. Delay locked loop design with switch for loop filter capacitance leakage current control
KR100717103B1 (ko) * 2006-03-04 2007-05-10 삼성전자주식회사 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로
US20080122544A1 (en) * 2006-11-27 2008-05-29 Mediatek Inc. Jitter smoothing filter

Also Published As

Publication number Publication date
US11545983B2 (en) 2023-01-03
US20230387918A1 (en) 2023-11-30
US11764791B2 (en) 2023-09-19
US20220239298A1 (en) 2022-07-28
US20230111482A1 (en) 2023-04-13
CN114531151A (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
JP4043024B2 (ja) 遅延同期ループ
US6166572A (en) Voltage-controlled delay line, direct phase controlled voltage-controlled oscillator, clock/data recovery circuit, and clock/data recovery apparatus
US6995591B2 (en) Register controlled delay locked loop with low power consumption
JP3766741B2 (ja) タイミングスキュー減少回路及びタイミングスキュー減少方法
KR100861919B1 (ko) 다 위상 신호 발생기 및 그 방법
JP2005318599A (ja) 位相同期ループ集積回路
JP6302837B2 (ja) スプリアス相殺を備えた統合された位相ロック及び乗算遅延ロックループ
JP2007536799A (ja) 低ジッタのスイッチドキャパシタ周波数シンセサイザのための制御信号の生成
JPH10171774A (ja) 半導体集積回路
US7265634B2 (en) System and method for phase-locked loop initialization
TWI469524B (zh) 一種具有低時脈抖動之時脈產生裝置與相關方法
KR20060025566A (ko) 지연 락 루프의 시작 회로
US20230308103A1 (en) Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
US9577646B1 (en) Fractional phase locked loop (PLL) architecture
US7234069B1 (en) Precise phase shifting using a DLL controlled, multi-stage delay chain
JP2001160752A (ja) 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
CN112468138A (zh) 延迟线、延迟锁定环电路和使用它们的半导体装置
US6946887B2 (en) Phase frequency detector with programmable minimum pulse width
CN113315510A (zh) 时钟生成电路和使用时钟生成电路的半导体装置
US20030179842A1 (en) Digital pattern sequence generator
JP7420537B2 (ja) 位相ロックループ回路
US7816958B2 (en) Means to reduce the PLL phase bump caused by a missing clock pulse
JP7255790B2 (ja) 半導体装置
CN112910445A (zh) 用于调节多相位信号的相位的半导体器件
TW202230990A (zh) 鎖相迴路