TW202230675A - 用於低容量ｔｖｓ的封裝結構、形成其的方法以及半導體封裝 - Google Patents

用於低容量ｔｖｓ的封裝結構、形成其的方法以及半導體封裝 Download PDF

Info

Publication number
TW202230675A
TW202230675A TW110134085A TW110134085A TW202230675A TW 202230675 A TW202230675 A TW 202230675A TW 110134085 A TW110134085 A TW 110134085A TW 110134085 A TW110134085 A TW 110134085A TW 202230675 A TW202230675 A TW 202230675A
Authority
TW
Taiwan
Prior art keywords
leadframe
solder
clip
die
coupled
Prior art date
Application number
TW110134085A
Other languages
English (en)
Inventor
張鋒
周繼峰
蔡穎達
Original Assignee
大陸商力特半導體（無錫）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商力特半導體（無錫）有限公司 filed Critical 大陸商力特半導體（無錫）有限公司
Publication of TW202230675A publication Critical patent/TW202230675A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文提供了用於低容量瞬態電壓抑制（TVS）設備的封裝結構、形成其的方法以及半導體封裝。在一個示例中，封裝結構可包括包含晶粒焊盤的第一引線框和耦合到所述第一引線框的晶片堆疊體。所述晶片堆疊體可以包括耦合到所述晶粒焊盤的瞬態電壓抑制（TVS）設備、耦合到 TVS 設備的焊料晶圓和耦合到所述焊料晶圓的玻璃鈍化托盤（GPP）設備。

Description

用於低容量　TVS　的封裝結構
本揭露總體上有關半導體器件領域，並且更具體地有關一種用於低容量瞬態電壓抑制（TVS）設備的封裝結構。
封裝積體電路通常是半導體器件製造的最後階段。在封裝過程中，代表半導體器件核心的半導體晶粒被包裝在保護晶粒免受物理損壞和腐蝕的外殼中。例如，半導體晶粒通常使用焊料合金回流、導電環氧樹脂等安裝在銅基板上。然後安裝的半導體晶粒通常被包封在塑膠或環氧化合物內。
隨著對半導體器件的功率要求的提高，更大的半導體晶粒（有時稱為“大面積半導體晶粒”）對於提供相應更高水準的電流處理變得很有必要。在某些情況下，例如在 TVS 二極體應用中，多個大面積晶粒必須以堆疊體配置串聯連接， 以提供足夠高的擊穿電壓。然而，用於例如表面安裝 c-型（SMC）封裝的越來越大的半導體晶粒具有過大的焊料空洞率。針對至少這一缺點而提供了本揭露。
提供本發明內容是為了以簡化的形式引入一些概念，這些概念將在下面的具體實施例中進一步描述。發明內容不旨在標識所要求保護的主題的關鍵特徵或基本特徵，該發明內容也不旨在說明確定所要求保護的主題的範圍。
在一些實施例中，封裝結構可以包括包含晶粒焊盤的第一引線框，以及耦合到所述第一引線框的晶片堆疊體（stack）。所述晶片堆疊體可以包括耦合到所述晶粒焊盤的瞬態電壓抑制（TVS）設備、耦合到 TVS 設備的導電晶圓和耦合到所述導電晶圓的玻璃鈍化托盤（GPP）設備。
在一些實施例中，半導體封裝可包括包含晶粒焊盤的第一引線框，以及耦合到所述第一引線框的晶片堆疊體，其中，所述晶片堆疊體包括夾在瞬態電壓抑制（TVS）晶片和玻璃鈍化托盤（GPP）晶片之間的焊料晶圓。
在一些實施例中，一種用於形成封裝結構的方法可以包括提供包括晶粒焊盤的第一引線框，並將晶片堆疊體耦合到所述第一引線框。所述晶片堆疊體可以包括耦合到所述晶粒焊盤的瞬態電壓抑制（TVS）設備、耦合到 TVS 設備的焊料晶圓以及耦合到所述焊料晶圓的玻璃鈍化托盤（GPP）設備。
現在在下文中將參考附圖更全面地描述根據本揭露的設備、封裝和方法， 在附圖中示出了系統和方法的實施例。然而，所述設備、封裝和方法可以以多種不同的形式來體現，並且不應被解釋為限於本文陳述的實施例。相反，提供這些實施例使得本揭露將是徹底和完整的，並且將向本領域技術人員充分傳達所述設備、封裝和方法的範圍。
功率半導體分立封裝最近的一個發展方向是更快的恢復能力。為了提高這種能力，本揭露的實施例針對在生產線上製造的低容量和高功率的 TVS SMC 產品。更具體地說，本揭露的封裝結構通過使用玻璃鈍化製程（GPP）晶片來降低晶片電容量值。GPP 晶片具有較低容量值和高可靠性的特點。為避免較大 SMC 封裝中固有的焊料空洞率問題，本揭露的實施例包括堆疊結構，其中第一晶片為 GPP 晶片，並且第二晶片為平面瞬態電壓抑制（TVS）晶片。第三晶片可以是夾在所述第一晶片和所述第二晶片之間的焊料晶圓。通過用焊料晶圓替換焊膏，可以消除堆疊體的空洞區域。
在一些實施例中，所述封裝結構可包括引線框，所述引線框包括凹槽焊盤，這增加了焊料保留。此外，所述封裝結構可包括用於增加熱耗散和更快恢復能力的改進夾片。
參考圖1，示出了根據本揭露的半導體器件或封裝結構100的示例性實施例。示例性封裝結構（以下稱為“結構”）100可以包括第一引線框 102和第二引線框 104。第一引線框 102 可以包括第一端 105和第二端106。雖然未示出，但第一端 105可耦合至基板、PCB等。第二端106可包括通過焊料112 耦合至晶片堆疊體110的晶粒焊盤 108。在其他實施例中，使用導電環氧樹脂或另一合適材料將晶粒焊盤 108 附接到晶片堆疊體110。儘管是非限制性的，但是第一引線框102和第二引線框104可以由導電材料（例如，銅、銅合金、銀等）製成，並且配置成在晶粒焊盤108和結構100要連接的電路之間提供電連接。
在一些實施例中，晶片堆疊體110可以包括耦合到晶粒焊盤 108 的TVS設備/TVS晶片114、耦合到 TVS 設備114的導電晶圓116和耦合到導電晶圓116的玻璃鈍化托盤（GPP）設備 118。在一些實施例中，導電晶圓 116 是焊料晶圓。如圖所示，GPP 設備 118 可以通過焊料 122 耦合到夾片 120。夾片 120 可通過焊料124 耦合到第二引線框 104。在一些實施例中，夾片 120 是導電材料（例如，銅、銅合金、銀等），其在基板、晶粒焊盤 108 以及第一引線框 102 和第二引線框 104之間提供直接電路徑。如進一步所示，結構 100 可包括包圍晶片堆疊體 110 和夾片 120 的包封件（encapsulation）128（例如，環氧化合物）。在一些實施例中，第一引線框 102 和第二引線框 104 可以在包封件 128 的外部延伸。
現在轉到圖 2-3，將更詳細地描述根據本揭露的實施例的第一引線框 102。如圖所示，包括與第二側 134 相對的第一側 132 的第一引線框 102 的第二端 106 通常可以是平面的。耦合到第一側 132 的是晶粒焊盤 108。在一些實施例中，晶粒焊盤 108 可包括一個或多個凹入式通道 136。如圖所示，每個凹入式通道 136 包括限定u 形或v 形橫截面輪廓的一組壁 140。凹入式通道 136 允許焊料 112 進入，從而在熱循環期間改善晶片堆疊體 110 和晶粒焊盤 108 的黏合。此外，凹入式通道 136 減少熱循環期間的應力累積。儘管在窗格配置中示出了兩個凹入式通道 136，但是應當理解，凹入式通道 136 的數量和配置是非限制性的。如進一步所示，第一引線框 102 可以包括鎖定孔 138 和一組角槽口 139，其為第一引線框 102 提供靈活性。
現在轉到圖 4-5，將更詳細地描述根據本揭露的實施例的夾片 120。如圖所示，夾片 120 可包括第一端 143 處的第一接觸區 142 和第二端 145 處的第二接觸區 144。在一些實施例中，第一接觸區 142 通常是平面的，以增加與 GPP 設備 118 的接觸。第二接觸區 144 通常可以垂直於第一接觸區 142 延伸。第二接觸區 144 可以電連接到第二引線框 104。如進一步所示，夾片 120 還可以包括相對側上的一組夾片門（gate）146。
現在轉到圖 6-7，將更詳細地描述根據本揭露的實施例的 GPP 設備 118。如圖所示，GPP 設備 118 可以包括鈍化層 150（其可以是晶片玻璃區域）和檯面區域 152。圍繞檯面區域 152 的是切割區域 156。在示例性實施例中，鈍化層 150 可通過焊料 122 電連接到夾片 120（未示出）。
現在轉到圖 8，將描述根據本揭露的實施例的用於形成封裝結構的方法200。在方框201，方法200可以包括提供包括晶粒焊盤的第一引線框。在方框202，方法200 可以包括將晶片堆疊體耦合到所述第一引線框，其中，所述晶片堆疊體包括耦合到所述晶粒焊盤的 TVS 設備、耦合到 TVS 設備的焊料晶圓以及耦合到所述焊料晶圓的GPP 設備。
在一些實施例中，在方框203，方法200 可以可選地包括將夾片耦合到 GPP 設備，並將第二引線框連接到所述夾片。在一些實施例中，所述方法可包括在所述晶片堆疊體和所述夾片周圍提供包封件（例如，環氧樹脂），其中，所述第一引線框和所述第二引線框在所述包封件的外部延伸。在一些實施例中，所述方法可包括在 TVS 設備和所述晶粒焊盤之間提供第一焊料，其中，所述第一焊料在所述晶粒焊盤的凹入式通道內延伸。在一些實施例中，所述方法可以包括通過第二焊料將所述夾片的第一接觸區連接到 GPP 設備，並且通過第三焊料將所述夾片的第二接觸區連接到所述第二引線框。
儘管說明性方法 100 在上文被描述為一系列動作或事件，但是除非特別說明，否則本揭露不受這種動作或事件的圖示順序的限制。例如，根據本揭露， 一些動作可以以不同的順序發生及/或與除了本文所示及/或描述的動作或事件之外的其他動作或事件同時發生。此外，並非所有示出的動作或事件對於實施根據本揭露的方法可能是必要的。此外，方法 100 可以與本文所示和描述的結構的形成及/或處理相關聯以及與未示出的其他結構相關聯來實現。
如本文所用，以單數形式敘述並以單詞“一”或“一個”開頭的元件或步驟被理解為不排除複數的元件或步驟，除非明確敘述了這種排除。此外，對本揭露的“一個實施例”的引用並不旨在解釋為排除也包含所述特徵的附加實施例的存在。
本文中使用的“包含”、“包括”或“具有”及其變型是指包括下文列出的項目及其等價物以及附加項目。因此，術語“包含”、“包括”或“具有”及其變型是開放式的表達，並且可以在這裡互換使用。
本文中使用的短語“至少一個”、“一個或多個”和“及/或”是開放式的表達，並且在操作中既是連接的又是分離的。例如，表達“A、B 和C 中的至少一個”、“A、B 或 C 中的至少一個”、“A、B 和 C 中的一個或多個”、“A、B 或 C 中的一個或多個”以及“A、B 及/或C”是指單獨的 A、單獨的B、單獨的C、A 和B 一起、A 和C 一起、B 和 C 一起、或 A、B 和C 一起。
所有方向參考（例如，近端、遠端、上、下、向上、向下、左、右、橫向、縱向、前、後、頂部、底部、上方、下方、垂直、水平、徑向、軸向、順時針方向和逆時針方向）僅用於標識目的，以說明讀者理解本揭露。方向參考不產生限制，尤其是關於位置、定向或本揭露的用途。連接參考（例如，附接、耦合、連接和結合）應被廣義地解釋，並且可以包括元件集合之間的中間構件和元件之間的相對運動，除非另有說明。因而，連接參考不一定推斷兩個元件是直接連接的，並且彼此之間處於固定的關係。
此外，標識參考（例如，主要的、次要的、第一、第二、第三、第四等） 並不旨在意味著重要性或優先順序，而是用於將一個特徵與另一個特徵區分開來。附圖僅作說明之用，並且在此所附附圖所反映的尺寸、位置、順序和相對大小可能變化。
此外，術語“基本上”或“近似地”以及術語“近似的”或“近似地”可以在一些實施例中互換使用，並且可以使用本領域普通技術人員可接受的任何相對度量來描述。例如，這些術語可以用作與參考參數的比較，以指示能夠提供預期功能的偏差。儘管是非限制性的，但是與參考參數的偏差可以例如在小於 1%、小於 3%、小於 5%、小於 10%、小於 15%、小於 20%等等的量內。
出於說明和描述的目的，已經呈現了對示例實施例的前述描述。並非旨在詳盡或將本揭露限於所公開的確切形式。根據本揭露，許多修改和變化是有可能的。意圖是本揭露的範圍不受本詳細描述的限制，而是受其所附的申請專利範圍的限制。要求本申請優先權的未來提交的申請可以用不同的方式要求保護所公開的主題，並且通常可以包括本文中以各種方式公開或以其他方式證明的一個或多個限制中的任何一組。
100:結構 102:第一引線框 104:第二引線框 105:第一端 106:第二端 108:晶粒焊盤 110:晶片堆疊體 114:TVS設備/TVS晶片 116:導電晶圓 118:玻璃鈍化托盤（GPP）設備 120:夾片 122、124:焊料 128:包封件 132:第一側 134:第二側 136:凹入式通道 138:鎖定孔 139:角槽口 140:壁 142:第一接觸區 143:第一端 144:第二接觸區 145:第二端 146:夾片門 150:鈍化層 152:檯面區域 156:切割區域 200:方法 201、202、203:方框
附圖示出了本揭露的示例性方法，包括其原理的實際應用，如下所示： 圖 1 是根據本揭露的實施例的半導體封裝的側視圖； 圖 2 是根據本揭露的實施例的半導體封裝的第一引線框的俯視圖； 圖 3 是根據本揭露的實施例的半導體封裝的第一引線框的側視圖； 圖 4 是根據本揭露的實施例的半導體封裝的夾片的俯視圖； 圖 5 是根據本揭露的實施例的半導體封裝的夾片的側視圖； 圖 6 是根據本揭露的實施例的半導體封裝的玻璃鈍化製程（GPP）晶片的俯視圖； 圖 7 是根據本揭露的實施例的半導體封裝的 GPP 晶片的側視圖； 圖 8 是根據本揭露的實施例的方法的流程圖。 附圖不一定是按比例的。附圖僅僅是表示，並不意圖描繪本揭露的具體參數。附圖旨在描繪本揭露的典型實施例，因此不應被視為限制範圍。在附圖中， 相似的編號表示相似的元件。 此外，為了說明清楚，一些附圖中的某些元件可以省略，或者不按比例圖 示。為了說明清楚，橫截面視圖可以是“切片”或“近視”橫截面視圖的形式， 省略了在“真實”橫截面視圖中否則可見的某些背景線。此外，為了清楚起見， 某些附圖中可以省略一些圖式標號。
100:結構
102:第一引線框
104:第二引線框
105:第一端
106:第二端
108:晶粒焊盤
110:晶片堆疊體
114:TVS設備
116:導電晶圓
118:玻璃鈍化托盤(GPP)設備
120:夾片
122、124:焊料
128:包封件

Claims (19)

  1. 一種封裝結構，包括： 包括晶粒焊盤的第一引線框；以及 耦合到所述第一引線框的晶片堆疊體，其中所述晶片堆疊體包括： 耦合到所述晶粒焊盤的瞬態電壓抑制（TVS）設備； 耦合到所述瞬態電壓抑制設備的導電晶圓；以及 耦合到所述導電晶圓的玻璃鈍化托盤（GPP）設備。
  2. 如請求項1所述的封裝結構，更包括：耦合到所述玻璃鈍化托盤設備的夾片；以及 連接到所述夾片的第二引線框。
  3. 如請求項2所述的封裝結構，更包括包圍所述晶片堆疊體和所述夾片的包封件，其中所述第一引線框和所述第二引線框在所述包封件的外部延伸。
  4. 如請求項2所述的封裝結構，更包括在所述瞬態電壓抑制設備和所述晶粒焊盤之間的第一焊料。
  5. 如請求項4所述的封裝結構，其中所述晶粒焊盤包括凹入式通道，並且其中所述第一焊料在所述凹入式通道內延伸。
  6. 如請求項5所述的封裝結構，其中所述凹入式通道包括限定u形輪廓或v形輪廓的一組壁。
  7. 如請求項4所述的封裝結構，其中所述夾片包括第一接觸區和第二接觸區， 其中所述第一接觸區通過第二焊料連接到所述玻璃鈍化托盤設備，並且其中所述第二接觸區通過第三焊料連接到所述第二引線框。
  8. 如請求項1所述的封裝結構，其中所述導電晶圓被夾在所述瞬態電壓抑制設備和所述玻璃鈍化托盤設備之間。
  9. 一種半導體封裝，包括： 包括晶粒焊盤的第一引線框；以及 耦合到所述第一引線框的晶片堆疊體，其中所述晶片堆疊體包括被夾在瞬態電壓抑制（TVS）晶片和玻璃鈍化托盤（GPP）晶片之間的焊料晶圓。
  10. 如請求項9所述的半導體封裝，其中，所述瞬態電壓抑制晶片通過第一焊料耦合到所述晶粒焊盤。
  11. 如請求項10所述的半導體封裝，更包括：耦合到所述玻璃鈍化托盤晶片的夾片；以及 連接到所述夾片的第二引線框。
  12. 如請求項11所述的半導體封裝，更包括包圍所述晶片堆疊體和所述夾片的包封件，其中所述第一引線框和所述第二引線框在所述包封件的外部延伸。
  13. 如請求項11所述的半導體封裝，其中所述晶粒焊盤包括凹入式通道，其中所述第一焊料在所述凹入式通道內延伸，並且其中所述凹入式通道包括限定u形輪廓或v形輪廓的一組壁。
  14. 如請求項11所述的半導體封裝，其中，所述夾片包括第一接觸區和第二接觸區，其中，所述第一接觸區通過第二焊料連接到所述玻璃鈍化托盤晶片，並且其中，所述第二接觸區通過第三焊料連接到所述第二引線框。
  15. 一種用於形成封裝結構的方法，包括： 提供包括晶粒焊盤的第一引線框；以及 將晶片堆疊體耦合到所述第一引線框，其中所述晶片堆疊體包括： 耦合到所述晶粒焊盤的瞬態電壓抑制（TVS）設備； 耦合到所述瞬態電壓抑制設備的焊料晶圓；以及 耦合到所述焊料晶圓的玻璃鈍化托盤（GPP）設備。
  16. 如請求項15所述的方法，更包括： 將夾片耦合到所述玻璃鈍化托盤設備；以及 將第二引線框連接到所述夾片。
  17. 如請求項16所述的方法，更包括在所述晶片堆疊體和所述夾片周圍提供包封件，其中所述第一引線框和所述第二引線框在所述包封件的外部延伸。
  18. 如請求項16所述的方法，更包括在所述瞬態電壓抑制設備和所述晶粒焊盤之間提供第一焊料，其中所述第一焊料在所述晶粒焊盤的凹入式通道內延伸。
  19. 如請求項16所述的方法，更包括通過第二焊料將所述夾片的第一接觸區連接到所述玻璃鈍化托盤設備，並且通過第三焊料將所述夾片的第二接觸區連接到所述第二引線框。
TW110134085A 2020-09-18 2021-09-13 用於低容量ｔｖｓ的封裝結構、形成其的方法以及半導體封裝 TW202230675A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010988921.9 2020-09-18
CN202010988921.9A CN114203645A (zh) 2020-09-18 2020-09-18 用于低容量tvs的封装结构

Publications (1)

Publication Number Publication Date
TW202230675A true TW202230675A (zh) 2022-08-01

Family

ID=77726394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134085A TW202230675A (zh) 2020-09-18 2021-09-13 用於低容量ｔｖｓ的封裝結構、形成其的方法以及半導體封裝

Country Status (5)

Country Link
EP (1) EP3971959A1 (zh)
JP (1) JP2022051530A (zh)
KR (1) KR20220038002A (zh)
CN (1) CN114203645A (zh)
TW (1) TW202230675A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542820A (zh) * 2022-08-02 2024-02-09 力特半导体（无锡）有限公司 用于电视装置的封装结构组件
CN117766498A (zh) * 2022-09-16 2024-03-26 力特半导体（无锡）有限公司 不对称瞬态电压抑制器的封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618218B2 (ja) * 1988-12-15 1994-03-09 サンケン電気株式会社 半導体素子の固着方法
JP2003234382A (ja) * 2002-02-06 2003-08-22 Shindengen Electric Mfg Co Ltd 半導体装置
EP2677540A1 (en) * 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package

Also Published As

Publication number Publication date
KR20220038002A (ko) 2022-03-25
JP2022051530A (ja) 2022-03-31
CN114203645A (zh) 2022-03-18
EP3971959A1 (en) 2022-03-23

Similar Documents

Publication Publication Date Title
US11810775B2 (en) High power module package structures
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
TW202230675A (zh) 用於低容量ｔｖｓ的封裝結構、形成其的方法以及半導體封裝
US10051742B2 (en) Power module and manufacturing method thereof
US11081472B2 (en) Stacked die multichip module package
US20130334677A1 (en) Semiconductor Modules and Methods of Formation Thereof
US10553517B2 (en) High power module semiconductor package with multiple submodules
EP4443506A2 (en) Multi-chip package with reinforced isolation
US10937767B2 (en) Chip packaging method and device with packaged chips
TWI744562B (zh) 晶片封裝組件及其製造方法
JPWO2018061711A1 (ja) 半導体装置および製造方法
US7816182B2 (en) Simplified multichip packaging and package design
CN112701107A (zh) 一种堆叠封装结构及其封装工艺及电子产品
KR20240018379A (ko) Tvs 디바이스들을 위한 패키지 구조 어셈블리
CN212342600U (zh) 一种封装结构和半导体封装
TWI727861B (zh) 晶片封裝結構及其製造方法
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
US11929311B2 (en) Isolated semiconductor package with HV isolator on block
TW202029422A (zh) 積體電路封裝結構及其製造方法
US12009280B2 (en) IC package with heat spreader
US20230215833A1 (en) Limiting Failures Caused by Dendrite Growth on Semiconductor Chips
TWI820690B (zh) 功率模組及其製造方法
US20240021487A1 (en) Semiconductor device package
US20240071860A1 (en) High power module package structures
TWI629755B (zh) 大面積半導體晶片用的低熱應力封裝體、半導體裝置及減少半導體裝置熱應力的方法