CN117542820A - 用于电视装置的封装结构组件 - Google Patents

用于电视装置的封装结构组件 Download PDF

Info

Publication number
CN117542820A
CN117542820A CN202210920936.0A CN202210920936A CN117542820A CN 117542820 A CN117542820 A CN 117542820A CN 202210920936 A CN202210920936 A CN 202210920936A CN 117542820 A CN117542820 A CN 117542820A
Authority
CN
China
Prior art keywords
base
major side
chip layer
solder
peripheral ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210920936.0A
Other languages
English (en)
Inventor
张锋
高超
张环
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Semiconductor (Wuxi) Co Ltd
Original Assignee
Littelfuse Semiconductor (Wuxi) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Semiconductor (Wuxi) Co Ltd filed Critical Littelfuse Semiconductor (Wuxi) Co Ltd
Priority to CN202210920936.0A priority Critical patent/CN117542820A/zh
Priority to EP23188148.3A priority patent/EP4318578A1/en
Priority to US18/227,051 priority patent/US20240047317A1/en
Priority to KR1020230098665A priority patent/KR20240018379A/ko
Priority to TW112128808A priority patent/TW202410335A/zh
Publication of CN117542820A publication Critical patent/CN117542820A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本文提供了包括第一引线框架的封装结构，该第一引线框架具有第一基座和从该第一基座延伸的第一引线。第一周缘脊在第一基座的第一主侧中限定第一凹陷区域，其中，管芯焊盘定位在该第一凹陷区域内。该封装结构可以进一步包括芯片层，该芯片层具有与第二主侧相反的第一主侧，其中第二主侧与第一引线框架的基座的第一周缘脊抵接。该封装结构可以进一步包括夹片，该夹片包括第二基座和从该第二基座延伸的引线连接器，其中第二周缘脊在该第二基座的第二主侧中限定第二凹陷区域，并且其中该第二周缘脊与芯片层的第一主侧抵接。

Description

用于电视装置的封装结构组件
技术领域
本公开总体上涉及半导体装置的领域，更具体地说，涉及瞬态电压抑制(TVS)装置的封装结构组件。
背景技术
对集成电路进行封装通常是半导体装置制造的最后阶段。在封装期间，将代表半导体装置的核心的半导体管芯装入保护管芯免受物理损坏和腐蚀的壳体中。例如，半导体管芯通常使用焊料合金回流、导电环氧树脂等安装在铜基板上。然后，安装的半导体管芯通常被封包在塑料或环氧化合物中。
随着半导体装置的功率需求的增加，较大的半导体管芯(有时称为“大面积半导体管芯”)已成为提供相应较高的电流处理水平的必要条件。在一些情况下，比如在TVS二极管应用中，多个芯片以堆叠构造进行串联连接，以提供足够高的击穿电压。然而，在组装过程期间，焊膏固化存在一些困难，因为焊膏很容易流到芯片边缘并且导致溢出问题。至少针对这个缺点，提供了本公开。
发明内容
提供本发明内容以便以简化的形式介绍一系列概念，这些概念将在下文的具体实施方式中进一步描述。本发明内容不旨在指出所要求保护的主题的关键特征或基本特征，本发明内容也不旨在帮助确定所要求保护的主题的范围。
在一些实施例中，封装结构可以包括第一引线框架，该第一引线框架包括第一基座和从该第一基座延伸的第一引线，其中第一周缘脊在第一基座的第一主侧中限定第一凹陷区域，并且其中，管芯焊盘定位在第一凹陷区域内。该封装结构可以进一步包括芯片层，该芯片层具有与第二主侧相反的第一主侧，其中，第二主侧与第一引线框架的基座的第一周缘脊抵接。该封装结构可以进一步包括夹片，该夹片包括第二基座和从该第二基座延伸的引线连接器，其中，第二周缘脊在该第二基座的第二主侧中限定第二凹陷区域，并且其中，该第二周缘脊与芯片层的第一主侧抵接。
在一些实施例中，半导体封装可以包括第一引线框架，该第一引线框架包括第一基座和从该第一基座延伸的第一引线，其中第一周缘脊在第一基座的第一主侧中限定第一凹陷区域，并且其中，管芯焊盘定位在第一凹陷区域内。该半导体封装可以进一步包括芯片层，该芯片层具有与第二主侧相反的第一主侧，其中第二主侧与第一引线框架的基座的第一周缘脊抵接。该半导体结构可以进一步包括夹片，该夹片包括第二基座和从该第二基座延伸的引线连接器，其中第二周缘脊在该第二基座的第二主侧中限定第二凹陷区域，并且其中，该第二周缘脊与芯片层的第一主侧抵接。
在一些实施例中，形成封装结构的方法可以包括提供第一引线框架，该第一引线框架包括第一基座和从该第一基座延伸的第一引线，其中，第一周缘脊在第一基座的第一主侧中限定第一凹陷区域，并且其中，管芯焊盘定位在第一凹陷区域内。该方法可以进一步包括将芯片层连接到第一引线框架，其中，该芯片层包括与第二主侧相反的第一主侧，并且其中，第二主侧与第一引线框架的基座的第一周缘脊抵接。该方法可以进一步包括将夹片连接到芯片层，其中，该夹片包括第二基座和从该第二基座延伸的引线连接器，其中，第二周缘脊在该第二基座的第二主侧中限定第二凹陷区域，并且其中，该第二周缘脊与芯片层的第一主侧抵接。
附图说明
附图说明了本公开的示例性方法，包括其原理的实际应用，如下所示：
图1是根据本公开的实施例的半导体封装的透视图；
图2是根据本公开的实施例的半导体封装的侧视横截面视图；
图3A是根据本公开的实施例的半导体封装的第一引线框架的透视图；
图3B是根据本公开的实施例的半导体封装的第一引线框架的俯视图；
图4A是根据本公开的实施例的半导体封装的夹片的透视图；
图4B是根据本公开的实施例的半导体封装的夹片的俯视图；
图5是根据本公开的实施例的半导体封装的芯片层的透视图；
图6是根据本公开的实施例的方法的流程图。
附图不一定按比例绘制。附图仅仅是表示，并不旨在描写本公开的具体参数。附图旨在描绘本公开的典型实施例，因此不应被视为限制范围。在图纸中，相似的编号代表相似的元件。
此外，为了说明清楚，一些图中的某些元件可以省略，或者不按比例示出。为了说明清楚，横截面视图可以是“剖切”或“近视”横截面视图的形式，省略了在“真实”横截面视图中可见的某些背景线。此外，为了清楚起见，在某些图纸中可以省略一些附图标记。
具体实施方式
下文将参考附图对根据本公开的装置、封装和方法进行更全面的描述，附图中示出了系统和方法的实施例。然而，装置、封装和方法可以以许多不同的形式体现，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域的技术人员全面传达装置、封装和方法的范围。
参考图1-2，示出了根据本公开的半导体装置或封装结构100的示例性实施例。封装结构(下文称为“结构”)100可以包括部分位于封包106内的第一引线框架102和第二引线框架104。第一引线框架102可以包括第一自由端103，并且第二引线框架104可以包括第二自由端105。第一自由端103和第二自由端105可以与基板或PCB(未示出)联接。如图2中最佳示出的，结构100可以进一步包括芯片层110，该芯片层具有与夹片118连接或抵接的第一主侧112以及与第二引线框架102连接或抵接的第二主侧114。第一焊料120可以夹在第一引线框架102和芯片层110的第二主侧114之间，并且第二焊料122可以夹在芯片层110的第一主侧112和夹片118之间。第三焊料123可以将夹片118的引线连接器124连接到第二引线框架104。
图3A-3B更详细地示出了第一引线框架102。第一引线框架102可以包括与第一基座126连接的第一引线125。第一基座126可以是大致扁平的或平面的，该第一基座具有与第二主侧127相反的第一主侧133，而第一引线125弯曲或卷绕以与基板连接。为了增加第一引线125和第一基座126之间的柔性，第一引线框架102可以包括在第一引线125和第一基座126之间的相交处的第一狭槽128、第二狭槽129和固定狭槽130。
如图进一步所示，第一基座126可以包括远离第一主侧133延伸的第一台阶132以及从第一台阶132延伸的第一周缘脊134。有利的是，第一周缘脊134限定了第一凹陷区域135，该第一凹陷区域可操作以在其中接收和保留第一焊料120(图2)。当组装结构100时，第一周缘脊134可以与芯片层110的第二主侧114直接接触或非常接近，以将第一焊料120容纳在第一凹陷区域135内。在一些实施例中，管芯焊盘137可以存在于第一凹陷区域135内。当管芯焊盘137存在时，第一焊料120可以将管芯焊盘137与芯片层110的第二主侧114连接。
图4A-4B更详细地示出了夹片118。在一些实施例中，夹片118可以包括与第二主侧142相反的第一主侧140，其中第二主侧142可以抵接芯片层110。如图所示，夹片118可以包括连接到引线连接器124的第二基座144。如上所述，第三焊料123可以将引线连接器124连接到第二引线框架104。
如图4B所示，夹片118可以包括沿着第二主侧142限定第二凹陷区域150的第二周缘脊148。当组装结构100时，第二周缘脊148抵接或靠近芯片层110的第一主侧112。因此，第二焊料122(图2)被第二周缘脊148更好地容纳在第二凹陷区域150内。
图5更详细地示出了芯片层110。在一些实施例中，芯片层110的第一主侧112可以包括由周缘或边界156限定的第三凹陷区域155。芯片层110可以包括第三凹陷区域155内的瞬态电压抑制(TVS)装置158。当组装结构100时，夹片118的第二周缘脊148可以延伸到第三凹陷区域155中，并且第二焊料122可以将TVS装置158与第二基座144的第二主侧142连接。
现在转向图6，将描述根据本公开的实施例的用于形成封装结构的方法200。在框201处，方法200可以包括提供第一引线框架，该第一引线框架包括第一基座和从该第一基座延伸的第一引线，其中第一周缘脊在第一基座的第一主侧中限定第一凹陷区域，并且其中，管芯焊盘定位在第一凹陷区域内。
在框202处，方法200可以包括将芯片层连接到第一引线框架，其中该芯片层包括与第二主侧相反的第一主侧，并且其中，第二主侧与第一引线框架的基座的第一周缘脊抵接。
在一些实施例中，在框203处，方法200可以进一步包括将夹片连接到芯片层，其中，该夹片包括第二基座和从该第二基座延伸的引线连接器，其中，第二周缘脊在该第二基座的第二主侧中限定第二凹陷区域，并且其中，该第二周缘脊与芯片层的第一主侧抵接。
在一些实施例中，方法200可以进一步包括在第一基座和芯片层之间提供第一焊料，其中，第一周缘脊和第一凹陷区域约束第一焊料的移动，并且其中，第一焊料与管芯焊盘和芯片层的第二主侧直接接触。在一些实施例中，该方法可以进一步包括在第二基座和芯片层之间提供第二焊料，其中，第二周缘脊和第二凹陷区域约束第二焊料的移动。在一些实施例中，该方法可以进一步包括使用第二焊料将芯片层的瞬态电压抑制(TVS)装置联接到第二基座。
尽管上文将说明性方法200描述为一系列行为或事件，但是除非特别说明，否则本公开不受此类行为或事件的图示顺序的限制。例如，根据本公开，一些行为可以以不同的顺序发生和/或与除了本文示出和/或描述的行为或事件之外的其他行为或事件同时发生。此外，并非所有示出的行为或事件都是实现根据本公开的方法所必需的。此外，方法200可以结合本文示出和描述的结构的形成和/或处理以及未示出的其他结构来实现。
如本文所使用的，以单数形式陈述并且用词语“一”或“一个”开头的元素或步骤应理解为不排除复数元素或步骤，除非明确陈述了这种排除。此外，对本公开的“一个实施例”的引用不旨在解释为排除也包括所陈述特征的附加实施例的存在。
本文使用的“包括”、“包括”或“具有”及其变体意味着涵盖其后列出的项目及其等同物以及附加项目。因此，术语“包括”、“包括”或“具有”及其变体是开放式表达，并且可以在本文中互换使用。
如本文所使用的，短语“至少一个”、“一个或更多个”和“和/或”是开放式表达，在操作中既是连接词又是转折词。例如，表述“A、B和C中的至少一个”、“A、B或C中的至少一个”、“A、B和C中的一个或多个”、“A、B或C中的一个或更多个”和“A、B和/或C”是指A单独、B单独、C单独、A和B一起、A和C一起、B和C一起、或者A、B和C一起。
所有方向参考(例如，近侧、远侧、上部、下部、向上、向下、左、右、测侧向、纵向、前、后、顶部、底部、上方、下方、竖直、水平、径向、轴向、顺时针和逆时针)仅用于标识目的，以帮助读者理解本公开。方向参考不产生限制，特别是关于本公开的位置、方位或使用。除非另有说明，否则连接参考(例如，附接、联接、连接和联合)应作广义解释，并且可以包括元件集合之间的中间构件和元件之间的相对移动。因此，连接参考不一定可推断两个元件直接连接并且彼此是固定关系。
此外，标识参考(例如，主要、次要、第一、第二、第三、第四等)并不旨在意味着重要性或优先权，而是用来区分一个特征和另一个特征。图纸供说明之用，并且所附图纸中反映的尺寸、位置、顺序和相对大小可能有所不同。
此外，术语“基本上”或“近似地”以及术语“大约”或“近似地”在一些实施例中可以互换使用，并且可以使用本领域的普通技术人员可接受的任何相关度量来描述。例如，这些术语可以用作与参考参数的比较，以指示能够提供预期功能的偏差。虽然不是限制性的，但是与参考参数的偏差可以是例如小于1％、小于3％、小于5％、小于10％、小于15％、小于20％等的量。
出于说明和描述的目的，已对示例实施例进行了上述描述。它并非详尽无遗的或将本公开限制于所公开的精确形式。根据本公开，可以进行许多修改和变化。意图是本公开的范围不受该详细描述的限制，而是受所附权利要求的限制。要求本申请的优先权的未来提交的申请可以以不同的方式主张所公开的主题，并且通常可以包括本文中以各种方式公开或以其他方式展示的一个或更多个限制的任何集合。

Claims (20)

1.一种封装结构，包括：
第一引线框架，该第一引线框架包括第一基座和从所述第一基座延伸的第一引线，其中第一周缘脊在所述第一基座的第一主侧中限定第一凹陷区域，并且其中所述管芯焊盘定位在所述第一凹陷区域内；
芯片层，该芯片层具有与第二主侧相反的第一主侧，其中所述第二主侧与所述第一引线框架的第一基座的第一周缘脊抵接；以及
夹片，该夹片包括第二基座和从所述第二基座延伸的引线连接器，其中第二周缘脊在所述第二基座的第二主侧中限定第二凹陷区域，并且其中所述第二周缘脊与所述芯片层的第一主侧抵接。
2.根据权利要求1所述的封装结构，进一步包括与所述夹片的引线连接器连接的第二引线框架。
3.根据权利要求2所述的封装结构，进一步包括围绕所述芯片层的封包，其中所述第一引线框架和第二引线框架延伸穿过所述封包。
4.根据权利要求2所述的封装结构，进一步包括在所述第一基座和所述芯片层之间的第一焊料，其中，所述第一周缘脊和所述第一凹陷区域约束所述第一焊料的移动。
5.根据权利要求4所述的封装结构，其中，所述第一焊料与所述管芯焊盘和所述芯片层的第二主侧直接接触。
6.根据权利要求2所述的封装结构，进一步包括在所述第二基座和所述芯片层之间的第二焊料，其中，所述第二周缘脊和所述第二凹陷区域约束所述第二焊料的移动。
7.根据权利要求2所述的封装结构，进一步包括在所述引线连接器和所述第二引线框架之间的第三焊料。
8.根据权利要求1所述的封装结构，其中，所述芯片层包括瞬态电压抑制装置。
9.根据权利要求8所述的封装结构，其中，所述第二焊料将所述瞬态电压抑制装置和所述第二基座联接。
10.一种半导体封装，包括：
第一引线框架，该第一引线框架包括第一基座和从所述第一基座延伸的第一引线，其中，第一周缘脊在所述第一基座的第一主侧中限定第一凹陷区域，并且其中，所述管芯焊盘定位在所述第一凹陷区域内；
芯片层，该芯片层具有与第二主侧相反的第一主侧，其中，所述第二主侧与所述第一引线框架的第一基座的第一周缘脊抵接；以及
夹片，该夹片包括第二基座和从所述第二基座延伸的引线连接器，其中，第二周缘脊在所述第二基座的第二主侧中限定第二凹陷区域，并且其中，所述第二周缘脊与所述芯片层的第一主侧抵接。
11.根据权利要求10所述的半导体封装，进一步包括：
与所述夹片的引线连接器连接的第二引线框架；以及
围绕所述芯片层的封包，其中，所述第一引线框架和第二引线框架延伸到所述封包外。
12.根据权利要求11所述的半导体封装，进一步包括在所述第一基座和所述芯片层之间的第一焊料，其中，所述第一周缘脊和所述第一凹陷区域约束所述第一焊料的移动，并且其中，所述第一焊料与所述管芯焊盘和所述芯片层的第二主侧直接接触。
13.根据权利要求11所述的半导体封装，进一步包括在所述第二基座和所述芯片层之间的第二焊料，其中，所述第二周缘脊和所述第二凹陷区域约束所述第二焊料的移动。
14.根据权利要求11所述的半导体封装，进一步包括在所述引线连接器和所述第二引线框架之间的第三焊料。
15.根据权利要求11所述的半导体封装，其中，所述芯片层包括瞬态电压抑制装置。
16.根据权利要求15所述的半导体封装，其中，所述第一焊料将所述瞬态电压抑制装置和所述第二基座联接。
17.一种形成封装结构的方法，包括：
提供第一引线框架，所述第一引线框架包括第一基座和从所述第一基座延伸的第一引线，其中，第一周缘脊在所述第一基座的第一主侧中限定第一凹陷区域，并且其中，管芯焊盘定位在所述第一凹陷区域内；
将芯片层连接到所述第一引线框架，其中，所述芯片层包括与第二主侧相反的第一主侧，并且其中，所述第二主侧与所述第一引线框架的第一基座的第一周缘脊抵接；以及
将夹片连接到所述芯片层，其中，所述夹片包括第二基座和从所述第二基座延伸的引线连接器，其中，第二周缘脊在所述第二基座的第二主侧中限定第二凹陷区域，并且其中，所述第二周缘脊与所述芯片层的第一主侧抵接。
18.根据权利要求17所述的方法，进一步包括在所述第一基座和所述芯片层之间提供第一焊料，其中，所述第一周缘脊和所述第一凹陷区域约束所述第一焊料的移动，并且其中，所述第一焊料与所述管芯焊盘和所述芯片层的第二主侧直接接触。
19.根据权利要求17所述的方法，进一步包括在所述第二基座和所述芯片层之间提供第二焊料，其中，所述第二周缘脊和所述第二凹陷区域约束所述第二焊料的移动。
20.根据权利要求17所述的方法，进一步包括使用所述第二焊料将所述芯片层的瞬态电压抑制装置联接到所述第二基座。
CN202210920936.0A 2022-08-02 2022-08-02 用于电视装置的封装结构组件 Pending CN117542820A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210920936.0A CN117542820A (zh) 2022-08-02 2022-08-02 用于电视装置的封装结构组件
EP23188148.3A EP4318578A1 (en) 2022-08-02 2023-07-27 Package structure assembly for tvs devices
US18/227,051 US20240047317A1 (en) 2022-08-02 2023-07-27 Package structure assembly for tvs devices
KR1020230098665A KR20240018379A (ko) 2022-08-02 2023-07-28 Tvs 디바이스들을 위한 패키지 구조 어셈블리
TW112128808A TW202410335A (zh) 2022-08-02 2023-08-01 封裝結構、半導體封裝以及形成封裝結構的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210920936.0A CN117542820A (zh) 2022-08-02 2022-08-02 用于电视装置的封装结构组件

Publications (1)

Publication Number Publication Date
CN117542820A true CN117542820A (zh) 2024-02-09

Family

ID=87517210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210920936.0A Pending CN117542820A (zh) 2022-08-02 2022-08-02 用于电视装置的封装结构组件

Country Status (5)

Country Link
US (1) US20240047317A1 (zh)
EP (1) EP4318578A1 (zh)
KR (1) KR20240018379A (zh)
CN (1) CN117542820A (zh)
TW (1) TW202410335A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995802A (zh) * 2022-10-28 2024-05-07 力特半导体（无锡）有限公司 具有降低的热应力和机械应力的半导体器件封装

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066846A (ja) * 1983-09-24 1985-04-17 Nippon Denso Co Ltd 半導体整流装置
JPH01125941A (ja) * 1987-11-11 1989-05-18 Mitsubishi Electric Corp 半導体装置のリードフレーム
KR101569769B1 (ko) * 2014-02-19 2015-11-17 제엠제코(주) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
EP2930747A1 (en) * 2014-04-07 2015-10-14 Nxp B.V. Lead for connection to a semiconductor device
CN114203645A (zh) * 2020-09-18 2022-03-18 力特半导体（无锡）有限公司 用于低容量tvs的封装结构

Also Published As

Publication number Publication date
KR20240018379A (ko) 2024-02-13
US20240047317A1 (en) 2024-02-08
TW202410335A (zh) 2024-03-01
EP4318578A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
US7345357B2 (en) High density chip scale leadframe package and method of manufacturing the package
US7834433B2 (en) Semiconductor power device
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
US20130026616A1 (en) Power device package module and manufacturing method thereof
US20040124508A1 (en) High performance chip scale leadframe package and method of manufacturing the package
US20240047317A1 (en) Package structure assembly for tvs devices
CN103098205A (zh) 用于集成电路封装的设备
EP0978871A2 (en) A low power packaging design
EP3971959A1 (en) Package structure for low-capacity tvs
US6661091B1 (en) Semiconductor device
CN218647933U (zh) 具有降低的热应力和机械应力的半导体器件封装及半导体器件
CN217280758U (zh) 分立功率半导体封装
CN213150769U (zh) 大功率集成电路芯片封装装置
CN212342600U (zh) 一种封装结构和半导体封装
US8222719B2 (en) Quad flat no lead (QFN) integrated circuit (IC) package having a modified paddle and method for designing the package
WO2014159471A1 (en) Stack die package
US8927343B2 (en) Package process
CN217280759U (zh) 小外形tvs封装结构
CN214043647U (zh) 表面贴装封装和表面贴装芯片封装的引线框架结构装置
CN217280757U (zh) 用于小型表面安装器件的半导体封装结构
CN219286394U (zh) 半导体器件和半导体芯片组件
US20240355716A1 (en) Side-wettable semiconductor package device with heat dissipation surface structure
US20230027138A1 (en) Power module
EP4362085A1 (en) Semiconductor device package with reduced thermal and mechanical stress
EP4372802A1 (en) Stiffener for a semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination