TW202230355A - 半導體記憶裝置之製造方法 - Google Patents

半導體記憶裝置之製造方法 Download PDF

Info

Publication number
TW202230355A
TW202230355A TW111112978A TW111112978A TW202230355A TW 202230355 A TW202230355 A TW 202230355A TW 111112978 A TW111112978 A TW 111112978A TW 111112978 A TW111112978 A TW 111112978A TW 202230355 A TW202230355 A TW 202230355A
Authority
TW
Taiwan
Prior art keywords
layer
memory
semiconductor
insulating film
pillar
Prior art date
Application number
TW111112978A
Other languages
English (en)
Other versions
TWI820662B (zh
Inventor
満野陽介
濱田龍文
五月女真一
九鬼知博
明星裕也
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202230355A publication Critical patent/TW202230355A/zh
Application granted granted Critical
Publication of TWI820662B publication Critical patent/TWI820662B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

實施形態提供一種將記憶柱內之半導體層良好地連接之半導體記憶裝置及其製造方法。 一實施形態之半導體記憶裝置具備：積層體，其包含沿著第1方向積層之複數個第1導電體層、及配置於上述複數個第1導電體層之上方且沿著上述第1方向積層之複數個第2導電體層；柱，其於上述積層體內沿著上述第1方向延伸，且包含半導體層；以及電荷蓄積層，其配置於上述複數個第1導電體層與上述半導體層之間、及上述複數個第2導電體層與上述半導體層之間。上述半導體層包含：第1部分，其於上述複數個第1導電體層中之最上層之第1導電體層與上述複數個第2導電體層中之最下層的第2導電體層之間，沿著上述第1方向延伸；及第2部分，其配置於上述半導體層之上述第1部分之上方，且直徑隨著往向上方而減少。

Description

半導體記憶裝置之製造方法
實施形態係關於一種半導體記憶裝置及其製造方法。
作為能夠非揮發地記憶資料之半導體記憶裝置，已知有NAND(Not And，反及)快閃記憶體。於如該NAND快閃記憶體之半導體記憶裝置中，為了高積體化、大容量化，而採用三維記憶體構造。三維記憶體構造例如係於基板之上方設置記憶柱，於上述記憶柱內配置包含複數個記憶胞之記憶胞群(NAND串)。與上述記憶柱對應之記憶體孔分兩次形成，即形成下側部分與上側部分。
實施形態提供一種將記憶柱內之半導體層良好地連接之半導體記憶裝置及其製造方法。
實施形態之半導體記憶裝置具備：積層體，其包含沿著第1方向積層之複數個第1導電體層、及配置於上述複數個第1導電體層之上方且沿著上述第1方向積層之複數個第2導電體層；柱，其於上述積層體內沿著上述第1方向延伸，且包含半導體層；以及電荷蓄積層，其配置於上述複數個第1導電體層與上述半導體層之間、及上述複數個第2導電體層與上述半導體層之間。上述半導體層包含：第1部分，其於上述複數個第1導電體層中之最上層之第1導電體層與上述複數個第2導電體層中之最下層的第2導電體層之間，沿著上述第1方向延伸；及第2部分，其配置於上述半導體層之上述第1部分之上方，且直徑隨著往向上方而減少。
以下，參照圖式對實施形態進行說明。各實施形態例示用以將發明之技術思想具體化之裝置或方法。圖式為模式圖或概念圖，各圖式之尺寸及比率等未必與實物相同。本發明之技術思想不由構成要素之形狀、構造、配置等特定。
再者，於以下說明中，對具有大致相同功能及構成之構成要素標註相同符號。構成參照符號之文字之後之數字係為了區分由包含相同文字之參照符號參照且具有相同構成的要素而使用。於由包含相同文字之參照符號所表示之要素彼此不需要區分之情形時，該等要素由僅包含相同文字之參照符號來參照。
於本說明書中，“膜厚”例如表示構成要素之內徑與外徑之差。某構成要素之“內徑”及“外徑”分別指以與積層於基板上之積層體之積層面平行之截面切割該構成要素之情形時之該構成要素的內側及外側之直徑之平均值。再者，“直徑”係指“外徑”(或“內徑”)。
又，於本說明書中，靠近之2個構成要素之部分“對向”表示該2個構成要素之各者之部分具有相互平行之面，且以該平行之面彼此相對之方式形成。
1.第1實施形態  對第1實施形態之半導體記憶裝置進行說明。
1.1構成  首先，對第1實施形態之半導體記憶裝置之構成進行說明。
1.1.1半導體記憶裝置  圖1係用以對第1實施形態之半導體記憶裝置之構成進行說明之方塊圖。半導體記憶裝置1係能夠非揮發地記憶資料之NAND型快閃記憶體，由外部之記憶體控制器2來控制。半導體記憶裝置1與記憶體控制器2之間的通信例如支援NAND介面標準。
如圖1所示，半導體記憶裝置1例如具備記憶胞陣列10、指令暫存器11、位址暫存器12、定序器13、驅動器模組14、列解碼器模組15、及感測放大器模組16。
記憶胞陣列10包含複數個區塊BLK0～BLKn(n為1以上之整數)。區塊BLK係能夠非揮發地記憶資料之複數個記憶胞之集合，例如用作資料之抹除單位。又，於記憶胞陣列10設置複數個位元線及複數個字元線。各記憶胞例如與1條位元線及1條字元線建立關聯。下文將對記憶胞陣列10之詳細構成進行敍述。
指令暫存器11保存半導體記憶裝置1自記憶體控制器2接收到之指令CMD。指令CMD例如包括使定序器13執行讀出動作、寫入動作、抹除動作等之命令。
位址暫存器12保存半導體記憶裝置1自記憶體控制器2接收到之位址資訊ADD。位址資訊ADD例如包括區塊位址BA、頁位址PA、及行位址CA。例如區塊位址BA、頁位址PA、及行位址CA分別用於區塊BLK、字元線、及位元線之選擇。
定序器13對半導體記憶裝置1整體之動作進行控制。例如，定序器13基於由指令暫存器11保存之指令CMD對驅動器模組14、列解碼器模組15、及感測放大器模組16等進行控制，來執行讀出動作、寫入動作、抹除動作等。
驅動器模組14產生讀出動作、寫入動作、抹除動作等中使用之電壓。而且，驅動器模組14例如基於由位址暫存器12保存之頁位址PA對與所選擇之字元線對應之信號線施加產生之電壓。
列解碼器模組15基於由位址暫存器12保存之區塊位址BA選擇對應之記憶胞陣列10內之1個區塊BLK。而且，列解碼器模組15例如將對與所選擇之字元線對應之信號線施加之電壓傳輸至所選擇的區塊BLK內之所選擇之字元線。
感測放大器模組16於寫入動作中，根據自記憶體控制器2接收到之寫入資料DAT對各位元線施加所需之電壓。又，感測放大器模組16於讀出動作中，基於位元線之電壓判定由記憶胞記憶之資料，並將判定結果作為讀出資料DAT而傳輸至記憶體控制器2。
以上所說明之半導體記憶裝置1及記憶體控制器2亦可藉由其等之組合而構成為1個半導體裝置。作為此種半導體裝置，例如可列舉SD TM(secure digital，安全數位)卡之類的記憶卡或SSD(solid state drive，固態驅動器)等。
1.1.2記憶胞陣列之電路構成  圖2係用以對第1實施形態之半導體記憶裝置之記憶胞陣列之構成進行說明的電路圖。於圖2中，示出記憶胞陣列10中包含之複數個區塊BLK中之1個區塊BLK。
如圖2所示，區塊BLK例如包含4個串單元SU0～SU3。各串單元SU包含與位元線BL0～BLm(m為1以上之整數)分別建立關聯之複數個NAND串NS。各NAND串NS例如包含記憶胞電晶體MT0～MT7、以及選擇電晶體ST1及ST2。記憶胞電晶體MT包含控制閘極及電荷蓄積層，非揮發地保存資料。選擇電晶體ST1及ST2分別用於各種動作時之串單元SU之選擇。
於各NAND串NS中，記憶胞電晶體MT0～MT15串聯連接。選擇電晶體ST1之汲極連接於建立關聯之位元線BL，選擇電晶體ST1之源極連接於串聯連接之記憶胞電晶體MT0～MT15之一端。選擇電晶體ST2之汲極連接於串聯連接之記憶胞電晶體MT0～MT15之另一端。選擇電晶體ST2之源極連接於源極線SL。
於同一區塊BLK內，記憶胞電晶體MT0～MT15之控制閘極分別共通連接於字元線WL0～WL15。串單元SU0～SU3內之選擇電晶體ST1之閘極分別共通連接於選擇閘極線SGD0～SGD3。選擇電晶體ST2之閘極共通連接於選擇閘極線SGS。
於以上所說明之記憶胞陣列10之電路構成中，位元線BL由各串單元SU中被分配同一行位址之NAND串NS共用。源極線SL例如於複數個區塊BLK間共用。
於1個串單元SU內連接於共通之字元線WL之複數個記憶胞電晶體MT之集合例如被稱為胞單元CU。例如將包含分別記憶1位元資料之記憶胞電晶體MT之胞單元CU之記憶容量定義為「1頁資料」。胞單元CU可與記憶胞電晶體MT所記憶之資料之位元數對應地具有2頁資料以上之記憶容量。
再者，第1實施形態之半導體記憶裝置1所具備之記憶胞陣列10之電路構成並不限定於以上所說明之構成。例如，各NAND串NS所包含之記憶胞電晶體MT以及選擇電晶體ST1及ST2之個數可分別設計為任意個數。各區塊BLK所包含之串單元SU之個數可設計為任意個數。
1.1.3記憶胞陣列之構造  以下，對第1實施形態之半導體記憶裝置之記憶胞陣列之構造的一例進行說明。
再者，於以下供參照之圖式中，Y方向與位元線BL之延伸方向對應，Z方向與相對於形成半導體記憶裝置1之半導體基板20之表面鉛直之方向對應。又，X方向係於與半導體基板20之表面平行之平面上與Y方向交叉之方向。於剖視圖中，為了便於看圖，適當省略絕緣層(層間絕緣膜)、配線、接點等構成要素。
圖3表示第1實施形態之半導體記憶裝置之記憶胞陣列10之截面構造的一例。如圖3所示，記憶胞陣列10例如包含導電體層21～25。導電體層21～25設置於半導體基板20之上方。
如圖3所示，於半導體基板20之上方介隔絕緣體層(未圖示)設置導電體層21。可於該絕緣體層設置感測放大器模組16等電路。導電體層21例如形成為沿著XY平面擴展之板狀，成為源極線SL。導電體層21例如包含矽。
於導電體層21之上方介隔絕緣體層(未圖示)設置導電體層22。導電體層22用作選擇閘極線SGS。
於導電體層22之上方交替積層複數個絕緣體層(未圖示)與導電體層23。導電體層23例如自半導體基板20側起依次分別用作字元線WL0～WL7。
在積層於最上層之導電體層23之上方交替積層複數個絕緣體層(未圖示)與導電體層24。導電體層24例如自半導體基板20側起依次分別用作字元線WL8～WL15。
最上層之導電體層23與最下層之導電體層24之Z方向的間隔大於相鄰之導電體層23間彼此或導電體層24間彼此之Z方向之間隔。即，最上層之導電體層23與最下層之導電體層24之間的絕緣體層之厚度較相鄰之導電體層23間彼此或導電體層24間彼此之絕緣體層厚。於該最上層之導電體層23與最下層之導電體層24之間形成下述記憶柱中的接面部。
在積層於最上層之導電體層24之上方介隔絕緣體層(未圖示)設置導電體層25。導電體層25用作選擇閘極線SGD。
導電體層22～25例如形成為沿著XY平面擴展之板狀，例如包含鎢(W)。
於導電體層25之上方介隔絕緣體層(未圖示)設置導電體層26。例如導電體層26沿著Y軸延伸，沿著X軸呈線狀排列複數條，且分別用作位元線BL。導電體層26例如包含銅(Cu)。
記憶柱MP沿著Z軸延伸設置，貫通導電體層22～25，且底部與導電體層21接觸。記憶柱MP包含下部柱LMP、形成於下部柱LMP之上方之上部柱UMP、及將下部柱LMP與上部柱UMP之間連接之接面部JT。
接面部JT形成於記憶柱MP中之最上層之導電體層23與最下層之導電體層24之間的部分。下部柱LMP及上部柱UMP分別相當於記憶柱MP中之接面部JT之下方及上方之部分。下部柱LMP之上端於最上層之導電體層23之上表面之上方與接面部JT的下端接觸，上部柱UMP之下端於最下層之導電體層24之下表面之下方與接面部JT的上端接觸。接面部JT例如可具有直徑大於下部柱LMP之直徑之最大值、及上部柱UMP之直徑之最大值之部分。
下部柱LMP具有如直徑自下方朝向上方變大之錐形狀。因此，下部柱LMP於與導電體層21接觸之部分直徑最小，於與接面部JT接觸之部分直徑最大。
上部柱UMP具有如直徑自下方朝向上方暫時先變小後，直徑再隨著進一步朝向上方而變大之收縮形狀(直徑最小之部分不位於端部之形狀)。因此，上部柱UMP至少於與接面部JT接觸之部分之上方直徑最小。
下文將對接面部JT及其周邊之構成進行敍述。
記憶柱MP例如包含核心部件30、半導體層31、隧道絕緣膜32、電荷蓄積層33、阻擋絕緣膜34、及半導體部35。核心部件30、半導體層31、隧道絕緣膜32、電荷蓄積層33、及阻擋絕緣膜34分別於下部柱LMP、接面部JT、及上部柱UMP內形成為連續膜。
具體而言，核心部件30設置於下部柱LMP之大致中心，且沿著Z軸延伸。核心部件30之上端例如位於導電體層25之上方，下端例如位於導電體層21之層內。核心部件30例如包含氧化矽(SiO 2)等絕緣體。
半導體層31覆蓋核心部件30之底面及側面，例如包含以包圍核心部件30之整個側面之方式沿著Z軸形成之圓筒狀部分。半導體層31之下端與導電體層21接觸，其上端位於導電體層25之上層。半導體層31例如包含多晶矽。
隧道絕緣膜32覆蓋半導體層31之側面，例如包含以包圍半導體層31之整個側面之方式沿著Z軸形成之圓筒狀部分。隧道絕緣膜32例如包含氧化矽(SiO 2)等絕緣體。
電荷蓄積層33覆蓋隧道絕緣膜32之側面，例如包含以包圍隧道絕緣膜32之整個側面之方式沿著Z軸形成之圓筒狀部分。電荷蓄積層33例如包含氮化矽(SiN)。
阻擋絕緣膜34覆蓋電荷蓄積層33之側面，例如包含以包圍電荷蓄積層33之整個側面之方式沿著Z軸形成之圓筒狀部分。阻擋絕緣膜34例如包含氧化矽(SiO 2)等絕緣體。
半導體部35覆蓋核心部件30之上表面，且與核心部件30之上方之半導體層31之內壁部分、及於半導體部35之正上方形成之接點MPC之下端接觸。半導體部35例如為圓柱狀，且到達上部柱UMP之上端。
於記憶柱MP內之半導體層31及半導體部35之上表面設置柱狀之接點MPC。於圖3之剖視圖中，示出與2條記憶柱MP中之1個記憶柱MP對應之接點MPC。未圖示接點MPC之其餘1個記憶柱MP於圖3之紙面深度側或近前側之截面中設置接點MPC。各接點MPC之上表面與對應之1個導電體層26(位元線BL)接觸，並電性連接。
絕緣體層36例如沿著XZ平面形成為板狀，作為沿著Y軸將導電體層22～25斷開之狹縫SLT而發揮功能。導電體層22～25藉由絕緣體層36例如斷開為各個區塊BLK。絕緣體層36之上端位於導電體層25與導電體層26之間，下端例如位於設置有導電體層21之層。絕緣體層36例如包含氧化矽(SiO 2)等絕緣體。
絕緣體層36之上端及下端與記憶柱MP之上端及下端可對齊，亦可不對齊。
於以上所說明之記憶柱MP之構造中，下部柱LMP與導電體層22交叉之部分作為選擇電晶體ST2發揮功能。下部柱LMP與導電體層23交叉之部分作為記憶胞電晶體MT0～MT7發揮功能。上部柱UMP與導電體層24交叉之部分作為記憶胞電晶體MT8～MT15發揮功能。上部柱UMP與導電體層25交叉之部分作為選擇電晶體ST1發揮功能。
即，半導體層31用作記憶胞電晶體MT以及選擇電晶體ST1及ST2之各者之通道。藉此，記憶柱MP各者例如作為1個NAND串NS發揮功能。
再者，以上所說明之記憶胞陣列10之構造僅為一例，記憶胞陣列10亦可具有其他構造。例如，導電體層23及24之個數係基於字元線WL之條數來設計。亦可對選擇閘極線SGS及SGD分別分配設置於複數層之複數個導電體層22及25。於將選擇閘極線SGS設置於複數層之情形時，亦可使用與導電體層22不同之導電體。記憶柱MP與導電體層25之間可經由2個以上之接點電性連接，亦可經由其他配線電性連接。狹縫SLT內包含複數種絕緣體。
圖4係將圖3所示之記憶柱MP中之包含接面部JT之部分之截面構造放大來表示的圖。
於以下說明中，「隧道絕緣膜32、電荷蓄積層33、及阻擋絕緣膜34」有時亦簡稱為「積層膜」。又，「隧道絕緣膜32與電荷蓄積層33之界面、或電荷蓄積層33與阻擋絕緣膜34之界面」有時亦簡稱為「積層膜間之界面」。
如圖4所示，接面部JT包含部分JTa、JTb、及JTc，上部柱UMP包含部分UMPa及UMPb，下部柱LMP包含部分LMPa及LMPb。
部分JTa係沿著記憶柱MP延伸之軸(Z軸)形成記憶柱MP內之積層膜或積層膜間之界面的部分。
首先，針對部分JTa上方之詳細構成進行說明。
部分JTb係於部分JTa之上方沿著與導電體層23及24之積層面平行之面(XY平面)內之軸(例如Y軸)形成積層膜或積層膜間之界面的部分。於部分JTb，阻擋絕緣膜34可與最下層之導電體層24相接，且沿著Z軸設置於電荷蓄積層33之上方，電荷蓄積層33可沿著Z軸設置於隧道絕緣膜32之上方，隧道絕緣膜32可沿著Z軸設置於半導體層31之上方。部分JTb位於接面部JT之上端，且經由交界IFu連接於上部柱UMP之部分UMPa。
交界IFu係半導體層31及積層膜於部分JTa之上方自沿著XY平面內之軸延伸之部分變為沿著與XY平面交叉之軸延伸之部分的部分。積層膜間之界面於交界IFu朝向記憶柱MP之外側形成鈍角之角度θu(＞90度)。即，部分UMPa中之半導體層31及積層膜隨著自交界IFu朝向上方，向靠近記憶柱MP之中心之方向延伸。換言之，部分UMPa中之半導體層31及積層膜隨著自交界IFu朝向上方而直徑減少。
部分UMPa之上端連接於部分UMPb。部分UMPb中之半導體層31及積層膜隨著自部分UMPa之上端朝向上方，向遠離記憶柱MP之中心之方向延伸。換言之，部分UMPb中之半導體層31及積層膜隨著自部分UMPa之上端朝向上方而直徑增加。因此，上部柱UMP係如直徑於部分UMPa與部分UMPb之交界處極小之收縮形狀。
又，最下層之導電體層24可與部分JTb中之阻擋絕緣膜34、及部分UMPa中之阻擋絕緣膜34相接，亦與部分UMPb中之阻擋絕緣膜34相接。即，最下層之導電體層24具有與部分UMPa中之積層膜對向之面。又，關於最下層之導電體層24中之與積層面(XY平面)平行之部分之面積，下表面小於上表面。
接下來，針對部分JTa下方之詳細構成進行說明。
部分JTc係於部分JTa之下方沿著與導電體層23及24之積層面平行之面(XY平面)內之軸(例如Y軸)形成積層膜或積層膜間之界面的部分。於部分JTc中，阻擋絕緣膜34可沿著Z軸設置於電荷蓄積層33之下方，電荷蓄積層33可沿著Z軸設置於隧道絕緣膜32之下方，隧道絕緣膜32可沿著Z軸設置於半導體層31之下方。部分JTc位於接面部JT之下端，且經由交界IFd連接於下部柱LMP之部分LMPa。
交界IFd係半導體層31及積層膜於部分JTa之下方自沿著XY平面內之軸延伸之部分變為沿著與XY平面交叉之軸延伸之部分的部分。積層膜間之界面於交界IFd朝向記憶柱MP之外側形成鈍角之角度θd(＞90度)。即，部分LMPa中之半導體層31及積層膜隨著自交界IFd朝向下方，向靠近記憶柱MP之中心之方向延伸。換言之，部分LMPa中之半導體層31及積層膜隨著自交界IFd向下方而直徑減少。
部分LMPa之下端連接於部分LMPb。部分LMPb中之半導體層31及積層膜隨著自部分LMPa之下端朝向下方，向較部分LMPa中之半導體層31及積層膜更平緩地靠近記憶柱MP之中心之方向延伸。換言之，部分LMPb中之半導體層31及積層膜隨著自部分LMPa之下端朝向下方，直徑以較部分LMPa中之半導體層31及積層膜更平緩之比率減少。因此，下部柱LMP係具有2個階段之斜率之錐形狀。
再者，接面部JT亦可不經由部分JTc而與下部柱LMP連接。於此情形時，交界IFd成為積層膜間之界面中之於部分JTa之下方沿著Z軸延伸的部分與沿著和Z軸及XY平面交叉之軸延伸之部分交叉的部分。
1.2半導體記憶裝置之製造方法  以下，對第1實施形態之半導體記憶裝置中之與字元線WL對應之積層構造之形成到選擇閘極線SGD之形成的一連串製造步驟之一例進行說明。圖5～圖21分別示出第1實施形態之半導體記憶裝置之製造步驟中之包含與記憶胞陣列對應之構造體之截面構造的一例。再者，於以下供參照之製造步驟之剖視圖中包含相對於半導體基板20之表面鉛直的截面。又，各製造步驟之剖視圖中示出之區域包含形成2個記憶柱MP、及狹縫SLT之區域。
首先，如圖5所示，將與選擇閘極線SGS及字元線WL0～WL7對應之複數個犧牲材52積層。具體而言，首先，將絕緣體層50、導電體層21、及絕緣體層51依次積層於半導體基板20上。將犧牲材52與絕緣體層51複數次交替積層於絕緣體層51上。然後，進而將絕緣體層53積層於最上層之絕緣體層51上。絕緣體層53與形成接面部JT之部分對應，例如形成得較絕緣體層51及下述絕緣體層56厚。
絕緣體層51及53例如包含氧化矽(SiO 2)。形成犧牲材52之層數與積層之選擇閘極線SGS及下部柱LMP之字元線WL的條數對應。犧牲材52例如包含氮化矽(SiN)。
接下來，如圖6所示，形成與下部柱LMP及接面部JT對應之下部記憶體孔LMH。具體而言，首先藉由光刻法等形成與下部記憶體孔LMH對應之區域開口之遮罩。然後，藉由使用所形成之遮罩之各向異性蝕刻形成下部記憶體孔LMH。
本步驟中形成之下部記憶體孔LMH貫通絕緣體層53及51、以及犧牲材52，且底部達到導電體層21內。本步驟中之各向異性蝕刻例如為RIE(Reactive Ion Etching，反應性離子蝕刻)。
接下來，如圖7所示，進而於下部記憶體孔LMH內使形成接面部JT之區域形成之後，埋入犧牲材54。犧牲材54例如包含非晶矽。
具體而言，首先，將犧牲材54埋入至下部記憶體孔LMH內，之後對犧牲材54進行蝕刻直至形成接面部JT之預定深度為止。接著，於絕緣體層53之上表面上設置未圖示之遮罩，之後執行可將絕緣體層53選擇性去除之濕式蝕刻。藉此，絕緣體層53自藉由對犧牲材54進行蝕刻而露出之部分起沿橫向被蝕刻。因此，下部記憶體孔LMH之開口部之直徑擴大，形成形狀與接面部JT對應之孔。接著，再次將犧牲材54埋入至形狀與接面部JT對應之孔。
接下來，如圖8所示，將與字元線WL8～WL15及選擇閘極線SGD對應之複數個犧牲材55積層。具體而言，首先將犧牲材55積層於絕緣體層53及犧牲材54上。將絕緣體層56及犧牲材55複數次交替積層於犧牲材55上。然後，進而將絕緣體層57積層於最上層之犧牲材55上。
犧牲材55例如包含氮化矽(SiN)，絕緣體層56及57例如包含氧化矽(SiO 2)。形成犧牲材55之層數與積層之上部柱UMP之字元線WL及選擇閘極線SGD的條數對應。
接下來，如圖9所示，形成與上部柱UMP對應之上部記憶體孔UMH。具體而言，首先藉由光刻法等形成與上部記憶體孔UMH對應之區域開口之遮罩。然後，藉由使用所形成之遮罩之各向異性蝕刻形成上部記憶體孔UMH。
本步驟中形成之上部記憶體孔UMH貫通絕緣體層57及56、以及犧牲材55，且底部到達犧牲材54。藉此，於上部記憶體孔UMH之下端露出犧牲材54。本步驟中之各向異性蝕刻例如為RIE。
接下來，如圖10所示，例如藉由濕式蝕刻將於上部記憶體孔UMH內露出之犧牲材54選擇性去除。藉此，形成自絕緣體層57到達導電體層21之記憶體孔MH。於記憶體孔MH內形成由最上層之絕緣體層51之側面及上表面形成之部分、及由最下層之犧牲材55之側面及下表面形成之部分(於圖10中，將其等統一記為凸部CN)。
接下來，如圖11所示，跨及整個面形成犧牲材58。犧牲材58例如包含非晶矽。藉此，絕緣體層57之上表面上及記憶體孔MH內被均勻之犧牲材58之膜遮罩。本步驟中，例如使用CVD(Chemical vapor deposition，化學氣相沈積)。
接下來，如圖12所示，藉由利用各向同性蝕刻將犧牲材58細化，而跨及整個面將犧牲材58之一部分去除。此時，形成於記憶體孔MH內之凸部CN之犧牲材58與形成於凸部CN以外之部分(即，平坦之面上)的犧牲材58相比更容易被蝕刻。因此，犧牲材58於凸部CN以外之部分較薄地殘留，於此狀態下，犧牲材58於凸部CN被完全去除，進而形成凸部CN之最上層之絕緣體層51或最下層之犧牲材55被削去。藉此，於記憶體孔MH內形成部分CN'，上述部分CN'具有最上層之絕緣體層51及最下層之犧牲材58露出且與XY平面及Z軸均交叉之傾斜的面。
伴隨於此，犧牲材58被斷開為記憶體孔MH內之形成於絕緣體層53下方之部分58a、形成於絕緣體層53上之部分58b、形成於絕緣體層53上方之部分58c、及形成於記憶體孔MH外之絕緣體層57之上表面上之部分58d之4個部分。
接下來，如圖13所示，將上述細化後殘留之犧牲材58之部分58a～58d選擇性去除。藉此，於記憶體孔MH內，部分CN'以外之部分亦露出犧牲材52及55等。本步驟中之去除例如為可將矽選擇性去除之濕式蝕刻。
接下來，如圖14所示，將阻擋絕緣膜34、電荷蓄積層33、隧道絕緣膜32、及犧牲材59依次積層。於本步驟中例如使用CVD。犧牲材59例如包含非晶矽。其後，藉由各向異性蝕刻將記憶體孔MH之底部去除而使導電體層21露出。本步驟中之各向異性蝕刻例如為RIE。犧牲材59具有對記憶體孔MH之底部進行蝕刻時保護積層膜免受蝕刻之功能。
接下來，如圖15所示，將犧牲材59選擇性去除而使隧道絕緣膜32露出。本步驟中之去除例如為可將矽選擇性去除之濕式蝕刻。
接下來，如圖16所示，形成半導體層31來覆蓋隧道絕緣膜32，並且使半導體層31與導電體層21接觸。於本步驟中，例如使用CVD。半導體層31例如包含非晶矽。其後，半導體層31藉由退火進行加熱，而自非晶狀態變為結晶狀態。再者，為了增大結晶狀態之半導體層31之粒徑，較佳為進行本步驟時，半導體層31儘可能較厚地成膜。
接下來，如圖17所示，藉由利用各向同性蝕刻將結晶化之半導體層31細化，而跨及整個面將半導體層31之一部分去除。本步驟中之細化例如係於與圖12中所說明之細化相同之條件下執行。再者，與圖12中所說明之情況不同，記憶體孔MH內之凸部CN已經被蝕刻，為具有傾斜之面之部分CN'。因此，部分CN'處之蝕刻速率與部分CN'以外之部分相同，半導體層31係以於部分CN'與除此以外之部分中膜厚實質上均勻之方式進行蝕刻。
接下來，如圖18所示，由核心部件30埋入記憶體孔MH內之後，將殘留於絕緣體層57上層之阻擋絕緣膜34、電荷蓄積層33、隧道絕緣膜32、半導體層31、及核心部件30去除。於本步驟中，例如使用CMP(Chemical mechanical polishing，化學機械拋光)。然後，進而將形成於記憶體孔MH上部之核心部件30之一部分去除，並將半導體部35埋入至該空間。藉此形成記憶柱MP。於絕緣體層57及記憶柱MP之上表面上形成絕緣體層60。
接下來，如圖19所示，形成與狹縫SLT對應之孔SLTH。具體而言，首先藉由光刻法等形成與孔SLTH對應之區域開口之遮罩。然後，藉由使用所形成之遮罩之各向異性蝕刻形成孔SLTH。
本步驟中形成之孔SLTH將絕緣體層51、53、56、57及60、以及犧牲材52及55之各者斷開，且底部例如到達導電體層21內。再者，孔SLTH之底部只要至少到達形成有導電體層21之層即可。本步驟中之各向異性蝕刻例如為RIE。
接下來，同時執行犧牲材52至選擇閘極線SGS及字元線WL0～WL7之替換處理、以及犧牲材55至字元線WL8～WL15及選擇閘極線SGD之替換處理。具體而言，首先使於孔SLTH內露出之導電體層21之表面氧化，而形成未圖示之氧化保護膜。其後，例如藉由利用熱磷酸之濕式蝕刻將犧牲材52及55選擇性去除。將犧牲材52及55去除後之構造體係由複數個記憶柱MP等維持其立體構造。
然後，如圖20所示，經由孔SLTH將導電體埋入至犧牲材52及55被去除後之空間。於本步驟中，例如使用CVD。導電體中之形成於孔SLTH內部、及絕緣體層60之上表面之部分藉由蝕刻處理被去除。藉此，形成於相鄰之配線層之導電體會分離，從而形成與選擇閘極線SGS對應之導電體層22、各自分別與字元線WL0～WL7對應之複數個導電體層23、各自分別與字元線WL8～WL15對應之複數個導電體層24、及與選擇閘極線SGD對應之導電體層25。本步驟中形成之導電體層22～25亦可包含障壁金屬。於此情形時，於犧牲材52及55去除後之導電體之形成中，例如於成膜氮化鈦(TiN)之後，形成鎢(W)作為障壁金屬。
接下來，如圖21所示，於孔SLTH內形成與狹縫SLT對應之絕緣體層36。具體而言，於絕緣體層60上以填埋孔SLTH之方式形成絕緣體層36。然後，例如藉由CMP將形成於絕緣體層60上層之絕緣體層36去除。
藉由以上所說明之第1實施形態之半導體記憶裝置之製造步驟形成記憶柱MP、以及與記憶柱MP連接之源極線SL、字元線WL、及選擇閘極線SGS與SGD之各者。再者，以上所說明之製造步驟僅為一例，於各製造步驟之間可插入其他處理，亦可於不產生問題之範圍內調換製造步驟之順序。
1.3本實施形態之效果  根據第1實施形態，能夠將記憶柱內之半導體層良好地連接。以下對本效果進行說明。
記憶柱MP具備包含部分JTa、JTb、及JTc之接面部JT、包含部分UMPa及UMPb之上部柱UMP、以及包含部分LMPa及LMPb之下部柱LMP。接面部JT經由交界IFu而與上部柱UMP連接，經由交界IFd而與下部柱LMP連接。部分JTa於最上層之導電體層23與最下層之導電體層24之間沿著Z軸延伸，部分JTb於部分JTa之上方在導電體層23及24之積層面內延伸，部分JTc於部分JTa之下方在上述積層面內延伸。部分UMPa隨著自部分JTb朝向上方而直徑減少，部分LMPa隨著自部分JTc朝向下方，直徑較部分LMPb更大幅地減少。藉此，能夠抑制半導體層31於交界IFu及IFd沿著Z軸斷開。
補充說明，如圖10～圖13中所說明，於剛形成後之記憶體孔MH內存在之凸部CN藉由使用犧牲材59之細化被去除，整形為去掉角之形狀之部分CN'。凸部CN細化時之蝕刻速率較其他部分大，與此相對，部分CN'細化時之蝕刻速率與其他部分相同。因此，如圖16及圖17中所說明般，於半導體層31之成膜中執行之細化時，能夠於記憶柱MP內部無關於位置而使對半導體層31之蝕刻速率均勻。因此，能夠抑制半導體層31沿著Z軸斷開，並且使半導體層31之膜厚變薄，進而能夠將記憶柱MP內之電流路徑良好地連接。
又，藉由上述細化，上部柱UMP之直徑之極小值處於與接面部JT之交界IFu之上方。藉此，與上部柱UMP之直徑之極小值處於與接面部JT之交界IFu之情況相比，能夠增大記憶體孔MH之直徑之極小值。因此，對記憶體孔MH之底部進行蝕刻而使導電體層21露出時，能夠增大開口面積，進而能夠使半導體層31與導電體層21良好地接觸。因此，能夠將記憶柱MP內之電流路徑良好地連接。
又，最下層之導電體層24係將上述細化時削去凸部CN後之成為部分CN'之犧牲材55替換而形成。因此，使最下層之導電體層24作為閘極而發揮功能之記憶胞電晶體MT8係與包含凸部CN之情況相比更容易接通之形狀。因此，能夠減小上部柱UMP中之最下層之記憶胞電晶體MT之寄生電阻，進而能夠減小流經記憶柱MP內之讀出電流。
2.第2實施形態  第2實施形態之半導體記憶裝置與第1實施形態之不同點在於：在對應於接面部JT之位置之絕緣體層53與最下層之導電體層24之間形成新之絕緣體層。以下，關於第2實施形態之半導體記憶裝置，乃就與第1實施形態不同之方面進行說明。
2.1記憶胞陣列  圖22表示第2實施形態之半導體記憶裝置所具備之記憶胞陣列10之截面構造的一例。如圖22所示，第2實施形態中之記憶胞陣列10之構造相對於第1實施形態中利用圖3所說明之記憶胞陣列10之構造而言，不同的是接面部JT上方之積層體之構造。具體而言，第2實施形態中之積層體於接面部JT所處之未圖示之絕緣體層與最下層之導電體層24之間設置絕緣體層27。記憶柱MP之形狀與第1實施形態相同。
圖23係將圖22所示之記憶柱MP中之包含接面部JT之部分之截面構造放大來表示的圖。
於部分JTb，阻擋絕緣膜34可與絕緣體層27相接，且沿著Z軸設置於電荷蓄積層33之上方，電荷蓄積層33可沿著Z軸設置於隧道絕緣膜32之上方，隧道絕緣膜32可沿著Z軸設置於半導體層31之上方。部分JTb位於接面部JT之上端，且經由交界IFu連接於上部柱UMP之部分UMPa。
絕緣體層27與部分JTb中之阻擋絕緣膜34、及部分UMPa中之阻擋絕緣膜34相接。又，絕緣體層27亦可與部分UMPb中之阻擋絕緣膜34相接。因此，關於絕緣體層27中之與積層面平行之部分之面積，下表面小於上表面。
另一方面，最下層之導電體層24主要與部分UMPb中之阻擋絕緣膜34相接。因此，最下層之導電體層24中之與積層面平行之部分之面積與其他導電體層24同樣地，於上表面與下表面大致相同。
2.2本實施形態之效果  於第2實施形態中，於絕緣體層53與最下層之導電體層24之間設置絕緣體層27。藉此，最下層之導電體層24與其他導電體層24同樣為主要與部分UMPb中之阻擋絕緣膜34相接之形狀。因此，能夠抑制僅最下層之導電體層24成為與其他導電體層24不同之形狀，從而能夠減小記憶胞電晶體MT間之特性之差異。
又，第2實施形態中之記憶柱MP具有與第1實施形態中之記憶柱MP相同之構成。因此，第2實施形態中之構成能夠起到與第1實施形態中之構成相同之效果。
3.第3實施形態  第3實施形態之半導體記憶裝置與第2實施形態之不同點在於：在接面部JT與上部柱UMP之連接部分、及接面部JT與下部柱LMP之連接部分，積層膜之膜厚較其他部分之膜厚薄。以下，關於第3實施形態之半導體記憶裝置，乃就與第2實施形態不同之方面進行說明。
3.1記憶胞陣列  圖24表示第3實施形態之半導體記憶裝置所具備之記憶胞陣列10之截面構造的一例。如圖24所示，第3實施形態中之記憶胞陣列10之構造相對於第2實施形態中利用圖22所說明之記憶胞陣列10之構造而言，不同的是積層膜之構造。具體而言，例如隧道絕緣膜32被斷開為與下部柱LMP對應之部分32a、與接面部JT對應之部分32b、及與上部柱UMP對應之部分32c。
圖25係將圖24所示之記憶柱MP中之包含接面部JT之部分之截面構造放大來表示的圖。
如圖25所示，接面部JT中之半導體層31及積層膜包含部分JTa、JTb、及JTc。上部柱UMP中之積層膜包含部分UMPb，半導體層31除了包含部分UMPb以外，還包含部分UMPa。下部柱LMP中之積層膜包含部分LMPb，半導體層31除了包含部分LMPb以外，還包含部分LMPa。
首先，針對部分JTa上方之詳細構成進行說明。
於圖25之例中，半導體層31、電荷蓄積層33、及阻擋絕緣膜34於接面部JT與上部柱UMP之連接部分為連續膜。其中，電荷蓄積層33於接面部JT與上部柱UMP之連接部分膜厚變薄。
半導體層31自接面部JT之部分JTb經由交界IFu連接至上部柱UMP之部分UMPa。半導體層31與隧道絕緣膜32之界面於交界IFu朝向記憶柱MP之外側形成鈍角之角度θu(＞90度)。即，部分UMPa中之半導體層31隨著自交界IFu朝向上方，向靠近記憶柱MP之中心之方向延伸。換言之，部分UMPa中之半導體層31隨著自交界IFu朝向上方而直徑減少。部分UMPb中之半導體層31隨著自部分UMPa之上端朝向上方，向遠離記憶柱MP之中心之方向延伸。換言之，部分UMPb中之半導體層31隨著自部分UMPa之上端朝向上方而直徑增加。因此，上部柱中之半導體層31係如直徑於部分UMPa與部分UMPb之交界處極小之收縮形狀。
電荷蓄積層33及阻擋絕緣膜34自接面部JT之部分JTb不經由部分UMPa而連接至上部柱UMP之部分UMPb。電荷蓄積層33與阻擋絕緣膜34之界面於部分JTb與部分UMPb之連接部分，朝向記憶柱MP之外側形成直角或銳角之角度θu'(≦90度)。即，部分UMPb中之電荷蓄積層33及阻擋絕緣膜34隨著自部分JTb與部分UMPb之連接部分朝向上方，向遠離記憶柱MP之中心之方向延伸。換言之，部分UMPb中之電荷蓄積層33及阻擋絕緣膜34隨著自部分JTb與部分UMPb之連接部分朝向上方而直徑增加。又，部分UMPb中之隧道絕緣膜32之部分32c隨著朝向上方而直徑增加。
接下來，針對部分JTa下方之詳細構成進行說明。
於圖25之例中，半導體層31、電荷蓄積層33、及阻擋絕緣膜34於接面部JT與下部柱LMP之連接部分為連續膜。其中，電荷蓄積層33於接面部JT與下部柱LMP之連接部分膜厚變薄。
半導體層31自接面部JT之部分JTc經由交界IFd連接至下部柱LMP之部分LMPa。半導體層31與隧道絕緣膜32之界面於交界IFd朝向記憶柱MP之外側形成鈍角之角度θu(＞90度)。即，部分LMPa中之半導體層31隨著自交界IFd朝向下方，向靠近記憶柱MP之中心之方向延伸。換言之，部分LMPa中之半導體層31隨著自交界IFd朝向下方而直徑減少。部分LMPb中之半導體層31隨著自部分LMPa之下端朝向下方，向較部分LMPa中之半導體層31更平緩地靠近記憶柱MP之中心之方向延伸。換言之，部分LMPb中之半導體層31隨著自部分LMPa之下端朝向下方，直徑以較部分LMPa中之半導體層31更平緩之比率減少。因此，下部柱LMP中之半導體層31係具有2個階段之斜率之錐形狀。
電荷蓄積層33及阻擋絕緣膜34自接面部JT之部分JTb不經由部分LMPa而連接至下部柱LMP之部分LMPb。電荷蓄積層33與阻擋絕緣膜34之界面於部分JTb與部分LMPb之連接部分，朝向記憶柱MP之外側形成小於角度θd且為直角或鈍角之角度θd'(＜θd且≧90度)。即，部分LMPb中之電荷蓄積層33及阻擋絕緣膜34隨著自部分JTb與部分LMPb之連接部分朝向下方，向靠近記憶柱MP之中心之方向延伸。換言之，部分LMPb中之電荷蓄積層33及阻擋絕緣膜34隨著自部分JTb與部分LMPb之連接部分朝向下方，直徑以較半導體層31更平緩之比率減少。又，部分LMPb中之隧道絕緣膜32之部分32c隨著朝向下方，直徑以較半導體層31更平緩之比率減少。
3.2半導體記憶裝置之製造方法  以下，對第3實施形態之半導體記憶裝置中之與字元線WL對應之積層構造之形成至選擇閘極線SGD之形成之一連串製造步驟的一例進行說明。圖26～圖30分別表示第3實施形態之半導體記憶裝置之製造步驟中之包含與記憶胞陣列對應之構造體之截面構造的一例。
首先，與第1實施形態中所說明之圖5～圖10同樣地，於積層有與選擇閘極線SGS、字元線WL、及選擇閘極線SGD對應之犧牲材52及55之積層體內形成與記憶柱MP對應之記憶體孔MH。
接下來，如圖26所示，將阻擋絕緣膜34、電荷蓄積層33、隧道絕緣膜32、及犧牲材61依次積層於記憶體孔MH內。於記憶體孔MH內，犧牲材61形成凸部CN，上述凸部CN係犧牲材52及55之平行於積層面(XY平面)之部分與平行於記憶體孔MH延伸之軸(Z軸)的部分結合而形成。
接下來，如圖27所示，藉由利用各向同性蝕刻將犧牲材61細化，而跨及整個面將犧牲材61之一部分去除。此時，形成於記憶體孔MH內之凸部CN之犧牲材61與形成於凸部CN以外之部分(即，平坦之面上)之犧牲材61相比更容易被蝕刻。因此，犧牲材61於凸部CN以外之部分較薄地殘留，於此狀態下，犧牲材61於凸部CN被完全去除，進而形成凸部CN之隧道絕緣膜32及電荷蓄積層33之一部分被削去。藉此，於記憶體孔MH內形成部分CN'，上述部分CN'具有露出電荷蓄積層33且與XY平面及Z軸均交叉之傾斜之面。
伴隨於此，犧牲材61被斷開為記憶體孔MH內之形成於絕緣體層53下方之部分61a、形成於絕緣體層53上之部分61b、形成於絕緣體層53上方之部分61c、及形成於記憶體孔MH外之絕緣體層57之上表面上之部分61d之4個部分。
接下來，如圖28所示，將上述細化後殘留之犧牲材61之部分61a～61d選擇性去除。藉此，於在記憶體孔MH內之部分CN'露出之電荷蓄積層33以外之部分，露出隧道絕緣膜32。本步驟中之去除例如為可將矽選擇性去除之濕式蝕刻。
接下來，如圖29所示，於在部分CN'露出之電荷蓄積層33及在部分CN'以外之部分露出之隧道絕緣膜32上形成半導體層31，使該半導體層31與導電體層21接觸。於本步驟中，例如使用CVD。其後，半導體層31藉由退火進行加熱，而自非晶狀態變為結晶狀態。再者，為了增大結晶狀態之半導體層31之粒徑，較佳為進行本步驟時，半導體層31儘可能較厚地成膜。
接下來，如圖30所示，藉由利用各向同性蝕刻將結晶化之半導體層31細化，而跨及整個面將半導體層31之一部分去除。本步驟中之細化例如係於與圖27中所說明之細化相同之條件下執行。再者，與圖27中所說明之情況不同，記憶體孔MH內之凸部CN已經被蝕刻，為具有傾斜之面之部分CN'。因此，部分CN'處之蝕刻速率與部分CN'以外之部分相同，半導體層31係以於部分CN'與除此以外之部分中膜厚實質上均勻之方式進行蝕刻。
以後，與第1實施形態中所說明之圖18～圖21同樣地，執行核心部件30及半導體部35之埋入處理、以及犧牲材52及55經由與狹縫SLT對應之孔SLTH向導電體層22～25之替換處理。
藉由以上所說明之第3實施形態之半導體記憶裝置之製造步驟，形成記憶柱MP、以及與記憶柱MP連接之源極線SL、字元線WL、及選擇閘極線SGS與SGD之各者。
3.3本實施形態之效果  根據第3實施形態，隧道絕緣膜32於接面部JT與上部柱UMP之間被斷開。又，電荷蓄積層33形成為連續膜，將部分JTb與部分UMPb連接之部分之膜厚較其他部分之膜厚薄。藉此，半導體層31於記憶體孔MH內形成於形成傾斜之面之部分CN'，而不形成於凸部CN。因此，如圖29及圖30中所說明般，於半導體層31之成膜中執行之細化時，能夠於記憶柱MP內部無關於位置而使對半導體層31之蝕刻速率均勻。因此，能夠抑制半導體層31沿著Z軸斷開，並且使半導體層31之膜厚變薄，進而能夠將記憶柱MP內之電流路徑良好地連接。
4.變化例等  再者，上述第1實施形態、第2實施形態，及第3實施形態能夠進行各種變化。
4.1第1變化例  例如，於上述第3實施形態中，已對在接面部JT與上部柱UMP或下部柱LMP之連接部分將隧道絕緣膜32斷開之情況進行了說明，但並不限於此。例如，亦可於接面部JT與上部柱UMP或下部柱LMP之連接部分將隧道絕緣膜32及電荷蓄積層33斷開。
圖31係第1變化例之半導體記憶裝置之記憶柱MP中之包含接面部JT之部分的剖視圖。圖31與第3實施形態中所說明之圖25對應。
如圖31所示，半導體層31及阻擋絕緣膜34於接面部JT與上部柱UMP或下部柱LMP之連接部分為連續膜。其中，阻擋絕緣膜34於接面部JT與上部柱UMP或下部柱LMP之連接部分膜厚變薄。
隧道絕緣膜32被斷開為與下部柱LMP對應之部分32a、與接面部JT對應之部分32b、及與上部柱UMP對應之部分32c。又，電荷蓄積層33被斷開為與下部柱LMP對應之部分33a、與接面部JT對應之部分33b、及與上部柱UMP對應之部分33c。
於形成如上構成之情形時，例如進行第3實施形態中所說明之圖27之細化處理時，以殘留之犧牲材61之膜厚變得更薄之方式進行調整。藉此，能夠於凸部CN使對積層膜進行蝕刻之量變得更厚，除了將隧道絕緣膜32去除以外，還能將電荷蓄積層33全部去除。因此，於藉由細化形成之部分CN'，形成阻擋絕緣膜34露出之構造，以下執行與第3實施形態相同之處理，藉此能夠形成圖31所示之構造。
4.2第2變化例  又，例如隧道絕緣膜32亦可不於接面部JT與上部柱UMP或下部柱LLMP之連接部分被斷開。
圖32係第2變化例之半導體記憶裝置之記憶柱MP中之包含接面部JT之部分的剖視圖。圖32與第3實施形態中所說明之圖25對應。
如圖32所示，半導體層31、隧道絕緣膜32、電荷蓄積層33、及阻擋絕緣膜34於接面部JT與上部柱UMP或下部柱LMP之連接部分為連續膜。其中，隧道絕緣膜32於接面部JT與上部柱UMP或下部柱LMP之連接部分膜厚變薄。
於形成如上構成之情形時，例如進行第3實施形態中所說明之圖27之細化處理時，以殘留之犧牲材61之膜厚變得厚之方式進行調整。藉此，能夠於凸部CN使對積層膜進行蝕刻之量變得更薄，能夠將隧道絕緣膜32之一部分去除。因此，於藉由細化形成之部分CN'，形成隧道絕緣膜32露出之構造，以下執行與第3實施形態相同之處理，藉此能夠形成圖32所示之構造。
第1變化例及第2變化例之任一情形時，均與第3實施形態相同，能夠於上部柱UMP形成收縮形狀，從而能夠增大記憶體孔MH之直徑之極小值。因此，對記憶體孔MH之底部進行蝕刻而使導電體層21露出時，能夠增大開口面積，進而能夠使半導體層31與導電體層21良好地接觸。因此，能夠將記憶柱MP內之電流路徑良好地連接。
又，由於將凸部CN削去，故而於半導體層31之成膜中執行之細化時，能夠於記憶柱MP內部無關於位置而使對半導體層31之蝕刻速率均勻。因此，能夠抑制半導體層31沿著Z軸斷開，並且使半導體層31之膜厚變薄，進而能夠將記憶柱MP內之電流路徑良好地連接。
4.3其他  於上述各實施形態中，已對半導體記憶裝置1具有於記憶胞陣列10下設置有感測放大器模組16等電路之構造之情況進行了說明，但並不限定於此。例如，半導體記憶裝置1亦可為於半導體基板20上形成有記憶胞陣列10及感測放大器模組16等之構造。又，半導體記憶裝置1亦可為將設置有感測放大器模組16等之晶片與設置有記憶胞陣列10之晶片貼合之構造。
於上述各實施形態中，已對字元線WL與選擇閘極線SGS相鄰且字元線WL與選擇閘極線SGD相鄰之構造進行了說明，但並不限定於此。例如，亦可於最上層之字元線WL與選擇閘極線SGD之間設置虛設字元線。同樣地，亦可於最下層之字元線WL與選擇閘極線SGS之間設置虛設字元線。又，於將複數個柱連結之構造之情形時，亦可使用連結部分附近之導電體層作為虛設字元線。
於上述各實施形態中，已對經由記憶柱MP之底部將半導體層31與導電體層21電性連接之情況進行了例示，但並不限定於此。半導體層31與導電體層21亦可經由記憶柱MP之側面電性連接。於此情形時，形成如下構造，即，形成於記憶柱MP之側面之積層膜之一部分被去除，半導體層31與導電體層21經由該部分而接觸。
於半導體記憶裝置1為在半導體基板20上形成有記憶胞陣列10及感測放大器模組16等之構造之情形時，例如，在形成於半導體基板之導電區域上使導電性之單晶矽磊晶生長，並將記憶柱MP配置於其上。將該導電區域與半導體層31經由導電性之單晶矽及記憶柱MP之底部電性連接。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並不意圖限定發明之範圍。該等新穎之實施形態能以其他多種形態實施，且能夠於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中所記載之發明及其均等之範圍內。  [相關申請]
本申請案享有以日本專利申請案2019-137855號(申請日：2019年7月26日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1:半導體記憶裝置 2:記憶體控制器 10:記憶胞陣列 11:指令暫存器 12:位址暫存器 13:定序器 14:驅動器模組 15:列解碼器模組 16:感測放大器模組 20:半導體基板 21:導電體層 22:導電體層 23:導電體層 24:導電體層 25:導電體層 26:導電體層 27:絕緣體層 30:核心部件 31:半導體層 32:隧道絕緣膜 32a:部分 32b:部分 32c:部分 33:電荷蓄積層 33a:部分 33b:部分 33c:部分 34:阻擋絕緣膜 35:半導體部 36:絕緣體層 50:絕緣體層 51:絕緣體層 52:犧牲材 53:絕緣體層 54:犧牲材 55:犧牲材 56:絕緣體層 57:絕緣體層 58:犧牲材 58a:部分 58b:部分 58c:部分 58d:部分 59:犧牲材 60:絕緣體層 61:犧牲材 61a:部分 61b:部分 61c:部分 61d:部分 BL:位元線 BL0～BLm:位元線 BLK:區塊 BLK0～BLKn:區塊 CN:凸部 CN':部分 CU:胞單元 IFd:交界 IFu:交界 JT:接面部 JTa:部分 JTb:部分 JTc:部分 LMH:下部記憶體孔 LMP:下部柱 LMPa:部分 LMPb:部分 MH:記憶體孔 MP:記憶柱 MPC:接點 MT:記憶胞電晶體 MT0～MT15:記憶胞電晶體 NS: NAND串 SGD:選擇閘極線 SGD0～SGD3:選擇閘極線 SGS:選擇閘極線 SL:源極線 SLT:狹縫 SLTH:孔 ST1:選擇電晶體 ST2:選擇電晶體 SU:串單元 SU0～SU3:串單元 UMH:上部記憶體孔 UMP:上部柱 UMPa:部分 UMPb:部分 WL:字元線 WL0～WL15:字元線
圖1係表示包含第1實施形態之半導體記憶裝置之記憶系統之整體構成的方塊圖。  圖2係表示第1實施形態之半導體記憶裝置之記憶胞陣列之部分的電路構成圖。  圖3係第1實施形態之半導體記憶裝置之記憶胞陣列之剖視圖。  圖4係第1實施形態之半導體記憶裝置之記憶柱中之包含接面部之部分的剖視圖。  圖5～21係用以對第1實施形態之半導體記憶裝置之製造步驟進行說明之記憶胞陣列的剖視圖。  圖22係第2實施形態之半導體記憶裝置之記憶胞陣列之剖視圖。  圖23係第2實施形態之半導體記憶裝置之記憶柱中之包含接面部之部分的剖視圖。  圖24係第3實施形態之半導體記憶裝置之記憶胞陣列之剖視圖。  圖25係第3實施形態之半導體記憶裝置之記憶柱中之包含接面部之部分的剖視圖。  圖26～30係用以對第3實施形態之半導體記憶裝置之製造步驟進行說明之記憶胞陣列的剖視圖。  圖31係第1變化例之半導體記憶裝置之記憶柱中之包含接面部之部分的剖視圖。  圖32係第2變化例之半導體記憶裝置之記憶柱中之包含接面部之部分的剖視圖。
10:記憶胞陣列
20:半導體基板
21:導電體層
22:導電體層
23:導電體層
24:導電體層
25:導電體層
26:導電體層
30:核心部件
31:半導體層
32:隧道絕緣膜
33:電荷蓄積層
34:阻擋絕緣膜
35:半導體部
36:絕緣體層
BL:位元線
JT:接面部
LMP:下部柱
MP:記憶柱
MPC:接點
MT0~MT15:記憶胞電晶體
SGD:選擇閘極線
SGS:選擇閘極線
SL:源極線
SLT:狹縫
ST1:選擇電晶體
ST2:選擇電晶體
UMP:上部柱
WL0~WL15:字元線

Claims (2)

  1. 一種半導體記憶裝置之製造方法，其具備以下步驟：  形成沿著第1方向積層有複數個第1犧牲材之第1積層體，進而將層間絕緣膜積層於上述第1積層體上，並形成貫通上述層間絕緣膜及上述複數個第1犧牲材之第1孔之後，於上述第1孔內形成第2犧牲材，於上述層間絕緣膜及上述第2犧牲材上形成沿著上述第1方向積層有複數個第3犧牲材之第2積層體，並形成貫通上述複數個第3犧牲材而到達上述第2犧牲材之第2孔之後，將上述第2犧牲材去除而形成第3孔，其中，上述層間絕緣膜之膜厚較上述複數個第1犧牲材中相鄰2個之間的層之膜厚、及上述複數個第3犧牲材中相鄰2個之間的層之膜厚厚，且上述第1積層體及上述第2積層體於與上述層間絕緣膜之連接部分中於上述第3孔內具有凸部；  於上述第3孔內形成第4犧牲材之後，將上述凸部中之上述第4犧牲材、上述積層體之一部分及上述第2積層體之一部分去除，並且將上述第4犧牲材中除上述凸部以外之部分之上述第4犧牲層之一部分去除；  於上述第3孔內依次形成：包含電荷蓄積層之積層膜、半導體層。
  2. 如請求項1之半導體記憶裝置之製造方法，其進而具備以下步驟：  形成貫通上述複數個第3犧牲材、上述層間絕緣膜、及上述複數個第1犧牲材之第4孔；以及  經由上述第4孔將上述複數個第1犧牲材及上述複數個第3犧牲材分別替換為導電體層。
TW111112978A 2019-07-26 2020-02-03 半導體記憶裝置之製造方法 TWI820662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019137855A JP2021022645A (ja) 2019-07-26 2019-07-26 半導体記憶装置及び半導体記憶装置の製造方法
JP2019-137855 2019-07-26

Publications (2)

Publication Number Publication Date
TW202230355A true TW202230355A (zh) 2022-08-01
TWI820662B TWI820662B (zh) 2023-11-01

Family

ID=74189209

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111112978A TWI820662B (zh) 2019-07-26 2020-02-03 半導體記憶裝置之製造方法
TW109103259A TWI764086B (zh) 2019-07-26 2020-02-03 半導體記憶裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109103259A TWI764086B (zh) 2019-07-26 2020-02-03 半導體記憶裝置

Country Status (4)

Country Link
US (1) US11296111B2 (zh)
JP (1) JP2021022645A (zh)
CN (1) CN112310090B (zh)
TW (2) TWI820662B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903196B2 (en) * 2020-12-18 2024-02-13 Micron Technology, Inc. Microelectronic devices including tiered stacks including conductive structures isolated by slot structures, and related electronic systems and methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761366B1 (ko) * 2010-06-22 2017-07-25 삼성전자주식회사 3차원 반도체 장치의 형성 방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
JP2013065636A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR101855169B1 (ko) * 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
US9865612B2 (en) * 2016-03-22 2018-01-09 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
CN115942749A (zh) 2016-09-21 2023-04-07 铠侠股份有限公司 半导体装置
JP2018163963A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
TWI627710B (zh) * 2017-04-13 2018-06-21 旺宏電子股份有限公司 記憶結構及其製造方法
JP2019109952A (ja) * 2017-12-19 2019-07-04 東芝メモリ株式会社 半導体記憶装置
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
KR20200070610A (ko) * 2018-12-10 2020-06-18 삼성전자주식회사 수직형 메모리 장치
CN109887924B (zh) * 2019-02-14 2021-03-30 长江存储科技有限责任公司 3d nand存储器的形成方法

Also Published As

Publication number Publication date
TWI820662B (zh) 2023-11-01
CN112310090B (zh) 2024-03-08
JP2021022645A (ja) 2021-02-18
CN112310090A (zh) 2021-02-02
TWI764086B (zh) 2022-05-11
US20210028189A1 (en) 2021-01-28
TW202105387A (zh) 2021-02-01
US11296111B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
TWI707458B (zh) 半導體記憶體裝置
US11282782B2 (en) Semiconductor memory device
CN109962075B (zh) 半导体存储器
TWI755748B (zh) 半導體記憶裝置
TWI718588B (zh) 半導體記憶裝置及其製造方法
TW202025155A (zh) 半導體記憶體裝置及製造半導體記憶體裝置之方法
CN110707094B (zh) 半导体存储器及其制造方法
CN111599821B (zh) 半导体存储装置及其制造方法
CN110858592A (zh) 半导体存储器及半导体存储器的制造方法
CN112420726B (zh) 半导体存储装置
CN112530970B (zh) 半导体存储装置
TWI764086B (zh) 半導體記憶裝置
TWI714211B (zh) 半導體記憶裝置
JP2020126888A (ja) 半導体記憶装置
TW202230349A (zh) 半導體記憶裝置及其製造方法