TW202225452A - 用於沉積高密度及高拉伸應力薄膜之系統及方法 - Google Patents

用於沉積高密度及高拉伸應力薄膜之系統及方法 Download PDF

Info

Publication number
TW202225452A
TW202225452A TW110132240A TW110132240A TW202225452A TW 202225452 A TW202225452 A TW 202225452A TW 110132240 A TW110132240 A TW 110132240A TW 110132240 A TW110132240 A TW 110132240A TW 202225452 A TW202225452 A TW 202225452A
Authority
TW
Taiwan
Prior art keywords
nitrogen
silicon
hydrogen
plasma
silicon nitride
Prior art date
Application number
TW110132240A
Other languages
English (en)
Inventor
楊傳曦
航 于
楊羽
汪傳穎
亞利森 姚
新海 韓
山傑 卡瑪斯
迪尼斯 帕奇
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202225452A publication Critical patent/TW202225452A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半導體處理的示範性方法可包括將含矽前驅物、含氮前驅物和雙原子氫流進半導體處理腔室的處理區域。基板可以被安置在半導體處理腔室的處理區域內。方法還可以包括形成含矽前驅物、含氮前驅物和雙原子氫的電漿。電漿可以在15 MHz以上的頻率下形成。方法還可以包括將氮化矽材料沉積在基板上。

Description

用於沉積高密度及高拉伸應力薄膜之系統及方法
本申請主張2020年9月1日提交名稱為「SYSTEMS AND METHODS FOR DEPOSITING HIGH DENSITY AND HIGH TENSILE STRESS FILMS」的美國專利申請第17/009,002號的利益和優先權，該申請的全部內容在此藉由引用併入。
本技術係關於沉積處理與腔室。更具體地說，本技術係關於在低溫下生產高密度和高拉伸應力膜的方法。
藉由在基板表面上產生複雜的圖案材料層的製程而有可能製造積體電路。在基板上生產圖案化材料需要受控制的方法來形成和去除材料。電漿增強沉積可產生具有某些特性的膜，這些特性可能會影響元件的效能。可藉由修改沉積條件(如，電漿的化學成分和頻率)來調整或增強膜的特性。
因此，需要可用於生產高品質的元件和結構的改進系統和方法。本技術解決了這些和其他需求。
半導體處理的示範性方法可包括將含矽前驅物、含氮前驅物和雙原子氫流進半導體處理腔室的處理區域。基板可以被安置在半導體處理腔室的處理區域內。方法還可以包括形成含矽前驅物、含氮前驅物和雙原子氫的電漿。電漿可以在15MHz以上的頻率下形成。方法還可以包括將氮化矽材料沉積在基板上。
在某些實施例中，氮化矽材料的特徵可為密度高於或約為2.85 g/cm 3。氮化矽材料的特徵可為應力高於或約為400 MPa。氮化矽材料的特徵可為折射率高於或約為1.75。氮化矽材料可包括小於或約為10%的氫。
大於或約為100 sccm的雙原子氫可流入半導體處理腔室的處理區域。小於或約為5000 sccm的雙原子氫可流入半導體處理腔室的處理區域。
電漿可在低於或約為550℃的溫度下形成。頻率可高於或約為27 MHz。
某些實施例可包括的方法包括將含矽前驅物、含氮前驅物和雙原子氫流進半導體處理腔室的處理區域。基板可以被安置在半導體處理腔室的處理區域內。方法還可以包括形成含矽前驅物、含氮前驅物和雙原子氫的電漿，其中電漿不含任何具有氮-氫鍵的材料。此外，方法還可以包括將氮化矽材料沉積在基板上。氮化矽材料的特徵可為密度高於或約為2.85g/cm 3，且氮化矽材料的特徵可為應力高於或約為400MPa。
在某些實施例中，氮化矽材料的特徵可為折射率高於或約為1.75。氮化矽材料可包括小於或約為10%的氫。
大於或約為100 sccm的雙原子氫可流入半導體處理腔室的處理區域。小於或約為5000 sccm的雙原子氫可流入半導體處理腔室的處理區域。
電漿可在低於或約為550℃的溫度下形成。電漿可以在15MHz以上的頻率下形成。頻率可高於或約為27MHz。
本技術的某些實施例可包括將含矽前驅物、含氮前驅物和雙原子氫流進半導體處理腔室的處理區域的方法。基板可以被安置在半導體處理腔室的處理區域內。方法還可以包括形成含矽前驅物、含氮前驅物和雙原子氫的電漿。此外，方法還可包括在基板上沉積氮化矽材料。大於或約為100 sccm的雙原子氫可以流入半導體處理腔室的處理區域，而小於或約為5000 sccm的雙原子氫可以流入半導體處理腔室的處理區域。
在某些實施例中，氮化矽材料的特徵可為密度高於或約為2.85 g/cm 3。氮化矽材料的特徵可為應力高於或約為400 MPa。
上述技術可提供優於習知系統和技術的許多好處。例如，在高頻電漿沉積過程中包括雙原子氫與含矽和含氮前驅物可以提供具有改進特性的氮化矽膜。例如，氮化矽膜的密度和應力都可以提高。此外，氮化矽膜中的氫含量可以減少。此外，氮化矽膜可以在低溫下形成，從而減少熱預算並防止對其他層的損害。這些和其他實施例以及它們的許多優點和特徵，將結合下面的描述和附圖進行更詳細的描述。
電漿增強沉積處理可激發一種或多種成分前驅物以促進基板上的膜形成。可製造任何數量的材料膜來開發半導體結構，包括導電和介電膜，以及促進材料轉移和移除的膜。例如，在記憶體開發中，如DRAM，可執行膜的沉積來產生單元結構。為了減少熱預算並防止損壞已經沉積的材料，最好是使用低溫沉積處理。例如，膜的沉積過程中的溫度可小於或約為550℃，小於或約為450℃，甚至更低。
氮化矽膜可用作硬遮罩，在這種情況下，高密度、高拉伸應力和高品質可改善某些正在生產的結構的處理。高密度膜可能對更多的蝕刻化學物有更強的抵抗力，並且相對於高於或低於膜的材料，可能有更高的蝕刻選擇性，以形成各種圖案。因為氮化矽膜通常可以在晶圓上形成，其特徵為由於結構的特徵和形成時所用材料而產生的壓縮應力，特徵為拉伸應力的氮化矽膜可產生更多的中性應力或平坦的曲率，這可以防止斷裂、脫層或其他處理效果。然而，許多習知低溫沉積處理在氮化矽膜的密度和應力之間有一個權衡，因此不可能同時實現高密度和高拉伸應力。例如，低溫物理氣相沉積(PVD)處理可以達到3 g/cm 3的密度，但由於濺射處理產生的強離子轟擊，產生的應力可能更多的是壓縮性的。調整PVD處理以增加應力，例如藉由改變前驅物分佈或功率，可能會導緻密度下降。此外，使用SiH 4和NH 3作為反應性前驅物並通常使用13.56 MHz的電漿頻率的習知低溫電漿增強化學氣相沉積(PECVD)處理無法生產特徵為較高密度和較高應力的氮化矽膜。這至少有一部分原因是這些膜的膜內氫含量高於10%，這可能會因為後續釋氣而形成孔隙，從而降低膜的品質。氫的加入也可能藉由減少氫的加入時形成的更多的四面體網路來降低膜應力。解離的氨可包括氮-氫鍵結的自由基，這可能更有可能被併入膜內，並可能進一步增加氫的併入。此外，沉積膜內的N-H鍵可能不利地降低密度和膜應力兩者。
本技術可克服這些問題，藉由利用由SiH 4、N 2和H 2的混合氣體形成的高頻電漿進行沉積處理。某些習知PECVD處理使用N 2而不是NH 3作為形成氮化矽膜的氮源。由於N 2具有24.3eV的高電子衝擊解離度，N 2在電漿中的解離度很弱，因此N 2在13.56 MHz的電漿中可能不會被完全解離。因此，因為難打破兩個氮原子之間的鍵來形成矽-氮鍵，所產生的氮化矽膜傾向於具有高的氫含量。在較高的電漿頻率下，N 2的解離處理可以變得更有效率。然而，因為SiH 4中的矽-氫鍵不能被完全去除，膜中仍然有高的氫含量。因此，本技術可提高頻率以解離N 2，也可以包括H 2氣體作為電漿的前驅物，這可有利地產生一個化學退火氣氛，促進氮-氫鍵的脫附。正如下面進一步詳細討論的那樣，儘管目標是減少膜中的氫氣併入，但反過來說，與習知的低溫沉積物技術相比，將H 2氣體與沉積前驅物一起加入可能會減少氮化矽膜中形成的氮-氫鍵的數量，增加膜的密度並增加膜的應力。併入H 2氣體還可以減少膜內氫含量並提高膜的品質。當膜內的氮-氫鍵被電漿前驅物中併入的氫所減少時，更多的揮發性氫殘餘物可以在沉積過程中從膜中抽出並從處理腔室中排出。
雖然其餘的揭露內容將常規地確定利用所揭露的技術的具體沉積處理，但很容易理解的是，系統和方法同樣適用於其他沉積和清洗腔室，以及可能發生在所述腔室中的處理。因此，不應認為技術只限於用於這些特定沉積處理或腔室。在描述根據本技術的實施例的額外細節之前，本揭露內容將討論可用於執行根據本技術的實施例的沉積處理的一個可能系統和腔室。
圖1顯示了根據實施例的沉積、蝕刻、烘烤和固化腔室的處理系統100的一個實施例的俯視平面圖。在圖中，一對前部開口晶圓盒102提供各種尺寸的基板，這些基板被機械臂104接收並放入低壓保持區106，然後被放入串聯部分109a-c中的一個基板處理腔室108a-f。第二機械臂110可用於將基板晶圓從保持區106運送到基板處理腔室108a-f並返回。每個基板處理腔室108a-f可以被裝備來執行多種基板處理操作，包括形成本文所述的半導體材料的堆疊，此外還有電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、蝕刻、預清洗、脫氣、定向以及其他基板處理，包括退火、灰化等。
基板處理腔室108a-f可包括一個或多個系統部件，用於在基板上沉積、退火、固化和/或蝕刻介電膜或其他膜。在一個配置中，兩對處理腔室，例如108c-d和108e-f，可用於在基板上沉積介電材料，而第三對處理腔室，例如108a-b，可用於蝕刻沉積的介電質。在另一種配置中，所有三對處理室，例如108a-f，可被配置為在基板上沉積交替介電膜的堆疊。任何一個或多個所描述的處理可以在與不同實施例中所示的製造系統分離的腔室中進行。可以理解的是，系統100考慮到了用於介電膜的沉積、蝕刻、退火和固化腔室的其他配置。
圖2顯示了根據本技術的一些實施例的示範性電漿系統200的示意性橫截面圖。電漿系統200可說明一對處理腔室108，處理腔室108可以安裝在上文所述的一個或多個串聯部分109中，並且根據本技術的實施例，處理腔室108可包括蓋子堆疊部件，並且可以在下面進一步解釋。電漿系統200一般可包括具有側壁212、底壁216和內部側壁201的腔室主體202，內部側壁201界定一對處理區域220A和220B。每個處理區域220A-220B可以是類似的配置，並且可以包括相同的部件。
舉例而言，處理區域220B，其元件也可包括在處理區域220A中，可包括經由形成在電漿系統200中的底壁216的通道222配置在處理區域中的基座228。基座228可提供一個適合在基座的暴露表面(如主體部分)上支撐基板229的加熱器。基座228可包括加熱元件232，例如電阻式加熱元件，它可加熱和控制基板溫度在所需的處理溫度。基座228也可由遠端加熱元件加熱，例如燈組件或任何其他加熱裝置。
基座228的主體可藉由凸緣233耦接到桿226。桿226可將基座228與電源插座或電源箱203電耦接。電源箱203可包括驅動系統，驅動系統控制處理區域220B內的基座228的升降和移動。桿226還可包括電功率介面，向基座228提供電功率。電源箱203還可包括用於電功率和溫度指示器的介面，如熱電偶介面。桿226可包括底座組件238，底座組件238適合與電源箱203可拆卸地耦合。電源箱203上方有圓周環235。在某些實施例中，圓周環235可以是肩部，適合作為機械擋板或地面，配置為在底座組件238和電源箱的上表面之間提供一個機械介面。
可藉由在處理區域220B的底壁216中形成的通道224包括棒230，並可利用棒230來定位穿過基座228的主體佈置的基板升舉銷261。基板升舉銷261可選擇性地將基板229與基座隔開，以方便基板229與機器人交換，機器人用於經由基板傳送口260將基板229送入和送出處理區域220B。
腔室蓋204可與腔室主體202的頂部部分耦接。蓋204可容納一個或多個與之耦接的前驅物分佈系統208。前驅物分佈系統208可包括前驅物入口通道240，前驅物入口通道240可藉由雙通道噴頭218將反應物和清洗前驅物送入處理區域220B。雙通道噴頭218可包括環形底板248，環形底板248有設置在至面板246中間的阻隔板244。射頻（「RF」）源265可與雙通道噴頭218耦合，RF源265可提供功率給雙通道噴頭218，以促進在雙通道噴頭218的面板246和基座228之間產生電漿區域。在某些實施例中，RF源可與腔室主體202的其他部分，如基座228，耦合以促進電漿的產生。介電隔離器258可佈置在蓋204和雙通道噴頭218之間，以防止RF功率傳導到蓋204。遮蔽環206可佈置在基座228的周邊，與基座228接合。雙通道噴頭218可具有大於或約為200密耳，大於或約為300密耳，大於或約為400密耳，大於或約為500密耳，大於或約為600密耳，或更大的間隔。替代或另外地，雙通道噴頭218可具有小於或約為1200密耳，小於或約為1100密耳，小於或約為1000密耳，小於或約為900密耳，小於或約為800密耳，小於或約為700密耳，或更少的間隔。
在前驅物分佈系統208的環形底板248中可形成可選的冷卻通道247，以便在操作期間冷卻環形底板248。熱傳導流體，如水、乙二醇、氣體等，可經由冷卻通道247進行循環，從而使底板248保持在預定的溫度。襯墊組件227可配置在處理區域220B內，靠近腔室主體202的側壁201、212，以防止側壁201、212暴露於處理區域220B內的處理環境。襯墊組件227可包括圓周泵送腔225，圓周泵送腔225可與泵送系統264耦接，泵送系統264被配置為從處理區域220B排放氣體和副產物並控制處理區域220B內的壓力。複數個排放口231可在襯墊組件227上形成。排放口231可被配置為允許氣體從處理區域220B流向圓周泵送腔225，以促進系統200內的處理。
圖3顯示了根據本技術的某些實施例的半導體處理的示範性方法300的操作。方法可在各種處理腔室中執行，包括上述的處理系統200，以及可執行電漿沉積的任何其他腔室。方法300可包括多個可選的操作，這些操作可能會或可能不會與根據本技術的方法的一些實施例具體相關。方法300可用於在基板(例如，基板229)上沉積氮化矽膜。
方法300可包括處理方法，處理方法可包括用於形成材料膜的操作或其他高頻率下的沉積操作，例如生產DRAM記憶體或其他材料，相對於習知處理，這些材料可以被形成為具有較高密度和/或較高應力。方法可包括在啟動方法300之前的可選操作，或者方法可包括額外的操作。例如，方法300可包括在方法開始之前進行的操作，包括額外的沉積、移除或處理操作。在某些實施例中，方法300可包括在操作305中將複數種前驅物流入處理腔室，此操作可將前驅物送入可容納基板的腔室的處理區域，例如區域220。前驅物可用雙原子氫輸送。此外，載氣如氬和/或氦也可用於輸送前驅物。
在某些實施例中，前驅物可包括含矽前驅物(如，矽烷)和含氮前驅物(如，雙原子氮)。雖然任何含矽前驅物都可用於本技術的實施例中，但藉由使用矽烷，可以更好地控制處理區域內的氫量，並減少沉積膜內的氫併入。前驅物可能包括也可能不包括額外的前驅物，如載氣和/或用於沉積氧化物層的一個或多個含氧前驅物。前驅物也可包括氫氣。正如下面進一步詳細討論的那樣，與習知低溫沉積技術相比，包括雙原子氫氣的前驅物可能會減少氮化矽膜中形成的氮-氫鍵的數量，增加膜的密度，並增加膜的應力。此外，在一些實施例中，處理前驅物可能明確排除如前方所述可能會影響膜特性的任何包括氮-氫鍵在內的前驅物。因此，在一些實施例中，氣相材料可以不含任何氮-氫鍵。
在操作310，可在處理區域內產生前驅物和雙原子氫的電漿，例如藉由向面板提供RF功率以在處理區域220內產生電漿，儘管可以類似地使用任何其他能夠產生電漿的處理腔室。電漿可在之前描述的任何頻率下產生，也可以在大於或約為15 MHz、大於或約為20 MHz、大於或約為27 MHz、大於或約為40 MHz或更高的頻率下產生。替代或另外地，電漿可在低於或約為100 MHz、低於或約為80 MHz、低於或約為60 MHz或更低的頻率下產生。藉由使用較高頻率的電漿，可以增加氮的解離，並且由於沉積速率的增加，產量也會增加。
可在操作315中將在電漿中形成的材料沉積在基板上，這可產生含矽和氮的材料，如氮化矽。沉積可在基板或基座溫度小於或約為550℃、小於或約為500℃、小於或約為450℃、小於或約為400℃或更低的溫度下進行。藉由使用較低的溫度，可能不會超出DRAM記憶體的熱預算，並且可以防止對已經沉積在基板上的材料的損害。此外，可在大於或約為25 W、大於或約為250 W、大於或約為500 W、大於或約為750 W、大於或約為1000 W、大於或約為1250 W或更大的功率下進行沉積。 藉由使用較高的功率，沉積速率可能會增加，這表明氮的解離可能是處理中的限制因素。然而，隨著電漿功率的增加，氮的解離可能進一步增加，額外的氮自由基可被併入膜內，這可減少矽氮網路的形成，這將在下面討論。因此，在某些實施例中，電漿功率可維持低於或約為3000 W、低於或約為2500 W、低於或約為2000 W、低於或約為1500 W、低於或約為1250 W、低於或約為1000 W、低於或約為900 W或更低。此外，壓力可維持在高於或約為2托、高於或約為3托、高於或約為4托、高於或約為5托或更高。替代或額外地，壓力可維持在低於或約為10托、低於或約為9托、低於或約為8托、低於或約為7托、低於或約為6托或更低。
圖4A-4D說明了某些沉積處理中的生長機制的實例。在此實例中，低溫PECVD用來以矽烷和雙原子氮前驅物沉積氮化矽膜。如圖4A所示，矽烷和雙原子氮之間沒有發生氣相反應。相反，SiN xH y沉積是從生長基板上的SiH m自由基的化學吸附開始的。如圖4B所示，當降落在生長基板的反應表面上時，氮自由基與矽原子結合並釋放出氫原子。由於矽-氫鍵的能量低，這幾乎發生在所有的矽-氫鍵位置。然而，如圖4C所示，一旦形成矽-氮鍵，釋放的氫自由基就會重新附著在氮的未配對電子上，這就限制或阻止了拉伸的矽-氮鍵的形成，而拉伸的矽-氮鍵會使膜內的應力增加。大量的氮-氫鍵和矽-氫鍵留在膜中，這也降低了密度。如圖4D所示，氮原子累積蒸汽壓力，以矽-氮鍵使任何到達表面的SiH m自由基達到飽和。由於矽-氮鍵具有低鍵能，膜最終會變得富含氮，因為增加氮鍵結可能出現在每個位點，這可能進一步限制網路的形成。
圖4E-4G說明根據本技術的某些實施例分別包括氮和氫前驅物的生長機制的實例。在此實例中，藉由添加雙原子氫至矽烷和雙原子氮前驅物，使用低溫PECVD來沉積氮化矽膜。雙原子氫的加入產生了促進氮-氫鍵的脫附的化學退火氣氛。如圖4E所示，當加入雙原子氫氣時，藉由自由H自由基的存在催化氮-氫鍵的去除。這在能量上比矽-氫鍵的去除處理更有利。如圖4F所示，N上的未配對電子或電子們促進了矽-氮鍵的交聯，從而增加了拉伸應力。如圖4G所示，膜的密度較高，因為它有較少的氮-氫空隙。在這種緊湊的膜中，氮原子更難落在矽-氫的位點上，這導致膜有更多的矽-氫鍵，並富含矽。
圖5A-5F說明根據本技術的某些實施例各種沉積和膜參數作為雙原子氫的流動速率的函數。在此實例中，27MHz的電漿是在溫度為450℃的PECVD腔室中形成的。雙原子氫的流動速率可大於或約為100 sccm，大於或約為1000 sccm，大於或約為2000 sccm，大於或約為3000 sccm，大於或約為4000 sccm，或更大。然而，隨著氫流量的持續增加，如下文所述，雖然氮-氫鍵結可能受到限制，這可能會穩定密度，但可用的氫增加可能會影響形成，並可能增加膜內矽-矽鍵結的產生，而這可能會降低膜應力。因此，在一些實施例中，雙原子氫的流動速率可能小於或約為5000 sccm，並可能保持在小於或約為4000 sccm，小於或約為3000 sccm，小於或約為2000 sccm，或更少，這取決於膜內的目標內應力。可以調賬雙原子氫的流動速率，以實現各種沉積和膜特性，下面將進一步詳細討論。
如圖5A所示，膜的沉積速率作為雙原子氫的流動速率的函數而增加。此外，對於每個流動速率，在1250W的較高功率下沉積的膜的第一沉積速率505比在750W的較低功率下沉積的膜的第二沉積速率510大。在此實例中，沉積速率可以大於或約為1200 Å/分，大於或約為1300 Å/分，大於或約為1400 Å/分，大於或約為1500 Å/分，大於或約為1600 Å/分，大於或約為1700 Å/分，大於或約為1800 Å/分，或者更大。
如圖5B所示，膜的應力有根據功率而變化的峰值。例如，在較高功率1250W下沉積的膜的第一應力515比在較低功率750W下沉積的膜的第二應力520有更大流動速率的峰值。這是因為較高功率產生了更多的N自由基，這些N自由基在沉積處理過程中被併合到膜中。此外，在較高功率下沉積的膜的第一應力515的峰值可能低於在較低功率下沉積的膜的第二應力520的峰值。在此實例中，應力可以大於或約為300 MPa、大於或約為400 MPa、大於或約為500 MPa、大於或約為600 MPa、大於或約為700 MPa、大於或約為800 MPa、大於或約為900 MPa、或者更大。
如圖5C所示，膜的密度剖面根據功率而變化。例如，在趨於平緩之前，在1250W的較高功率下沉積的膜的第一密度525作為流動速率的函數而增加。另一方面，在750W的較低功率下沉積的膜的第二密度530作為流動速率的函數而更迅速地增加，達到峰值，然後逐漸下降。在此實例中，密度可以大於或約為2.50 g/cm 3、大於或約為2.55 g/cm 3、大於或約為2.60 g/cm 3、大於或約為2.65 g/cm 3、大於或約為2.70 g/cm 3、大於或約為2.75 g/cm 3、大於或約為2.80 g/cm 3、大於或約為2.85 g/cm 3、大於或約為2.90 g/cm 3、或者更大。
如圖5D所示，膜的折射率作為雙原子氫的流動速率的函數而增加。這表明較低的氮-氫鍵密度導致膜更富含Si，這可能導致折射率增加。此外，對於每個流動速率而言，在1250W的較高功率下沉積的膜的第一折射率605低於在750W的較低功率下沉積的膜的第二折射率610。在此實例中，折射率可以大於或約為1.75，大於或約為1.80，大於或約為1.85，大於或約為1.90，大於或約為1.95，大於或約為2.00，大於或約為2.05，大於或約為2.10，大於或約為2.15，大於或約為2.20，或者更大。
如圖5E所示，矽-氫鍵密度與矽-氮鍵密度的比率作為雙原子氫的流動速率的函數而增加。此外，對於每個流動速率而言，在1250W的較高功率下沉積的膜的矽-氫鍵密度與矽-氮鍵密度的第一比率535低於在750W的較低功率下沉積的膜的矽-氫鍵密度與矽-氮鍵密度的第二比率540。在此實例中，矽-氫鍵密度與矽-氮鍵密度的比率可以大於或約為0.0%，大於或約為0.4%，大於或約為0.8%，大於或約為1.2%，或更大
如圖5F所示，氮-氫鍵密度與矽-氮鍵密度的比率作為雙原子氫的流動速率的函數而降低。此外，對於每個流動速率而言，在1250W的較高功率下沉積的膜的氮-氫鍵密度與矽-氮鍵密度的第一比率555低於在750W的較低功率下沉積的膜的氮-氫鍵密度與矽-氮鍵密度的第二比率560。在此實例中，氮-氫鍵密度與矽-氮鍵密度的比率可低於或約為25%，低於或約為20%，低於或約為15%，低於或約為10%，低於或約為5%，或更低。
如圖5E和5F所示，當加入少量的雙原子氫時，氮-氫鍵密度急劇下降，而矽-氫鍵密度適度增加。這增加了膜的密度和應力兩者。氮-氫鍵密度的降低導致膜更富含矽，這可以藉由圖5D中顯示的折射率的相應增加來證明。此外，如圖5B和5C所示，第一密度525和第二密度530兩者大體在一定的流動速率位準以上達到飽和位準，該一定的流動速率位準對應於圖5F所示的氮-氫鍵密度的充分下降，而第一應力515和第二應力在此流動速率位準以上變得更具壓縮性。在此區域中，矽-矽鍵有效地釋放了拉伸應力。
如上所述，SiH 4可作為矽的前驅物。矽烷的流動速率可以大於或約為10 sccm，大於或約為100 sccm，大於或約為200 sccm，大於或約為300 sccm，大於或約為400 sccm，或者更大。替代或另外地，矽烷的流動速率可以小於或約為1000 sccm，小於或約為900 sccm，小於或約為800 sccm，小於或約為700 sccm，或更少。此外，如上所述，N 2可作為氮的前驅物。N 2的流動速率可以大於或約為1000 sccm，大於或約為2000 sccm，大於或約為3000 sccm，大於或約為4000 sccm，大於或約為5000 sccm，或更大。替代或另外地，N 2的流動速率可以小於或約為10,000 sccm，小於或約為9000 sccm，小於或約為8000 sccm，小於或約為7000 sccm，或更少。
上面討論的一些方法可以在不使用NH 3作為前驅物的情況下進行沉積處理，並且可以明確地不包括氨。在其他實例中，NH 3可被用作氮的前驅物。NH 3的流動速率可以大於或約為1000 sccm，大於或約為2000 sccm，大於或約為3000 sccm，大於或約為4000 sccm，大於或約為5000 sccm，或更大。替代或另外地，NH 3的流動速率可以小於或約為10,000 sccm，小於或約為9000 sccm，小於或約為8000 sccm，小於或約為7000 sccm，或更少。
此外，如上所述，可使用諸如氬和/或氦的載氣來輸送前驅物。氬的流動速率可以大於或約為0 sccm，大於或約為1000 sccm，大於或約為2000 sccm，大於或約為3000 sccm，大於或約為4000 sccm，或更大。替代或另外地，氬的流動速率可以小於或約為10,000 sccm，小於或約為9000 sccm，小於或約為8000 sccm，小於或約為7000 sccm，或更少。同樣地，氦的流動速率可以大於或約為0 sccm，大於或約為1000 sccm，大於或約為2000 sccm，大於或約為3000 sccm，大於或約為4000 sccm，或更大。替代或另外地，氦的流動速率可以小於或約為10,000 sccm，小於或約為9000 sccm，小於或約為8000 sccm，小於或約為7000 sccm，或更少。
上述方法也可用於減少氮化矽膜中形成的氫的數量。習知低溫PECVD處理通常產生的膜具有超過10%的氫併入，這可能會由於後續孔隙的形成而降低膜的品質。與此相反，上述方法可以將雙原子氫與含矽前驅物和含氮前驅物包括在一起，這可以反過來將膜中的氫的數量降低到低於或約為10%，低於或約為9%，低於或約為8%，低於或約為7%，或更低。這可以改善膜的品質，並便於隨後用氮化物專用蝕刻劑去除。
在前面的描述中，為了解釋的目的已經提出了許多細節，以提供對本技術的各種實施例的理解。然而，對於本領域的技術人員來說，顯而易見的是，某些實施例可以在沒有這些細節的一部分的情況下實施，或在有額外細節的情況下實施。
在揭露了幾個實施例後，本領域的技術人員將認識到，在不背離實施例的精神的情況下，可以使用各種修改、替代結構和等效物。此外，為了避免不必要地掩蓋本技術，沒有描述一些眾所周知的處理和元件。因此，上述描述不應視為對本技術範圍的限制。
在提供數值範圍的情況下，應理解為範圍的上限和下限之間的每個間隔值，以下限的最小分數為單位，除非上下文另有明確規定，也被具體揭露。在某一標定範圍內的任何標定值或未標定的中間值與標定範圍內的任何其他標定值或中間值之間的任何較小範圍都包括在內。這些較小範圍的上限和下限可以獨立地包括或排除在範圍內，並且在較小範圍內包括限值的任何一個、兩個皆無或兩個皆有的每個範圍也包含在該技術內，但須遵守標定範圍中任何具體排除的限制。當標定範圍包括一個或兩個限值時，也包括排除這些包括的限值中的任何一個或兩個的範圍。
除非上下文明確規定，否則本文和所附申請專利範圍中所使用的單數形式的「一」和「該」包括複數提及物。因此，例如，提及「一材料」包括複數種上述材料，而提及「該前驅物」包括提及對本領域技術人員來說已知的一種或多種前驅物及其等效物等等。
另外，術語「包括」、「包含」、「含有」在本說明書和後續申請專利範圍中使用時，旨在指明所述特徵、整數、組分或操作的存在，但不排除存在或增加一個或多個其他特徵、整數、組分、操作、行為或群組。
100:處理系統 102:前部開口晶圓盒 104:機械臂 106:低壓保持區 108a,108b,108c,108d,108e,108f:基板處理腔室 109a,109b,109c:串聯部分 110:第二機械臂 200:電漿系統 201:內部側壁 202:腔室主體 203:電源箱 204:蓋 206:遮蔽環 208:前驅物分佈系統 212:側壁 216:底壁 218:雙通道噴頭 220A,220B:處理區域 222:通道 224:通道 225:圓周泵送腔 226:桿 227:襯墊組件 228:基座 229:基板 230:棒 231:排放口 232:加熱元件 233:凸緣 235:圓周環 238:底座組件 240:前驅物入口通道 244:阻隔板 246:面板 247:冷卻通道 248:環形底板 258:介電隔離器 260:基板傳送口 261:基板升舉銷 264:泵送系統 265:RF源 300:方法 305,310,315:操作 505:第一沉積速率 510:第二沉積速率 515:第一應力 520:第二應力 525:第一密度 530:第二密度 535:第一比率 540:第二比率 555:第一比率 560:第二比率
藉由參考說明書的其餘部分和附圖，可以實現對所揭露技術的性質和優點的進一步理解。
圖1顯示了根據本技術的某些實施例的示範性處理系統的俯視平面圖。
圖2顯示了根據本技術的某些實施例的示範性電漿系統的示意性橫截面圖。
圖3顯示了根據本技術的某些實施例的半導體處理的示範性方法的操作。
圖4A-4D說明某些沉積處理中的生長機制的實例。
圖4E-4G說明根據本技術的某些實施例的生長機制的實例。
圖5A-5F說明根據本技術的某些實施例的各種沉積和膜參數與雙原子氫的流動速率的函數關係。
其中幾個圖是作為示意圖而包括在內的。應理解的是該些圖是為了說明目的，除非特別說明是按比例的，否則不應視為按比例的。此外，作為示意圖，這些圖是為了幫助理解而提供的，與現實的表述相比，可能不包括所有態樣或資訊，並可能包括用於說明的誇示資料。
在附圖中，類似的部件和/或特徵可具有相同的元件符號。此外，同一類型的各種部件可以藉由在元件符號後面加上一個區分類似部件的字母來區分。如果在說明書中只使用第一個元件符號，則無論字母如何，該描述都適用於具有相同的第一個元件符號的任何一個類似的部件。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305,310,315:操作

Claims (20)

  1. 一種方法，包括： 將一含矽前驅物、一含氮前驅物和雙原子氫流進一半導體處理腔室的一處理區域中，其中一基板被安置在該半導體處理腔室的該處理區域中； 形成該含矽前驅物、該含氮前驅物和雙原子氫的一電漿，其中該電漿在15 MHz以上的一頻率下形成；及 沉積一氮化矽材料於該基板上。
  2. 如請求項1所述之方法，其中該氮化矽材料的特徵為一密度高於或約為2.85 g/cm 3。
  3. 如請求項1所述之方法，其中該氮化矽材料的特徵為一應力高於或約為400 MPa。
  4. 如請求項1所述之方法，其中該氮化矽材料的特徵為一折射率高於或約為1.75。
  5. 如請求項1所述之方法，其中該氮化矽材料包括小於或約為10%的氫。
  6. 如請求項1所述之方法，其中大於或約為100 sccm的該雙原子氫流入該半導體處理腔室的該處理區域。
  7. 如請求項6所述之方法，其中小於或約為5000 sccm的該雙原子氫流入該半導體處理腔室的該處理區域。
  8. 如請求項1所述之方法，其中該電漿在低於或約為550℃的一溫度下形成。
  9. 如請求項1所述之方法，其中該頻率高於或約為27 MHz。
  10. 一種方法，包括： 將一含矽前驅物、一含氮前驅物和雙原子氫流進一半導體處理腔室的一處理區域中，其中一基板被安置在該半導體處理腔室的該處理區域中； 形成該含矽前驅物、該含氮前驅物和該雙原子氫的一電漿，其中該電漿不含任何具有一氮-氫鍵的材料；及 沉積一氮化矽材料於該基板上，其中： 該氮化矽材料的特徵為一密度高於或約為2.85g/cm 3，且 該氮化矽材料的特徵為一應力高於或約為400 MPa。
  11. 如請求項10所述之方法，其中該氮化矽材料的特徵為一折射率高於或約為1.75。
  12. 如請求項10所述之方法，其中該氮化矽材料包括小於或約為10%的氫。
  13. 如請求項10所述之方法，其中大於或約為100 sccm的該雙原子氫流入該半導體處理腔室的該處理區域。
  14. 如請求項13所述之方法，其中小於或約為5000 sccm的該雙原子氫流入該半導體處理腔室的該處理區域。
  15. 如請求項10所述之方法，其中該電漿在低於或約為550℃的一溫度下形成。
  16. 如請求項10所述之方法，其中該電漿在15 MHz以上的一頻率下形成。
  17. 如請求項16所述之方法，其中該頻率高於或約為27 MHz。
  18. 一種方法，包括： 將一含矽前驅物、一含氮前驅物和雙原子氫流進一半導體處理腔室的一處理區域中，其中一基板被安置在該半導體處理腔室的該處理區域中； 形成該含矽前驅物、該含氮前驅物和該雙原子氫的一電漿；及 沉積一氮化矽材料於該基板上，其中 大於或約為100 sccm的該雙原子氫流入該半導體處理腔室的該處理區域中，及 小於或約為5000 sccm的該雙原子氫流入該半導體處理腔室的該處理區域。
  19. 如請求項18所述之方法，其中該氮化矽材料的特徵為一密度高於或約為2.85 g/cm 3。
  20. 如請求項18所述之方法，其中該氮化矽材料的特徵為一應力高於或約為400 MPa。
TW110132240A 2020-09-01 2021-08-31 用於沉積高密度及高拉伸應力薄膜之系統及方法 TW202225452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/009,002 US11538677B2 (en) 2020-09-01 2020-09-01 Systems and methods for depositing high density and high tensile stress films
US17/009,002 2020-09-01

Publications (1)

Publication Number Publication Date
TW202225452A true TW202225452A (zh) 2022-07-01

Family

ID=80356969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132240A TW202225452A (zh) 2020-09-01 2021-08-31 用於沉積高密度及高拉伸應力薄膜之系統及方法

Country Status (6)

Country Link
US (1) US11538677B2 (zh)
JP (1) JP2023539678A (zh)
KR (1) KR20230058681A (zh)
CN (1) CN116324022A (zh)
TW (1) TW202225452A (zh)
WO (1) WO2022051157A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004009861A2 (en) 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US20060084283A1 (en) 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
US8138104B2 (en) 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US7657143B2 (en) 2005-10-07 2010-02-02 Novatronix Corporation Method for improving refractive index control in PECVD deposited a-SiNy films
US9388491B2 (en) 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
US20140273530A1 (en) * 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
TWI830751B (zh) 2018-07-19 2024-02-01 美商應用材料股份有限公司 低溫高品質的介電膜及其形成方法

Also Published As

Publication number Publication date
CN116324022A (zh) 2023-06-23
WO2022051157A1 (en) 2022-03-10
US20220068630A1 (en) 2022-03-03
US11538677B2 (en) 2022-12-27
KR20230058681A (ko) 2023-05-03
JP2023539678A (ja) 2023-09-15

Similar Documents

Publication Publication Date Title
US11908684B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US20160284567A1 (en) Pulsed nitride encapsulation
TWI783169B (zh) 選擇性材料移除
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US11276570B2 (en) Multi-layer deposition and treatment of silicon nitride films
TWI831824B (zh) 非uv高硬度低介電常數膜沉積
JP2022079865A (ja) 基板処理方法および基板処理システム
US20230146981A1 (en) Hydrogen management in plasma deposited films
TW202225452A (zh) 用於沉積高密度及高拉伸應力薄膜之系統及方法
TW202229614A (zh) 硼矽薄膜中之硼濃度可調性
KR20170129234A (ko) 결함 평탄화
US20240087882A1 (en) Fluorine-doped silicon-containing materials
TWI835295B (zh) 氧化矽薄膜的沉積後處理之方法
US20240071817A1 (en) Adhesion improvement between low-k materials and cap layers
TWI776396B (zh) 用於沉積低介電常數介電膜的系統及方法
US20220235462A1 (en) Film forming method and film forming apparatus
KR100448718B1 (ko) 플라즈마를 이용한 화학기상증착장치
TW202333185A (zh) 含碳材料之催化熱沉積
TW202225442A (zh) 間隙填充的非晶碳
JP2023535388A (ja) ホウ素がドープされたシリコン材料を利用した集積プロセス
TW202307929A (zh) 氧化矽薄膜的沉積後處理之方法
JP2004186210A (ja) 窒素含有ケイ素化合物膜の形成方法