TW202224025A - 場效應電晶體及其製備方法 - Google Patents

場效應電晶體及其製備方法 Download PDF

Info

Publication number
TW202224025A
TW202224025A TW110100894A TW110100894A TW202224025A TW 202224025 A TW202224025 A TW 202224025A TW 110100894 A TW110100894 A TW 110100894A TW 110100894 A TW110100894 A TW 110100894A TW 202224025 A TW202224025 A TW 202224025A
Authority
TW
Taiwan
Prior art keywords
substrate
graphene
composite structure
graphene film
protrusions
Prior art date
Application number
TW110100894A
Other languages
English (en)
Other versions
TWI823045B (zh
Inventor
張天夫
張立輝
金元浩
李群慶
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW202224025A publication Critical patent/TW202224025A/zh
Application granted granted Critical
Publication of TWI823045B publication Critical patent/TWI823045B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種場效應電晶體的製備方法，其包括以下步驟：提供一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，該複數個石墨烯奈米帶間隔設置在所述襯底上並且沿同一方向延伸，所述襯底具有複數個間隔設置的凸起；在每個石墨烯奈米帶的兩端間隔形成一閘極及一汲極，並使該閘極及汲極與該石墨烯奈米帶電連接；形成一絕緣層於所述複數個石墨烯奈米帶遠離襯底的表面；及形成一柵極於所述絕緣層遠離襯底的表面。

Description

場效應電晶體及其製備方法
本發明涉及一種場效應電晶體及其製備方法。
場效應電晶體（Field Effect Transistor，縮寫FET）簡稱場效應管，主要有兩種類型：結型場效應管（junction FET-JFET）和金屬-氧化物半導體場效應管（metal-oxide semiconductor FET，簡稱MOS-FET）。場效應電晶體由多數載子參與導電，也稱為單極型電晶體，屬於電壓控制型半導體器件。場效應電晶體具有輸入電阻高、雜訊小、功率低等優點，已成為雙極型電晶體和功率電晶體的強大競爭者。
先前技術中，場效應電晶體中形成半導體層的材料為非晶矽或多晶矽等。以非晶矽作為半導體層的非晶矽場效應電晶體的製備技術較為成熟，但在非晶矽場效應電晶體中，由於半導體層中通常含有大量的懸掛鍵，使得載子的移動率很低，從而導致場效應電晶體的回應速度較慢。以多晶矽作為半導體層的場效應電晶體相對於以非晶矽作為半導體層的場效應電晶體，具有較高的載子移動率，故回應速度也較快。但多晶矽場效應電晶體低溫製備成本較高，方法較複雜，大面積製備困難。
有鑒於此，提供一種場效應電晶體及其製備方法實為必要，其中，半導體層為排列整齊的複數個石墨烯奈米帶，可以大面積製備，成本和能耗較低
一種場效應電晶體的製備方法，其包括以下步驟： 提供一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，該複數個石墨烯奈米帶間隔設置在所述襯底上並且沿同一方向延伸，所述襯底具有複數個間隔設置的凸起； 在每個石墨烯奈米帶的兩端間隔形成一閘極及一汲極，並使該閘極及汲極與該石墨烯奈米帶電連接； 形成一絕緣層於所述複數個石墨烯奈米帶遠離襯底的表面；及 形成一柵極於所述絕緣層遠離襯底的表面。
一種場效應電晶體，其包括一半導體層、一閘極、一汲極、一絕緣層和一柵極，所述半導體層為一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，所述襯底包括一襯底本體和複數個凸起，該複數個凸起間隔設置在所述襯底本體的表面，所述複數個石墨烯奈米帶間隔設置在所述襯底本體上並且沿同一方向延伸。
一種場效應電晶體，其包括一半導體層、一閘極和一汲極，所述半導體層為一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，所述襯底包括一襯底本體和複數個凸起，該複數個凸起間隔設置在所述襯底本體的表面，所述複數個石墨烯奈米帶間隔設置在所述襯底本體上並且沿同一方向延伸；所述襯底為具有氧化矽的矽片，並且所述複數個石墨烯奈米帶設置在氧化矽上。
與先前技術相比，本發明所提供的場效應電晶體中，半導體層為排列整齊的複數個石墨烯奈米帶，該複數個石墨烯奈米帶係將石墨烯膜與具有複數個凸起的襯底結合，結合之前，在襯底上設置水或者有機溶劑，從而在凸起附近形成褶皺，並進一步蝕刻石墨烯膜而得。可以大面積製備，成本和能耗較低。
下面將結合附圖及具體實施例對本發明提供的場效應電晶體及其製備方法作進一步的詳細說明。
請參見圖1、圖2和圖5，本發明第一實施例提供一種石墨烯奈米帶複合結構20的製備方法，包括以下步驟： S11，在一基底10上設置一掩膜層12，該掩膜層12具有相對的第一表面122和第二表面124，第一表面122與所述基底10直接接觸，該掩膜層12具有複數個間隔設置的通孔126，該通孔126從所述第一表面122延伸至所述第二表面124，在所述基底10的表面上設定一X方向和一Y方向，X方向與Y方向相互垂直； S12，在所述第二表面124設置一金屬層14，並且該金屬層14填充所述通孔126； S13，剝離所述掩膜層12，掩膜層12第二表面124上的金屬層14也同時被去除，通孔126內的金屬層14依然保留在所述基底10上； S14，將保留在所述基底10上的金屬層14作為掩膜，對所述基底10進行蝕刻； S15，去除保留在所述基底10上的金屬層14，得到一襯底16，該襯底16包括一襯底本體162和複數個間隔設置的凸起164，該凸起164設置在所述襯底本體162的表面； S16，在一生長基底11上生長石墨烯膜13； S17，將一黏膠層15設置在所述石墨烯膜13遠離生長基底11的表面，去除所述生長基底11，並利用水或有機溶劑清洗； S18，利用所述襯底16將所述石墨烯膜13、所述黏膠層15從所述水或有機溶液中取出，並乾燥，得到一第一複合結構17，該第一複合結構17包括襯底16、石墨烯膜13和黏膠層15，所述石墨烯膜13位於所述黏膠層15與所述襯底16之間，並且該石墨烯膜13與所述凸起164直接接觸； S19，去除所述黏膠層15，得到一第二複合結構19，該第二複合結構19包括襯底16和石墨烯膜13，石墨烯膜13位於所述凸起164的表面和相鄰凸起164之間的襯底本體162的表面，並且石墨烯膜13在凸起164附近形成褶皺18，褶皺18位於相鄰凸起164之間襯底本體162表面上且沿Y方向延伸，並且褶皺18處的石墨烯膜13的厚度大於相鄰凸起164之間襯底本體162表面的石墨烯膜13的厚度； S20，從石墨烯膜13遠離襯底16的表面進行蝕刻，去除位於凸起164上的石墨烯膜13及相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13，從而得到石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底本體162、所述複數個凸起164和複數個相互平行的石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底本體162上。
步驟S11中，所述基底10的材料可以為導體、半導體或絕緣材料。具體地，所述基底10的材料可以為氮化鎵、砷化鎵、藍寶石、氧化鋁、氧化鎂、矽、二氧化矽、氮化矽、石英或玻璃等。所述基底10的材料也可以為聚對苯二甲酸乙二醇酯（PET）、聚醯亞胺（PI）等柔性材料。進一步，所述基底10的材料也可以為摻雜的半導體材料，如P型氮化鎵、N型氮化鎵等。所述基底10的大小、厚度和形狀不限，可以根據實際需要選擇。優選的，所述基底10的材料為氧化矽。本實施例中，所述基底10為具有厚度為300nm（奈米）氧化矽的矽片。
所述掩膜層12的材料不限，可以為ZEP520A、HSQ（hydrogen silsesquioxane）、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SOG（Silicon on glass）、MMA(Methyl methacrylate)或其他有機矽類低聚物等材料。所述掩膜層12可通過在基底10表面沈積然後烘乾的方式形成，也可以採用絲網印刷的方法形成。本實施例中，所述掩膜層12的材料為PMMA。
在所述掩膜層12上設置複數個通孔126的方式不限。本實施例中，利用電子束曝光，曝光出直徑為40 nm、每列內通孔126間距為500nm以下、列和列間距為500nm以上的通孔126陣列。也即，所述X方向上，相鄰通孔126之間的間距大於500nm；所述Y方向上，相鄰通孔126之間的間距小於500nm。所述通孔126的形狀不限，可以為圓形、方形、三角形等。
步驟S12中，所述金屬層14可通過電子束蒸發、離子束濺射等方法沈積在所述掩膜層12的第二表面124上，並且填充所述通孔126。所述金屬層14的材料為可以利用腐蝕液去除的金屬，比如，鐵、金、鉻、銅或鋁等。所述金屬層14的厚度不限。本實施例中，所述金屬層14為厚度為15nm的銅層；
步驟S13中，剝離所述掩膜層12的方法不限，比如採用鑷子等工具將掩膜層12剝離，或者利用有機溶劑將掩膜層12溶解去除。
步驟S14中，利用步驟S13中保留在基底10上的金屬層14作為掩膜，採用反應離子蝕刻（RIE）對所述基底10進行幹法蝕刻，在所述基底10上形成複數個間隔設置的凸起164，保留在基底10上的金屬層14覆蓋該複數個凸起164。本實施例中，蝕刻深度為15nm（奈米），也即所述凸起164的高度為15nm。
步驟S15中，利用腐蝕液去除保留在所述基底10上的金屬層14。也即，採用濕法蝕刻的方法去除保留在所述基底10上的金屬層14。腐蝕液的種類根據金屬層14不同的材料而進行選擇。本實施例中，所述金屬層14為銅層，所述腐蝕液為硫酸、硝酸、鹽酸，或者由雙氧水、鹽酸和去離子水組成的混合液（雙氧水、鹽酸和去離子水的體積比為1：1：50）。本實施例中，所述複數個凸起164排列整齊，每一行的凸起164的方向定義為所述X方向，每一列的凸起164的方向定義為所述Y方向。也即，每一行的凸起164沿所述X方向排列，每一列的凸起164沿所述Y方向排列。所述凸起164的形狀不限，可以為圓形、方形、三角形等。本實施例中，所述凸起164為圓柱，直徑為40nm，高度為15nm。
步驟S16中，在生長基底11上生長石墨烯膜13的方法不限。本實施例中，在生長基底11上生長石墨烯膜13的過程為：在生長基底11上沈積一催化劑層，然後將沈積有催化劑層的生長基底11放入一反應室內，通入碳源氣體，並將所述反應室加熱到800℃~1000℃，從而在所述生長基底11上生長石墨烯膜13。
所述生長基底11的材料可以為銅，該生長基底11尺寸不限，可以根據實際進行選擇。本實施例中，所述生長基底11為一銅片。
在所述生長基底11表面沈積一層金屬或金屬化合物材料，形成所述催化劑層。所述金屬可為金、銀、銅、鐵、鈷和鎳中的一種或其任意組合。所述金屬化合物可為硫化鋅、氧化鋅、硝酸鐵、氯化鐵、氯化銅中的一種或其任意組合。在所述生長基底11上沈積催化劑層的方法不限，比如化學氣相沈積、物理氣相沈積、真空熱蒸鍍、磁控濺射、電漿增強化學氣相沈積或印刷等。
所述反應室為一密閉空腔，該密閉空腔具有一個進氣口和一個出氣口。所述進氣口用於通入反應氣體，如碳源氣體等，所述出氣口與一抽真空裝置相連通。所述抽真空裝置通過該出氣口控制反應室的真空度及氣壓。進一步地，所述反應室還可以包括一個水冷裝置和加熱裝置，用於控制反應室內的溫度。本實施例中，所述反應室為一石英管。
所述碳源氣體可以為甲烷、乙烷、乙烯或乙炔等化合物。所述反應室內可以通入氫氣等非氧化性氣體。在非氧化性氣體的持續通入下，當反應室內溫度為800℃~1000℃時，所述碳源氣體裂解，在所述催化劑層表面沈積碳原子，形成石墨烯膜13。碳源氣體的氣體流量為20sccm（標況毫升每分）~90sccm，所述非氧化性氣體與碳源氣體的氣體流量比的範圍為45:2~15:2。該反應室內也可為真空環境，氣壓為10-1~102帕。生長石墨烯膜13的恒溫時間為10min到60min。本實施例中，反應室內的氣壓為500mTorr，反應溫度為1000攝氏度，碳源氣體為甲烷，氣體流量為25sccm，恒溫時間為30min。
步驟S17中，所述黏膠層15的材料不限，本實施例中，所述黏膠層15的材料為PMMA（甲基丙烯酸甲酯）。去除所述生長基底11的方法不限，例如，採用化學腐蝕的方式去除所述生長基底11。所述生長基底11的材料為銅，去除生長基底11的腐蝕液為硫酸、硝酸、鹽酸，或者由雙氧水、鹽酸和去離子水組成的混合液（雙氧水、鹽酸和去離子水的體積比為1：1：50）。本實施例中，所述生長基底11的材料為銅，去除生長基底11的腐蝕液為由雙氧水、鹽酸和去離子水組成的混合液（雙氧水、鹽酸和去離子水的體積比為1：1：50）。
去除生長基底11之後，用水或者有機溶劑沖洗，以除去殘餘的雜質。所述水優選為去離子水，所述有機溶劑的種類不限，比如異丙醇等。
步驟S18中，利用所述襯底16將所述石墨烯膜13、所述黏膠層15從所述水或有機溶液中取出的過程中，所述襯底16與石墨烯膜13直接接觸，而黏膠層15位於石墨烯膜13遠離襯底16的表面。在乾燥之前，水或者有機溶劑將石墨烯膜13與襯底16分隔開，也即石墨烯膜13與襯底16之間具有水或有機溶劑。隨著水分或有機溶劑的蒸發，石墨烯膜13與襯底16之間逐漸形成真空狀態，石墨烯膜13從而緊密貼合在襯底16上。由於襯底本體162上有複數個凸起164，石墨烯膜13無法與襯底本體162平整地貼合，故會在凸起164附近形成褶皺18。褶皺18位於相鄰凸起164之間襯底本體162表面上且沿Y方向延伸，並且褶皺18處的石墨烯膜13的厚度大於相鄰凸起164之間襯底本體162表面的石墨烯膜13的厚度。本實施例中，褶皺18處為兩層石墨烯膜13，相鄰凸起164之間襯底本體162的表面上為一層石墨烯膜13。本實施例中，利用襯底16將石墨烯膜13、黏膠層15從水或有機溶液中取出後，自然乾燥3個小時至6個小時後，在150度的溫度下烘烤2分鐘。Y方向上相鄰凸起164之間的距離小於X方向上相鄰凸起164之間的距離，故在Y方向上形成複數個褶皺18。X方向上相鄰凸起164之間的距離為200奈米至1微米，Y方向上相鄰凸起164之間的距離為100奈米至800奈米。本實施例中，X方向上相鄰凸起164之間的距離為1微米，Y方向上相鄰凸起164之間的距離為500奈米。
步驟S19中，去除黏膠層15的方法不限，比如，採用有機溶劑將黏膠層15溶解去除。所述第一複合結構17比所述第二複合結構19多一個黏膠層15。本實施例中，黏膠層15的材料為PMMA，採用丙酮去除PMMA。優選的，利用有機溶劑去除黏膠層15，並且從該有機溶液中取出後，進行退火處理，退火的作用係去除石墨烯膜13轉移過程中，石墨烯膜13表面黏膠層15（比如PMMA）的殘留。本實施例中，退火條件為：真空下通入氫氣和氬氣，壓強為2 Pa，400℃下退火2小時。
步驟S20中，從石墨烯膜13遠離襯底16的表面進行蝕刻，以便將位於凸起164上的石墨烯膜13，及相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13去除。相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13被蝕刻的時候，褶皺18處的石墨烯膜13同時也被蝕刻，由於褶皺18處的石墨烯膜13的厚度大於相鄰凸起164之間襯底本體162表面的石墨烯膜13的厚度，故，當相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13被完全蝕刻去除的時候，褶皺18處仍有石墨烯存在，從而在每個褶皺18處得到石墨烯奈米帶22。本實施例中，步驟S21中採用RIE進行蝕刻，蝕刻條件為：氫氣的體積流量為50 sccm，壓強為5Pa（帕），功率為5W（瓦特），蝕刻時間為50s（秒）。
進一步，所述複數個凸起164也可以被蝕刻去除。也即，所述石墨烯奈米帶複合結構20的製備方法進一步包括一蝕刻去除所述複數個凸起164的步驟。
實施例一
實驗使用表面具有300nm厚SiO 2的矽片作為基底10，在該矽片具有SiO 2的表面上旋塗PMMA電子束膠（也即，SiO 2與PMMA直接接觸），厚度為80nm，並進行電子束曝光，隨後進行顯影。曝光圖形為直徑為40nm、每列內通孔間距為500nm、列和列間距為500nm的通孔陣列。之後使用電子束蒸發，蒸鍍15nm銅，再使用PG Remover溶液剝離掉銅，形成直徑為40nm、每列內銅柱間距為500nm、列和列間距為500nm的銅柱陣列。然後，以該銅柱陣列為掩膜，對基底10進行蝕刻，最後再去除銅柱陣列上的銅，得到具有陣列結構的襯底16，該襯底16上的凸起164為圓柱，直徑為40nm，高度為15nm。轉移石墨烯時，先將PMMA旋塗在生長有單層石墨烯的銅箔上，轉速為3000轉/分鐘，之後在180℃的熱板上烘烤2分鐘將溶劑揮發。由於在生長石墨烯的過程中，銅箔的兩個表面均會生長石墨烯，並且銅箔背面的石墨烯結構不完整，需要去除。故，利用反應離子蝕刻（RIE）去除銅箔背面的石墨烯，蝕刻條件為：使用氧氣蝕刻，壓強為2Pa，流速為40sccm，功率為50W，蝕刻時間30秒。接下來將該銅箔放在腐蝕液內，腐蝕液為鹽酸、雙氧水和水的混合液，比例為1：1：50。待銅箔被完全蝕刻乾淨後，使用去離子水對石墨烯、PMMA膜進行多次清洗。然後，使用具有陣列結構的襯底16將石墨烯、PMMA膜撈起，並放置6個小時，使水份蒸發，之後使用150℃的熱板對襯底16進行烘烤2分鐘，得到樣品。隨後將所述樣品放入丙酮溶液，浸泡10分鐘後取出，使用去離子水沖洗樣品，並使用氮氣吹去表面的水分。最後將帶有石墨烯的襯底16放入退火爐進行退火，退火條件為：100sccm的H 2，100sccm的Ar，400℃下退火2小時，得到所述石墨烯奈米帶複合結構20。
圖2為利用襯底16將石墨烯膜13、黏膠層15從水或有機溶液中取出、乾燥，並去除所述黏膠層15後的原子力顯微鏡（AFM）照片，也即所述第二複合結構19的AFM照片。由圖2可以看出，在凸起164附近形成褶皺18，並且褶皺18位於相鄰凸起164之間的襯底本體162表面上且由一個凸起164向相鄰的凸起164延伸，並且複數個褶皺18的延伸方向相互平行。
圖3為步驟S20中石墨烯奈米帶複合結構20的掃描電鏡（SEM）照片。圖4為步驟S20中石墨烯奈米帶複合結構20的AFM照片。圖4中，縱向方向上，相鄰圓點之間的帶狀結構為石墨烯奈米帶22。可見，複數個石墨烯奈米帶22間隔設置，並且沿同一方向延伸，相互平行。
請參見圖4和圖5，本發明進一步提供一種所述石墨烯奈米帶複合結構20，其包括所述襯底16和複數個石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底16上並且沿同一方向延伸。所述襯底16包括所述襯底本體162和所述複數個凸起164，該複數個凸起164間隔設置在所述襯底本體162的表面，並且石墨烯奈米帶22與所述襯底本體162直接接觸。每一個石墨烯奈米帶22位於相鄰兩個凸起164之間，並且在兩個凸起164之間延伸，也即石墨烯奈米帶22由一個凸起164向另一個凸起164延伸。所述複數個石墨烯奈米帶22相互平行，每一個石墨烯奈米帶22為帶狀結構或者一維線狀結構。進一步，當所述複數個凸起164被蝕刻去除時，所述石墨烯奈米帶複合結構不包括複數個凸起164，由所述襯底本體162和所述複數個石墨烯奈米帶22組成。所述襯底16的材料與所述基底10的材料相同。
請參見圖2、圖5和圖6，本發明第二實施例提供一種石墨烯奈米帶複合結構20的製備方法，包括以下步驟： S21，提供一襯底16，該襯底16包括一襯底本體162和複數個間隔設置的凸起164，該凸起164設置在所述襯底本體162的表面； S22，在一生長基底11上生長石墨烯膜13； S23，將一黏膠層15設置在所述石墨烯膜13遠離生長基底11的表面； S24，去除所述生長基底11，並利用水或有機溶劑清洗； S25，利用所述襯底16將所述石墨烯膜13、所述黏膠層15從所述水或有機溶液中取出，並乾燥，得到一第一複合結構17，該第一複合結構17包括襯底16、石墨烯膜13和黏膠層15，所述石墨烯膜13位於所述黏膠層15與所述襯底16之間，並且該石墨烯膜13與所述凸起164直接接觸； S26，去除所述黏膠層15，得到一第二複合結構19，該第二複合結構19包括襯底16和石墨烯膜13，石墨烯膜13位於所述凸起164的表面和相鄰凸起164之間的襯底本體162的表面，並且石墨烯膜13在凸起164附近形成褶皺18，褶皺18位於相鄰凸起164之間襯底本體162表面上且沿Y方向延伸，並且褶皺18處的石墨烯膜13的厚度大於相鄰凸起164之間襯底本體162表面的石墨烯膜13的厚度； S27，從石墨烯膜13遠離襯底16的表面進行蝕刻，去除位於凸起164上的石墨烯膜13及相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13，從而得到石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底本體162、所述複數個凸起164和複數個相互平行的石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底本體162上。
本發明第二實施例與第一實施例相似，不同之處係：第二實施例中，所述襯底16的製備方法不限，只要該襯底16包括襯底本體162和複數個間隔設置的凸起164，並且複數個凸起164設置在所述襯底本體162的表面即可。
請參見圖2、圖5和圖7，本發明第三實施例提供一種石墨烯奈米帶複合結構20的製備方法，包括以下步驟： S31，提供一襯底16，該襯底16包括一襯底本體162和複數個間隔設置的凸起164，該凸起164設置在所述襯底本體162的表面； S32，在所述凸起164的表面及相鄰凸起164之間襯底本體162的表面上滴加水或者有機溶劑； S33，將一石墨烯膜13設置在所述襯底16的表面，並且所述凸起164位於石墨烯膜13與襯底本體162之間，乾燥，使得石墨烯膜13在凸起164附近形成褶皺18，該褶皺18位於相鄰凸起164之間襯底本體162表面上且沿Y方向延伸，並且褶皺18處的石墨烯膜13的厚度大於相鄰凸起164之間襯底本體162表面的石墨烯膜13的厚度； S34，從石墨烯膜13遠離襯底16的表面進行蝕刻，去除位於凸起164上的石墨烯膜13及相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13，從而得到石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底本體162、所述複數個凸起164和複數個相互平行的石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底本體162上。
步驟S32中，在所述凸起164的表面及相鄰凸起164之間襯底本體162的表面上滴加水或者有機溶劑的方法不限，比如，採用滴管將水或者有機溶劑滴在所述凸起164的表面及相鄰凸起164之間襯底本體162的表面。如此，在乾燥的過程中，隨著水分或有機溶劑的蒸發，石墨烯膜13與襯底16之間逐漸形成真空狀態，石墨烯膜13從而緊密貼合在襯底16上。由於襯底本體162上有複數個凸起164，石墨烯膜13無法與襯底本體162平整地貼合，故會在凸起164附近形成褶皺18。
進一步，在步驟S33中，利用所述膠黏層15將石墨烯膜13設置在所述襯底16的表面，具體方法如本發明第二實施例所述，這裡不再贅述。
本發明第三實施例與第一實施例相似，不同之處係：1、第三實施例中，所述襯底16的製備方法不限，只要該襯底16包括襯底本體162和複數個間隔設置的凸起164，並且複數個凸起164設置在所述襯底本體162的表面即可；2、石墨烯膜13設置在所述襯底16的表面之前，需要在所述凸起164的表面設置水或者有機溶劑。
請參見圖2、圖5和圖8，本發明第四實施例提供一種石墨烯奈米帶複合結構20的製備方法，包括以下步驟： S41，提供一襯底16，該襯底16包括一襯底本體162和複數個間隔設置的凸起164，該凸起164設置在所述襯底本體162的表面； S42，在水或者有機溶劑的環境中將一石墨烯膜13設置在所述襯底16的表面，並且所述凸起164位於石墨烯膜13與襯底本體162之間，以至於襯底16與石墨烯膜13之間有水或者有機溶劑的存在，然後乾燥，使得石墨烯膜13在凸起164附近形成褶皺18，該褶皺18位於相鄰凸起164之間的襯底本體162表面上且沿Y方向延伸，並且褶皺18處的石墨烯膜13的厚度大於相鄰凸起164之間襯底本體162表面的石墨烯膜13的厚度； S43，從石墨烯膜13遠離襯底16的表面進行蝕刻，去除位於凸起164上的石墨烯膜13及相鄰凸起164之間襯底本體162表面上除褶皺18以外的石墨烯膜13，從而得到石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底本體162、所述複數個凸起164和複數個相互平行的石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底本體162上。
進一步，在步驟S42中，利用所述膠黏層15將石墨烯膜13設置在所述襯底16的表面，具體方法如本發明第二實施例所述，這裡不再贅述。
本發明第四實施例與第三實施例相似，不同之處係：在水或者有機溶劑的環境中將一石墨烯膜13設置在所述襯底16的表面，並且所述凸起164位於石墨烯膜13與襯底本體162之間，以至於在乾燥之前，襯底16與石墨烯膜13之間有水或者有機溶劑的存在。然後乾燥的時候，隨著水分或有機溶劑的蒸發，石墨烯膜13會在凸起164附近形成褶皺18。
請參見圖9和圖11，本發明第五實施例提供一種頂柵型場效應電晶體100的製備方法，包括以下步驟： S51，提供所述石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底16和複數個石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底16上並且沿同一方向延伸； S52，在每個石墨烯奈米帶22的兩端間隔形成一閘極102及一汲極104，並使該閘極102及汲極104與該石墨烯奈米帶22電連接； S53，形成一絕緣層106於所述複數個石墨烯奈米帶22遠離襯底16的表面；及 S54，形成一柵極108於所述絕緣層106遠離襯底16的表面，得到一場效應電晶體100。
步驟S51中，所述石墨烯奈米帶複合結構20的製備方法已經在第一實施例至第四實施例進行了詳細論述，這裡不再贅述。所述複數個石墨烯奈米帶22為所述場效應電晶體100的半導體層。所述襯底16的材料為絕緣材料，比如，具有一定厚度氧化層的P型或N型矽、透明石英、或形成有氧化層的透明石英等。另，所述絕緣材料還可以係樹脂材料，如PET等。
步驟S52中，優選的，所述閘極102、所述汲極104分別覆蓋所述凸起164，並且與石墨烯奈米帶22直接接觸。所述石墨烯奈米帶22具有相對的第一端和第二端，第一端與閘極102直接接觸，第二端與汲極104直接接觸，如圖10所示。
所述閘極102及汲極104的材料應具有較好的導電性。具體地，該閘極102及汲極104的材料可以為金屬、合金、銦錫氧化物（ITO）、銻錫氧化物（ATO）、導電銀膠、導電聚合物及金屬性奈米碳管薄膜等導電材料。根據形成閘極102及汲極104的材料種類的不同，可以採用不同方法形成該閘極102及汲極104。具體地，當該閘極102及汲極104的材料為金屬、合金、ITO或ATO時，可以通過蒸鍍、濺射、沈積、掩模及蝕刻等方法形成閘極102及汲極104。當該閘極102及汲極104的材料為導電銀膠、導電聚合物或奈米碳管薄膜時，可以通過印刷塗附或直接黏附的方法，將該導電銀膠或奈米碳管薄膜塗附或黏附於凸起164的表面，形成閘極102及汲極104。一般地，該閘極102及汲極104的厚度為0.5奈米~100微米，閘極102至汲極104之間間隔的距離為10奈米至800奈米。本實施例中，所述閘極102及汲極104的材料為金屬，所述閘極102及汲極104的厚度為50奈米，閘極102至汲極104之間的距離為150奈米。
步驟S53中，所述絕緣層106的材料可以為氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。根據絕緣層106的材料種類的不同，可以採用不同方法形成該絕緣層106。具體地，當該絕緣層106的材料為氮化矽或氧化矽時，可以通過沈積的方法形成絕緣層106。當該絕緣層106的材料為苯並環丁烯(BCB)、聚酯或丙烯酸樹脂時，可以通過印刷塗附的方法形成絕緣層106。一般地，該絕緣層106的厚度為0.5奈米~100微米。 本實施例中，採用沈積方法形成一氮化矽絕緣層106，該氮化矽絕緣層106覆蓋所述複數個石墨烯奈米帶22、閘極102和汲極104。所述絕緣層106的厚度為50奈米。 步驟S54中，所述柵極108的材料應具有較好的導電性。具體地，該柵極108的材料可以為金屬、合金、ITO、ATO、導電銀膠、導電聚合物及奈米碳管薄膜等導電材料。該金屬或合金材料可以為鋁、銅、鎢、鉬、金或它們的合金。具體地，當該柵極108的材料為金屬、合金、ITO或ATO時，可以通過蒸鍍、濺射、沈積、掩模及蝕刻等方法形成柵極108。當該柵極108的材料為導電銀膠、導電聚合物或奈米碳管薄膜時，可以通過直接黏附或印刷塗附的方法形成柵極108。一般地，所述柵極108的厚度為0.5奈米~100微米。
所述柵極108通過絕緣層106與複數個石墨烯奈米帶22電絕緣。本實施例中，所述柵極108的材料為鋁，柵極108的厚度為50奈米。
請參見圖11，本發明第五實施例進一步提供一種場效應電晶體100，包括所述石墨烯奈米帶複合結構20、閘極102、汲極104、絕緣層106和柵極108。所述閘極102和汲極104間隔設置在每個石墨烯奈米帶複合結構20的兩端，並且與石墨烯奈米帶22電連接。本實施例中，所述閘極102、汲極104與石墨烯奈米帶22直接接觸。絕緣層106設置在石墨烯奈米帶22與柵極108之間，並且使石墨烯奈米帶22與柵極108電絕緣。絕緣層106也使閘極102、汲極104與柵極108電絕緣。
請參見圖12和圖13，本發明第六實施例提供一種底柵型場效應電晶體200的製備方法，包括以下步驟： S61，提供所述石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底16和複數個石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底16上並且沿同一方向延伸； S62，在每個石墨烯奈米帶22的兩端間隔形成一閘極102及一汲極104，並使該閘極102及汲極104與所述複數個石墨烯奈米帶22電連接；及 S63，形成一柵極108於所述襯底16遠離石墨烯奈米帶22的表面，得到一場效應電晶體200。
步驟S61中，所述襯底16的材料為絕緣材料。步驟S63中，所述石墨烯奈米帶22和所述柵極108分別位於襯底16相對的兩個表面，所述襯底16相當於場效應電晶體200的絕緣層。
可以理解，當所述襯底16為具有一定厚度的氧化矽的矽片，並且石墨烯奈米帶22與氧化矽直接接觸時，所述步驟S63可以省略，此時，矽片相當於場效應電晶體200的柵極108（矽導電），氧化矽相當於場效應電晶體200的絕緣層（氧化矽不導電）。在製備所述石墨烯奈米帶複合結構20的過程中，基底10選用具有一定厚度的氧化矽的矽片，並且掩膜層12設置在氧化矽上，可以得到具有一定厚度的氧化矽的矽片襯底16，其中，石墨烯奈米帶22與氧化矽直接接觸。
請參見圖13，本發明第六實施例進一步提供一種場效應電晶體200，包括所述石墨烯奈米帶複合結構20、閘極102、汲極104和柵極108。所述閘極102和汲極104間隔設置在每個石墨烯奈米帶22的兩端，並且與石墨烯奈米帶22電連接。所述襯底16的材料為絕緣材料。本實施例中，所述閘極102、汲極104與石墨烯奈米帶22直接接觸。柵極108設置在襯底16遠離所述石墨烯奈米帶複合結構20的表面。
可以理解，當所述石墨烯奈米帶複合結構20中的襯底16為具有氧化矽的矽片，並且石墨烯奈米帶22設置在氧化矽上時，所述柵極108可以省略，所述矽片可以作為場效應電晶體200的柵極108，氧化矽可以作為場效應電晶體的絕緣層。
本發明第六實施例與第五實施例相似，不同之處係：第五實施例為頂柵型場效應電晶體，第六實施例為底柵型場效應電晶體。
請參見圖14和圖15，本發明第七實施例提供一種場效應電晶體300的製備方法，包括以下步驟： S71，提供所述石墨烯奈米帶複合結構20，該石墨烯奈米帶複合結構20包括所述襯底16和複數個石墨烯奈米帶22，該複數個石墨烯奈米帶22間隔設置在所述襯底16上並且沿同一方向延伸； S72，將一叉指電極210設置在所述石墨烯奈米帶複合結構20的表面，所述叉指電極覆蓋所述複數個凸起164，並與石墨烯奈米帶22電連接。
步驟S71中，所述石墨烯奈米帶複合結構20中的襯底16為具有氧化矽的矽片，並且石墨烯奈米帶22設置在氧化矽上與氧化矽直接接觸。
步驟S72中，所述叉指電極210包括一第一電極212和一第二電極214。第一電極212包括複數個第一子電極2120，第二電極214包括複數個第二子電極2140。複數個第一子電極2120和複數個第二子電極2140間隔並且交替設置在石墨烯奈米帶複合結構20的表面，並且複數個第一子電極2120和複數個第二子電極2140覆蓋複數個凸起164，並且與複數個石墨烯奈米帶22電連接。優選的，複數個第一子電極2120與複數個石墨烯奈米帶22直接接觸，複數個第二子電極2140與複數個石墨烯奈米帶22直接接觸。複數個第一子電極2120的延伸方向與複數個石墨烯奈米帶22的延伸方向相互垂直，複數個第二子電極2140的延伸方向與複數個石墨烯奈米帶22的延伸方向相互垂直。複數個第一子電極2120相互電連接，複數個第二子電極2140相互電連接。具體的，複數個第一子電極2120通過連接部2122電連接，複數個第二子電極2140通過連接部2122電連接，如圖15所示。所述連接部2122起到電連接的作用，由導電材料製成，比如金屬等。可以理解，所述連接部2122可以與複數個第一子電極2120一體成型製作在一起，所述連接部502也可以與複數個第二子電極2140一體成型製作在一起，從而形成所述叉指電極210。所述第一電極212、第二電極214與所述閘極102、汲極104的材料相同。
請參見圖16，本發明第七實施例進一步提供一種場效應電晶體300，包括所述石墨烯奈米帶複合結構20和所述叉指電極210，所述叉指電極210設置在所述石墨烯奈米帶複合結構20的表面，並與石墨烯奈米帶22電連接。具體的，複數個第一子電極2120和複數個第二子電極2140間隔並且交替設置在石墨烯奈米帶複合結構20的表面，並且複數個第一子電極2120和複數個第二子電極2140覆蓋複數個凸起164，並且與複數個石墨烯奈米帶22直接接觸。所述石墨烯奈米帶複合結構20中的襯底16為具有氧化矽的矽片，並且石墨烯奈米帶22設置在氧化矽上與氧化矽直接接觸。所述矽片作為場效應電晶體300的柵極，氧化矽作為場效應電晶體300的絕緣層。
所述場效應電晶體100、200、300及其製備方法具有以下優點：第一、本發明所提供的場效應電晶體100、200、300中，半導體層為排列整齊的複數個石墨烯奈米帶22，該複數個石墨烯奈米帶22係將石墨烯膜13與具有複數個凸起164的襯底16結合，結合之前，在所述襯底16上設置水或者有機溶劑，從而在凸起164附近形成褶皺18，並進一步蝕刻石墨烯膜13而得；第二、可以大面積製備，成本和能耗較低。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
20:石墨烯奈米帶複合結構 10:基底 12:掩膜層 122:第一表面 124:第二表面 126:通孔 14:金屬層 16:襯底 162:襯底本體 164:凸起 11:生長基底 13:石墨烯膜 15:黏膠層 17:第一複合結構 19:第二複合結構 18:褶皺 22:石墨烯奈米帶 100，200，300:場效應電晶體 102:閘極 104:汲極 106:絕緣層 108:柵極 210:叉指電極 212:第一電極 2120:第一子電極 2122:連接部 214:第二電極 2140:第二子電極
圖1為本發明第一實施例提供的石墨烯奈米帶複合結構的製備方法的工藝流程圖。
圖2為本發明第一實施例提供的第二複合結構的原子力顯微鏡（AFM）照片。
圖3為圖1中石墨烯奈米帶複合結構的掃描電鏡照片。
圖4為圖1中石墨烯奈米帶複合結構的AFM照片。
圖5為圖1中石墨烯奈米帶複合結構的俯視結構示意圖。
圖6為本發明第二實施例提供的石墨烯奈米帶複合結構的製備方法的工藝流程圖。
圖7為本發明第三實施例提供的石墨烯奈米帶複合結構的製備方法的工藝流程圖。
圖8為本發明第四實施例提供的石墨烯奈米帶複合結構的製備方法的工藝流程圖。
圖9為本發明第五實施例提供的場效應電晶體的製備方法的工藝流程圖。
圖10為本發明第五實施例提供的閘極、汲極與石墨烯奈米帶電連接的結構示意圖。
圖11為本發明第五實施例提供的場效應電晶體的結構示意圖。
圖12為本發明第六實施例提供的場效應電晶體的製備方法的工藝流程圖。
圖13為本發明第六實施例提供的場效應電晶體的結構示意圖。
圖14為本發明第七實施例提供的場效應電晶體的製備方法的工藝流程圖。
圖15為本發明第七實施例提供的叉指電極的結構示意圖。
圖16為本發明第七實施例提供的場效應電晶體的俯視結構示意圖。
無
20:石墨烯奈米帶複合結構
16:襯底
164:凸起
22:石墨烯奈米帶
102:閘極
104:汲極
106:絕緣層
108:柵極

Claims (10)

  1. 一種場效應電晶體的製備方法，其包括以下步驟： 提供一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，該複數個石墨烯奈米帶間隔設置在所述襯底上並且沿同一方向延伸，所述襯底具有複數個間隔設置的凸起； 在每個石墨烯奈米帶的兩端間隔形成一閘極及一汲極，並使該閘極及汲極與該石墨烯奈米帶電連接； 形成一絕緣層於所述複數個石墨烯奈米帶遠離襯底的表面；及 形成一柵極於所述絕緣層遠離襯底的表面。
  2. 如請求項1所述的場效應電晶體的製備方法，其中，所述石墨烯奈米帶複合結構的製備方法包括以下步驟： 提供一襯底，該襯底包括複數個間隔設置的凸起； 在一生長基底上生長石墨烯膜； 將一黏膠層設置在所述石墨烯膜遠離生長基底的表面； 去除所述生長基底，並利用水或有機溶劑清洗； 將所述襯底與所述石墨烯膜、所述黏膠層複合，並乾燥，得到一第一複合結構，該第一複合結構包括所述襯底、所述石墨烯膜和所述黏膠層，所述石墨烯膜位於所述黏膠層與所述襯底之間； 去除所述黏膠層，得到一第二複合結構，該第二複合結構包括所述襯底和所述石墨烯膜，所述石墨烯膜位於所述襯底上，並且所述石墨烯膜在每一凸起附近形成一褶皺；及 從所述石墨烯膜遠離襯底的表面進行蝕刻，將除褶皺以外的石墨烯膜去除，得到石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括複數個間隔設置的石墨烯奈米帶。
  3. 如請求項1所述的場效應電晶體的製備方法，其中，所述襯底的製備方法包括以下步驟： 在一基底上設置一掩膜層，該掩膜層具有相對的第一表面和第二表面，第一表面與所述基底接觸，所述掩膜層具有複數個間隔設置的通孔； 在所述第二表面設置一金屬層，並且該金屬層填充所述通孔； 剝離所述掩膜層，掩膜層第二表面上的金屬層也同時被去除，通孔內的金屬層依然保留在所述基底上； 將保留在所述基底上的金屬層作為掩膜，對所述基底進行蝕刻；及 去除保留在所述基底上的金屬層，得到所述襯底。
  4. 如請求項3所述的場效應電晶體的製備方法，其中，在所述基底的表面上設定一X方向和一Y方向，X方向與Y方向相互垂直，所述褶皺位於相鄰凸起之間的襯底本體表面上且沿Y方向延伸。
  5. 如請求項2所述的場效應電晶體的製備方法，其中，將所述襯底與所述石墨烯膜、所述黏膠層複合之後，乾燥之前，所述石墨烯膜與所述襯底之間具有水或有機溶劑，隨著水或有機溶劑的蒸發，所述石墨烯膜與所述襯底之間形成真空狀態，由於所述襯底具有複數個凸起，所述石墨烯膜無法與所述襯底平整地貼合，從而在每一凸起附近形成褶皺。
  6. 如請求項1所述的場效應電晶體的製備方法，其中，所述閘極、所述汲極分別覆蓋所述複數個凸起，並且與所述複數個石墨烯奈米帶直接接觸。
  7. 如請求項1所述的場效應電晶體的製備方法，其中，所述石墨烯奈米帶複合結構的製備方法包括以下步驟： 提供一襯底，該襯底包括一襯底本體和複數個間隔設置的凸起，該凸起設置在所述襯底本體的表面； 在水或者有機溶劑的環境中將一石墨烯膜設置在所述襯底的表面，並且所述凸起位於石墨烯膜與襯底本體之間，以至於襯底與石墨烯膜之間有水或者有機溶劑的存在，然後乾燥，使石墨烯膜在每一凸起附近形成褶皺；及 從所述石墨烯膜遠離襯底的表面進行蝕刻，將除褶皺以外的石墨烯膜去除，得到石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括複數個間隔設置的石墨烯奈米帶。
  8. 如請求項7所述的場效應電晶體的製備方法，其中，在水或者有機溶劑的環境中將一石墨烯膜設置在所述襯底的表面包括一在所述襯底的表面滴加水或者有機溶劑後，再將一石墨烯膜設置在所述襯底表面的步驟。
  9. 一種場效應電晶體，其包括一半導體層、一閘極、一汲極、一絕緣層和一柵極，其改良在於，所述半導體層為一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，所述襯底包括一襯底本體和複數個凸起，該複數個凸起間隔設置在所述襯底本體的表面，所述複數個石墨烯奈米帶間隔設置在所述襯底本體上並且沿同一方向延伸。
  10. 一種場效應電晶體，其包括一半導體層、一閘極和一汲極，其改良在於，所述半導體層為一石墨烯奈米帶複合結構，該石墨烯奈米帶複合結構包括一襯底和複數個石墨烯奈米帶，所述襯底包括一襯底本體和複數個凸起，該複數個凸起間隔設置在所述襯底本體的表面，所述複數個石墨烯奈米帶間隔設置在所述襯底本體上並且沿同一方向延伸；所述襯底為具有氧化矽的矽片，並且所述複數個石墨烯奈米帶設置在氧化矽上。
TW110100894A 2020-12-09 2021-01-08 場效應電晶體及其製備方法 TWI823045B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011447903.6 2020-12-09
CN202011447903.6A CN114613676A (zh) 2020-12-09 2020-12-09 场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
TW202224025A true TW202224025A (zh) 2022-06-16
TWI823045B TWI823045B (zh) 2023-11-21

Family

ID=81849501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100894A TWI823045B (zh) 2020-12-09 2021-01-08 場效應電晶體及其製備方法

Country Status (3)

Country Link
US (1) US11658232B2 (zh)
CN (1) CN114613676A (zh)
TW (1) TWI823045B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613677A (zh) * 2020-12-09 2022-06-10 清华大学 场效应晶体管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
CN103359719B (zh) 2012-04-05 2015-01-21 清华大学 石墨烯纳米窄带的制备方法
JP6268162B2 (ja) * 2013-03-06 2018-01-24 住友化学株式会社 薄膜トランジスタ
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
JP6985596B2 (ja) * 2017-11-30 2021-12-22 富士通株式会社 電子デバイス、電子デバイスの製造方法及び電子機器
WO2020003564A1 (ja) * 2018-06-28 2020-01-02 三菱電機株式会社 グラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器
US11742425B2 (en) * 2019-10-28 2023-08-29 International Business Machines Corporation FinFET device with partial interface dipole formation for reduction of gate induced drain leakage
US11676821B2 (en) * 2019-10-29 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning
US11948983B2 (en) * 2020-07-31 2024-04-02 Xidian University Method for preparating SiC ohmic contact with low specific contact resistivity

Also Published As

Publication number Publication date
US20220181475A1 (en) 2022-06-09
TWI823045B (zh) 2023-11-21
CN114613676A (zh) 2022-06-10
US11658232B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US9748421B2 (en) Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
CN101442105B (zh) 一种有机场效应晶体管及其专用源漏电极与制备方法
JP5139368B2 (ja) 薄膜トランジスタの製造方法
Song et al. Fully flexible solution-deposited ZnO thin-film transistors
JP5097172B2 (ja) グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
JP5173938B2 (ja) 薄膜トランジスタの製造方法
JP2009278105A (ja) 薄膜トランジスタの製造方法
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
CN102386329B (zh) 一种柔性电子器件的制作方法
CN103996624B (zh) 柔性碳纳米管晶体管的制备方法
CN103646855A (zh) 石墨烯器件的制作方法
CN108091699B (zh) 基于柔性衬底底栅结构的MoS2TFT器件及制备方法
TW201442245A (zh) 薄膜電晶體及其製備方法
CN107946189A (zh) 一种薄膜晶体管及其制备方法
TWI823045B (zh) 場效應電晶體及其製備方法
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
TWI762150B (zh) 石墨烯奈米帶複合結構及其製備方法
TWI762149B (zh) 場效應電晶體及其製備方法
CN109378267B (zh) 一种硫化钼薄膜及其制备方法
WO2018188131A1 (zh) 有机薄膜晶体管的制作方法
KR20190063045A (ko) 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법
CN113284889B (zh) 一种二维异质结阵列器件及其制备方法
KR20140001371A (ko) 그래핀 기판 및 그 제조 방법
CN116075207A (zh) 一种二维超导纳米集成电路的无损制备方法