CN108091699B - 基于柔性衬底底栅结构的MoS2TFT器件及制备方法 - Google Patents

基于柔性衬底底栅结构的MoS2TFT器件及制备方法 Download PDF

Info

Publication number
CN108091699B
CN108091699B CN201711358320.4A CN201711358320A CN108091699B CN 108091699 B CN108091699 B CN 108091699B CN 201711358320 A CN201711358320 A CN 201711358320A CN 108091699 B CN108091699 B CN 108091699B
Authority
CN
China
Prior art keywords
film
flexible substrate
source
bottom gate
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201711358320.4A
Other languages
English (en)
Other versions
CN108091699A (zh
Inventor
曾祥斌
曾洋
吴少雄
王文照
胡一说
周广通
任婷婷
郭振宇
靳雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201711358320.4A priority Critical patent/CN108091699B/zh
Publication of CN108091699A publication Critical patent/CN108091699A/zh
Application granted granted Critical
Publication of CN108091699B publication Critical patent/CN108091699B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于柔性衬底底栅结构的MoS2TFT器件及制备方法,该柔性衬底底栅结构的MoS2TFT器件包括:柔性衬底,底栅金属薄膜,氧化铝薄膜,反应源薄膜,源漏电极,二硫化钼薄膜采用激光照射方法合成,源漏电极材料为双层金属,采用电子束蒸发工艺制备而成,源漏电极材料与二硫化钼薄膜表面接触紧密,接触电阻小。本发明制备的柔性衬底底栅结构的MoS2TFT器件,工艺简单方便,并且在整个工艺流程中的制备温度低于150度,适合于制备柔性电子器件。此制备方法制备出的柔性底栅结构的MoS2TFT器件不仅结构简单、性能稳定,而且载流子迁移率高、开关比大。

Description

基于柔性衬底底栅结构的MoS2TFT器件及制备方法
技术领域
本发明属于柔性微电子器件领域,更具体地,涉及一种基于柔性衬底底栅结构的MoS2TFT器件及制备方法。
背景技术
二维过渡金属硫族化合物由于其优异的光学、电学、机械、润滑以及催化性能而备受关注。二硫化钼(MoS2)作为典型的二维过渡金属硫族化合物,具有很大的杨氏模量和机械强度。MoS2薄膜杨氏模量和不锈钢相当,其断裂强度为不锈钢的20多倍,同时多层MoS2薄膜可以有几十纳米的弹性形变。不同于石墨烯,二硫化钼由于量子限域效应,具有天然的带隙 (1.29eV~1.8eV),相比于传统的薄膜场效应晶体管(Thin Film Transistor, TFT)器件,MoS2TFT具有更高的迁移率(420m·V-1·s-1)和电流开关比(大于1010)。因此,在柔性微电子器件领域具有广阔的应用前景。
目前制备MoS2薄膜的主要方法有化学气相沉积(Chemical Vapor Deposition,CVD)、水热法以及机械剥离等,但是这些方法和柔性TFT的制备工艺不兼容。采用转移的制备方法,工艺复杂,并且对MoS2薄膜有损伤,降低其性能。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种基于柔性衬底底栅结构的MoS2TFT器件及制备方法,由此解决当前MoS2薄膜的制备工艺和柔性TFT器件的制备工艺不兼容的技术问题。
为实现上述目的,按照本发明的一个方面,提供了一种基于柔性衬底底栅结构的MoS2TFT器件,包括:自下而上依次设置的柔性衬底、底栅金属薄膜、氧化铝薄膜、反应源薄膜以及源漏电极;
所述反应源薄膜生成二硫化钼薄膜,所述源漏电极与所述二硫化钼薄膜的表面接触。
优选地,所述柔性衬底包括聚酰亚胺、聚二甲基硅氧烷、聚酯以及不锈钢中的任意一种。
优选地,所述源漏电极为双层结构,其中,所述源漏电极的下层与所述二硫化钼薄膜接触的金属为铬Cr、钛Ti、钯Pd以及钪Sc中的任意一种,所述源漏电极的上层金属为金Au。
按照本发明的另一方面,提供了一种基于柔性衬底底栅结构的 MoS2TFT器件的制备方法,包括:
对柔性衬底进行清洗并在所述柔性衬底干燥后,在所述柔性衬底表面沉积底栅金属薄膜,在所述底栅金属薄膜上溅射沉积氧化铝薄膜;
在沉积有所述氧化铝薄膜的上表面旋涂反应源溶液并在空气中加热烘干得到反应源薄膜;
在覆盖有所述反应源薄膜的上表面旋涂光刻胶,并经掩膜版曝光;
在经过掩模板曝光后的所述光刻胶的上表面采用电子束蒸发制备源漏电极,并进行去光刻胶处理;
对进行去光刻胶处理后的含有所述反应源薄膜的上表面进行激光照射,以使所述反应源薄膜发生分解反应形成二硫化钼薄膜,以获得柔性衬底底栅结构的MoS2TFT器件。
优选地,所述柔性衬底温度低于150℃。
优选地,所述反应源薄膜为四硫代钼酸铵溶液,经旋涂、加热烘干后形成的薄膜。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,能够取得下列有益效果:
(1)本发明所制备的柔性衬底底栅结构的MoS2TFT,其制备工艺和柔性衬底底栅TFT工艺相兼容,使得制备过程更加简便。
(2)本发明所制备的柔性衬底底栅结构的MoS2TFT,先通过光刻工艺制备了金属电极,再通过激光照射反应源薄膜生成二硫化钼薄膜。此制备过程在最后一步激光照射时,反应源薄膜才发生分解反应生成二硫化钼薄膜,避免了清洗、加热烘干以及光刻等步骤对二硫化钼薄膜的损伤。从而获得更大的迁移率和开关比的MoS2TFT。
(3)本发明所制备的MoS2TFT中,源漏电极采用双层金属,且下层与二硫化钼薄膜接触的金属为铬Cr、钛Ti、钯Pd以及钪Sc中的任意一种,与二硫化钼的功函数匹配,形成良好欧姆接触,提高器件性能。
附图说明
图1为本发明实施例提供的一种基于柔性衬底底栅结构的MoS2TFT器件的结构示意图;
图2为本发明实施例提供的一种基于柔性衬底底栅结构的MoS2TFT器件的制备流程图;
图3为本发明实施例提供的一种基于柔性衬底底栅结构的MoS2TFT器件的工艺流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供的基于柔性衬底底栅结构的MoS2TFT器件及制备方法,其目的在于解决当前MoS2薄膜的制备工艺和柔性TFT器件的制备工艺不兼容问题,实现柔性衬底底栅结构的MoS2TFT器件的制备。具体地,如图1 所示,本发明中的基于柔性衬底底栅结构的MoS2TFT器件,包括:自下而上依次设置的柔性衬底、底栅金属薄膜、氧化铝薄膜、反应源薄膜以及源漏电极;
反应源薄膜生成二硫化钼薄膜,源漏电极与所述二硫化钼薄膜的表面接触。
在一个可选的实施方式中,柔性衬底包括聚酰亚胺(Polyimide,PI)、聚二甲基硅氧烷(Polydimethylsiloxane,PDMS)、聚酯(Polyethylene terephthalate,PET)以及不锈钢中的任意一种。
在一个可选的实施方式中,源漏电极为双层结构,其中,源漏电极的下层与二硫化钼薄膜接触的金属为铬Cr、钛Ti、钯Pd以及钪Sc中的任意一种,源漏电极的上层金属为金Au。
在本发明实施例中,制备上述MoS2TFT器件的制备方法为:
对柔性衬底进行清洗并在柔性衬底干燥后,在柔性衬底表面沉积底栅金属薄膜,在底栅金属薄膜上溅射沉积氧化铝薄膜;
其中,对柔性衬底进行清洗包括先用去离子水超声清洗,再用无水乙醇超声清洗。
在沉积有氧化铝薄膜的上表面旋涂反应源溶液并在空气中加热烘干得到反应源薄膜;
在覆盖有反应源薄膜的上表面旋涂光刻胶,并经掩膜版曝光;
在经过掩模板曝光后的光刻胶的上表面采用电子束蒸发制备源漏电极,并进行去光刻胶处理;
对进行去光刻胶处理后的含有反应源薄膜的上表面进行激光照射,以使反应源薄膜在激光作用下发生分解反应形成二硫化钼薄膜,以获得柔性衬底底栅结构的MoS2TFT器件。
其中,反应源薄膜为四硫代钼酸铵溶液,经旋涂、加热烘干后形成的薄膜,可以通过分解反应生成二硫化钼薄膜。
在本制备方法中,先通过光刻工艺制备了源漏电极,再通过激光照射反应源薄膜生成二硫化钼薄膜。此制备过程在最后一步激光照射时,反应源薄膜才发生分解反应生成二硫化钼薄膜,避免了清洗、加热烘干以及光刻等步骤对二硫化钼薄膜的损伤。
其中,在整个制备工艺过程中,柔性衬底温度低于150℃,工艺简单方便且与柔性TFT的制备工艺兼容。
以下结合附图及实施例对本发明进行详细说明。
图2是本发明所实施的柔性衬底底栅结构的MoS2TFT制备流程图,主要反映器件结构形成过程。其中序号表示相应工艺:
①、溅射;
②、通氩气溅射;
③、旋涂,加热烘干;
④、光刻;
⑤、镀电极;
⑥、剥离;
⑦、激光照射;
⑧、控制薄膜生成。
图3是本发明实例提供的柔性衬底底栅结构的MoS2TFT制备工艺流程图,结合图2中的器件结构制备流程。首先对柔性衬底进行清洗,先用去离子水超声清洗,再用无水乙醇超声清洗,干燥。然后沉积底栅金属薄膜,并溅射Al2O3薄膜,控制溅射功率50W~200W。之后在沉积有氧化铝薄膜的上表面上旋涂四硫代钼酸铵溶液,保持100℃~150℃加热1h~2h,烘干。之后在覆盖有反应源薄膜的上表面利用光刻工艺制备源漏电极。最后,在真空室中,对含有反应源薄膜的上表面进行激光照射,激光的能量为 50mJ~200mJ,合成柔性衬底底栅结构的MoS2TFT。
在本发明实施例中,源漏电极结构为两层金属结构,且与二硫化钼薄膜接触的金属为铬Cr或者钛Ti或者钯Pd或者钪Sc,厚度为5nm到30nm,另一层金属材料为金,厚度为40nm到100nm。与二硫化钼薄膜接触的金属材料的功函数与硫化钼的功函数匹配,可以与二硫化钼形成良好的欧姆接触。金具有很高的导电性,同时可以防止内层金属被氧化。
本发明提供的柔性衬底底栅结构的MoS2TFT制备方法具体实验步骤如下:
1、柔性衬底清洗,其具体步骤如下:
(1)将柔性衬底放入盛有100ml去离子水的烧杯中,常温超声5min ~10min。
(2)之后再将衬底放入盛有100ml无水乙醇的烧杯中,常温超声5min ~10min。
2、柔性衬底沉积栅电极和栅介质。
(1)通过溅射或者蒸发等方式沉积栅电极金属。
(2)溅射氧化铝栅介质,获得A,溅射气体为高纯Ar,靶材为高纯氧化铝靶,基片为沉积有栅电极金属膜的柔性衬底。溅射腔内的真空度优于8 ×10-4Pa。镀膜前,将高纯氧化铝靶置于纯Ar中预溅10min,除去表面的污物。之后打开插板阀,保持溅射功率90W~200W,溅射5~10min。
3、反应源薄膜制备。
将四硫代钼酸铵溶液滴于A沉积有氧化铝薄膜的上表面上,将表面覆盖,保持转速为4000r/min~6000r/min,旋转时间为30s,之后加热100~150℃,保持1~2h烘干,控制反应源薄膜的厚度在20nm~100nm之间,获得B。
4、电极制备过程。采用光刻工艺制备图形化电极,电极结构为Ti/Au, Ti金属层与二硫化钼薄膜接触。
(1)旋涂。采用AZ5214型号光刻胶,在B覆盖有反应源的上表面上滴入AZ5214,占表面2/3左右,先保持转速500r/min,旋转时间为3s,再保持转速为3000r/min~5000r/min,旋转时间为30s,使硅片上均匀覆盖一层厚度为200nm~1000nm的AZ5214。再放在加热板保持110℃烘烤1分钟。
(2)曝光。采用相应电极结构的掩膜版,光源采用350W汞光灯,预曝光5s,曝光15s,曝光一次获得C。
(3)显影。用二甲苯浸泡C片20s,用去离子水冲洗干净,再用氮气枪吹干。
(4)蒸发。采用电子束蒸发的方式镀电极获得D片,Ti的厚度为5~30nm, Au的厚度为40~100nm。
(5)去胶。用NMP浸泡D片2小时后,用去离子水冲洗干净,再用氮气枪吹干获得E片。
5、激光照射,合成二硫化钼薄膜。
将E片放置于真空室中,将真空度抽至10-3Pa以下。使用脉冲激光,以点的方式照射样片。控制激光的扫描方式为逐行扫描,保持激光的能量为50mJ~200mJ,控制激光在样片上打的点数为30~100个点。
本发明提供的柔性衬底底栅结构的MoS2TFT制备方法的第一实施例的具体步骤如下:
(1)取柔性衬底的大小为2cm×1.5cm,清洗衬底,具体清洗步骤如下:
①将柔性衬底放入盛有100ml去离子水的烧杯中,常温超声5min。
②之后再将衬底放入盛有100ml无水乙醇的烧杯中,常温超声5min。
(2)柔性衬底沉积栅电极和栅介质。
①通过溅射或者蒸发等方式沉积栅电极金属。
②溅射氧化铝栅介质,溅射气体为高纯Ar,靶材为高纯氧化铝靶,基片为清洗后的柔性衬底。溅射腔内的真空度优于8×10-4Pa。镀膜前,将氧化铝靶置于纯Ar中预溅10min,除去表面的污物。之后打开插板阀,保持溅射功率100W,溅射时间10min。
(3)反应源薄膜制备。
将四硫代钼酸铵溶液滴于A沉积有氧化铝薄膜的上表面上,将表面覆盖,保持转速为4000r/min,旋转时间为30s,之后加热100℃,保持1~2h 烘干,控制反应源薄膜的厚度为70nm。
(4)电极制备过程。采用光刻工艺制备图形化电极,电极结构为Ti/Au, Ti金属层与二硫化钼薄膜接触。
①旋涂。采用AZ5214型号光刻胶,在B覆盖有反应源的上表面上滴入AZ5214,占表面2/3左右,先保持转速500r/min,旋转时间为3s,再保持转速为4000r/min,旋转时间为30s,使硅片上均匀覆盖一层厚度为340nm 的AZ5214。再放在加热板保持110℃烘烤1分钟。
②曝光。采用相应电极结构的掩膜版,光源采用350W汞光灯,预曝光5s,曝光15s,曝光一次获得C。
③显影。用二甲苯浸泡C片20s,用去离子水冲洗干净,再用氮气枪吹干。
④蒸发。采用电子束蒸发的方式镀电极获得D片,Ti的厚度为10nm, Au的厚度为60nm。
⑤去胶。用NMP浸泡D片2小时后,用去离子水冲洗干净,再用氮气枪吹干获得E片。
(5)激光照射,合成二硫化钼薄膜。
将E片放置于真空室中,将真空度抽至10-3Pa以下。使用脉冲激光,以点的方式打到样片上。控制激光的扫描方式为逐行扫描,保持激光的能量为100mJ,控制激光在样片上打的点数为30个点。
本发明提供的柔性衬底底栅结构的MoS2TFT制备方法的第二实施例的具体步骤如下:
(1)取柔性衬底的大小为2cm×1.5cm,清洗衬底,具体清洗步骤如下:
①将柔性衬底放入盛有100ml去离子水的烧杯中,常温超声5min。
②之后再将衬底放入盛有100ml无水乙醇的烧杯中,常温超声5min。
(2)柔性衬底沉积栅电极和栅介质。
①通过溅射或者蒸发等方式沉积栅电极金属。
②溅射氧化铝栅介质,溅射气体为高纯Ar,靶材为高纯氧化铝靶,基片为清洗后的柔性衬底。溅射腔内的真空度优于8×10-4Pa。镀膜前,将氧化铝靶置于纯Ar中预溅10min,除去表面的污物。之后打开插板阀,保持溅射功率150W,溅射10min。
(3)反应源薄膜制备。
将四硫代钼酸铵溶液滴于A沉积有氧化铝薄膜的上表面上,将表面覆盖,保持转速为5000r/min,旋转时间为30s,之后加热100℃,保持1~2h 烘干,控制反应源薄膜的厚度为30nm。
(4)电极制备过程。采用光刻工艺制备图形化电极,电极结构为Ti/Au, Ti金属层与二硫化钼薄膜接触。
①旋涂。采用AZ5214型号光刻胶,在B覆盖有反应源的上表面上滴入AZ5214,占表面2/3左右,先保持转速500r/min,旋转时间为3s,再保持转速为4000r/min,旋转时间为30s,使硅片上均匀覆盖一层厚度为340nm 的AZ5214。再放在加热板保持110℃烘烤1分钟。
②曝光。采用相应电极结构的掩膜版,光源采用350W汞光灯,预曝光5s,曝光15s,曝光一次获得C。
③显影。用二甲苯浸泡C片20s,用去离子水冲洗干净,再用氮气枪吹干。
④蒸发。采用电子束蒸发的方式镀电极获得D片,Ti的厚度为10nm, Au的厚度为60nm。
⑤去胶。用NMP浸泡D片2小时后,用去离子水冲洗干净,再用氮气枪吹干获得E片。
(5)激光照射,合成二硫化钼薄膜。
将E片放置于真空室中,将真空度抽至10-3Pa以下。使用脉冲激光,以点的方式打到样片上。控制激光的扫描方式为逐行扫描,保持激光的能量为150mJ,控制激光在样片上打的点数为60个点。
由于制备步骤是相同的,各个实施例之间的区别仅仅是各个参数的区别,上述实例仅仅给出了个别实施例中的参数;具体实例如下表1所示,表1示出了柔性衬底MoS2底栅TFT的制备方法实施例1~实施例10。
表1
Figure BDA0001511448010000101
其中,实施例1至实施例10的制作电极结构参数如下表2所示。
表2
Figure BDA0001511448010000111
从实施例1到实施例10可以看出溅射的功率和时间,反应源薄膜的厚度,激光照射的能量和点数以及电极的组成结构,都影响着器件最后的性能。
本发明通过先做电极结构,最后合成二硫化钼薄膜的方法,简化了工艺过程,并使得该工艺具有很好的兼容性。本发明制备的TFT结构简单,工艺步骤少,重复性好,最后生成的二硫化钼薄膜结构完整,能够制备出高开关比的TFT。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于柔性衬底底栅结构的MoS2TFT器件,其特征在于,包括:自下而上依次设置的柔性衬底、底栅金属薄膜、氧化铝薄膜、由反应源薄膜生成的二硫化钼薄膜以及源漏电极;
所述反应源薄膜生成二硫化钼薄膜,在沉积有氧化铝薄膜的上表面旋涂反应源溶液并在空气中加热烘干得到反应源薄膜;在覆盖有反应源薄膜的上表面旋涂光刻胶,并经掩模板 曝光;在经过掩模板曝光后的光刻胶的上表面采用电子束蒸发制备源漏电极,并进行去光刻胶处理;对进行去光刻胶处理后的含有反应源薄膜的上表面进行激光照射,以使反应源薄膜在激光作用下发生分解反应形成二硫化钼薄膜;所述源漏电极与所述二硫化钼薄膜的表面接触。
2.根据权利要求1所述的MoS2TFT器件,其特征在于,所述柔性衬底包括聚酰亚胺、聚二甲基硅氧烷、聚酯以及不锈钢中的任意一种。
3.根据权利要求1或2所述的MoS2TFT器件,其特征在于,所述源漏电极为双层结构,其中,所述源漏电极的下层与所述二硫化钼薄膜接触的金属为铬Cr、钛Ti、钯Pd以及钪Sc中的任意一种,所述源漏电极的上层金属为金Au。
4.一种基于柔性衬底底栅结构的MoS2TFT器件的制备方法,其特征在于,包括:
对柔性衬底进行清洗并在所述柔性衬底干燥后,在所述柔性衬底表面沉积底栅金属薄膜,在所述底栅金属薄膜上溅射沉积氧化铝薄膜;
在沉积有所述氧化铝薄膜的上表面旋涂反应源溶液并在空气中加热烘干得到反应源薄膜;
在覆盖有所述反应源薄膜的上表面旋涂光刻胶,并经掩模板 曝光;
在经过掩模板曝光后的所述光刻胶的上表面采用电子束蒸发制备源漏电极,并进行去光刻胶处理;
对进行去光刻胶处理后的含有所述反应源薄膜的上表面进行激光照射,以使所述反应源薄膜发生分解反应形成二硫化钼薄膜,以获得柔性衬底底栅结构的MoS2TFT器件。
5.根据权利要求4所述的方法,其特征在于,所述柔性衬底包括聚酰亚胺、聚二甲基硅氧烷、聚酯以及不锈钢中的任意一种,器件制备期间所述柔性衬底温度低于150℃。
6.根据权利要求4或5所述的方法,其特征在于,所述反应源薄膜为四硫代钼酸铵溶液,经旋涂、加热烘干后形成的薄膜。
CN201711358320.4A 2017-12-17 2017-12-17 基于柔性衬底底栅结构的MoS2TFT器件及制备方法 Expired - Fee Related CN108091699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711358320.4A CN108091699B (zh) 2017-12-17 2017-12-17 基于柔性衬底底栅结构的MoS2TFT器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711358320.4A CN108091699B (zh) 2017-12-17 2017-12-17 基于柔性衬底底栅结构的MoS2TFT器件及制备方法

Publications (2)

Publication Number Publication Date
CN108091699A CN108091699A (zh) 2018-05-29
CN108091699B true CN108091699B (zh) 2020-08-14

Family

ID=62176753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711358320.4A Expired - Fee Related CN108091699B (zh) 2017-12-17 2017-12-17 基于柔性衬底底栅结构的MoS2TFT器件及制备方法

Country Status (1)

Country Link
CN (1) CN108091699B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920847A (zh) * 2019-02-25 2019-06-21 天津大学 氧化锶栅介质层柔性氧化物薄膜晶体管及其制造方法
CN109920852A (zh) * 2019-02-28 2019-06-21 华中科技大学 器件制备方法、二维材料器件与MoS2场效应晶体管
CN111463268A (zh) * 2020-04-13 2020-07-28 华中科技大学 二硫化钼半导体的欧姆接触结构及其制备方法
CN111564492A (zh) * 2020-07-16 2020-08-21 浙江大学 耗尽型GaN基HFET器件及其制备方法
CN113206159B (zh) * 2021-04-22 2023-05-26 华中科技大学 一种异质结材料及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018834A1 (ko) * 2015-07-29 2017-02-02 한국표준과학연구원 2차원 전이금속 디칼코지나이드 박막의 제조 방법
CN106711225A (zh) * 2016-11-17 2017-05-24 北京交通大学 一种硫化物场效应晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991390B2 (en) * 2014-09-30 2018-06-05 The Regents Of The University Of California Thin film transition metal dichalcogenides and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018834A1 (ko) * 2015-07-29 2017-02-02 한국표준과학연구원 2차원 전이금속 디칼코지나이드 박막의 제조 방법
CN106711225A (zh) * 2016-11-17 2017-05-24 北京交通大学 一种硫化物场效应晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Highly flexible MoS2 thin-film transistors with ion gel dielectrics;Jiang Pu et al;《nano letters》;20120716;全文 *
Structural changes of MoS2nano-powder;a.s. berdinsky et al;《Applied Physics A Materials Science & Processing 》;20040921;全文 *

Also Published As

Publication number Publication date
CN108091699A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
CN108091699B (zh) 基于柔性衬底底栅结构的MoS2TFT器件及制备方法
US9318295B2 (en) Carbon nanotube patterning on a metal substrate
CN100534900C (zh) 控制转移单壁碳纳米管阵列结构的方法
CN1841660A (zh) 制造图案化的铁电介质的方法
JP2008522848A (ja) 固体凝縮ガス層のエネルギー誘導局所除去を用いるリフトオフパターニング方法
WO2016008277A1 (zh) 一种有机单晶场效应电路及其制备方法
CN110047915A (zh) 一种基于二维半导体材料薄膜晶体管及其制备方法
CN111463290B (zh) 基于MoS2的同质结结型场效应管及其制备方法
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
CN111916524B (zh) 一种仿视网膜成像的硫化钼光探测器及其制备方法
KR20130035617A (ko) 그래핀상의 금속 박막의 형성 방법
CN104882378B (zh) 一种基于氧等离子体工艺的纳米介质层制备方法
CN110556297A (zh) 一种10纳米以下硅基鳍式场效应晶体管的制备方法
US11658232B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
CN109378267B (zh) 一种硫化钼薄膜及其制备方法
WO2017096626A1 (zh) 一种在石墨烯表面形成栅介质层及制备晶体管的方法
TW202222682A (zh) 石墨烯奈米帶複合結構及其製備方法
CN106783854B (zh) 一种黑磷烯薄膜存储器及其制备方法
CN112110411B (zh) 一种制备悬空的层状金属硫属化合物的方法
CN113284889B (zh) 一种二维异质结阵列器件及其制备方法
US11948793B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
CN113540333A (zh) 一种基于高导电性能二维铋薄膜的器件及制备方法与应用
CN110620043B (zh) 一种不稳定的二维材料的半导体薄膜场效应管的制备方法
CN116581163A (zh) 场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200814

Termination date: 20211217