CN111463290B - 基于MoS2的同质结结型场效应管及其制备方法 - Google Patents

基于MoS2的同质结结型场效应管及其制备方法 Download PDF

Info

Publication number
CN111463290B
CN111463290B CN202010284433.XA CN202010284433A CN111463290B CN 111463290 B CN111463290 B CN 111463290B CN 202010284433 A CN202010284433 A CN 202010284433A CN 111463290 B CN111463290 B CN 111463290B
Authority
CN
China
Prior art keywords
molybdenum disulfide
disulfide film
type molybdenum
gate electrode
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010284433.XA
Other languages
English (en)
Other versions
CN111463290A (zh
Inventor
曾祥斌
鲁基昌
王文照
陆晶晶
王士博
胡一说
肖永红
王君豪
周宇飞
袁俊茹
王曦雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010284433.XA priority Critical patent/CN111463290B/zh
Publication of CN111463290A publication Critical patent/CN111463290A/zh
Application granted granted Critical
Publication of CN111463290B publication Critical patent/CN111463290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种基于MoS2的同质结结型场效应管及其制备方法，其中的基于MoS2的同质结结型场效应管，包括：硅衬底、N型二硫化钼薄膜、P型二硫化钼薄膜、源电极、漏电极和栅电极；所述N型二硫化钼薄膜设于所述硅衬底的一侧，所述P型二硫化钼薄膜嵌入于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面；所述栅电极设于所述P型二硫化钼薄膜的与所述硅衬底相背的一侧表面，所述源电极与所述漏电极设于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面，且所述栅电极位于所述源电极与所述漏电极之间。

Description

基于MoS2的同质结结型场效应管及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种基于MoS2的同质结结型场效应管及其制备方法。
背景技术
二维过渡金属硫族化合物(TMDs)，因具有极高的电子迁移率和其他优异的光、电、机械、化学、声、力学等特性而倍受关注。过渡金属硫族化合物结构类似，各项半导体性能也相仿，例如其带隙随层数的变化而变化。以MoS2为例，MoS2是一种典型的带隙(1.2eV-1.8eV)随层数变化而变化的二维过渡金属硫族化合物。MoS2具有很高的载流子迁移率，单层载流子迁移率可达410cm2V-1s-1，多层载流子迁移率高达500cm2V-1s-1。由于二维过渡金属硫族化合物具有诸多优异的特性，基于二维过渡金属硫族化合物的场效应管也激起了人们的研究热潮。
结型场效应管(JFET)是最常见的半导体器件之一，其沟道有N型和 P型两种，最常用的是N沟道JFET。结型场效应管具有器件尺寸小、低频噪声小和输入阻抗高等优点，在集成电路、光电探测器等领域具有广阔的应用前景。
现有相关技术中，JFET大多采用异质结构，界面态多；传统硅基JFET，载流子迁移率低，器件性能较差。
发明内容
本发明提供一种基于MoS2的同质结结型场效应管及其制备方法，以解决载流子迁移率低，器件性能较差的问题。
根据本发明的第一方面，提供了一种基于MoS2的同质结结型场效应管，包括：硅衬底、N型二硫化钼薄膜、P型二硫化钼薄膜、源电极、漏电极和栅电极；
所述N型二硫化钼薄膜设于所述硅衬底的一侧，所述P型二硫化钼薄膜嵌入于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面；所述栅电极设于所述P型二硫化钼薄膜的与所述硅衬底相背的一侧表面，所述源电极与所述漏电极设于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面，且所述栅电极位于所述源电极与所述漏电极之间。
可选的，所述源电极包括第一源电极与第二源电极，所述栅电极包括第一栅电极与第二栅电极，所述漏电极包括第一漏电极与第二漏电极；
所述第一源电极连接所述N型二硫化钼薄膜，所述第二源电极连接所述第一源电极的与所述N型二硫化钼薄膜相背的一侧；所述第一栅电极连接所述P型二硫化钼薄膜，所述第二栅电极连接所述第一栅电极的与所述P型二硫化钼薄膜相背的一侧；所述第一漏电极连接所述N型二硫化钼薄膜，所述第二漏电极连接所述第一漏电极的与所述N型二硫化钼薄膜相背的一侧。
可选的，所述第一源电极、所述第一栅电极与所述第一漏电极的材料为钛，所述第二源电极、所述第二栅电极与所述第二漏电极的材料金。
可选的，所述第一源电极、所述第一栅电极与所述第一漏电极的厚度处于10～30nm的区间范围，所述第二源电极、所述第二栅电极与所述第二漏电极的厚度处于50～100nm的区间范围。
可选的，所述硅衬底具有绝缘氧化层，所述N型二硫化钼薄膜连接于所述绝缘氧化层。
根据本发明的第二方面，提供了一种第一方面及其可选方案涉及的基于 MoS2的同质结结型场效应管的制备方法，包括：
在所述硅衬底上制备N型二硫化钼薄膜，得到第一阶段结构；
在所述第一阶段结构中的N型二硫化钼薄膜光刻所需的掺杂图形；
对光刻后的N型二硫化钼薄膜进行等离子体掺杂，以在所述N型二硫化钼薄膜表面形成嵌入的所述P型二硫化钼薄膜，去除光刻胶之后，得到第二阶段结构；
在所述第二阶段结构表面蒸镀所述源电极、所述漏电极和所述栅电极，得到所需的场效应管。
可选的，在所述硅衬底上制备N型二硫化钼薄膜，得到第一阶段结构，包括：
将硫粉铺设于气相沉积炉的第一温区的第一石英舟；
将所述硅衬底倒扣于放置有三氧化钼与氯化钠的钼片表面，再将所述硅衬底与放置有三氧化钼与氯化钠的钼片放入气相沉积炉的第二温区的第二石英舟；
在所述气相沉积炉内通入氩气后，控制所述气相沉积炉加热到目标温度并保温预设时长，以形成所述N型二硫化钼薄膜，所述气相沉积炉加热到所述目标温度指：所述第一温区处于120～160℃的区间范围内，所述第二温区处于800～850℃的区间范围内；所述预设时长处于5～15min的区间范围内。
可选的，所通入的氩气的气流量处于50～100sccm的区间范围内，所放置的三氧化钼的质量处于2～6mg的区间范围内，所铺设的硫粉的质量处于400～1000mg的区间范围内，所述硅衬底与所述钼片的间距处于2～4mm的区间范围内。
可选的，所述等离子体掺杂是通过磁场调控等离子体掺杂设备实施的。
可选的，在实施所述等离子体掺杂时，先将所述磁场调控等离子体掺杂设备的掺杂功率调至10W～20W的区间范围内，再在启辉后将功率降低至 4W～8W的区间范围内，所述等离子体掺杂的时间处于25s～65s的区间范围内。
本发明提供的基于MoS2的同质结结型场效应管及其制备方法中，采用了依次设置的硅衬底、N型二硫化钼薄膜与P型二硫化钼薄膜，并在P型二硫化钼薄膜形成栅电极，在N型二硫化钼薄膜形成源电极与漏电极，该方案中，采用了同质结，进而，无需转移，可起到界面态少的积极效果。同时，本发明采用二硫化钼(MoS2)作为沟道，可起到载流子迁移率更高的积极效果。
进一步可选方案中，采用了CVD制备的MoS2薄膜，相比于机械剥离的膜，该膜结晶性更好，缺陷更少，结构更稳定，尺寸更大。
进一步可选方案中，采用了磁场调控等离子体掺杂技术，可以有选择性地、可控地和低损耗地掺杂MoS2薄膜。
此外，本发明可选方案的制备方法还可起到制备方法简单、工艺可控等积极效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中基于MoS2的同质结结型场效应管的结构示意图。
附图标记说明：
101-衬底；
102-绝缘氧化层；
103-N型二硫化钼薄膜；
104-P型二硫化钼薄膜；
105-源电极；
1051-第一源电极；
1052-第二源电极；
106-栅电极；
1061-第一栅电极；
1062-第二栅电极；
107-漏电极；
1071-第一漏电极；
1072-第二漏电极。
图2是本发明一实施例中基于MoS2的同质结结型场效应管的制备方法的流程示意图；
图3是本发明一实施例中基于MoS2的同质结结型场效应管的制备方法的实施过程中各阶段的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1是本发明一实施例中基于MoS2的同质结结型场效应管的结构示意图。
请参考图1，基于MoS2的同质结结型场效应管，包括：硅衬底101、N 型二硫化钼薄膜103、P型二硫化钼薄膜104、源电极105、漏电极107和栅电极106。
所述N型二硫化钼薄膜103设于所述硅衬底101的一侧，具体的，硅衬底101可以是具有绝缘氧化层102的，该绝缘氧化层102可例如二氧化硅的绝缘氧化层，进而，N型二硫化钼薄膜103可设于绝缘氧化层102的与硅衬底101相背的一侧表面(例如图1所示的上表面)。
所述P型二硫化钼薄膜104嵌入于所述N型二硫化钼薄膜103的与所述硅衬底101相背的一侧表面(例如图1所示的上表面)；所述栅电极106设于所述P型二硫化钼薄膜104的与所述硅衬底101相背的一侧表面(例如图 1所示的上表面)，所述源电极105与所述漏电极107设于所述N型二硫化钼薄膜103的与所述硅衬底101相背的一侧表面(例如图1所示的上表面)，且所述栅电极106位于所述源电极105与所述漏电极106之间，其中，源电极105、漏电极107和栅电极106相互不接触。
其中一种实施方式中，请参考图1，所述源电极105包括第一源电极1051 与第二源电极1052，所述栅电极106包括第一栅电极1061与第二栅电极1062，所述漏电极107包括第一漏电极1071与第二漏电极1072。
所述第一源电极1051连接所述N型二硫化钼薄膜103，所述第二源电极 1052连接所述第一源电极1051的与所述N型二硫化钼薄膜103相背的一侧；所述第一栅电极1061连接所述P型二硫化钼薄膜104，所述第二栅电极1062 连接所述第一栅电极1061的与所述P型二硫化钼薄膜104相背的一侧；所述第一漏电极1071连接所述N型二硫化钼薄膜103，所述第二漏电极1072连接所述第一漏电极1071的与所述N型二硫化钼薄膜103相背的一侧。
其中，所述第一源电极1051、所述第一栅电极1061与所述第一漏电极 1071的材料可以为钛(Ti)，所述第二源电极1052、所述第二栅电极1062 与所述第二漏电极1072的材料为金(Au)。
进一步可选方案中，所述第一源电极1051、所述第一栅电极1061与所述第一漏电极1071的厚度处于10～30nm的区间范围，所述第二源电极 1052、所述第二栅电极1062与所述第二漏电极1072的厚度处于50～100nm 的区间范围。
可见，以上所涉及的基于MoS2的同质结结型场效应管中，采用了同质结，进而，无需转移，可起到界面态少的积极效果。同时，采用二硫化钼(MoS2) 作为沟道，可起到载流子迁移率更高的积极效果。
图2是本发明一实施例中基于MoS2的同质结结型场效应管的制备方法的流程示意图；图3是本发明一实施例中基于MoS2的同质结结型场效应管的制备方法的实施过程中各阶段的结构示意图。
请参考图2和图3，针对于以上所涉及的基于MoS2的同质结结型场效应管，本实施例还提供了一种制备方法，包括：
S21：在所述硅衬底上制备N型二硫化钼薄膜，得到第一阶段结构；
S22：在所述第一阶段结构中的N型二硫化钼薄膜光刻所需的掺杂图形；
S23：对光刻后的N型二硫化钼薄膜进行等离子体掺杂，以在所述N型二硫化钼薄膜表面形成嵌入的所述P型二硫化钼薄膜，去除光刻胶之后，得到第二阶段结构；
S24：在所述第二阶段结构表面蒸镀所述源电极、所述漏电极和所述栅电极，得到所需的场效应管。
其中一种实施方式中，步骤S21可以包括：
S211：将硫粉铺设于气相沉积炉的第一温区的第一石英舟；
S212：将所述硅衬底倒扣于放置有三氧化钼与氯化钠的钼片表面，再将所述硅衬底与放置有三氧化钼与氯化钠的钼片放入气相沉积炉的第二温区的第二石英舟；
S213：在所述气相沉积炉内通入氩气后，控制所述气相沉积炉加热到目标温度并保温预设时长，以形成所述N型二硫化钼薄膜，所述气相沉积炉加热到所述目标温度指：所述第一温区处于120～160℃的区间范围内，所述第二温区处于800～850℃的区间范围内；所述预设时长处于5～15min的区间范围内。
具体实施过程中，在步骤S211之前还可包括：
S214：准备硅衬底和钼片；其中的硅衬底也可理解为单晶硅片，该硅片的厚度可以为525um，且上表面可具有50nm的绝缘氧化层，钼片的厚度可以为0.5mm，针对于该钼片，可以用砂纸打磨钼片的两个表面。
S215：对单晶硅片和钼片进行清洗干燥。具体过程可例如：先用丙酮溶液超声清洗3min，清洗去除有机污垢，再用酒精超声3min，清洗去除丙酮，最后用去离子水超声3min，然后干燥。其中硅片、钼片的尺寸分别可以为 20mm×20mm、(8～12)mm×20mm。
S216：清洗并干燥后续步骤中所需使用的两石英舟，具体为步骤S211 与步骤S212所记载的第一石英舟和第二石英舟。
其中石英舟的内径可例如为33mm。
制备过程中用到的气相沉积炉，也可表征为CVD炉，具体可以为CVD 管式炉，其中的CVD具体为：Chemical Vapour Deposition。
该CVD管式炉可以具有两个温度可调控的温区，分别为步骤S211与步骤S212所描述的第一温区与第二温区，其中的第一温区可例如是CVD管式炉中靠近进气口的前端低温区，第二温区可例如是CVD管式炉中靠近出气口的后端高温区。
在步骤S211中，可以在第一石英舟上铺上干燥的硫粉，置于第一温区(即前端低温区)；
在步骤S212中，可以在钼片上均匀平铺MoO3粉末，再放入1～3mg氯化钠，将其置于第二石英舟内，再将硅片倒扣在钼片的上方，然后，将第二石英舟以及硅片、钼片一同置于第二温区(即后端高温区)；
在步骤S213中，可以在CVD管式炉内通氩(Ar)气，使管内保持氩(Ar) 气的环境。将第二石英舟加热至800℃～850℃，同时将第一石英舟快速加热至120～160，具体可通过设置CVD的加热参数来使两个温区同时达到各自的反应温度，加热后，可保持两个温区的温度5～15min，进而，硅片上将生长出N型MoS2薄膜，之后可自然降温。
其中，所通入的氩气的气流量处于50～100sccm的区间范围内，所放置的三氧化钼的质量处于2～6mg的区间范围内，所铺设的硫粉的质量处于 400～1000mg的区间范围内，所述硅衬底与所述钼片的间距处于2～4mm的区间范围内。
以上步骤S21的过程，可例如图3中工艺流程①的具体描述，工艺流程①可描述为：利用CVD制备N型MoS2。经该工艺流程后的结构(即第一排中间一张图的结构)，可理解为前文所涉及的第一阶段结构。
在步骤S22中，可将第一阶段结构(也可描述为经步骤S21处理后的硅片)放置于匀胶机的真空吸附口上，并在第一阶段结构的MoS2薄膜表面滴上适量的型号为AZ5214的负胶，可以先以1500r/min旋涂10～20s，再以 4000r/min旋涂20～40s；将上述旋涂好光刻胶的硅片放置在95～100℃的热板上烘烤1～3min。
然后，将烘烤后的硅片放在MJB4光刻机上进行曝光，曝光时长可以为 2～5s。将曝光完成的硅片放在显影液与水的比例为1：4的溶液中显影，时长 40～60s，然后在水中清洗5～10s，再用氮气枪吹干。
以上步骤S22的过程，可例如图3中工艺流程②的具体内容，工艺流程②可描述为：旋涂光刻胶、曝光、显影。经该工艺流程处理后的结构(即第一排最右侧一张图的结构)。
其中一种实施方式中，在步骤S23中，所述等离子体掺杂可以是通过磁场调控等离子体掺杂设备实施的。
具体的，可将步骤S22得到的样品放进磁控溅射机器靶上，在高真空条件下，通入氮气，将掺杂功率调至10W～20W，启辉后快速降低功率至4W～8W，氮等离子体掺杂25s～65s，进而，通过磁场调控，可达到对样品掺杂厚度的控制。然后，可将等离子体掺杂好的样品放在丙酮中清洗，去除光刻胶，再用异丙醇清洗掉残留的丙酮，用氮气枪吹干。
以上步骤S23的过程，可例如图3中工艺流程③与工艺流程④的具体内容，工艺流程③可描述为：等离子体掺杂制备P型MoS2；工艺流程④可描述为：用丙酮、异丙醇去除光刻胶。经以上工艺流程处理后的结构(即第二排中间一张图的结构)，可理解为前文所涉及的第二阶段结构。
在步骤S24中，具体可以包括：
将第二阶段结构放置于匀胶机的真空吸附口上，并在其中MoS2薄膜表面滴上适量的型号为AZ5214的负胶，然后可以1500r/min旋涂15s，再以 4000r/min旋涂30s；将上述旋涂好光刻胶的样品放置在95～100℃的热板上烘烤1～3min；
然后，可将旋涂好光刻胶的样品放在MJB4光刻机上进行曝光，曝光时长可以为2.5s。将曝光完成的硅片放在显影液与水的比例为1：4的溶液中进行显影，时长可以为45s，然后在水中清洗5～10s，再用氮气枪吹干。
步骤S24的以上部分过程，可例如图3中工艺流程⑤的具体内容，工艺流程⑤可描述为：旋涂光刻胶、曝光、显影。
在步骤S24中，具体还可以包括：
对显影后的样品进行电子束蒸发，底层蒸镀上钛(Ti)，其厚度可以为 10～30nm，顶层蒸镀上金(Au)，其厚度可以为50～100nm。
然后，可将蒸镀了钛(Ti)与金(Au)的样品放在丙酮中清洗，去除光刻胶，再用异丙醇清洗掉残留的丙酮，用氮气枪吹干。
步骤S24的以上部分过程，可例如图3中工艺流程⑥与工艺流程⑦的具体内容，工艺流程⑥可描述为：用电子束蒸发制备源漏栅电极；工艺流程⑦可描述为用丙酮、异丙醇去除光刻胶。经以上工艺流程处理后的结构(即第三排最后一张图的结构)，可理解为前文所涉及的所需的场效应管。
以下将结合图3，通过实施例1对以上所涉及的制备方法进行举例。
在实施例1中，步骤S21的过程可例如：
按上述方案完成硅片和钼片的清洗与干燥，硅片、钼片的尺寸分别为 20mm×20mm、10mm×20mm。清洗并干燥两石英舟之后，制备过程中用到的CVD管式炉具有两个温度可调控的温区，分别为靠近进气口的第一温区 (即前端低温区)和靠近出气口的第二温区(即后端高温区)。在第一石英舟上铺上干燥的硫粉，置于前端低温区；在钼片上，均匀平铺MoO3粉末，再放入2mg氯化钠，将其置于第二石英舟内；再将硅片倒扣在钼片的上方，将第二石英舟以及硅片、钼片一同置于后端高温区；
然后，在CVD管式炉内通Ar气，使管内保持Ar气的环境。将第二石英舟加热至800℃，同时将第一石英舟快速加热至140℃，具体可设置CVD 的加热参数，使两个温区同时达到各自的反应温度。保持两个温区的温度5min，硅片上将生长出N型MoS2薄膜，之后自然降温，进而，可得到前文所涉及的第一阶段结构。其中Ar气的气流量为50sccm，MoO3的质量为3mg，S粉的质量为500mg。
在实施例1中，步骤S22的过程可例如：
将硅片放置于匀胶机的真空吸附口上，并在硅片的MoS2薄膜表面滴上适量的型号为AZ5214的负胶，以1500r/min旋涂15s，再以4000r/min旋涂30s；将上述旋涂好光刻胶的硅片放置在97℃的热板上烘烤2min。
将上述硅片放在MJB4光刻机上进行曝光，曝光时长2.5s。将曝光完成的硅片放在显影液与水的比例为1：4的溶液中进行显影，时长45s，然后在水中清洗5s，再用氮气枪吹干。
在实施例1中，步骤S23的过程可例如：
将步骤S22得到的样品放进磁控溅射机器靶上，在高真空条件下，通入氮气，将掺杂功率调至14W，启辉后快速降低功率至4W，氮等离子体掺杂 50s，通过磁场调控，达到对样品掺杂厚度的控制。
然后，将等离子掺杂好的样品放在丙酮中清洗，去除光刻胶，再用异丙醇清洗掉残留的丙酮，用氮气枪吹干，进而，可得到以上所涉及的第二阶段结构。
在实施例1中，步骤S24的过程可例如：
将步骤S23所得到的第二阶段结构放置于匀胶机的真空吸附口上，并在样品的MoS2薄膜表面滴上适量的型号为AZ5214的负胶，以1500r/min旋涂15s，再以4000r/min旋涂30s；将上述旋涂好光刻胶的样品放置在97℃的热板上烘烤2min。
将上述样品放在MJB4光刻机上进行曝光，曝光时长2.5s。将曝光完成的硅片放在显影液与水的比例为1：4的溶液中进行显影，时长45s，然后在水中清洗5s，再用氮气枪吹干。
对所得到的样品进行电子束蒸发，底层蒸镀上钛(Ti)，厚度为10nm，顶层蒸镀上金(Au)，厚度为70nm。
最后，将蒸镀了钛(Ti)金(Au)的样品放在丙酮中清洗，去除光刻胶，再用异丙醇清洗掉残留的丙酮，用氮气枪吹干，得到所需的场效应管。
以下将结合图3，通过实施例2对以上所涉及的制备方法进行举例。
在实施例2中，步骤S21的过程可例如：
按上述方案完成硅片和钼片的清洗与干燥，硅片、钼片的尺寸分别为 20mm×20mm、9mm×20mm。清洗并干燥两石英舟之后，制备过程中用到的CVD管式炉具有两个温度可调控的温区，分别为第一温区(即前端低温区) 和靠近出气口的第二温区(即后端高温区)。在第一石英舟上铺上干燥的硫粉，置于前端低温区；在钼片上，均匀平铺MoO3粉末，再放入1mg氯化钠，然后将其置于第二石英舟内；再将硅片倒扣在钼片的上方，将第二石英舟以及硅片、钼片一同置于后端高温区；
然后，在CVD管式炉内通Ar气，使管内保持Ar气的环境。将第二石英舟加热至830℃，同时将第一石英舟快速加热至140℃，具体可设置CVD 的加热参数，使两个温区同时达到各自的反应温度。保持两个温区的温度5min，硅片上将生长出N型MoS2薄膜，之后自然降温，进而，可得到前文所涉及的第一阶段结构。其中Ar气的气流量为50sccm，MoO3的质量为3mg，S粉的质量为500mg。
在实施例2中，步骤S22的过程可例如：
将硅片放置于匀胶机的真空吸附口上，并在硅片的MoS2薄膜表面滴上适量的型号为AZ5214的负胶，以1500r/min旋涂15s，再以4000r/min旋涂30s；将上述旋涂好光刻胶的硅片放置在97℃的热板上烘烤2min。
将上述硅片放在MJB4光刻机上进行曝光，曝光时长2.5s。将曝光完成的硅片放在显影液与水的比例为1：4的溶液中进行显影，时长45s，然后在水中清洗5s，再用氮气枪吹干。
在实施例2中，步骤S23的过程可例如：
将步骤S22得到的样品放进磁控溅射机器靶上，在高真空条件下，通入氮气，将掺杂功率调至15W，启辉后快速降低功率至5W，氮等离子体掺杂 40s，通过磁场调控，达到对样品掺杂厚度的控制。
然后，将等离子掺杂好的样品放在丙酮中清洗，去除光刻胶，再用异丙醇清洗掉残留的丙酮，用氮气枪吹干，进而，可得到以上所涉及的第二阶段结构。
在实施例2中，步骤S24的过程可例如：
将步骤S23所得到的第二阶段结构放置于匀胶机的真空吸附口上，并在样品的MoS2薄膜表面滴上适量的型号为AZ5214的负胶，以1500r/min旋涂 15s，再以4000r/min旋涂30s；将上述旋涂好光刻胶的样品放置在97℃的热板上烘烤2min。
将上述样品放在MJB4光刻机上进行曝光，曝光时长2.5s。将曝光完成的硅片放在显影液与水的比例为1：4的溶液中进行显影，时长45s，然后在水中清洗5s，再用氮气枪吹干。
对所得到的样品进行电子束蒸发，底层蒸镀上Ti，厚度为10nm，顶层蒸镀上Au，厚度为70nm。
最后，将蒸镀了钛(Ti)金(Au)的样品放在丙酮中清洗，去除光刻胶，再用异丙醇清洗掉残留的丙酮，用氮气枪吹干，得到所需的场效应管。
针对于其他实施例，其制备步骤可参考以上实施例理解，各个实施例之间的区别可理解为是各个参数的区别选择，以下表格中可对各实施例的参数选择进行举例，其均不脱离前文所涉及的制备方法的描述。
表1
Figure RE-GDA0002515876370000121
Figure RE-GDA0002515876370000131
综上所述，本实施例可以提高载流子的迁移率；其可选方案中，采用磁场调控等离子体掺杂技术，可以有选择性地、可控地和低损耗地掺杂MoS2 薄膜；此外，采用同质结构，可无需转移，起到界面态少的积极效果；此外，以上所涉及的制备方法简单、工艺可控。在集成电路、光探测器等领域具有广阔的应用前景。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种基于MoS2的同质结结型场效应管的制备方法，其特征在于，包括：
在硅衬底上制备N型二硫化钼薄膜，得到第一阶段结构；
在所述第一阶段结构中的N型二硫化钼薄膜光刻所需的掺杂图形；
对光刻后的N型二硫化钼薄膜进行等离子体掺杂，以在所述N型二硫化钼薄膜表面形成嵌入的P型二硫化钼薄膜，去除光刻胶之后，得到第二阶段结构；所述等离子体掺杂是通过磁场调控等离子体掺杂设备实施的；
在所述第二阶段结构表面蒸镀源电极、漏电极和栅电极，得到所需的场效应管；
在所述硅衬底上制备N型二硫化钼薄膜，得到第一阶段结构，包括：
将硫粉铺设于气相沉积炉的第一温区的第一石英舟；
将所述硅衬底倒扣于放置有三氧化钼与氯化钠的钼片表面，再将所述硅衬底与放置有三氧化钼与氯化钠的钼片放入气相沉积炉的第二温区的第二石英舟；
在所述气相沉积炉内通入氩气后，控制所述气相沉积炉加热到目标温度并保温预设时长，以形成所述N型二硫化钼薄膜，所述气相沉积炉加热到所述目标温度指：所述第一温区处于120～160℃的区间范围内，所述第二温区处于800～850℃的区间范围内；所述预设时长处于5～15min的区间范围内。
2.根据权利要求1所述的基于MoS2的同质结结型场效应管的制备方法，其特征在于，所通入的氩气的气流量处于50～100sccm的区间范围内，所放置的三氧化钼的质量处于2～6mg的区间范围内，所铺设的硫粉的质量处于400～1000mg的区间范围内，所述硅衬底与所述钼片的间距处于2～4mm的区间范围内。
3.根据权利要求1所述的基于MoS2的同质结结型场效应管的制备方法，其特征在于，在实施所述等离子体掺杂时，先将所述磁场调控等离子体掺杂设备的掺杂功率调至10W～20W的区间范围内，再在启辉后将功率降低至4W～8W的区间范围内，所述等离子体掺杂的时间处于25s～65s的区间范围内。
4.一种基于MoS2的同质结结型场效应管，由权利要求1至3任一项所述的方法制备，其特征在于，包括：硅衬底、N型二硫化钼薄膜、P型二硫化钼薄膜、源电极、漏电极和栅电极；
所述N型二硫化钼薄膜设于所述硅衬底的一侧，所述P型二硫化钼薄膜嵌入于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面；所述栅电极设于所述P型二硫化钼薄膜的与所述硅衬底相背的一侧表面，所述源电极与所述漏电极设于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面，且所述栅电极位于所述源电极与所述漏电极之间。
5.根据权利要求4所述的基于MoS2的同质结结型场效应管，其特征在于，所述源电极包括第一源电极与第二源电极，所述栅电极包括第一栅电极与第二栅电极，所述漏电极包括第一漏电极与第二漏电极；
所述第一源电极连接所述N型二硫化钼薄膜，所述第二源电极连接所述第一源电极的与所述N型二硫化钼薄膜相背的一侧；所述第一栅电极连接所述P型二硫化钼薄膜，所述第二栅电极连接所述第一栅电极的与所述P型二硫化钼薄膜相背的一侧；所述第一漏电极连接所述N型二硫化钼薄膜，所述第二漏电极连接所述第一漏电极的与所述N型二硫化钼薄膜相背的一侧。
6.根据权利要求5所述的基于MoS2的同质结结型场效应管，其特征在于，所述第一源电极、所述第一栅电极与所述第一漏电极的材料为钛，所述第二源电极、所述第二栅电极与所述第二漏电极的材料为金。
7.根据权利要求5所述的基于MoS2的同质结结型场效应管，其特征在于，所述第一源电极、所述第一栅电极与所述第一漏电极的厚度处于10～30nm的区间范围，所述第二源电极、所述第二栅电极与所述第二漏电极的厚度处于50～100nm的区间范围。
8.根据权利要求4至7任一项所述的基于MoS2的同质结结型场效应管，其特征在于，所述硅衬底具有绝缘氧化层，所述N型二硫化钼薄膜连接于所述绝缘氧化层。
CN202010284433.XA 2020-04-13 2020-04-13 基于MoS2的同质结结型场效应管及其制备方法 Active CN111463290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010284433.XA CN111463290B (zh) 2020-04-13 2020-04-13 基于MoS2的同质结结型场效应管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010284433.XA CN111463290B (zh) 2020-04-13 2020-04-13 基于MoS2的同质结结型场效应管及其制备方法

Publications (2)

Publication Number Publication Date
CN111463290A CN111463290A (zh) 2020-07-28
CN111463290B true CN111463290B (zh) 2022-04-15

Family

ID=71679058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010284433.XA Active CN111463290B (zh) 2020-04-13 2020-04-13 基于MoS2的同质结结型场效应管及其制备方法

Country Status (1)

Country Link
CN (1) CN111463290B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687737A (zh) * 2020-12-24 2021-04-20 华中科技大学 一种水平同质结双极性晶体管及其制备方法
CN113315507A (zh) * 2021-05-24 2021-08-27 北京科技大学 一种二维材料光控逻辑门
CN113611701B (zh) * 2021-07-27 2024-05-14 华中科技大学 一种基于硫化钼的cmos反相器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060929A (zh) * 2019-04-25 2019-07-26 中南大学 一种MoSe2面内同质p-n结的制备方法
CN110634747A (zh) * 2019-10-21 2019-12-31 南京集芯光电技术研究院有限公司 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312378B2 (en) * 2017-01-30 2019-06-04 QROMIS, Inc. Lateral gallium nitride JFET with controlled doping profile
CN108666375B (zh) * 2018-04-20 2019-08-13 华中科技大学 一种纳米层状横向同质pn二极管及其制备方法与应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060929A (zh) * 2019-04-25 2019-07-26 中南大学 一种MoSe2面内同质p-n结的制备方法
CN110634747A (zh) * 2019-10-21 2019-12-31 南京集芯光电技术研究院有限公司 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
层状二硫化钼纳米薄膜的制备及其光学特性;曾祥斌;《中国科学：技术科学》;20160720(第7期);第1-6页 *

Also Published As

Publication number Publication date
CN111463290A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111463290B (zh) 基于MoS2的同质结结型场效应管及其制备方法
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
US11410996B2 (en) Field-effect transistors having transition metal dichalcogenide channels and methods of manufacture
CN108091699B (zh) 基于柔性衬底底栅结构的MoS2TFT器件及制备方法
JPH06163898A (ja) 薄膜トランジスターの製造方法
CN115513294A (zh) 一种基于3R相的p型二硒化钨场效应晶体管及其制备方法
CN112687737A (zh) 一种水平同质结双极性晶体管及其制备方法
CN207818623U (zh) 一种钙钛矿光电晶体管
US20190221672A1 (en) Low temperature polysilicon thin film transistor and preparation method thereof
US10541131B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
CN113611701B (zh) 一种基于硫化钼的cmos反相器及其制备方法
JPH0322527A (ja) 半導体装置の製造方法
JP2018006412A (ja) 半導体装置
JP3068277B2 (ja) 半導体膜の形成方法
CN115863436A (zh) 一种金刚石场效应晶体管及其制备方法
JPH06224416A (ja) Ｍｏｓ電界効果型トランジスタ及びその製造方法、並びにそのｍｏｓ電界効果型トランジスタを用いた半導体装置
CN113437144A (zh) 一种基于二硫化铼的场效应管及其制造方法
CN118231512A (zh) 具有吸波器与薄膜晶体管复合结构的光电探测器件及方法
CN116230550A (zh) 一种实现阈值电压调节的薄膜晶体管及制备方法
KR20220056164A (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
CN116190382A (zh) 一种非易失且可重构的同质互补型反相器及其制备方法
CN116487264A (zh) 一种ZrS3/ZrO异质结顶栅场效应晶体管及其制备方法
JP3051363B2 (ja) 半導体装置の作製方法
CN114551572A (zh) 拓扑pn结及其制备方法和拓扑量子输运特性的调节方法
CN118175901A (zh) 横向有机场效应晶体管的制备方法及其制备版图

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant