TW202221844A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202221844A
TW202221844A TW110132058A TW110132058A TW202221844A TW 202221844 A TW202221844 A TW 202221844A TW 110132058 A TW110132058 A TW 110132058A TW 110132058 A TW110132058 A TW 110132058A TW 202221844 A TW202221844 A TW 202221844A
Authority
TW
Taiwan
Prior art keywords
layer
channel
sacrificial
gate
source
Prior art date
Application number
TW110132058A
Other languages
English (en)
Inventor
姆魯尼爾 阿必吉斯 卡迪爾巴德
哈維 馬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202221844A publication Critical patent/TW202221844A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例可採用二維材料層作為多通道電晶體的奈米片通道。二維材料層的奈米片通道在更小的尺寸及/或更少的通道數目下可達相同的驅動電流，因此可減少尺寸及/或促進驅動電流。本發明實施例亦可提供裝置中p型與n型的平衡方法，而不需增加裝置腳位。

Description

半導體裝置
本發明實施例關於半導體裝置，更特別關於作為多通道電晶體所用的奈米片通道的二維材料。
由於改善多種電子構件的積體密度，半導體產業已經歷持續的快速成長。積體密度中的主要改善來自於持續縮小結構尺寸，以將更多構件整合至給定的晶片面積中。當半導體材料用於電晶體中的通道材料時，隨著最小結構尺寸縮小，高驅動電流變得越來越困難。因此目前需要解決上述問題的方法。
本發明一些實施例提供半導體裝置。半導體裝置包括第一二維材料層，具有第一末端與第二末端；第一源極/汲極結構，接觸第一二維材料層的第一末端；第二源極/汲極結構，接觸第一二維材料層的第二末端；以及閘極層，圍繞第一二維材料層。
本發明一些實施例提供半導體裝置。半導體裝置包括第一電晶體，其包括：第一源極；第一汲極；以及第一多通道，連接第一源極與第一汲極，其中第一多通道包括兩個或更多個二維材料層；以及第二電晶體，其包括：第二源極；第二汲極；以及第二多通道，連接第二源極與第二汲極，其中第二通道包括兩個或更多個半導體層。
本發明一些實施例提供半導體裝置的形成方法。方法包括交錯沉積兩個或更多個通道堆疊與兩個或更多個犧牲通道層，其中每一犧牲通道層沉積於通道堆疊之間，且沉積每一通道堆疊的步驟包括沉積二維材料層；蝕刻穿過通道堆疊與犧牲通道層，以形成鰭狀結構；移除犧牲通道層以自通道堆疊形成通道；以及沉積閘極層於通道周圍。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動64˚或其他角度，因此方向性用語僅用以說明圖示中的方向。
上述內容概述本發明一些實施例。雖然此處所述的一些實施例以奈米片通道場效電晶體作說明，本發明一些實施例可用於其他製程及/或其他裝置如平面場效電晶體、鰭狀場效電晶體、水平全繞式閘極場效電晶體、垂直全繞式閘極場效電晶體、或其他合適裝置。本技術領域中具有通常知識者應理解其他調整亦屬於本發明實施例的範疇。此外，雖然以特定順序說明實施例的方法，仍可由任何邏輯性的順序進行多種其他方法的實施例，其可比此處所述的方法包含更少或更多的步驟。在本發明實施例中，源極/汲極可指源極及/或汲極。源極與汲極可互換。
在多通道電晶體如奈米片場效電晶體中，可形成兩個或更多個奈米片通道於源極與汲極之間。操作時的電流(如電晶體驅動電流)可流經連接源極與汲極的兩個或更多個奈米片通道。給定的偏置電壓所產生的驅動電流量，是通道區採用的材料遷移率的函數。習知的奈米片通道組成通常為半導體材料如矽、鍺、半導體化合物、或半導體合金。然而，縮小半導體奈米片通道的尺寸受限於採用的半導體之遷移率。在本發明實施例中，電晶體中的通道之組成為二維材料。由於二維材料的遷移率大於半導體材料的遷移率(與半導體材料所形成的奈米片通道相較)，含有二維材料的奈米片通道在較小尺寸仍可達到相同的驅動電流。本發明實施例的奈米片通道可超薄，比如具有次奈米的厚度。
在一些實施例中，二維材料奈米片的形成方法可為交錯沉積犧牲通道層與含有兩個二維材料的通道堆疊，以及移除犧牲通道層。在一些實施例中，通道堆疊包括二維材料層。在一些實施例中，通道堆疊包括一個二維材料層與兩個界面層，且二維材料層夾設於兩個界面層之間。在一些實施例中，通道堆疊包括一個二維材料層、兩個界面層、與兩個高介電常數的介電層，二維材料層夾設於兩個界面層之間，而兩個高介電常數的介電層形成於兩個界面層之上與之下。
二維材料奈米片通道可用於n型裝置如n型場效電晶體，或p型裝置如p型場效電晶體。在一些實施例中，二維材料奈米片通道用於互補式金氧半裝置中的p型場效電晶體，而互補式金氧半裝置中的n型場效電晶體可採用半導體奈米片通道以達互補式金氧半裝置中的n型與p型平衡。
圖1係本發明實施例中，製造半導體裝置的方法之流程圖。圖2至4、圖5A至11A、與圖5B至11B係依據方法100製造半導體裝置的多種階段的圖式。在方法100的操作與製程之前、之中、與之後可提供額外步驟，且方法的額外實施例可置換或省略一些下述步驟。步驟或製程的順序可互換。
方法100一開始的步驟102形成犧牲通道層14於基板10上。在步驟104中，沉積通道堆疊22於犧牲通道層14上。可重複進行步驟102及104，以形成兩對或更多對的犧牲通道層14與通道堆疊22，如圖2所示。
在圖2中，提供基板10以形成半導體裝置於其上。基板10可包含單晶半導體材料，比如但不限於矽、鍺、矽鍺、砷化鎵、銻化銦、磷化鎵、銻化鎵、砷化鋁銦、砷化鎵銦、磷化鎵銻、砷化鎵銻、或磷化銦。基板10可包含多種摻雜設置，端視電路設計而定。舉例來說，可形成不同的摻雜輪廓如n型井或p型井於基板10中的區域，其設計為用於不同裝置型態如n型場效電晶體或p型場效電晶體。
在一些實施例中，基板10可為絕緣層上矽基板，其包含絕緣結構(未圖示)以增進效能。
在步驟102中，沉積犧牲通道層14於基板10上。犧牲通道層14可包含介電材料、半導體材料、金屬、金屬氧化物、或相對於通道堆疊22中的材料具有蝕刻選擇性的任何材料。在一些實施例中，犧牲通道層14為氧化矽 (或氮化硼)，其沉積方法可為原子層沉積或化學氣相沉積。犧牲通道層14包含合適的材料，其相對於通道堆疊22具有足夠的蝕刻選擇性。在其他實施例中，在其他實施例中，犧牲通道層14為金屬(如銅、鎳、或類似物)或金屬氧化物(如氧化鋁、氧化鉿、或類似物)。在一些實施例中，犧牲通道層14為半導體材料如矽鍺或矽。
最後可移除犧牲通道層14，因此其可用於定義後續形成的多閘極裝置(如奈米片全繞式閘極裝置)的相鄰通道之間的垂直距離。在一些實施例中，犧牲通道層14的厚度T1介於約5 nm至約50 nm之間。
在步驟104中，沉積通道堆疊22於犧牲通道層14上。每一通道堆疊22可包含一或多層的通道區於後續形成的多閘極裝置(如奈米片全繞式閘極裝置)中。如圖2所示的實施例，通道堆疊22包括二維材料層16、兩個界面層18、與兩個高介電常數的介電層20。二維材料層16夾設於兩個界面層18之間。兩個高介電常數的介電層20直接形成於兩個界面層18之上與之下。兩個界面層18具有實質上相同的厚度。兩個 高介電常數的介電層20具有實質上相同的厚度。在操作時，通道堆疊22的形成方法可為依序沉積高介電常數的介電層20、界面層18、二維材料層16、界面層18、與高介電常數的介電層20。
在一些實施例中，通道堆疊22保留於後續形成的裝置中。之後形成於兩個高介電常數的介電層20上的閘極層可形成閘極區，其實質上圍繞二維材料層16。
在一些實施例中，二維材料層16可包含二維材料如石墨烯、過渡金屬二硫屬化物(如二硫化鎢、二硒化鎢、二硫化鉬、二硒化鉬、二碲化鉬、或二碲化鎢)、或上述之組合的層狀鎢。一般而言，二維材料為經由化學鍵維持在一起的單層材料。二維材料層16包括個別的單層彼此堆疊。在一些實施例中，二維材料層16可包含個別的單層石墨烯及/或過渡金屬二硫屬化合物堆疊在一起。
二維材料層16的形成方法可採用合適的沉積製程，比如化學氣相沉積、常壓化學氣相沉積、次壓下的低壓化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或上述之組合。
在一些實施例中，二維材料層16包括用於沉積碳物種的化學氣相沉積製程所形成的單層石墨烯。在一些實施例中，二維材料層16包括採用氬氣作為載氣的甲烷與氫氣反應所形成的單層石墨烯。在其他實施例中，二維材料層16包括解離碳原子所形成的單層石墨烯。在一些實施例中，單層石墨烯可摻雜氮以增加p型裝置所用的電荷載子。在一些實施例中，摻雜氮的方法可採用化學氣相沉積，其混合氨與甲烷以作為前驅物氣體。在其他實施例中，可吸附多種氣體如氨、水、二氧化氮、或類似物，以導入電荷載子至石墨烯層。在一些實施例中，單層石墨烯可摻雜n型裝置所用的鉀。
在一些實施例中，二維材料層16包含採用金屬氧化物、金屬鹵化物、或含有硫屬元素的前驅物與有機金屬的常壓化學氣相沉積所形成的單層過渡金屬二硫屬化物。其他材料與製程亦可用於形成二維材料層16。
如上所述，與習知的半導體通道相較，二維材料層16超薄。在一些實施例中，在一些實施例中，二維材料層16的厚度T2可小於約2 nm。舉例來說，厚度T2可介於5 Å至1 nm之間。厚度小於5 Å可能無法提供足夠載子以達所需的驅動電流，或足夠的結構穩定性以承受後續製程。若厚度大於2 nm，可能增加裝置尺寸而無額外優點。
界面層18可提供二維材料層16與閘極介電層(如高介電常數的介電層20)之間的接合。界面層18亦提供實質上無懸吊鍵的界面於高介電常數的介電層20與二維材料層16之間。
在一些實施例中，界面層18可包含氮化硼如六角氮化硼、非晶氮化硼、或類似物。界面層18的沉積方法可採用原子層沉積或化學氣相沉積製程。
在一些實施例中，界面層18的厚度可介於約5 Å至1 nm之間。厚度小於5 Å可能無法提供足夠的接合與隔離功能。厚度超過1 nm可能會增加裝置尺寸而無額外優點。
高介電常數的介電層20在後續形成的裝置中，可作為閘極介電層。高介電常數的介電層20的組成可為任何合適的介電材料。舉例來說，高介電常數的介電層20可包含氧化鋁、氧化鉿、矽酸鉿、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鉿-氧化鋁合金、其他合適的高介電常數的介電材料、及/或上述之組合。
高介電常數的介電層20的形成方法可為化學氣相沉積、原子層沉積、或任何合適方法。在一些實施例中，高介電常數的介電層20的厚度T4可介於約1 nm至約3 nm之間。
在一些實施例中，可循環進行步驟102及104，以形成兩對或更多對的犧牲通道層14與通道堆疊22。在圖2的實施例中，形成三對的犧牲通道層14與通道堆疊22。可採用更多對或更少對的犧牲通道層14與通道堆疊22，端視即將形成的半導體裝置中所需的通道數目而定。在一些實施例中，成對的犧牲通道層14與通道堆疊22的數目介於1至10之間。
在步驟106中，鰭狀結構28的形成方法可為蝕刻穿過成對的犧牲通道層14與通道堆疊22以及一部分的基板10，如圖3所示。鰭狀結構28的形成方法可為圖案化多對犧牲通道層14與通道堆疊22上的墊層24與硬遮罩26。
在步驟108中，隔離層30形成於鰭狀結構28之間的溝槽中，如圖4所示。隔離層30形成於基板10上，以覆蓋鰭狀結構28的至少一部分。隔離層30的形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積、或其他合適的沉積製程。在一些實施例中，隔離層30可包含氧化矽、氮化矽、氮氧化矽、氟矽酸鹽玻璃、低介電常數的介電層、或上述之組合。在一些實施例中，以合適的沉積製程形成隔離層30以覆蓋鰭狀結構28並填入鰭狀結構28之間的溝槽，接著採用合適的非等向蝕刻製程蝕刻隔離層以使其凹陷並露出成對的犧牲通道層14與通道堆疊22。
在步驟110中，形成犧牲閘極結構40於鰭狀結構28與隔離層30上，如圖4所示。在蝕刻隔離層30使其凹陷之後可移除墊層24與硬遮罩26，且可形成犧牲閘極結構40於鰭狀結構28的一部分(其將形成通道區)上。犧牲閘極結構40可包含犧牲閘極介電層32、犧牲閘極層34、墊層36、與遮罩層38。
可順應性地形成犧牲閘極介電層32於鰭狀結構28與隔離層30上。在一些實施例中，犧牲閘極介電層32的沉積方法可為化學氣相沉積製程、次壓化學氣相沉積製程、可流動的化學氣相沉積製程、原子層沉積製程、物理氣相沉積製程、或其他合適製程。犧牲閘極介電層32可包含一或多層的介電材料如氧化矽、氮化矽、高介電常數的介電材料、及/或其他合適的介電材料。在一些實施例中，犧牲閘極介電層32包括的材料與高介電常數的介電層20不同。
可毯覆性地沉積犧牲閘極層34於犧牲閘極介電層32上。犧牲閘極層34包括矽如多晶矽或非晶矽。在一些實施例中，對犧牲閘極層34進行平坦化步驟。犧牲閘極層34的沉積方法可採用化學氣相沉積如低壓化學氣相沉積或電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適製程。
之後可形成墊層36與遮罩層38於犧牲閘極層34上。墊層36可包含氮化矽。遮罩層38可包含氧化矽。接著可在遮罩層38、墊層36、犧牲閘極層34、與犧牲閘極介電層32上進行圖案化步驟，以形成犧牲閘極結構40。
在步驟112中，形成側壁間隔物42於每一犧牲閘極結構40的側壁上，如圖4所示。在形成犧牲閘極結構40之後，毯覆性沉積與非等向蝕刻絕緣材料，以自水平表面移除絕緣材料而形成側壁間隔物42。在一些實施例中，側壁間隔物42的絕緣材料可為氮化矽為主的材料，比如氮化矽、氮氧化矽、碳氮氧化矽、碳氮化矽、或上述之組合。
圖4中的剖線A-A及B-B分別為下述圖5A至11A與圖5B至11B的多種圖式的切線。具體而言，圖5A至11A係沿著圖4中的剖線A-A的剖視圖，而圖5B至11B係沿著圖4中的剖線B-B的剖視圖。
在步驟114中，蝕刻鰭狀結構28使其凹陷，以移除犧牲閘極結構40的兩側上的鰭狀結構28的部分，如圖5A及5B所示。在一些實施例中，可採用合適的乾蝕刻及/或濕蝕刻一起移除(或分別移除)成對的犧牲通道層14與通道堆疊22。一些實施例進行凹陷化的蝕刻，以露出低於成對的犧牲通道層14與通道堆疊22的基板10。
在步驟116中，形成犧牲源極/汲極結構44於犧牲閘極結構40的兩側上，如圖6A及6B所示。犧牲源極/汲極結構44在閘極製程時可用於錨定鰭狀結構28的通道區。犧牲源極/汲極結構44的組成可介電材料如氧化矽、金屬氧化物如氧化鋁、或半導體材料如矽鍺。犧牲源極/汲極結構44的形成方法可採用沉積製程如化學氣相沉積、磊晶成長、或其他合適製程。
在步驟118中，移除犧牲閘極層34與犧牲閘極介電層32以露出犧牲閘極結構40所覆蓋的鰭狀結構28 (或預期成為通道區的鰭狀結構28)，如圖7A及7B所示。移除犧牲閘極層34的方法可採用電漿乾蝕刻及/或濕蝕刻。當犧牲閘極層34為多晶矽時，可採用濕蝕刻劑如氫氧化四甲基銨溶液以選擇性移除犧牲閘極層34，而不移除犧牲源極/汲極結構44中的材料。
在移除犧牲閘極層34之後，可露出犧牲閘極介電層32。可進行蝕刻製程以選擇性移除犧牲閘極介電層32而露出高介電常數的介電層20、界面層18、二維材料層16、與犧牲通道層14。
在步驟120中，部分地移除犧牲通道層14以露出通道堆疊22並形成奈米片，如圖8A及8B所示。可採用合適的蝕刻方法以選擇性蝕刻犧牲通道層14，而通道堆疊22中的高介電常數的介電層20、界面層18、二維材料層16實質上完整。可採用合適的濕蝕刻劑或乾蝕刻製程，以選擇性蝕刻犧牲通道層14。在一些實施例中，乾蝕刻製程的蝕刻氣體包括碳氟化合物氣體如四氟化碳、六氟乙烷、八氟丙烷、或二氟甲烷，其可選擇性移除犧牲通道層14。
在本發明實施例中，犧牲通道層14的末端部分14a保留於步驟120之後，如圖8A及8B所示。犧牲通道層14的末端部分14a可作為後續形成的裝置中的內側間隔物。
在步驟122中，閘極層46形成於露出的通道堆疊22周圍，如圖9A及9B所示。閘極層46形成於通道堆疊22周圍。閘極層46包括一或多層的導電材料如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳矽化物、鈷矽化物、氮化鈦、氮化鎢、鈦鋁、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、金屬合金、其他合適材料、及/或上述之組合。在一些實施例中，閘極層46的形成方法可為化學氣相沉積、原子層沉積、電鍍、或其他合適方法。在形成閘極層46之後，可進行平坦化製程如化學機械研磨製程以移除多餘的閘極材料，並露出犧牲源極/汲極結構44的上表面。
在步驟124中，移除犧牲源極/汲極結構44，之後可形成置換源極/汲極結構48，如圖10A及10B所示。犧牲源極/汲極結構44的移除方法可採用合適的蝕刻方法。在移除犧牲源極/汲極結構44之後，可露出通道堆疊22的側部與犧牲通道層14的末端部分14a。
在步驟126中，可沉積金屬材料於犧牲源極/汲極結構44的空洞中，以形成置換源極/汲極結構48，如圖10A及10B所示。置換源極/汲極結構48可形成於基板10上，以接觸通道堆疊22的側部與犧牲通道層14的末端部分14a。
在一些實施例中，置換源極/汲極結構48可包含金屬如鈦、鈷、鎳、鎢、鉑、鉭、鈀、鉬、鋁、鉍、釕、鈧、鉻、或其他合適金屬。在一些實施例中，置換源極/汲極結構48可為雙金屬材料，比如鈦層與鎢層的堆疊、鈦層與鈷層的堆疊、鈦層與鉬層的堆疊、或類似物。
置換源極/汲極結構48的形成方法可為任何合適方法，比如物理氣相沉積、化學氣相沉積、原子層沉積、或其他方法。在一些實施例中，置換源極/汲極結構48的形成溫度低於600℃，以避免閘極層46的功函數偏移、最小化金屬擴散、或減少置換源極/汲極結構48的應力損失。
置換源極/汲極結構48的高度可越過最頂部的通道堆疊22。在一些實施例中，形成層間介電層50於置換源極/汲極結構48上。可進行化學機械研磨製程以移除多餘的層間介電材料，並露出閘極層46。
如圖10A所示，每一二維材料層16的側表面16s可接觸置換源極/汲極結構48，使電晶體的二維材料層16作為置換源極/汲極結構48之間承載電荷的通道。
在步驟128中，形成閘極接點52與源極/汲極接點54，如圖11A及11B所示。在一些實施例中，可採用任何合適製程如乾蝕刻、濕蝕刻、或上述之組合使閘極層46凹陷。自對準接點層56形成於側壁間隔物42之間的閘極層46上。自對準接點層56的形成方法可為毯覆性沉積製程，接著進行化學機械研磨製程使側壁間隔物42齊平以移除側壁間隔物42上的多餘材料，接著選擇性凹陷以形成溝槽於側壁間隔物42之間與自對準接點層56之上。接著形成硬遮罩層58於介電的自對準接點層56上。可由任何合適製程形成接點孔於硬遮罩層58與自對準接點層56中。接著將導電材料層填入接點孔，以形成閘極接點52。類似地，可形成接點孔穿過層間介電層50，之後將導電材料填入接點孔以形成源極/汲極接點54。可採用合適的光微影與蝕刻技術以形成接點孔穿過多種層狀物。在形成閘極接點52與源極/汲極接點54之後，可形成內連線結構(未圖示)以進一步使置換源極/汲極結構48與閘極層46連接至電源軌或訊號線。
圖12及13顯示本發明另一實施例中，製造半導體裝置的多種階段。圖12及13係沿著圖4中的剖線A-A的剖視圖。
圖12及13所示的半導體裝置與圖2至11A及11B的半導體裝置類似，差別在於內側間隔物60形成於閘極層46與置換源極/汲極結構48之間。當犧牲通道層14的組成不適於作為閘極層46與置換源極/汲極結構48之間的間隔物時，可採用內側間隔物60。舉例來說，當犧牲通道層14包括半導體材料如矽鍺時，內側間隔物60的組成可為介電材料。
圖12及13所示的半導體裝置的形成方法可與方法100類似，差別在於新增形成內側間隔物60的步驟。一些實施例在步驟114蝕刻凹陷(如圖5A及5B所示)之後，且在步驟116形成犧牲源極/汲極結構44 (如圖6A及6B所示)之前，形成內側間隔物60。
內側間隔物60的形成方法可為選擇性蝕刻犧牲通道層14以形成間隔物空洞於通道堆疊22之間，毯覆性沉積形成絕緣層，接著回蝕刻絕緣層以保留絕緣層於間隔物空洞中以作為內側間隔物60。間隔物空洞的形成方法可為採用合適的濕蝕刻劑或乾蝕刻製程以選擇性蝕刻犧牲通道層14。在一些實施例中，可採用濕蝕刻劑(比如但不限於氫氧化銨、氫氧化四甲基銨、乙二胺鄰苯二酚、或氫氧化鉀溶液)選擇性蝕刻犧牲通道層14。絕緣層的形成方法可為原子層沉積或任何其他合適方法。後續的蝕刻製程可移除絕緣層的主要部分而不移除空洞中的絕緣層，以形成內側間隔物60。在一些實施例中，內側間隔物60可包含氮化矽、氧化矽、碳氮氧化矽、或上述之組合。
圖14、15A、及15B顯示本發明另一實施例中，製造半導體裝置的多種階段的圖式。圖14及15A係沿著圖4中的剖線A-A的剖視圖。圖15B係圖15A的部分放大圖。
圖14、15A、及15B所示的半導體裝置與圖2至11A及11B的半導體裝置類似，差別在於回蝕刻界面層18與高介電常數的介電層20，使二維材料層16的三表面接觸置換源極/汲極結構48。圖14、15A、及15B所示的半導體裝置的形成方法可與方法100類似，差別在於新增回蝕刻界面層18與高介電常數的介電層20的步驟。一些實施例在步驟114的蝕刻凹陷化之後(如圖5A及5B所示)，與在步驟116中形成犧牲源極/汲極結構44之前(如圖6A及6B所示)，可回蝕刻界面層18與高介電常數的介電層20。其他實施例在步驟124中移除犧牲源極/汲極結構44之後，且在步驟126沉積置換源極/汲極結構48之前，可回蝕刻界面層18與高介電常數的介電層20。
如圖14所示，採用合適的濕蝕刻或乾蝕刻製程，可選擇性蝕刻界面層18與高介電常數的介電層20以露出二維材料層16的末端部分16e。可由單一蝕刻製程一起蝕刻界面層18與高介電常數的介電層20，或由採用不同蝕刻化學劑的兩個步驟蝕刻界面層18與高介電常數的介電層20。可在單一的蝕刻製程中一起蝕刻界面層18與高介電常數的介電層20，或採用不同蝕刻化學劑的兩個步驟蝕刻界面層18與高介電常數的介電層20。
如圖15B所示，二維材料層16的每一末端部分16e的上表面16t、側表面16s、與下表面16b可接觸置換源極/汲極結構48。增加通道區與源極/汲極結構之間的面積，可減少界面電阻並因此增加裝置速度。
在一些實施例中，露出的末端部分16e的長度可介於5 Å至2 nm之間。長度小於5 Å可能無法提供足夠優點。長度大於2 nm可能會減少有效通道長度而未提供額外優點。在一些實施例中，露出的末端部分16e的長度L1與二維材料層16的厚度T2之間的比例，可介於0.5至約2之間。比例小於0.5可能無法提供足夠優點。比例大於2可能或減少有效通道長度而未提供額外優點。
圖16、17A、及17B顯示本發明另一實施例中，製造半導體裝置的多種階段。圖16及17A係沿著圖4中的剖線A-A的剖視圖。圖17B係圖17A的部分放大圖。
圖16、17A、及17B所示的半導體裝置與圖2至11A及11B的半導體裝置類似，差別在於內側間隔物60形成於閘極層46與置換源極/汲極結構48之間，且每一二維材料層16接觸置換源極/汲極結構48的三個表面。圖16、17A、及17B所示的半導體裝置的形成方法可與方法100類似，差別在於新增回蝕刻界面層18與高介電常數的介電層20的步驟，與形成內側間隔物60的步驟。在一些實施例中，在回蝕刻犧牲通道層14、界面層18、與高介電常數的介電層20之後，可形成內側間隔物60。回蝕刻層狀物與形成內側間隔物60的方法，可與圖12至15所示的步驟類似。
在一些實施例中，犧牲通道層14的蝕刻量大於界面層18與高介電常數的介電層20的蝕刻量。內側間隔物60亦可位於置換源極/汲極結構48與界面層18及高介電常數的介電層20之間，以提供額外的絕緣於後續形成的半導體裝置中的源極/汲極結構與閘極堆疊之間。
圖18、圖19A至22A、與圖19B至22B係本發明一些實施例中，製造半導體裝置的多種階段的圖式。圖18中的剖線A-A及B-B指的是下述圖19A至22A與圖19B至22B的多種圖式的切線。具體而言，圖19A至22A係沿著圖18中的剖線A-A的剖視圖，而圖19B至22B係沿著圖18中的剖線B-B的剖視圖。
在圖18、圖19A至22A、與圖19B至22B中，交錯沉積兩個或更多個犧牲通道層14與兩個或更多個二維材料層16，以製造半導體裝置。除了採用圖2至11A及11B所述之含有兩個界面層18、兩個高介電常數的介電層20、與一個二維材料層16的通道堆疊22，圖18至22A及22B中的通道堆疊指包含一個二維材料層16。在置換閘極的順序形成界面層與高介電常數的介電層。
在圖18中，提供基板10以形成半導體裝置於其上。交錯沉積犧牲通道層14與二維材料層16於基板10上。可形成犧牲通道層14，如上述的步驟102。可形成二維材料層16，如上述的步驟104。在一些實施例中，每一二維材料層16夾設於兩個犧牲通道層14之間。在一些實施例中，犧牲通道層14的厚度可與最頂部層與最底部層的厚度不同，以提供後續形成的層狀物所用的空間。
犧牲通道層14可為介電材料、半導體材料、金屬、金屬氧化物，或相對於二維材料層16中的材料具有蝕刻選擇性的任何材料。二維材料層16可包含二維材料如石墨烯、過渡金屬二硫屬化物(如二硫化鎢、二硒化鎢、二硫化鉬、二硒化鉬、二碲化鉬、或二碲化鎢)、或上述之組合的層狀物。
在形成交錯的犧牲通道層14與二維材料層16的膜堆疊之後，可進行與方法100的步驟106、108、110、112、114、及116類似的步驟，以形成鰭狀結構、犧牲閘極結構40、側壁間隔物42、與犧牲源極/汲極結構44，如圖19A及19B所示。在一些實施例中，可回蝕刻犧牲通道層14以露出二維材料層16的末端部分16e，使即將形成的裝置中的二維材料層16的末端部分16e的三表面接觸置換源極/汲極結構48。
接著進行與方法100中的步驟118類似的步驟，以移除犧牲閘極層34與犧牲閘極介電層32。可進行與方法100中的步驟120類似的步驟，以部分地移除犧牲通道層14。如圖20A及20B所示，在部分地移除犧牲通道層14之後，可露出閘極空洞中的二維材料層16以形成奈米片。保留犧牲通道層14的末端部分14a，其最後可作為後續形成的裝置中的內側間隔物。
在圖21A及21B中，依序形成界面層18’、高介電常數的介電層20’、與閘極層46。在一些實施例中，界面層18’可包含氮化硼如六角氮化硼、非晶氮化硼、或類似物。界面層18’的沉積方法可採用原子層沉積或化學氣相沉積製程。在一些實施例中，界面層18’的厚度T3可介於5 Å至1 nm之間。厚度小於5 Å可能無法提供足夠的接合與隔離功能。厚度大於1 nm可能增加裝置尺寸而無額外優點。
在一些實施例中，高介電常數的介電層20’的組成可為任何合適的介電材料。舉例來說，高介電常數的介電層20’可包含氧化鋁、氧化鉿、矽酸鉿、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鉿-氧化鋁合金、其他合適的高介電常數的介電材料、及/或上述之組合。高介電常數的介電層20’之形成方法可為化學氣相沉積、原子層沉積、或任何合適方法。在一些實施例中，高介電常數的介電層20’的厚度T3介於約1 nm至約3 nm之間。
閘極層46包含一或多層的導電材料，比如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳矽化物、鈷矽化物、氮化鈦、氮化鎢、鈦鋁、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、金屬合金、其他合適材料、及/或上述之組合。在一些實施例中，閘極層46的形成方法可為化學氣相沉積、原子層沉積、電鍍、或其他合適方法。
如圖21B所示，界面層18’、高介電常數的介電層20’、與閘極層46圍繞二維材料層16的四側。
在形成閘極層46之後，可進行平坦化製程如化學機械研磨製程，以移除多於的閘極材料並露出犧牲源極/汲極結構44的上表面。
可進行與方法100中的步驟124、126、及128類似的步驟，以移除犧牲源極/汲極結構44，並形成置換源極/汲極結構48、閘極接點52、與源極/汲極接點54，如圖22A及22B所示。
圖23A及23B係本發明另一實施例中，製造半導體裝置的多種階段的圖式。圖23A及23B係沿著圖18中的剖線A-A的剖視圖。
圖23A及23B所示的半導體裝置與圖18、圖19A至22A、與圖19B至22B的半導體裝置類似，差別在於內側間隔物60’形成於閘極層46與置換源極/汲極結構48之間，以取代犧牲通道層14的末端部分14a。在一些實施例中，內側間隔物60’的形成方法可為回蝕刻犧牲通道層14的末端部分，以形成間隔物空洞於二維材料層16的末端部分16e周圍，接著沉積絕緣層並回蝕刻絕緣層。在一些實施例中，當犧牲通道層14的組成材料不適於作為閘極層46與置換源極/汲極結構48之間的間隔物時，可採用內側間隔物60’。舉例來說，犧牲通道層14包括半導體材料如矽鍺。
在一些實施例中，內側間隔物60’的側表面60s’與二維材料層16的側表面16s實質上成一直線，使二維材料層16經由側表面16s直接接觸置換源極/汲極結構48。在一些實施例中，進一步回蝕刻內側間隔物60’的側表面60s’以露出二維材料層16的末端部分16e，使二維材料層16可經由末端部分16e的三表面直接接觸置換源極/汲極結構48。
圖24、圖25A至28A、與圖25B至28B顯示本發明一些實施例中，製造半導體裝置的多種階段。圖24中的剖線A-A及B-B可表示下述的圖25A至28A與圖25B至28B的多種剖面。具體而言，圖25A至28A的剖面沿著圖24中的剖線A-A，而圖25B至28B的剖面沿著圖24中的剖線B-B。
在圖24、圖25A至28A、與圖25B至28B中，交錯沉積兩個或更多個犧牲通道層14與兩個或更多個通道堆疊22’，以製造半導體裝置。除了採用圖2至11A及11B的實施例所示之含有界面層18、高介電常數的介電層20、與二維材料層16的通道堆疊22之外，圖24至28中的通道堆疊22’可包含二維材料層16夾設於兩個界面層18之間。在置換閘極的順序時形成高介電常數的介電層。
在圖24中，提供基板10以形成半導體裝置於其上。交錯沉積犧牲通道層14與通道堆疊22’於基板10上。犧牲通道層14的形成方法，可為上述的步驟102。二維材料層16與界面層18的形成方法，可為上述的步驟104。
犧牲通道層14可為介電材料、半導體材料、金屬、金屬氧化物、或相對於二維材料層16與界面層18具有蝕刻選擇性的任何材料。二維材料層16可包含二維材料如石墨烯、過渡金屬二硫屬化物(如二硫化鎢、二硒化鎢、二硫化鉬、二硒化鉬、二碲化鉬、或二碲化鎢)、或上述之組合的層狀物。在一些實施例中，界面層18可包含氮化硼如六角氮化硼、非晶氮化硼、或類似物。界面層18的沉積方法可採用原子層沉積或化學氣相沉積製程。
在形成具有交錯的犧牲通道層14與通道堆疊22’的膜堆疊之後，可進行與方法100的步驟106、108、110、112、114、及116類似的步驟以形成鰭狀結構、犧牲閘極結構40、側壁間隔物42、與犧牲源極/汲極結構44，如圖25A及25B所示。
接著可進行與方法100中的步驟118類似的步驟，以移除犧牲閘極層34與犧牲閘極介電層32。可進行與方法100中的步驟120類似的步驟，以部分地移除犧牲通道層14。如圖26A及26B所示，在部分地移除犧牲通道層14之後，可露出閘極空洞中的通道堆疊22’以形成奈米片。保留犧牲通道層14的末端部分，最後可作為後續形成的裝置中的內側間隔物。
在圖27A及27B中，依序形成高介電常數的介電層20’與閘極層46。在一些實施例中，高介電常數的介電層20’的組成可為任何合適的介電材料。舉例來說，高介電常數的介電層20’可包含氧化鋁、氧化鉿、矽酸鉿、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鉿-氧化鋁合金、其他合適的高介電常數的介電材料、及/或上述之組合。高介電常數的介電層20’的形成方法可為化學氣相沉積、原子層沉積、或任何合適方法。在一些實施例中，高介電常數的介電層20’的厚度T3可介於約1 nm至約3 nm。
閘極層46包含一或多層的導電材料如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳矽化物、鈷矽化物、氮化鈦、氮化鎢、鈦鋁、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、金屬合金、其他合適材料、及/或上述之組合。在一些實施例中，閘極層46的形成方法可為化學氣相沉積、原子層沉積、電鍍、或其他合適方法。
如圖27B所示，高介電常數的介電層20’與閘極層46圍繞通道堆疊22’的所有側部。
在形成閘極層46之後，可進行平坦化製程如化學機械研磨製程，以移除多餘的閘極材料並露出犧牲源極/汲極結構44的上表面。
可進行與方法100中的步驟124、126、及128類似的步驟，以移除犧牲源極/汲極結構44，並形成置換源極/汲極結構、閘極接點52、與源極/汲極接點54，如圖28A及28B所示。
圖29A及29B顯示本發明另一實施例中，製造半導體裝置的多種階段的圖式。圖29A及29B係沿著圖24中的剖線A-A的剖視圖。
圖29A及29B所示的半導體裝置與圖24、圖25A至28A、以及圖25B至28B的半導體裝置類似，差別在於內側間隔物60”形成於閘極層46與置換源極/汲極結構48之間，以取代犧牲通道層14的末端部分14a。在一些實施例中，內側間隔物60”的形成方法可為回蝕刻犧牲通道層14的末端部分，以形成間隔物空洞於通道堆疊22’的末端部分周圍，接著沉積絕緣層並回蝕刻絕緣層。在一些實施例中，當犧牲通道層14的材料不適於作為閘極層46與置換源極/汲極結構48之間的間隔物時，可採用內側間隔物60”。舉例來說，犧牲通道層14包括半導體材料如矽鍺。
在圖29B所示的一些實施例中，內側間隔物60”形成於通道堆疊22’的周圍，且二維材料層16經由側表面16s直接接觸置換源極/汲極結構48。在其他實施例中(未圖示)，可在形成內側間隔物60”之前或形成置換源極/汲極結構48之前回蝕刻界面層18的末端部分，以露出二維材料層16的末端部分16e，使二維材料層16可經由末端部分16e的三個表面直接接觸置換源極/汲極結構48。
本發明實施例的二維材料層可作為n型裝置或p型裝置中的通道。在一些實施例中，本發明實施例在需要增加驅動電流及/或減少尺寸處，基板上的n型裝置與p型裝置中可採用二維材料層。
n型裝置所用的半導體通道材料的載子密度，通常高於p型裝置所用的半導體通道材料的載子密度。如此一來，p型裝置的尺寸或腳位可大於相同驅動電流等級的n型裝置。在一些實施例中，基板上的半導體裝置的一部分中包含二維通道層以平衡裝置，使相同基板上的不同種類的裝置具有可相比的尺寸與驅動電流。舉例來說，二維材料奈米片可用於互補式金氧半場效電晶體裝置中的p型場效電晶體，使互補式金氧半場效電晶體中的p型場效電晶體的驅動電流高到足以匹配互補式金氧半場效電晶體中的n型場效電晶體。
圖30係本發明實施例中，製造半導體裝置的方法200的流程圖。具體而言，方法200可用於製造含有n型裝置與p型裝置的半導體裝置，其具有平衡的驅動電流。圖31至34、圖35A至43A、與圖35C至43C係依據圖30的方法200製造半導體裝置的多種階段的圖式。
在圖31至34、圖35A至43A、與圖35C至43C的實施例中，採用與圖2至11A及11B所述的實施例類似的步驟形成p型場效電晶體。然而亦可採用其他實施例如圖12至29B所述的實施例(單獨或合併使用)。
在方法200的步驟202中，可沉積n型裝置所用的膜堆疊(其可包含交錯的犧牲通道層14與通道堆疊22)於基板10上，如圖31所示。在圖31中，基板10包括p型摻雜區或p型井11以及n型摻雜區或n型井12。可形成一或多個n型裝置如n型場效電晶體於p型井11之上及/或之中。可形成一或多個p型裝置如p型場效電晶體於n型井12之上及/或之中。圖31顯示n型井12與p型井11彼此相鄰，但本發明實施例不限於此。在其他實施例中，p型井11與n型井12可隔有一或多個絕緣體如淺溝槽隔離。圖31中的p型井11與n型井12的形成方法可採用雙桶製程，其中p型井11與n型井12均形成於基板10中。其他製程比如在n型基板中進行p型井製程，或在p型基板中進行n型井製程亦屬可能，且包含在本發明實施例中。P型井與n型井亦可能本質摻雜，比如非刻意的摻雜。
犧牲通道層14與通道堆疊22的形成方法，可與方法100的步驟102及104類似。在圖31中，通道堆疊22包括一個二維材料層16、兩個界面層18、與兩個高介電常數的介電層20。在其他實施例中，通道堆疊具有其他設置，比如圖18所示的只有一個二維材料層16的通道堆疊，或圖24所示的一個二維材料層16夾設於兩個界面層18之間的通道堆疊。
在一些實施例中，可形成p型裝置所用的膜堆疊(其包含犧牲通道層14與通道堆疊22)，其形成方法可為毯覆性沉積，之後進行圖案化製程以移除n型井以外的膜。在其他實施例中，可先進行圖案化製程以露出n型井12的區域，接著形成膜堆疊於其上。
在步驟204中，形成n型裝置所用的半導體膜堆疊17於p型井11上。半導體膜堆疊17包括交錯的不同材料的半導體層，以利形成奈米片通道於多閘極的n型裝置(如奈米片通道的n型場效電晶體)中。在一些實施例中，半導體膜堆疊17包括第二半導體層15夾設的第一半導體層13。第一半導體層13與第二半導體層15具有不同組成。在一些實施例中，第一半導體層13與第二半導體層15可提供不同的氧化速率及/或不同的蝕刻選擇性。在之後的製作階段中，第二半導體層15的部分可形成多閘極裝置中的奈米片通道。三個第一半導體層13與三個第二半導體層15交錯設置，如圖30所示的例子。半導體膜堆疊17中可包含更多或更少的第一半導體層13與第二半導體層15，端視即將形成的半導體裝置中所需的通道數目而定。在一些實施例中，第一半導體層13與第二半導體層15的數目介於1至10之間。
在一些實施例中，第一半導體層13可包含矽鍺。第一半導體層13可為矽鍺層，其包含超過25%的鍺莫耳比例。舉例來說，第一半導體層13可為矽鍺層，其鍺的莫耳比例介於25%至50%之間。第二半導體層15可包含矽。在一些實施例中，第二半導體層15可包含n型摻質如磷、砷、或類似物。
在一些實施例中，n型裝置所用的膜堆疊之形成方法可為毯覆性沉積，之後以圖案化製程除p型井11之外的膜。在其他實施例中，可先進行圖案化製程以露出p型井11的區域，接著形成膜堆疊於其上。在一些實施例中，可在進行步驟202之前進行步驟204。
在圖31中，n型裝置所用的膜堆疊高度實質上等於p型裝置所用的膜堆疊高度。藉由採用p型裝置中的二維材料層16，p型裝置的驅動電流可與相同尺寸的n型裝置的驅動電流平衡。在一些實施例中，通道堆疊22的數目等於半導體膜堆疊17中的第二半導體層15的數目，如圖31所示。在其他實施例中，p型膜堆疊中的通道堆疊22比半導體膜堆疊17中的第一半導體層13多，因為二維材料層16超薄。
在步驟206中，鰭狀結構28及29的形成方法可採用一或多道圖案化與蝕刻製程，如圖32所示。鰭狀結構28及29的形成方法可為圖案化成對的犧牲通道層14與通道堆疊22以及半導體膜堆疊17上的墊層24與硬遮罩26。在一些實施例中，鰭狀結構28及29的形成方法可採用分開的蝕刻製程。在其他實施例中，鰭狀結構28及29的形成方法可採用相同的蝕刻製程。在一些實施例中，鰭狀結構29及28分別包括下方的p型井11與n型井12的一部分。在步驟208中，形成一或多個混合鰭狀物27於相鄰的鰭狀結構28及29之間，如圖33所示。在一些實施例中，混合鰭狀物27的形成方法可為依序沉積隔離層30、介電襯墊層31、低介電常數的介電層33、與高介電常數的介電層35以填滿鰭狀結構28及29之間的溝槽。
在步驟210中，形成犧牲閘極結構40於鰭狀結構28及29上，如圖34所示。在形成混合鰭狀物27之後，蝕刻隔離層30使其凹陷，以露出鰭狀結構28及29中的膜堆疊。可順應性地形成犧牲閘極介電層32於鰭狀結構28及29、混合鰭狀物27、與隔離層30上。可毯覆性沉積犧牲閘極層34於犧牲閘極介電層32上。之後形成墊層36與遮罩層38於犧牲閘極層34上。接著在遮罩層38、墊層36、犧牲閘極層34、與犧牲閘極介電層32上進行圖案化步驟，以形成犧牲閘極結構40。
在步驟212中，形成側壁間隔物42於每一犧牲閘極結構40的側壁上，如圖34所示。在形成犧牲閘極結構40之後，可毯覆性地沉積絕緣材料，之後非等向蝕刻絕緣材料以自水平表面移除絕緣材料而形成側壁間隔物42。
圖34中的剖線A-A、B-B、及C-C指的是下述圖35A至43A、圖35B至43B、與圖35C至43C的多種圖式的切線。具體而言，圖35A至43A係沿著圖34中的剖線A-A的剖視圖，圖35B至43C係沿著圖34中的剖線B-B的剖視圖，而圖35C至43C係沿著圖34中的剖線C-C的剖視圖。
在步驟214中，蝕刻鰭狀結構28及29以使其凹陷並移除犧牲閘極結構40的兩側上的部分，如圖35A至35C所示。在一些實施例中，使鰭狀結構28及29凹陷的方法可採用分開的蝕刻製程。在其他實施例中，使鰭狀結構28及29凹陷的方法可為相同的蝕刻製程。
在步驟216中，形成內側間隔物60，如圖35A及35B所示。內側間隔物60的形成方法可為先選擇性蝕刻犧牲通道層14與第一半導體層13，以分別形成間隔物空洞於通道堆疊22之間以及第二半導體層15之間。可一起蝕刻或分開蝕刻犧牲通道層14與第一半導體層13。接著順應性沉積絕緣層，再回蝕刻絕緣層並保留絕緣層於間隔物空洞中以作為內側間隔物60。
在步驟218中，形成犧牲源極/汲極結構44於犧牲閘極結構40的兩側上，如圖36A及36B所示。犧牲源極/汲極結構44在後續閘極製程時，可用於錨定鰭狀結構28及29的通道區。
在步驟220中，移除犧牲閘極層34與犧牲閘極介電層32以露出鰭狀結構28，如圖37A所示。在一些實施例中，可形成並圖案化遮罩62a以覆蓋n型裝置區，如圖37B及37C所示。移除犧牲閘極層34的方法可採用電漿乾蝕刻及/或濕蝕刻。在移除犧牲閘極層34之後，可露出犧牲閘極介電層32。可進行蝕刻製程以選擇性移除犧牲閘極介電層32而露出高介電常數的介電層20、界面層18、二維材料層16、與犧牲通道層14。
在步驟222中，移除犧牲通道層14以露出通道堆疊22並形成p型裝置所用的奈米片通道，如圖37A所示。可採用合適的蝕刻方法以選擇性蝕刻犧牲通道層14，而通道堆疊22中的高介電常數的介電層20、界面層18、與二維材料層16實質上完整。選擇性蝕刻犧牲通道層14的方法可採用合適的濕蝕刻或乾蝕刻製程。
在步驟224中，形成閘極層46於露出的通道堆疊22周圍，如圖38A所示。閘極層46形成於通道堆疊22周圍。
在步驟226中，移除犧牲閘極層34與犧牲閘極介電層32以露出鰭狀結構29，如圖39B所示。在一些實施例中，可形成並圖案化遮罩62b以覆蓋p型裝置區，如圖39A及39C所示。移除犧牲閘極層34的方法可採用電漿乾蝕刻及/或濕蝕刻。在移除犧牲閘極層34之後，可露出犧牲閘極介電層32。可進行蝕刻製程以選擇性移除犧牲閘極介電層32而露出第一半導體層13與第二半導體層15。
在步驟228中，選擇性移除第一半導體層13以露出第二半導體層15，其可作為n型裝置所用的奈米片通道，如圖39B所示。
在步驟230中，形成置換閘極結構於第二半導體層15上，如圖40B、40C、41B、及41C所示。可先形成界面層64於露出的半導體表面上，包括第二半導體層15的露出表面上。接著形成n型裝置所用的閘極介電層66。閘極介電層66可包含一或多層的介電材料，比如氧化矽、氮化矽、高介電常數的介電材料、其他合適的介電材料、及/或上述之組合。高介電常數的介電材料的例子可包含氧化鉿、矽酸鉿、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鋁、氧化鈦、氧化鉿-氧化鋁合金、其他合適的高介電常數的介電材料、及/或上述之組合。接著形成閘極層46’於閘極介電層66上。
在形成閘極層46及46’之後，可進行平坦化製程如化學機械研磨製程，以移除多餘的閘極材料並露出犧牲源極/汲極結構44的上表面。
在步驟232中，移除犧牲源極/汲極結構44，之後可形成置換源極/汲極結構48及48’。可採用合適的蝕刻法移除犧牲源極/汲極結構44。在移除犧牲源極/汲極結構44之後，可露出通道堆疊22的側部、第二半導體層15的側部、與內側間隔物60。
在步驟234中，可沉積金屬材料於犧牲源極/汲極結構44的空洞中，以形成置換源極/汲極結構48及48’，如圖42A至42C所示。對p型裝置而言，置換源極/汲極結構48可形成於基板10上，以接觸內側間隔物60與通道堆疊22的側部。對n型裝置而言，置換源極/汲極結構48’可形成於基板10上，以接觸內側間隔物60與第二半導體層15的側部。
在一些實施例中，置換源極/汲極結構48及48’可包含金屬如鈦、鈷、鎳、鎢、鉑、鉭、鈀、鉬、鋁、或其他合適金屬。在一些實施例中，置換源極/汲極結構48及48’可為雙金屬材料，比如鈦層與鎢層、鈦層與鈷層、鈦層與鉬層、或類似物的堆疊。
置換源極/汲極結構48及48’的形成方法可為任何合適方法，比如物理氣相沉積、化學氣相沉積、原子層沉積、或其他方法。置換源極/汲極結構48及48’的形成溫度低於600℃，以避免閘極層46的材料擴散至相鄰層狀物中。
在一些實施例中，可由分開製程形成不同材料作為p型裝置所用的置換源極/汲極結構48與n型裝置所用的置換源極/汲極結構48’。在其他實施例中，可由相同製程形成相同材料作為p型裝置所用的置換源極/汲極結構48與n型裝置所用的置換源極/汲極結構48’，接著對上述兩者進行不同的摻雜製程。
在一些實施例中，形成層間介電層50於置換源極/汲極結構48及48’上。可進行化學機械研磨製程以移除多餘的層間介電層50並露出閘極層46及46’如圖42A至42C所示。
在步驟236中，形成閘極接點52與源極/汲極接點54，如圖43A至43C所示。在一些實施例中，可採用任何合適製程如乾蝕刻、濕蝕刻、或上述之組合，使閘極層46及46’凹陷。自對準接點層56形成於側壁間隔物42之間的閘極層46及46’上。自對準接點層56的形成方法可為毯覆性沉積製程，接著進行化學機械研磨製程使側壁間隔物42齊平以移除側壁間隔物42上的多餘材料，接著選擇性凹陷以形成溝槽於側壁間隔物42之間與自對準接點層56上。接著形成硬遮罩層58於自對準接點層56上。可由任何合適製程形成接點孔於硬遮罩層58與自對準接點層56中。之後可將導電材料填入接點孔，以形成閘極接點52。類似地，可形成接點孔穿過層間介電層50，之後將導電材料填入接點孔以形成源極/汲極接點54。採用合適的光微影與蝕刻技術，以形成接點孔穿過多種層狀物。在形成閘極接點52與源極/汲極接點54之後，可形成內連線結構使置換源極/汲極結構48及48’與閘極層46及46’進一步連接至電源軌或訊號線。
此處所述的多種實施例或例子可比現有技術提供更多優點。在本發明實施例中，二維材料可作為多通道電晶體所用的奈米片通道。二維材料組成的奈米片通道可在更小尺寸及/或更少通道數目的情況下達到相同驅動電流，因此可減少尺寸及/或促進驅動電流。本發明實施例亦提供裝置中p型與n型的平衡，而不增加裝置腳位。
應理解的是，此處不必說明所有優點，所有實施例或例子不必具有特定優點，且其他實施例或例子可提供不同優點。
本發明一些實施例提供半導體裝置。半導體裝置包括第一二維材料層，具有第一末端與第二末端；第一源極/汲極結構，接觸第一二維材料層的第一末端；第二源極/汲極結構，接觸第一二維材料層的第二末端；以及閘極層，圍繞第一二維材料層。
在一些實施例中，上述半導體裝置更包括第二二維材料層以接觸第一源極/汲極結構與第二源極/汲極結構，且閘極層圍繞第二二維材料層。
在一些實施例中，第一源極/汲極結構與第二源極/汲極結構的每一者包括金屬、雙金屬、金屬氧化物、或上述之組合。
在一些實施例中，上述半導體裝置更包括間隔物位於閘極層與第一源極/汲極結構及第二源極/汲極結構之間。
在一些實施例中，第一二維材料層的第一末端延伸至第一源極/汲極結構中，且第一末端的三表面接觸第一源極/汲極結構。
在一些實施例中，半導體裝置更包括兩個界面層，其中二維材料層夾設於兩個界面層之間。
在一些實施例中，上述半導體裝置更包括兩個高介電常數的介電層，其中兩個界面層與第一二維材料層夾設於兩個高介電常數的介電層之間。
在一些實施例中，上述半導體裝置更包括高介電常數的介電層圍繞兩個界面層與第一二維材料層。
在一些實施例中，上述半導體裝置更包括：界面層，圍繞第一二維材料層；以及高介電常數的介電層，圍繞界面層。
本發明一些實施例提供半導體裝置。半導體裝置包括第一電晶體，其包括：第一源極；第一汲極；以及第一多通道，連接第一源極與第一汲極，其中第一多通道包括兩個或更多個二維材料層；以及第二電晶體，其包括：第二源極；第二汲極；以及第二多通道，連接第二源極與第二汲極，其中第二通道包括兩個或更多個半導體層。
在一些實施例中，第一電晶體為p型裝置，而第二電晶體為n型裝置。
在一些實施例中，第一源極與第一汲極包括金屬、雙金屬、金屬氧化物、或上述之組合。
在一些實施例中，上述半導體裝置更包括：界面層，接觸第一多通道；以及高介電常數的介電層，接觸界面層。
在一些實施例中，高介電常數的介電層圍繞界面層與二維材料層。
在一些實施例中，界面層圍繞每一二維材料層。
在一些實施例中，每一二維材料層的末端部分的三表面接觸第一源極。
本發明一些實施例提供半導體裝置的形成方法。方法包括交錯沉積兩個或更多個通道堆疊與兩個或更多個犧牲通道層，其中每一犧牲通道層沉積於通道堆疊之間，且沉積每一通道堆疊的步驟包括沉積二維材料層；蝕刻穿過通道堆疊與犧牲通道層，以形成鰭狀結構；移除犧牲通道層以自通道堆疊形成通道；以及沉積閘極層於通道周圍。
在一些實施例中，上述方法更包括：形成犧牲閘極結構於鰭狀結構上；形成側壁間隔物於犧牲閘極結構的側壁上；蝕刻側壁間隔物與犧牲閘極結構以外的鰭狀結構以使其凹陷；以及形成犧牲源極/汲極結構。
在一些實施例中，沉積犧牲通道層的步驟包括沉積兩個或更多個介電層。
在一些實施例中，沉積每一通道堆疊的步驟更包括：沉積界面層於二維材料層上；以及沉積高介電常數的介電層於界面層上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A,B-B,C-C:剖線 L1:長度 T1,T2,T3,T4:厚度 10:基板 11:p型井 12:n型井 13:第一半導體層 14:犧牲通道層 14a,16e:末端部分 15:第二半導體層 16:二維材料層 16b:下表面 16s,60s’:側表面 16t:上表面 17:半導體膜堆疊 18,18’,64:界面層 20,20’:高介電常數的介電層 22,22’:通道堆疊 24,36:墊層 26:硬遮罩 27:混合鰭狀物 28,29:鰭狀結構 30:隔離層 31:介電襯墊層 32:犧牲閘極介電層 33:低介電常數的介電層 34:犧牲閘極層 35:高介電常數的介電層 38:遮罩層 40:犧牲閘極結構 42:側壁間隔物 44:犧牲源極/汲極結構 46,46’:閘極層 48,48’:置換源極/汲極結構 50:層間介電層 52:閘極接點 54:源極/汲極接點 56:自對準接點層 58:硬遮罩層 60,60’,60”:內側間隔物 62a,62b:遮置 66:閘極介電層 100,200:方法 102,104,106,108,110,112,114,116,118,120,122,124, 126,128,202,204,206,208, 210,212,214,216,218,220,222, 224,226,228,230,232,234,236:步驟
圖1係本發明實施例中，製造半導體裝置的方法之流程圖。 圖2至4、圖5A至11A、與圖5B至11B係本發明一些實施例中，製造半導體裝置的多種階段的圖式。 圖12及13係本發明另一實施例中，製造半導體裝置的多種階段的圖式。 圖14、15A、及15B係本發明另一實施例中，製造半導體裝置的多種階段的圖式。 圖16、17A、及17B係本發明另一實施例中，製造半導體裝置的多種階段的圖式。 圖18、圖19A至22A、與圖19B至22B係本發明一些實施例中，製造半導體裝置的多種階段的圖式。 圖23A及23B係發明另一實施例中，製造半導體裝置的多種階段的圖式。 圖24、圖25A至28A、與圖25B至28B係本發明一些實施例中，製造半導體裝置的多種階段的圖式。 圖29A及29B係本發明另一實施例中，製造半導體裝置的多種階段的圖式。 圖30係本發明實施例中，製造半導體裝置的方法的流程圖。 圖31至34、圖35A至43A、圖35B至43B、與圖35C至43C係本發明一些實施例中，製造半導體裝置的多種階段的圖式。
10:基板
16:二維材料層
16e:末端部分
18’:界面層
20’:高介電常數的介電層
42:側壁間隔物
46:閘極層
48:置換源極/汲極結構
50:層間介電層
52:閘極接點
54:源極/汲極接點
56:自對準接點層
58:硬遮罩層
60’:內側間隔物
60s’:側表面

Claims (1)

  1. 一種半導體裝置，包括： 一第一二維材料層，具有一第一末端與一第二末端； 一第一源極/汲極結構，接觸該第一二維材料層的該第一末端； 一第二源極/汲極結構，接觸該第一二維材料層的該第二末端；以及 一閘極層，圍繞該第一二維材料層。
TW110132058A 2020-11-25 2021-08-30 半導體裝置 TW202221844A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/103,991 US11450666B2 (en) 2020-11-25 2020-11-25 Semiconductor devices including two-dimensional material and methods of fabrication thereof
US17/103,991 2020-11-25

Publications (1)

Publication Number Publication Date
TW202221844A true TW202221844A (zh) 2022-06-01

Family

ID=81044398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132058A TW202221844A (zh) 2020-11-25 2021-08-30 半導體裝置

Country Status (3)

Country Link
US (1) US11450666B2 (zh)
CN (1) CN114335177A (zh)
TW (1) TW202221844A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230253261A1 (en) * 2022-02-08 2023-08-10 Tokyo Electron Limited 3d nano sheet method using 2d material integrated with conductive oxide for high performance devices
KR102654151B1 (ko) * 2022-10-07 2024-04-02 성균관대학교산학협력단 트랜지스터 및 이의 제조방법
US20240203990A1 (en) * 2022-12-14 2024-06-20 International Business Machines Corporation Stacked cmos devices with two dielectric materials in a gate cut

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10388732B1 (en) * 2018-05-30 2019-08-20 Globalfoundries Inc. Nanosheet field-effect transistors including a two-dimensional semiconducting material

Also Published As

Publication number Publication date
CN114335177A (zh) 2022-04-12
US20220165732A1 (en) 2022-05-26
US20220384441A1 (en) 2022-12-01
US11450666B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US11411090B2 (en) Contact structures for gate-all-around devices and methods of forming the same
US11791421B2 (en) Nanosheet field-effect transistor device and method of forming
TW202221844A (zh) 半導體裝置
TW202046505A (zh) 半導體裝置
KR102571916B1 (ko) 게이트 구조물 및 그 형성 방법
TW202207368A (zh) 形成半導體裝置的方法
KR102425111B1 (ko) 반도체 디바이스 및 방법
KR102464045B1 (ko) 반도체 디바이스 및 방법
KR102296833B1 (ko) 반도체 디바이스 및 방법
KR20230009283A (ko) 트랜지스터 디바이스들에서의 게이트 구조물들 및 이를 형성하는 방법들
KR20220154598A (ko) 반도체 디바이스 및 제조 방법
TW202243015A (zh) 半導體裝置形成的方法
TW202203325A (zh) 半導體裝置的形成方法
TW202131519A (zh) 半導體裝置
KR20210141312A (ko) 반도체 디바이스 및 방법
TW202145502A (zh) 半導體裝置及其形成方法
CN107706110B (zh) FinFET器件的制造方法
TWI829068B (zh) 半導體裝置的形成方法
US11688807B2 (en) Semiconductor device and methods of forming
US11948843B2 (en) Method for forming hardmask formation by hybrid materials in semiconductor device
TWI787817B (zh) 半導體元件的製造方法
US11855167B2 (en) Structure and formation method of semiconductor device with nanosheet structure
TW202347511A (zh) 半導體裝置及其製造方法
KR20220113232A (ko) 소스/드레인 영역들 및 그 형성 방법들
TW202310418A (zh) 半導體裝置