TW202310418A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202310418A
TW202310418A TW110147924A TW110147924A TW202310418A TW 202310418 A TW202310418 A TW 202310418A TW 110147924 A TW110147924 A TW 110147924A TW 110147924 A TW110147924 A TW 110147924A TW 202310418 A TW202310418 A TW 202310418A
Authority
TW
Taiwan
Prior art keywords
carbon
source
buffer layer
gate
fin
Prior art date
Application number
TW110147924A
Other languages
English (en)
Inventor
劉威民
舒麗麗
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310418A publication Critical patent/TW202310418A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一個實施方式包括一種裝置，此裝置包括從基板延伸的第一鰭片。此裝置也包括第一閘極堆疊其在第一鰭片上方並且沿著第一鰭片的側壁。此裝置也包括第一閘極間隔物其沿著第一閘極堆疊的側壁而設置。此裝置也包括第一源極/汲極區域其在第一鰭片中並且鄰近第一閘極間隔物，第一源極/汲極區域包括在第一鰭片上的第一含碳的緩衝層。此裝置也包括第一外延結構其在第一含碳的緩衝層上。

Description

半導體裝置和方法
無
半導體裝置用於各種電子應用，像是例如，個人電腦、行動電話、數位相機、和其他的電子設備。製造半導體裝置通常經由在半導體基板上方依序地沉積絕緣層或介電層、導電層、和半導體層的材料，以及使用微影來將各個材料層圖案化，以形成電路組件和在其上的元件。
半導體產業不斷提高各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的集成密度，經由不斷地減小特徵尺寸，而允許更多的組件集成在給定的區域之內。然而，隨著最小特徵尺寸的減小，出現了應解決的其他問題。
無
之後的揭示內容提供了許多不同的實施方式或實施例，以實現本揭示內容的不同的特徵。以下描述組件和佈置的具體實施例，以簡化本揭示內容。這些當然僅是實施例，並不意圖為限制性的。例如，在隨後的描述中，形成第一特徵其在第二特徵上方或之上，可包括第一特徵和第二特徵以直接接觸而形成的實施方式，且也可包括附加的特徵可形成在介於第一特徵和第二特徵之間，因此第一特徵和第二特徵可不是直接接觸的實施方式。另外，本揭示內容可在各個實施例中重複參考標號和/或字母。此重複是為了簡化和清楚性的目的，重複本身不意指所論述的各個實施方式和/或配置之間的關係。
此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如在圖式中所繪示的關係，在此可能使用空間相對性用語，諸如「之下」、「低於」、「較下」、「高於」、「較上」、和類似的用語。除了在圖式中描繪的方向之外，空間相對性用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可經其他方式定向(旋轉90度或處於其他定向)，並且由此可同樣地解讀本文所使用的空間相對性描述詞。
根據各個實施方式提供鰭式場效電晶體(FinFETs)及其形成方法。繪示了形成鰭式場效電晶體的多個中間階段。本文所討論的一些實施方式是在使用閘極後(gate-last)(有時候稱為替換閘極製程)製程所形成的鰭式場效電晶體的背景下。在其他的實施方式中，可使用閘極先(gate-first)製程。討論了多個實施方式的一些變化。並且，一些實施方式設想了在平面型裝置(例如平面型場效電晶體)中的態樣。本領域技術人員將容易理解在其他的實施方式的範圍之內所設想的可以進行的其他修改。儘管討論了方法實施方式以特定的順序來執行，但是其他的方法實施方式可以用任何邏輯的順序執行，並且可包括在此描述的更少或更多的步驟。
在具體地闡述所繪示的實施方式之前，將概括闡述所揭示的多個實施方式的某些有利的特徵和方面。總的來說，本揭示內容是半導體裝置和其形成方法，以經由降低半導體裝置的電阻來提高鰭式場效電晶體裝置的性能。在所揭示的實施方式中，源極/汲極區域包括碳緩衝層，以減少摻質從源極/汲極區域向通道區域的擴散，這可以提高裝置的性能。經由碳緩衝層的包含，由於源極/汲極摻質不在通道區域中，因此改善了通道遷移率。所揭示的製程和結構可以改善鰭式場效電晶體裝置的性能和可靠性。
一些實施方式設想了在製造製程期間所製造的n型裝置(例如n型鰭式場效電晶體)和p型裝置(例如p型鰭式場效電晶體)二者。因此，一些實施方式設想了互補裝置的形成。以下的附圖可以繪示一個裝置，但是本領域的普通技術人員將容易理解在製程期間可以形成多個裝置，其中一些具有不同的裝置類型。以下討論互補裝置的形成的一些方面，儘管這些方面可能不一定在圖式中繪示。
第1圖繪示了根據一些實施方式在三維視圖中的鰭式場效電晶體的實施例。鰭式場效電晶體包含在基板50(例如半導體基板)上的鰭片52。隔離區域56設置基板50內，並且鰭片52從相鄰的多個隔離區域56之間突出且高於相鄰的多個隔離區域56。儘管將隔離區域56描述/繪示為與基板50分隔，但是如本文中所使用的，用語「基板」可用以指代只有半導體基板或包括隔離區域的半導體基板。另外，儘管將鰭片52繪示為與基板50為單一連續的材料，鰭片52和/或基板50可包含單一種材料或複數種材料。在本文中，鰭片52指的是在介於相鄰的多個隔離區域56之間延伸的部分。
閘極介電層92沿著鰭片52的側壁並且在鰭片52的頂表面上方，並且閘極電極94在閘極介電層92上方。源極/汲極區域82相對於閘極介電層92和閘極電極94而設置在鰭片52的相對的兩側內。第1圖還繪示了在之後的圖式中所使用的參考截面。截面A-A沿著閘極電極94的縱軸並且在例如垂直於鰭式場效電晶體的源極/汲極區域82之間的電流流動的方向。截面B-B垂直於截面A-A且沿著鰭片52的縱軸，並且在例如鰭式場效電晶體的介於多個源極/汲極區域82之間的電流流動的方向。截面C-C平行於截面A-A，並且延伸穿過鰭式場效電晶體的源極/汲極區域。為了清楚起見，後續的圖式參照了這些參考截面。
第2圖至第17B圖是根據一些實施方式在鰭式場效電晶體的製造中的多個中間階段的截面視圖。第2圖至第7圖繪示了在第1圖中所繪示的參考截面A-A，除了多個鰭片/鰭式場效電晶體。第8A圖、第9A圖、第10A圖、第11A圖、第12A圖、第13A圖、第14A圖、第15A圖、第16A圖、和第17A圖為沿著在第1圖中所繪示的參考截面A-A而繪示，而第8B圖、第9B圖、第10B圖、第11B圖、第11C圖、第11D圖、第12B圖、第13B圖、第14B圖、第15B圖、第15C圖、第16B圖、和第17B圖是沿著在第1圖中所繪示的類似的截面B-B而繪示，除了多個閘極結構。第11F圖和第11G圖是沿著在第1圖中所繪示的參考截面C-C而繪示，除了多個鰭片/鰭式場效電晶體。
在第2圖中，提供了基板50。基板50可以是半導體基板，例如塊體半導體、絕緣體上半導體(SOI)基板、或類似者，半導體基板可能是摻雜的(例如，用p型或n型摻質)、或未摻雜的。基板50可能是晶圓，例如矽晶圓。一般而言，絕緣體上半導體基板是在絕緣體層上所形成的半導體材料的層。絕緣體層可例如是埋入的氧化物(buried, BOX)層、矽氧化物層、或類似者。在基板上提供絕緣體層，基板通常是矽基板或玻璃基板。也可使用其他的基板，例如多層的基板或梯度的基板。在一些實施方式中，基板50的半導體材料可包括：矽；鍺；化合物半導體其包括矽碳化物、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦；合金半導體其包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、和/或磷化砷化鎵銦；或其組合。
基板50具有區域50N和區域50P。區域50N可以用於形成n型裝置，例如NMOS電晶體，例如，n型鰭式場效電晶體。區域50P可以用於形成p型裝置，例如PMOS電晶體，例如p型鰭式場效電晶體。區域50N可與區域50P物理性分隔(如由分界線51所繪示)，並且任何數量的裝置特徵(例如，其他的主動裝置、摻雜的區域、隔離結構等)可設置在介於n型區域50N和p型區域50P之間。
在第3圖中，在基板50中形成多個鰭片52。鰭片52是半導體條帶。在一些實施方式中，在基板50中形成多個鰭片52可經由在基板50中蝕刻多個溝槽。蝕刻可能是任何可接受的蝕刻製程，諸如反應性離子蝕刻(reactive ion etch, RIE)、中子束蝕刻(neutral beam etch, NBE)、類似者、或其組合。蝕刻可能是異向性的。
將鰭片圖案化可經由任何合適的方法。例如，將鰭片圖案化可使用一或多個光微影製程，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合了光微影和自對準製程，允許待創建的圖案其具有例如比使用單一的直接光微影製程所獲得的節距更小的節距。例如，在一個實施方式中，在基板上方形成犧牲層，並且使用光微影製程將犧牲層圖案化。使用自對準製程沿著圖案化的犧牲層側部形成間隔物。然後移除犧牲層，並且然後可使用剩餘的間隔物以將鰭片圖案化。在一些實施方式中，遮罩(或其他的層)可保留在鰭片52上。
在第4圖中，絕緣材料54形成在基板50上方並且在介於相鄰的多個鰭片52之間。絕緣材料54可能是氧化物，例如矽氧化物、氮化物、類似者、或其組合，並且形成絕緣材料54可經由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition, HDP-CVD)、可流動的化學氣相沉積(flowable CVD, FCVD)(例如，在遠程電漿系統中沉積基於化學氣相沉積的材料並且後固化以使此材料轉化為另一種材料，例如氧化物)、類似者、或其組合。可使用經由任何可接受的製程所形成的其他的絕緣材料。在所繪示的實施方式中，絕緣材料54是經由可流動的化學氣相沉積製程所形成的矽氧化物。一旦形成絕緣材料，可執行退火製程。在一實施方式中，形成絕緣材料54使得過量的絕緣材料54覆蓋鰭片52。儘管將絕緣材料54繪示為單一個層，但是一些實施方式可利用多個層。例如，在一些實施方式中，可首先沿著基板50和鰭片52的表面形成襯墊(未示出)。此後，可在襯墊上方形成諸如以上所討論的填充材料。
在第5圖中，移除製程施加在絕緣材料54，以移除在鰭片52上方的過量的絕緣材料54。在一些實施方式中，可利用平坦化製程，例如化學機械研磨(CMP)、回蝕刻製程、其組合、或類似者。平坦化製程暴露鰭片52，使得在完成平坦化製程之後，鰭片52的頂表面和絕緣材料54的頂表面是齊平的。在其中遮罩保留在鰭片52上的實施方式中，平坦化製程可暴露遮罩或移除遮罩，使得在完成平坦化製程之後，遮罩的頂表面或鰭片52的頂表面分別地與絕緣材料54齊平。
在第6圖中，將絕緣材料54凹陷化，以形成多個淺溝槽隔離(STI)區域56。將絕緣材料54凹陷化，使得在區域50N和在區域50P中的多個鰭片52的多個上部分從相鄰的多個淺溝槽隔離區域56之間突出。此外，多個淺溝槽隔離區域56的多個頂表面可具有如所繪示的平坦的表面、凸表面、凹表面(例如碟狀)、或其組合。多個淺溝槽隔離區域56的多個頂表面可經由適當的蝕刻而形成為平的、凸的、和/或凹的。將淺溝槽隔離區域56凹陷化可使用可接受的蝕刻製程，例如對絕緣材料54的材料有選擇性的蝕刻製程(例如，以比鰭片52的材料更快的速率來蝕刻絕緣材料54的材料)。例如，可使用氧化物移除，例如使用稀氫氟酸(dilute hydrofluoric, dHF)。
關於第2圖至第6圖所描述的製程僅是可如何形成鰭片52的一個實施例。在一些實施方式中，形成這些鰭片可經由外延成長製程。例如，可以在基板50的頂表面上方形成介電層，並且可以穿過介電層蝕刻多個溝槽以暴露在下方的基板50。可以在溝槽中外延地成長多個同質外延的結構，並且可以將介電層凹陷化，使得多個同質外延的結構從介電層突出以形成多個鰭片。另外，在一些實施方式中，多個異質外延的結構可以用於鰭片52。例如，在第5圖中的鰭片52可以凹陷化，並且可在凹陷化的鰭片52上方外延地成長與鰭片52不同的材料。在這樣的實施方式中，鰭片52包含凹陷化的材料以及設置在凹陷化的材料上方的外延地成長的材料。在更進一步的實施方式中，可以在基板50的頂表面上方形成介電層，並且可以穿過介電層蝕刻多個溝槽。然後，可以使用與基板50不同的材料在多個溝槽中外延地成長多個異質外延的結構，並且可以將介電層凹陷化，使得多個異質外延的結構從介電層突出以形成多個鰭片52。在一些實施方式中，在外延地成長同質外延的結構或異質外延的結構時，外延地成長的材料可在成長期間進行原位摻雜，這可以免於之前和之後的佈植，儘管原位摻雜和佈植摻雜可一起使用。
此外更進一步而言，在區域50N(例如，NMOS區域)中外延地成長一材料其不同於在區域50P(例如, PMOS區域)中的材料可能是有利的。在各個實施方式中，形成鰭片52的上部分可來自矽鍺(Si xGe 1-x，其中x可以在0至1的範圍內)、矽碳化物、純的鍺或基本上純的鍺、III-V族化合物半導體、II-VI族化合物半導體、或類似者。例如，用於形成III-V族化合物半導體的可行的材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化鎵銦、砷化鋁銦、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似者。
進一步而言在第6圖中，在鰭片52和/或基板50中可形成適當的多個阱(未示出)。在一些實施方式中，可在區域50N中形成P阱，並且可在區域50P中形成N阱。在一些實施方式中，在區域50N和區域50P中均形成P阱或N阱。
在具有不同的阱類型的實施方式中，可使用光阻和/或其他的遮罩(未示出)而實現用於區域50N和區域50P的不同的佈植步驟。例如，可在區域50N中的多個鰭片52和淺溝槽隔離區域56上方形成光阻。將光阻圖案化，以暴露基板50的區域50P，例如PMOS區域。形成光阻可以經由使用旋塗技術，並且將光阻圖案化可以使用可接受的光微影技術。一旦將光阻圖案化，在區域50P中執行n型雜植佈植，並且光阻可作為遮罩，以基本上防止將n型雜質佈植到區域50N(例如NMOS區域)中。n型雜質可能是佈植至此區域的磷、砷、銻、或類似者，將n型雜質佈植至等於或小於10 18cm -3的濃度 ，例如介於約10 16cm -3和約10 18cm -3之間。在佈植之後，移除光阻，例如經由可接受的灰化製程。
在區域50P的佈植之後，在區域50P中的多個鰭片52和淺溝槽隔離區域56上方形成光阻。將光阻圖案化以暴露基板50的區域50N，例如NMOS區域。形成光阻可以經由使用旋塗技術，並且將光阻圖案化可以使用可接受的光微影技術。一旦將光阻圖案化，在區域50N中可執行p型雜質佈植，並且光阻可作為遮罩，以基本上防止將p型雜質佈植到區域50P(例如PMOS區域)中。p型雜質可能是佈植到此區域中的硼、硼氟化物、銦、或類似者，將p型雜質佈植至等於或小於10 18cm -3的濃度，例如介於約10 16cm -3和約10 18cm -3之間。在佈植之後，可移除光阻，例如經由可接受的灰化製程。
在區域50N和區域50P的佈植之後，可執行退火，以修復植入物損傷並激活所佈植的p型和/或n型雜質。在一些實施方式中，外延的鰭片的成長材料可在成長製程期間進行原位摻雜，這可以免於佈植，儘管原位摻雜和佈植摻雜可一起使用。
在第7圖中，在鰭片52上形成虛擬介電層60。虛擬介電層60可能是例如矽氧化物、矽氮化物、其組合、或類似者，並且可根據可接受的技術而沉積或熱成長。在虛擬介電層60上方形成虛擬閘極層62，並且在虛擬閘極層62上方形成遮罩層64。虛擬閘極層62可沉積在虛擬介電層60上方，然後例如經由化學機械研磨而平坦化。遮罩層64可沉積在虛擬閘極層62上方。虛擬閘極層62可能是導電材料或非導電材料，並且可選自由包括非晶態矽、多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、和金屬的群組。沉積虛擬閘極層62可經由物理氣相沉積(PVD)、化學氣相沉積、濺鍍沉積、或本領域已知和使用的用於沉積所選材料的其他技術。虛擬閘極層62可由其他的材料所製成，這些材料對於隔離區域的蝕刻具有高的蝕刻選擇性。遮罩層64可包括例如矽氮化物、矽氧氮化物、或類似者。在這個實施例中，跨越區域50N和區域50P形成單個虛擬閘極層62和單個遮罩層64。注意的是，僅用於說明的目的，將虛擬介電層60顯示為僅覆蓋鰭片52。在一些實施方式中，可沉積虛擬介電層60，使得虛擬介電層60覆蓋多個淺溝槽隔離區域56，在介於虛擬閘極層62和淺溝槽隔離區域56之間延伸。
第8A圖至第17B圖繪示了在實施方式裝置的製造中的各個附加的步驟。第8A圖至第16B圖繪示了在區域50N和區域50P中的任一者中的特徵。例如，在第8A圖至第16B圖中所繪示的多個結構可適用於區域50N和區域50P二者。在區域50N和區域50P的結構中的差異(如果有的話)在每個圖式所附的內文中描述。
在第8A圖和第8B圖中，將遮罩層64(見第7圖)圖案化可使用可接受的光微影和蝕刻技術，以形成多個遮罩74。然後遮罩74的圖案可轉移到虛擬閘極層62。在一些實施方式中(未繪示)，也可經由可接受的蝕刻技術將遮罩74的圖案轉移到虛擬介電層60，以形成多個虛擬閘極72。虛擬閘極72覆蓋多個鰭片52的各自的通道區域58。多個遮罩74的圖案可用於將多個虛擬閘極72中的各者與相鄰的多個虛擬閘極物理性分隔。虛擬閘極72也可具有縱向方向其基本上垂直於各自的外延的鰭片52的縱向方向。
此外，在第8A圖和第8B圖中，閘極密封間隔物80可以形成在虛擬閘極72、遮罩74、和/或鰭片52的多個暴露的表面上。熱氧化或沉積之後進行異向性蝕刻可形成閘極密封間隔物80。閘極密封間隔物80可由矽氧化物、矽氮化物、矽氧氮化物、或類似者所形成。
在閘極密封間隔物80的形成之後，可執行用於輕摻雜的源極/汲極(LDD)區域(未明確地繪示)的佈植。在具有不同的裝置類型的實施方式中，類似於以上在第6圖中所討論的佈植，可在區域50N上方形成遮罩(例如光阻)，同時暴露區域50P，並且可將適當類型(例如，p型)的雜質佈植到在區域50P中的暴露的鰭片52中。然後可移除遮罩。隨後，可在區域50P上方形成遮罩，例如光阻，同時暴露區域50N，並且可將適當類型的雜質(例如n型)佈植到在區域50N中暴露的鰭片52中。然後可移除遮罩。n型雜質可能是先前所討論的任何的n型雜質，並且p型雜質可能是先前所討論的任何的p型雜質。輕摻雜的源極/汲極區域可具有從約10 15cm -3至約10 19cm -3的雜質的濃度。可使用退火，以修復佈植損壞並且激活佈植的雜質。
在第9A圖和第9B圖中，沿著虛擬閘極72的側壁和遮罩74的側壁在閘極密封間隔物80上形成閘極間隔物86。形成閘極間隔物86可經由保形地沉積絕緣材料並且隨後異向性蝕刻絕緣材料。閘極間隔物86的絕緣材料可能是矽氧化物、矽氮化物、矽氧氮化物、矽碳氮化物、其組合、或類似者。
要注意的是，以上的揭示內容大致上描述了形成間隔物和輕摻雜的源極/汲極區域的製程。可使用其他的製程和順序。例如，可利用較少的間隔物或額外的間隔物，可利用不同的步驟的順序(例如，在形成閘極間隔物86之前可不蝕刻閘極密封間隔物80，產生了「L形的」閘極密封間隔物，可形成和移除間隔物、和/或類似者)。此外，形成n型和p型裝置可使用不同的結構和步驟。例如，可在形成閘極密封間隔物80之前形成用於n型裝置的輕摻雜的源極/汲極區域，而可在形成閘極密封間隔物80之後形成用於p型裝置的輕摻雜的源極/汲極區域。
在第9A圖、第9B圖、第10A圖、第10B圖、第11A圖、第11B圖、第11C圖、第11D圖、第11E圖、第11F圖、和第11G圖中，源極/汲極區域82形成在鰭片52中，以在相應的通道區域58中施加應力，從而提高性能。源極/汲極區域82形成在鰭片52中，使得每個虛擬閘極72設置在介於各自的相鄰的成對的源極/汲極區域82之間。在一些實施方式中，源極/汲極區域82可延伸到鰭片52中並且也可穿透鰭片52。在一些實施方式中，閘極間隔物86用於將源極/汲極區域82與虛擬閘極72隔開適當的側向距離，使得的源極/汲極區域82不會造成隨後形成的最終的鰭式場效電晶體的閘極的短路。
源極/汲極區域82的形成可經由不同的製程所形成，使得源極/汲極區域82在每個區域中可以是不同的材料，並且可經由不同的製程而形成。當使用不同的製程時，可使用各種遮蓋步驟，以遮蓋並暴露適當的區域。
首先參考第9A圖和第9B圖，在鰭片52上執行圖案化製程，以在鰭片52的源極/汲極區域中形成凹陷處85。圖案化製程可用這樣的方式執行，即凹陷處85形成在相鄰的虛擬閘極堆疊72/74之間(在鰭片52的內部區域中)，或者形成在介於隔離區域56和相鄰的虛擬閘極堆疊72/74之間(在鰭片52的端部區域中)。在一些實施方式中，圖案化製程可包括合適的異向性乾式蝕刻製程，同時使用虛擬閘極堆疊72/74、閘極間隔物86、和/或隔離區域56作為組合的遮罩。合適的異向性乾式蝕刻製程可以包括反應性離子蝕刻(RIE)、中性束蝕刻(NBE)、類似者，或其組合。在第一圖案化製程中使用反應性離子蝕刻的一些實施方式中，可以選擇製程參數，例如製程氣體混合物、偏壓、和射頻功率，使得執行蝕刻主要使用物理性蝕刻(例如離子轟擊)而不是化學性蝕刻(例如通過化學反應的自由基蝕刻)。在一些實施方式中，可增加偏壓以增加在離子轟擊製程中所使用的離子的能量，從而增加物理性蝕刻的速率。由於物理性蝕刻本質上是異向性的，而化學性蝕刻本質上是等向性的，所以這種蝕刻製程在垂直方向的蝕刻速率大於在側向方向的蝕刻速率。在一些實施方式中，執行異向性蝕刻製程可使用包括氟甲烷、甲烷、溴化氫、氧氣、氬氣、其組合、或類似者的製程氣體混合物。在一些實施方式中，圖案化製程形成具有U形的底表面的凹陷處85。凹陷處85也可稱為U形的凹陷處85，其實施例凹陷處85如在第9B圖中所示。在一些實施方式中，從鰭片52的頂表面測量，凹陷處85的深度在約35奈米至約60奈米的範圍內。
在第10A圖、第10B圖、第11A圖、和第11B圖中，源極/汲極區域82形成在凹陷處85中。在第10A圖和第10B圖中，在凹陷處85中形成緩衝層82A。形成在凹陷處85中的緩衝層82A可以減少摻質從隨後形成的層82B擴散到通道區域中，這可以使得裝置的性能提高。
緩衝層82A可由含碳的材料所形成，並且可外延地成長。例如，在區域50N中，例如NMOS區域，緩衝層82A包含具有雜質的矽，例如以碳摻雜的砷(SiAs:C)。在區域50N中的緩衝層82A的雜質可包括磷、砷、銻、類似者、或其組合。在區域50P中，例如PMOS區域，緩衝層82A可包含具有雜質的矽，例如以碳摻雜的硼(SiB:C)。在區域50P中的緩衝層82A的雜質可包括硼、硼氟化物、銦、類似者、或其組合。在一些實施方式中，緩衝層82A以保形的方式形成。在一些實施方式中，緩衝層82A在底部處可比在側部處較厚。
在n型區域50N中具有碳摻雜的矽砷化物緩衝層82A的多個實施方式中，緩衝層82A可以在以下的條件下外延地成長：在600℃至800℃的範圍內的溫度；在小於1托(torr)至300托的範圍內的壓力，三甲基矽烷或類似者的碳前驅物；三氯矽烷(trichlorosilane, TCS)、二氯矽烷(dichlorosilane, DCS)、SiH 4、Si 2H 6、Si 3H 8、類似者、或其組合的矽前驅物；和AsH 3或類似者的砷前驅物。在一些實施方式中，緩衝層82A具有從0.2 wt%至2.0 wt%範圍內的碳的重量百分比(wt%)。在一些實施方式中，雜質濃度(例如砷)在2×10 20cm -3和約2×10 21cm -3的範圍內。
在第11A圖、第11B圖、和第11C圖中，源極/汲極區域82的外延層82B從在凹陷處85中的緩衝層82A成長。在區域50N中，例如NMOS區域，外延層82B可包括任何可接受的材料，例如適合於n型鰭式場效電晶體的材料。例如，如果鰭片52是矽，則在區域50N中的外延層82B可包括在通道區域58中施加拉伸應變的材料，例如矽、矽碳化物、磷摻雜的矽碳化物、矽磷化物、或類似者。在區域50N中的外延層82B可具有從鰭片52的相應的表面凸起的表面，並且可以具有多個晶面。
在矽磷化物外延層82B在n型區域50N中的實施方式中，外延層82B可以在以下的條件下外延地成長：在從600℃至800℃的範圍內的溫度；小於1托至300托範圍內的壓力；P 2H 6/ PCl 3/ P 2H 6/ PCl 3、類似者的磷前驅物、或類似者；三氯矽烷(TCS)、二氯矽烷(DCS)、SiH 4、Si 2H 6、Si 3H 8、類似者、或其組合的矽前驅物；和氯化氫或類似者的氯前驅物。在一些實施方式中，雜質濃度(例如砷)在5×10 20cm -3至約5×10 21cm -3的範圍內。
在一些實施方式中，層82A和層82B在單個連續的製程中外延地成長，其中改變各種前驅物的氣體流動以形成不同的多個層。在一些實施方式中，層82A和層82B在單獨的、不同的外延成長製程中形成。
在區域50P中，例如PMOS區域，外延層82B可包括任何可接受的材料，例如適用於p型鰭式場效電晶體的材料。例如，如果鰭片52是矽，則在區域50P中的外延層82B可包含在通道區域58中施加壓縮應變的材料，例如矽鍺、硼摻雜的矽鍺、鍺、鍺錫、或類似者。在區域50P中的外延層82B也可具有從鰭片52的相應表面凸起的表面，並且可具有多個晶面。
如在第11B圖和第11C圖中所繪示，層82B接觸閘極間隔物86，但是層82A不接觸閘極間隔物86。在一些實施方式中，層82A和層82B都與閘極間隔物86物理性接觸。如在第11D圖中所繪示，在一些實施方式中，層82A和層82B都不與閘極間隔物86物理性接觸。在第11D圖中，與第11B圖和第11C圖相比，層82B和層82A的頂表面是齊平的，在第11B圖和第11C圖中，層82B的頂表面延伸到高於層82A的頂表面並且覆蓋層82A的頂表面。
在一些實施方式中，在n型區域50N中的源極/汲極區域82包括層82A和層82B，而在p型區域50P中的源極/汲極區域82不包括緩衝層82A。在一些實施方式中，區域50P和區域50N都包括緩衝層82A。
在一些實施方式中，源極/汲極區域82的蓋層(未示出)可形成在外延層82B上方。蓋層可包括矽磷化物或類似者。蓋層可外延地成長在外延層82B上，並且可具有比在外延層82B中的雜質濃度較低的雜質濃度。
源極/汲極區域82和/或鰭片52可用摻質來佈植，以形成多個源極/汲極區域，類似於先前所討論的用於形成輕摻雜的源極/汲極區域的製程，隨後進行退火。用於源極/汲極區域的n型和/或p型雜質可以是先前所討論的任何的雜質。在一些實施方式中，在成長期間可將源極/汲極區域82原位(in situ)摻雜。
如在第11C圖中所繪示，凹陷處85(外延層82A和外延層82B形成在其中)具有深度D1。緩衝層82A在源極/汲極區域82的側壁上具有厚度T1。在一些實施方式中，厚度T1在1/2 D1的深度處測量。厚度T1可在從1奈米至6奈米的範圍內。如果厚度T1小於1奈米，緩衝層82A將不能充分防止摻質從層82B擴散到通道區域內。如果厚度T1大於6奈米，則由於緩衝層82A的電阻增加，源極/汲極區域82的電阻將增加不令人滿意的量。緩衝層82A在凹陷處85的底部處具有厚度T2。在一些實施方式中，厚度T2大於厚度T1。
第11E圖繪示了從點(0,0) (見第11C圖和第11E圖)在Z方向(從凹陷處85的頂部到凹陷處85的底部)移動的外延層82A的厚度的變化。如在第11C圖和第11D圖中所繪示，外延層82A的厚度從源極/汲極區域82的頂部到源極/汲極區域82的底部逐漸變厚。
由於使用外延製程以形成在區域50N和在區域50P中的源極/汲極區域82，源極/汲極區域82的上表面具有多個晶面其側向地向外擴展超過鰭片52的側壁。在一些實施方式中，這些晶面導致一個相同的鰭式場效電晶體的源極/汲極區域82的相鄰的多個外延層82B合併，如由第11F圖所繪示。在其他的實施方式中，在完成外延製程之後，源極/汲極區域82的多個相鄰的外延層82B保持分隔，如由第11G圖所繪示。在第11F圖和第11G圖中所繪示的多個實施方式中，形成閘極間隔物86其覆蓋在延伸超過淺溝槽隔離區域56的多個鰭片52的側壁的一部分，從而阻擋外延成長。在一些其他的實施方式中，可調整用於形成閘極間隔物86的間隔物蝕刻，以移除間隔物材料，以允許外延地成長的區域延伸到淺溝槽隔離區域56的表面。
在第12A圖和第12B圖中，將第一層間介電質(ILD)88沉積在第11A圖和第11B圖中所繪示的結構上方。第一層間介電質88可由介電材料所形成，並且沉積第一層間介電質88可經由任何合適的方法，例如化學氣相沉積、電漿促進化學氣相沉積(PECVD)、或可流動的化學氣相沉積。介電材料可包括磷矽酸鹽玻璃(phospho-silicate glass, PSG)、硼矽酸鹽玻璃(boro-silicate glass, BSG)、硼摻雜的磷矽酸鹽玻璃(boron-doped phospho-silicate glass，BPSG)、未摻雜的矽酸鹽玻璃(undoped silicate glass, USG)、或類似者。可使用經由任何可接受的製程所形成的其他的絕緣材料。在一些實施方式中，將接觸蝕刻停止層(contact etch stop layer, CESL)87設置在介於第一層間介電質88以及源極/汲極區域82的外延層82B、遮罩74、和閘極間隔物86之間。接觸蝕刻停止層87可包含介電材料，例如矽氮化物、矽氧化物、矽氧氮化物、或類似者，接觸蝕刻停止層87具有與在上方的第一層間介電質88的材料不同的蝕刻速率。
在第13A圖和第13B圖中，可執行例如化學機械研磨的平坦化製程，以使第一層間介電質88的頂表面與虛擬閘極72的頂表面或遮罩74的頂表面齊平。平坦化製程也可移除在虛擬閘極72上的遮罩74、以及沿著遮罩74的側壁的閘極密封間隔物80和閘極間隔物86的多個部分。在平坦化製程之後，虛擬閘極72、閘極密封間隔物80、閘極間隔物86、和第一層間介電質88的多個頂表面是齊平的。因此，虛擬閘極72的頂表面通過第一層間介電質88而暴露。在一些實施方式中，可保留遮罩74，在這種情況下，平坦化製程使第一層間介電質88的頂表面與遮罩74的頂表面齊平。
在第14A圖和第14B圖中，在蝕刻步驟中移除虛擬閘極72和遮罩74(如果存在的話)，從而形成凹陷處90。也可移除在凹陷處90中的虛擬介電層60的部分。在一些實施方式中，只有移除虛擬閘極72並且虛擬介電層60保留且經由凹陷處90而暴露。在一些實施方式中，虛擬介電層60從晶片的第一區域(例如，核心邏輯區域)中的凹陷處90移除，並且保留在晶片的第二區域(例如，輸入/輸出區域)中的凹陷處90中。在一些實施方式中，移除虛擬閘極72經由異向性乾式蝕刻製程。例如，蝕刻製程可包括使用反應氣體的乾式蝕刻製程，反應氣體選擇性地蝕刻虛擬閘極72而沒有蝕刻第一層間介電質88或閘極間隔物86。每個凹陷處90暴露和/或覆蓋相應的鰭片52的通道區域58。每個通道區域58設置在介於相鄰的成對的源極/汲極區域82之間。在移除期間，當蝕刻虛擬閘極72時，可使用虛擬介電層60作為蝕刻停止層在虛擬閘極72的移除之後，然後可選擇性地移除虛擬介電層60。
在第15A圖和第15B圖中，形成閘極介電層92和閘極電極94，用於替換閘極。第15C圖繪示第15B圖的區域89的詳細視圖。閘極介電層92共形地沉積在凹陷處90中，例如在鰭片52的頂表面和側壁上以及閘極密封間隔物80/閘極間隔物86的側壁上。閘極介電層92也可形成在第一層間介電質88的頂表面上。根據一些實施方式，閘極介電層92包含矽氧化物、矽氮化物、或其多層。在一些實施方式中，閘極介電層92包括高k(高介電常數)介電材料，並且在這些實施方式中，閘極介電層92可以具有大於約7.0的k(介電常數)值，並且可以包括鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛、及其組合的金屬氧化物或矽酸鹽。閘極介電層92的形成方法可包括分子束沉積(Molecular-Beam Deposition，MBD)、原子層沉積、電漿輔助化學氣相沉積、或類似者。在虛擬閘極介電質60的部分保留在凹陷處90中的實施方式中，閘極介電層92包括虛擬閘極介電質60的材料(例如，矽氧化物)。
多個閘極電極94分別地沉積在閘極介電層92上方，並且填充凹陷處90的其餘部分。閘極電極94可以包括含金屬的材料，例如鈦氮化物、鈦氧化物、鉭氮化物、鉭碳化物、鈷、釕、鋁、鎢、其組合、或其多層。例如，雖然在第15B圖中繪示單層閘極電極94，但閘極電極94可包含任何數目的襯墊層94A、任何數目的功函數調諧層94B、和填充材料94C，如由第15C圖所繪示。在凹陷處90的填充之後，可執行例如化學機械研磨的平坦化製程，以移除閘極介電層92和閘極電極94的材料的多餘部分，這些層和材料的多餘部分在第一層間介電質88的頂表面上方。閘極電極94的材料和閘極介電層92的多個其餘部分因此形成最終的鰭式場效電晶體的替換閘極。閘極電極94和閘極介電層92可統稱為「閘極堆疊」。閘極和閘極堆疊可沿著鰭片52的通道區域58的側壁延伸。
在區域50N和區域50P中的多個閘極介電層92的形成可同時地發生，使得在每個區域中的多個閘極介電層92由相同的材料所形成，並且多個閘極電極94的形成可同時地發生，使得在每個區域中的多個閘極電極94由相同的材料所形成。在一些實施方式中，在每個區域中的多個閘極介電層92可經由不同的製程而形成，使得多個閘極介電層92可能是不同的材料，和/或在每個區域中的多個閘極電極94可由不同的製程而形成，使得多個閘極電極94可能是不同的材料。當使用不同的製程時，可使用各種遮蓋步驟，以遮蓋並暴露適當的區域。
在第16A圖和第16B圖中，第二層間介電質108沉積在第一層間介電質88上方。在一些實施方式中，第二層間介電質108是經由可流動的化學氣相沉積方法所形成的可流動的膜。在一些實施方式中，第二層間介電質108由例如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜的磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似者的介電材料所形成，並且可經由例如化學氣相沉積和電漿輔助化學氣相沉積的任何合適的方法而沉積。根據一些實施方式，在形成第二層間介電質108之前，凹陷化閘極堆疊(包括閘極介電層92和相應的在上方的閘極電極94)，使得凹陷處直接地形成在閘極堆疊上方和在閘極間隔物86的相對的多個部分之間，如在第16A圖和第16B圖中所繪示。在凹陷處中填充包含一或多層的介電材料(例如矽氮化物、矽氧氮化物、或類似者)的閘極遮罩96，隨後經由平坦化製程，以移除在第一層間介電質88上方延伸的介電材料的多餘的部分。隨後所形成的閘極接觸件110(第17A圖和第17B圖)穿透閘極遮罩96，以接觸凹陷的閘極電極94的頂表面。
在第17A圖、第17B圖、和第17C圖中，根據一些實施方式，經由第二層間介電質108、第一層間介電質88、和蝕刻停止層87形成閘極接觸件110和源極/汲極接觸件112。穿過第一層間介電質88和第二層間介電質108以及蝕刻停止層87而形成用於源極/汲極接觸件112的多個開口，並且穿過第二層間介電質108和閘極遮罩96形成用於閘極接觸件110的多個開口。形成多個開口可使用可接受的光微影和蝕刻技術。在開口中形成襯墊(例如擴散阻障層、黏附層、或類似者)以及導電材料。襯墊可包括鈦、鈦氮化物、鉭、鉭氮化物、或類似者。導電材料可以是銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似者。可執行平坦化製程，例如化學機械研磨，以從第二層間介電質108的表面移除多餘的材料。其餘的襯墊和導電材料在開口中形成源極/汲極接觸件112和閘極接觸件110。可執行退火製程以在源極/汲極區域82和源極/汲極接觸件112之間的界面處形成矽化物。在一些實施方式中，矽化物可以由矽化鈦或類似者而形成。源極/汲極接觸件112物理性和電性耦合到源極/汲極區域82，閘極接觸件110物理性和電性耦合到閘極電極106。源極/汲極接觸件112和閘極接觸件110可在不同的製程中形成，或者可在相同的製程中形成。雖然示出為形成相同的截面，但應當理解，源極/汲極接觸件112和閘極接觸件110中的各者可形成在不同的截面中，這可避免這些接觸件的短路。
如在第17B圖中所繪示，外延層82B的寬度W1大於源極/汲極接觸件112的下部分的寬度W2。這防止源極/汲極接觸件與緩衝層82A進行物理性和電性接觸，從而有助於避免高接觸電阻問題。第17C圖繪示了具有源極/汲極區域82的實施方式的源極/汲極接觸件112，如以上在第11D圖中所繪示和所討論的內容。在這個實施方式中，更重要的是寬度W2小於寬度W1，以防止高接觸電阻問題。
多個實施方式可達到多個優點。所揭示的實施方式經由降低半導體裝置的電阻來改善鰭式場效電晶體裝置的性能。在所揭示的實施方式中，源極/汲極區域包括碳緩衝層，以減少摻質從源極/汲極區域擴散到通道區域中，這可以導致裝置性能的提高。經由碳緩衝層的包含，由於源極/汲極摻質不在通道區域中，通道遷移率得以提高。所揭示的製程和結構可以提高鰭式場效電晶體裝置的性能和可靠性。所揭示的製程和結構可以提高鰭式場效電晶體裝置的性能和可靠性。
一個實施方式包括一種裝置，此裝置包括從基板延伸的第一鰭片。此裝置也包括第一閘極堆疊，第一閘極堆疊在第一鰭片上方並沿著第一鰭片的側壁。此裝置也包括沿著第一閘極堆疊的側壁所設置的第一閘極間隔物。此裝置還包括第一源極/汲極區域，第一源極/汲極區域在第一鰭片中並且鄰近第一閘極間隔物，第一源極/汲極區域包括在第一鰭片上的第一含碳的緩衝層。此裝置還包括第一外延結構，第一外延結構在第一含碳的緩衝層上。
多個實施方式可包括一或多個以下的特徵。在此裝置中，第一含碳的緩衝層在底部處比在第一源極/汲極區域的側部處較厚。第一外延結構具有晶面的頂表面。第一含碳的緩衝層包括以碳摻雜的矽砷化物。第一含碳的緩衝層具有從0.2 wt%至2.0 wt%範圍內的碳的重量百分比(wt%)。此裝置還包括在第一源極/汲極區域上方和第一閘極間隔物的側壁上的蝕刻停止層、在蝕刻停止層上方的第一層間介電質、在第一層間介電質上方的第二層間介電質、以及延伸穿過第一和第二層間介電質和蝕刻停止層的第一導電接觸件，第一導電接觸件電性耦合到第一源極/汲極區域。第一導電接觸件與第一外延結構物理性接觸，並且第一導電接觸件經由第一外延結構與第一含碳的緩衝層分隔。第一外延結構接觸第一閘極間隔物。第一外延結構包括矽、矽碳化物、磷摻雜的矽碳化物、或矽磷化物。
一個實施方式包括一種方法，此方法包括在從基板向上延伸的第一鰭片的側壁上方並沿著此側壁沉積第一虛擬閘極。此方法還包括沿著第一虛擬閘極的側壁形成第一閘極間隔物。此方法還包括在鄰近第一閘極間隔物的第一鰭片中形成第一凹陷處。此方法還包括在第一凹陷處中形成第一源極/汲極區域，形成第一源極/汲極區域包括在第一凹陷處中外延地成長第一含碳的緩衝層。此方法還包括在第一凹陷處中從第一含碳的緩衝層外延地成長第一摻雜層，第一摻雜層在第一含碳的緩衝層上方。
多個實施方式可包括一或多個以下的特徵。在此方法中，第一含碳的緩衝層在底部處比在第一源極/汲極區域的側部處較厚。第一含碳的緩衝層具有從0.2 wt%至2.0 wt%範圍內的碳的重量百分比(wt%)。第一含碳的緩衝層包括以碳摻雜的矽砷化物，並且其中第一摻雜層包括矽碳化物、磷摻雜的矽碳化物、或矽磷化物。此方法還包括用設置在第一鰭片上方和沿著第一鰭片的側壁的功能性閘極堆疊來替換第一虛擬閘極。第一摻雜層具有晶面的頂表面其凸出高於第一鰭片的上表面。第一含碳的緩衝層在第一源極/汲極區域的側壁上具有從1奈米至6奈米範圍內的厚度。
一個實施方式包括一種方法，此方法包括在從基板向上延伸的第一鰭片的側壁上方並沿著此側壁形成第一虛擬閘極。此方法還包括沿著第一虛擬閘極的側壁形成第一閘極間隔物。此方法還包括在鄰近第一閘極間隔物的第一鰭片中蝕刻第一凹陷處。此方法也包括在第一凹陷處中形成第一源極/汲極區域，第一源極/汲極區域包括第一緩衝層和第一外延結構，第一緩衝層包括碳，第一緩衝層從在第一凹陷處中的第一鰭片成長，第一外延結構從第一緩衝層成長，第一外延結構包括矽和磷。此方法還包括用設置在第一鰭片的側壁上方和沿著第一鰭片的側壁的功能性閘極堆疊來替換第一虛擬閘極。
以上概述了數個實施方式的多個特徵，以便本領域技術人員可較佳地理解本揭示內容的多個態樣。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計或修改的基礎，以實現與在此介紹的實施方式的相同的目的，和/或達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可進行各種改變、替換、和變更，而不脫離本揭示內容的精神和範圍。
108:第二層間介電質 110:閘極接觸件 112:源極/汲極接觸件 50:基板 50N:區域 50P:區域 51:分界線 52:鰭片 54:絕緣材料 56:隔離區域 58:通道區域 60:虛擬介電層(虛擬介電質) 62:虛擬閘極層 64:遮罩層 72:虛擬閘極(虛擬閘極堆疊) 74:遮罩 80:閘極密封間隔物 82:源極/汲極區域 82A:緩衝層(外延層) 82B:外延層 85:凹陷處 86:閘極間隔物 87:接觸蝕刻停止層(蝕刻停止層) 88:第一層間介電質 89:區域 90:凹陷處 92:閘極介電層 94:閘極電極 94A:襯墊層 94B:功函數調諧層 94C:填充材料 96:遮罩 A-A:截面 B-B:截面 C-C:截面 D1:深度 T1:厚度 T2:厚度 W1:寬度 W2:寬度
本揭示內容的多個態樣可由以下的詳細描述並且與所附圖式一起閱讀，得到最佳的理解。注意的是，根據產業界的標準慣例，各個特徵並未按比例繪製。事實上，為了討論的清楚性起見，各個特徵的尺寸可任意地增加或減小。 第1圖繪示了根據一些實施方式的三維視圖的鰭式場效電晶體的實施例。 第2圖、第3圖、第4圖、第5圖、第6圖、第7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第11A圖、第11B圖、第11C圖、第11D圖、第11E圖、第11F圖、第11G圖、第12A圖、第12B圖、第13A圖、第13B圖、第14A圖、第14B圖、第15A圖、第15B圖、第15C圖、第16A圖、第16B圖、第17A圖、第17B圖、和第17C圖是根據一些實施方式在鰭式場效電晶體的製造中的多個中間階段的截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
108:第二層間介電質
110:閘極接觸件
112:源極/汲極接觸件
50:基板
52:鰭片
58:通道區域
60:虛擬介電層(虛擬介電質)
82A:緩衝層(外延層)
82B:外延層
88:第一層間介電質
92:閘極介電層
94:閘極電極
W1:寬度
W2:寬度

Claims (20)

  1. 一種半導體裝置，包含： 一第一鰭片，從一基板延伸； 一第一閘極堆疊，在該第一鰭片上方並沿著該第一鰭片的多個側壁； 一第一閘極間隔物，設置在沿著該第一閘極堆疊的一側壁；以及 一第一源極/汲極區域，在該第一鰭片中並鄰近該第一閘極間隔物，該第一源極/汲極區域包含: 一第一含碳的緩衝層，在該第一鰭片上；和 一第一外延結構，在該第一含碳的緩衝層上。
  2. 如請求項1所述之半導體裝置，其中該第一含碳的緩衝層在一底部處比在該第一源極/汲極區域的多個側部處較厚。
  3. 如請求項1所述之半導體裝置，其中該第一外延結構具有一晶面的頂表面。
  4. 如請求項1所述之半導體裝置，其中該第一含碳的緩衝層包含以碳摻雜的矽砷化物。
  5. 如請求項4所述之半導體裝置，其中該第一含碳的緩衝層具有從0.2重量百分比至2.0重量百分比範圍內的碳的重量百分比。
  6. 如請求項1所述之半導體裝置，還包含： 一蝕刻停止層，在該第一源極/汲極區域上方並且在該第一閘極間隔物的一側壁上； 一第一層間介電質，在該蝕刻停止層上方； 一第二層間介電質，在該第一層間介電質上方；以及 一第一導電接觸件，延伸穿過該第一層間介電質、該第二層間介電質、和該蝕刻停止層，該第一導電接觸件電性耦合到該第一源極/汲極區域。
  7. 如請求項6所述之半導體裝置，其中該第一導電接觸件與該第一外延結構物理性接觸，並且該第一導電接觸件經由該第一外延結構與該第一含碳的緩衝層分隔。
  8. 如請求項1所述之半導體裝置，其中該第一外延結構接觸該第一閘極間隔物。
  9. 如請求項1所述之半導體裝置，其中該第一外延結構包含矽、矽碳化物、磷摻雜的矽碳化物、或矽磷化物。
  10. 一種製造半導體裝置的方法，該方法包含： 沉積一第一虛擬閘極，該第一虛擬閘極在從一基板向上延伸的一第一鰭片上方並且沿著該第一鰭片的多個側壁； 形成一第一閘極間隔物，該第一閘極間隔物沿著該第一虛擬閘極的一側壁； 形成一第一凹陷處，該第一凹陷處在鄰近該第一閘極間隔物的該第一鰭片中；以及 形成一第一源極/汲極區域，該第一源極/汲極區域在該第一凹陷處中，所述形成該第一源極/汲極區域包含: 外延地成長一第一含碳的緩衝層，該第一含碳的緩衝層在該第一凹陷處中；和 從該第一凹陷處中的該第一含碳的緩衝層外延地成長該第一摻雜層，該第一摻雜層在該第一含碳的緩衝層上方。
  11. 如請求項10所述之製造半導體裝置的方法，其中該第一含碳的緩衝層在的底部處比在該第一源極/汲極區域的多個側部處較厚。
  12. 如請求項10所述之製造半導體裝置的方法，其中該第一含碳的緩衝層具有從0.2重量百分比至2.0重量百分比範圍內的碳的重量百分比。
  13. 如請求項12所述之製造半導體裝置的方法，其中該第一含碳的緩衝層包含以碳摻雜的矽砷化物，並且其中該第一摻雜層包含矽碳化物、磷摻雜的矽碳化物、或矽磷化物。
  14. 如請求項10所述之製造半導體裝置的方法，還包含： 以一功能性閘極堆疊替換該第一虛擬閘極，該功能性閘極堆疊設置在第一鰭片上方並且沿著該鰭片的多個側壁。
  15. 如請求項10所述之製造半導體裝置的方法，其中該第一摻雜層具有一晶面的頂表面，該晶面的頂表面凸出高於該第一鰭片的一上表面。
  16. 如請求項10所述之製造半導體裝置的方法，其中該第一含碳的緩衝層在該第一源極/汲極區域的一側壁上具有從1奈米至6奈米範圍內的厚度。
  17. 一種製造半導體裝置的方法，該方法包含： 形成一第一虛擬閘極，該第一虛擬閘極在從一基板向上延伸的一第一鰭片上方並且沿著該第一鰭片的多個側壁； 形成一第一閘極間隔物，該第一閘極間隔物沿著該第一虛擬閘極的一側壁； 蝕刻一第一凹陷處，該第一凹陷處在鄰近該第一閘極間隔物的該第一鰭片中； 在該第一凹陷處中形成一第一源極/汲極區域，該第一源極/汲極區域包含一第一緩衝層和一第一外延結構，該第一緩衝層包含碳，該第一緩衝層從在該第一凹陷處中的該第一鰭片成長，該第一外延結構從該第一緩衝層成長，該第一外延結構包含矽和磷；以及 以一功能性閘極堆疊替換該第一虛擬閘極，該功能性閘極堆疊設置在該第一鰭片上方並且沿著該第一鰭片的多個側壁。
  18. 如請求項17所述之製造半導體裝置的方法，其中該第一外延結構具有一晶面的頂表面。
  19. 如請求項17所述之製造半導體裝置的方法，還包含： 形成一蝕刻停止層，該蝕刻停止層在該第一源極/汲極區域上方和在該第一閘極間隔物的一側壁上； 形成一第一層間介電質，該第一層間介電質在該蝕刻停止層上方； 形成一第二層間介電質，該第二層間介電質在該第一層間介電質上方； 蝕刻一孔洞，該孔洞穿過該第一層間介電質、該第二層間介電質、以及該蝕刻停止層；以及 在該孔洞中形成一第一導電接觸件，該第一導電接觸件電性耦合到該第一源極/汲極區域。
  20. 如請求項17所述之製造半導體裝置的方法，其中該第一緩衝層包含以以碳摻雜的矽砷化物，並且其中該第一緩衝層具有從0.2重量百分比至2.0重量百分比範圍內的碳重量百分比。
TW110147924A 2021-08-26 2021-12-21 半導體裝置 TW202310418A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,652 US20230065620A1 (en) 2021-08-26 2021-08-26 Semiconductor device and method
US17/412,652 2021-08-26

Publications (1)

Publication Number Publication Date
TW202310418A true TW202310418A (zh) 2023-03-01

Family

ID=84695245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147924A TW202310418A (zh) 2021-08-26 2021-12-21 半導體裝置

Country Status (3)

Country Link
US (1) US20230065620A1 (zh)
CN (1) CN115528113A (zh)
TW (1) TW202310418A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390976B2 (en) * 2014-05-01 2016-07-12 International Business Machines Corporation Method of forming epitaxial buffer layer for finFET source and drain junction leakage reduction
KR102443814B1 (ko) * 2016-11-16 2022-09-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10867861B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same

Also Published As

Publication number Publication date
US20230065620A1 (en) 2023-03-02
CN115528113A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US11823949B2 (en) FinFet with source/drain regions comprising an insulator layer
US11854688B2 (en) Semiconductor device and method
US11728223B2 (en) Semiconductor device and methods of manufacture
US11682711B2 (en) Semiconductor device having multi-layered gate spacers
US11469229B2 (en) Semiconductor device and method
TW202230528A (zh) 半導體元件及其製造方法
TW202101599A (zh) 半導體裝置之形成方法
TW202310418A (zh) 半導體裝置
TWI821698B (zh) 半導體元件及其製造方法
US20230268416A1 (en) Semiconductor Devices and Methods of Manufacture
CN218498075U (zh) 半导体装置
TWI807706B (zh) 半導體裝置及其製造方法
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
TWI844162B (zh) 半導體裝置及其形成方法
US11688807B2 (en) Semiconductor device and methods of forming
US20220367187A1 (en) Semiconductor Device and Method of Manufacture
US20220344508A1 (en) Semiconductor device and method
US20230115763A1 (en) Gate Electrode Deposition and Structure Formed Thereby
US20220246611A1 (en) Semiconductor device and methods of forming
US20230155006A1 (en) Semiconductor Device and Method
US20220359066A1 (en) Semiconductor Device and Method
TW202310013A (zh) 形成半導體裝置的方法
TW202341287A (zh) 半導體裝置及其製造方法
TW202305955A (zh) 半導體元件及其形成方法