CN114335177A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114335177A
CN114335177A CN202110880623.2A CN202110880623A CN114335177A CN 114335177 A CN114335177 A CN 114335177A CN 202110880623 A CN202110880623 A CN 202110880623A CN 114335177 A CN114335177 A CN 114335177A
Authority
CN
China
Prior art keywords
layer
sacrificial
channel
gate
dimensional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110880623.2A
Other languages
English (en)
Inventor
姆鲁尼尔·阿必吉斯·卡迪尔巴德
马哈维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114335177A publication Critical patent/CN114335177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提出一种半导体装置。半导体装置可采用二维材料层作为多通道晶体管的纳米片通道。二维材料层的纳米片通道在更小的尺寸及/或更少的通道数目下可达相同的驱动电流，因此可减少尺寸及/或促进驱动电流。本发明实施例亦可提供装置中p型与n型的平衡方法，而不需增加装置脚位。

Description

半导体装置
技术领域
本发明实施例涉及半导体装置，尤其涉及作为多通道晶体管所用的纳米片通道的二维材料。
背景技术
由于改善多种电子构件的集成密度，半导体产业已经历持续的快速成长。集成密度中的主要改善来自于持续缩小结构尺寸，以将更多构件整合至给定的芯片面积中。当半导体材料用于晶体管中的通道材料时，随着最小结构尺寸缩小，高驱动电流变得越来越困难。因此目前需要解决上述问题的方法。
发明内容
本发明实施例的目的在于提出一种半导体装置，以解决上述至少一个问题。
本发明一些实施例提供半导体装置。半导体装置包括第一二维材料层，具有第一末端与第二末端；第一源极/漏极结构，接触第一二维材料层的第一末端；第二源极/漏极结构，接触第一二维材料层的第二末端；以及栅极层，围绕第一二维材料层。
本发明一些实施例提供半导体装置。半导体装置包括第一晶体管，其包括：第一源极；第一漏极；以及第一多通道，连接第一源极与第一漏极，其中第一多通道包括两个或更多个二维材料层；以及第二晶体管，其包括：第二源极；第二漏极；以及第二多通道，连接第二源极与第二漏极，其中第二通道包括两个或更多个半导体层。
本发明一些实施例提供半导体装置的形成方法。方法包括交错沉积两个或更多个通道堆叠与两个或更多个牺牲通道层，其中每一牺牲通道层沉积于通道堆叠之间，且沉积每一通道堆叠的步骤包括沉积二维材料层；蚀刻穿过通道堆叠与牺牲通道层，以形成鳍状结构；移除牺牲通道层以自通道堆叠形成通道；以及沉积栅极层于通道周围。
附图说明
图1为本发明实施例中，制造半导体装置的方法的流程图。
图2至图4、图5A至图11A、与图5B至图11B为本发明一些实施例中，制造半导体装置的多种阶段的附图。
图12及图13为本发明另一实施例中，制造半导体装置的多种阶段的附图。
图14、图15A及图15B为本发明另一实施例中，制造半导体装置的多种阶段的附图。
图16、图17A及图17B为本发明另一实施例中，制造半导体装置的多种阶段的附图。
图18、图19A至图22A、与图19B至图22B为本发明一些实施例中，制造半导体装置的多种阶段的附图。
图23A及图23B为发明另一实施例中，制造半导体装置的多种阶段的附图。
图24、图25A至图28A、与图25B至图28B为本发明一些实施例中，制造半导体装置的多种阶段的附图。
图29A及图29B为本发明另一实施例中，制造半导体装置的多种阶段的附图。
图30为本发明实施例中，制造半导体装置的方法的流程图。
图31至图34、图35A至图43A、图35B至图43B、与图35C至图43C为本发明一些实施例中，制造半导体装置的多种阶段的附图。
附图标记如下：
A-A,B-B,C-C:剖线
L1:长度
T1,T2,T3,T4:厚度
10:基板
11:p型井
12:n型井
13:第一半导体层
14:牺牲通道层
14a,16e:末端部分
15:第二半导体层
16:二维材料层
16b:下表面
16s,60s’:侧表面
16t:上表面
17:半导体膜堆叠
18,18’,64:界面层
20,20’:高介电常数的介电层
22,22’:通道堆叠
24,36:垫层
26:硬掩模
27:混合鳍状物
28,29:鳍状结构
30:隔离层
31:介电衬垫层
32:牺牲栅极介电层
33:低介电常数的介电层
34:牺牲栅极层
35:高介电常数的介电层
38:掩模层
40:牺牲栅极结构
42:侧壁间隔物
44:牺牲源极/漏极结构
46,46’:栅极层
48,48’:置换源极/漏极结构
50:层间介电层
52:栅极接点
54:源极/漏极接点
56:自对准接点层
58:硬掩模层
60,60’,60”:内侧间隔物
62a,62b:遮置
66:栅极介电层
100,200:方法
102,104,106,108,110,112,114,116,118,120,122,124,126,128,202,204,206,208,210,212,214,216,218,220,222,224,226,228,230,232,234,236:步骤
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动64°或其他角度，因此方向性用语仅用以说明图示中的方向。
上述内容概述本发明一些实施例。虽然此处所述的一些实施例以纳米片通道场效晶体管作说明，本发明一些实施例可用于其他工艺及/或其他装置如平面场效晶体管、鳍状场效晶体管、水平全绕式栅极场效晶体管、垂直全绕式栅极场效晶体管或其他合适装置。本技术领域中技术人员应理解其他调整亦属于本发明实施例的范畴。此外，虽然以特定顺序说明实施例的方法，仍可由任何逻辑性的顺序进行多种其他方法的实施例，其可比此处所述的方法包含更少或更多的步骤。在本发明实施例中，源极/漏极可指源极及/或漏极。源极与漏极可互换。
在多通道晶体管如纳米片场效晶体管中，可形成两个或更多个纳米片通道于源极与漏极之间。操作时的电流(如晶体管驱动电流)可流经连接源极与漏极的两个或更多个纳米片通道。给定的偏置电压所产生的驱动电流量，是通道区采用的材料迁移率的函数。公知的纳米片通道组成通常为半导体材料如硅、锗、半导体化合物或半导体合金。然而，缩小半导体纳米片通道的尺寸受限于采用的半导体的迁移率。在本发明实施例中，晶体管中的通道的组成为二维材料。由于二维材料的迁移率大于半导体材料的迁移率(与半导体材料所形成的纳米片通道相较)，含有二维材料的纳米片通道在较小尺寸仍可达到相同的驱动电流。本发明实施例的纳米片通道可超薄，比如具有次纳米的厚度。
在一些实施例中，二维材料纳米片的形成方法可为交错沉积牺牲通道层与含有两个二维材料的通道堆叠，以及移除牺牲通道层。在一些实施例中，通道堆叠包括二维材料层。在一些实施例中，通道堆叠包括一个二维材料层与两个界面层，且二维材料层夹设于两个界面层之间。在一些实施例中，通道堆叠包括一个二维材料层、两个界面层、与两个高介电常数的介电层，二维材料层夹设于两个界面层之间，而两个高介电常数的介电层形成于两个界面层之上与之下。
二维材料纳米片通道可用于n型装置如n型场效晶体管，或p型装置如p型场效晶体管。在一些实施例中，二维材料纳米片通道用于互补式金属氧化物半导体装置中的p型场效晶体管，而互补式金属氧化物半导体装置中的n型场效晶体管可采用半导体纳米片通道以达互补式金属氧化物半导体装置中的n型与p型平衡。
图1为本发明实施例中，制造半导体装置的方法的流程图。图2至图4、图5A至图11A、与图5B至图11B为依据方法100制造半导体装置的多种阶段的附图。在方法100的操作与工艺之前、之中、与之后可提供额外步骤，且方法的额外实施例可置换或省略一些下述步骤。步骤或工艺的顺序可互换。
方法100一开始的步骤102形成牺牲通道层14于基板10上。在步骤104中，沉积通道堆叠22于牺牲通道层14上。可重复进行步骤102及104，以形成两对或更多对的牺牲通道层14与通道堆叠22，如图2所示。
在图2中，提供基板10以形成半导体装置于其上。基板10可包含单晶半导体材料，比如但不限于硅、锗、硅锗、砷化镓、锑化铟、磷化镓、锑化镓、砷化铝铟、砷化镓铟、磷化镓锑、砷化镓锑或磷化铟。基板10可包含多种掺杂设置，端视电路设计而定。举例来说，可形成不同的掺杂轮廓如n型井或p型井于基板10中的区域，其设计为用于不同装置型态如n型场效晶体管或p型场效晶体管。
在一些实施例中，基板10可为绝缘层上硅基板，其包含绝缘结构(未图示)以增进效能。
在步骤102中，沉积牺牲通道层14于基板10上。牺牲通道层14可包含介电材料、半导体材料、金属、金属氧化物或相对于通道堆叠22中的材料具有蚀刻选择性的任何材料。在一些实施例中，牺牲通道层14为氧化硅(或氮化硼)，其沉积方法可为原子层沉积或化学气相沉积。牺牲通道层14包含合适的材料，其相对于通道堆叠22具有足够的蚀刻选择性。在其他实施例中，在其他实施例中，牺牲通道层14为金属(如铜、镍或类似物)或金属氧化物(如氧化铝、氧化铪或类似物)。在一些实施例中，牺牲通道层14为半导体材料如硅锗或硅。
最后可移除牺牲通道层14，因此其可用于定义后续形成的多栅极装置(如纳米片全绕式栅极装置)的相邻通道之间的垂直距离。在一些实施例中，牺牲通道层14的厚度T1介于约5nm至约50nm之间。
在步骤104中，沉积通道堆叠22于牺牲通道层14上。每一通道堆叠22可包含一或多层的通道区于后续形成的多栅极装置(如纳米片全绕式栅极装置)中。如图2所示的实施例，通道堆叠22包括二维材料层16、两个界面层18、与两个高介电常数的介电层20。二维材料层16夹设于两个界面层18之间。两个高介电常数的介电层20直接形成于两个界面层18之上与之下。两个界面层18具有实质上相同的厚度。两个高介电常数的介电层20具有实质上相同的厚度。在操作时，通道堆叠22的形成方法可为依序沉积高介电常数的介电层20、界面层18、二维材料层16、界面层18、与高介电常数的介电层20。
在一些实施例中，通道堆叠22保留于后续形成的装置中。之后形成于两个高介电常数的介电层20上的栅极层可形成栅极区，其实质上围绕二维材料层16。
在一些实施例中，二维材料层16可包含二维材料如石墨烯、过渡金属二硫属化物(如二硫化钨、二硒化钨、二硫化钼、二硒化钼、二碲化钼或二碲化钨)或上述的组合的层状钨。一般而言，二维材料为经由化学键维持在一起的单层材料。二维材料层16包括个别的单层彼此堆叠。在一些实施例中，二维材料层16可包含个别的单层石墨烯及/或过渡金属二硫属化合物堆叠在一起。
二维材料层16的形成方法可采用合适的沉积工艺，比如化学气相沉积、常压化学气相沉积、次压下的低压化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或上述的组合。
在一些实施例中，二维材料层16包括用于沉积碳物种的化学气相沉积工艺所形成的单层石墨烯。在一些实施例中，二维材料层16包括采用氩气作为载气的甲烷与氢气反应所形成的单层石墨烯。在其他实施例中，二维材料层16包括解离碳原子所形成的单层石墨烯。在一些实施例中，单层石墨烯可掺杂氮以增加p型装置所用的电荷载子。在一些实施例中，掺杂氮的方法可采用化学气相沉积，其混合氨与甲烷以作为前驱物气体。在其他实施例中，可吸附多种气体如氨、水、二氧化氮或类似物，以导入电荷载子至石墨烯层。在一些实施例中，单层石墨烯可掺杂n型装置所用的钾。
在一些实施例中，二维材料层16包含采用金属氧化物、金属卤化物或含有硫属元素的前驱物与有机金属的常压化学气相沉积所形成的单层过渡金属二硫属化物。其他材料与工艺亦可用于形成二维材料层16。
如上所述，与公知的半导体通道相较，二维材料层16超薄。在一些实施例中，在一些实施例中，二维材料层16的厚度T2可小于约2nm。举例来说，厚度T2可介于
Figure BDA0003192146290000071
至1nm之间。厚度小于
Figure BDA0003192146290000072
可能无法提供足够载子以达所需的驱动电流，或足够的结构稳定性以承受后续工艺。若厚度大于2nm，可能增加装置尺寸而无额外优点。
界面层18可提供二维材料层16与栅极介电层(如高介电常数的介电层20)之间的接合。界面层18亦提供实质上无悬吊键的界面于高介电常数的介电层20与二维材料层16之间。
在一些实施例中，界面层18可包含氮化硼如六角氮化硼、非晶氮化硼或类似物。界面层18的沉积方法可采用原子层沉积或化学气相沉积工艺。
在一些实施例中，界面层18的厚度可介于约
Figure BDA0003192146290000081
至1nm之间。厚度小于
Figure BDA0003192146290000082
可能无法提供足够的接合与隔离功能。厚度超过1nm可能会增加装置尺寸而无额外优点。
高介电常数的介电层20在后续形成的装置中，可作为栅极介电层。高介电常数的介电层20的组成可为任何合适的介电材料。举例来说，高介电常数的介电层20可包含氧化铝、氧化铪、硅酸铪、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化钛、氧化铪-氧化铝合金、其他合适的高介电常数的介电材料及/或上述的组合。
高介电常数的介电层20的形成方法可为化学气相沉积、原子层沉积或任何合适方法。在一些实施例中，高介电常数的介电层20的厚度T4可介于约1nm至约3nm之间。
在一些实施例中，可循环进行步骤102及104，以形成两对或更多对的牺牲通道层14与通道堆叠22。在图2的实施例中，形成三对的牺牲通道层14与通道堆叠22。可采用更多对或更少对的牺牲通道层14与通道堆叠22，端视即将形成的半导体装置中所需的通道数目而定。在一些实施例中，成对的牺牲通道层14与通道堆叠22的数目介于1至10之间。
在步骤106中，鳍状结构28的形成方法可为蚀刻穿过成对的牺牲通道层14与通道堆叠22以及一部分的基板10，如图3所示。鳍状结构28的形成方法可为图案化多对牺牲通道层14与通道堆叠22上的垫层24与硬掩模26。
在步骤108中，隔离层30形成于鳍状结构28之间的沟槽中，如图4所示。隔离层30形成于基板10上，以覆盖鳍状结构28的至少一部分。隔离层30的形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积或其他合适的沉积工艺。在一些实施例中，隔离层30可包含氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃、低介电常数的介电层或上述的组合。在一些实施例中，以合适的沉积工艺形成隔离层30以覆盖鳍状结构28并填入鳍状结构28之间的沟槽，接着采用合适的非等向蚀刻工艺蚀刻隔离层以使其凹陷并露出成对的牺牲通道层14与通道堆叠22。
在步骤110中，形成牺牲栅极结构40于鳍状结构28与隔离层30上，如图4所示。在蚀刻隔离层30使其凹陷之后可移除垫层24与硬掩模26，且可形成牺牲栅极结构40于鳍状结构28的一部分(其将形成通道区)上。牺牲栅极结构40可包含牺牲栅极介电层32、牺牲栅极层34、垫层36、与掩模层38。
可顺应性地形成牺牲栅极介电层32于鳍状结构28与隔离层30上。在一些实施例中，牺牲栅极介电层32的沉积方法可为化学气相沉积工艺、次压化学气相沉积工艺、可流动的化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺或其他合适工艺。牺牲栅极介电层32可包含一或多层的介电材料如氧化硅、氮化硅、高介电常数的介电材料及/或其他合适的介电材料。在一些实施例中，牺牲栅极介电层32包括的材料与高介电常数的介电层20不同。
可毯覆性地沉积牺牲栅极层34于牺牲栅极介电层32上。牺牲栅极层34包括硅如多晶硅或非晶硅。在一些实施例中，对牺牲栅极层34进行平坦化步骤。牺牲栅极层34的沉积方法可采用化学气相沉积如低压化学气相沉积或等离子体辅助化学气相沉积、物理气相沉积、原子层沉积或其他合适工艺。
之后可形成垫层36与掩模层38于牺牲栅极层34上。垫层36可包含氮化硅。掩模层38可包含氧化硅。接着可在掩模层38、垫层36、牺牲栅极层34、与牺牲栅极介电层32上进行图案化步骤，以形成牺牲栅极结构40。
在步骤112中，形成侧壁间隔物42于每一牺牲栅极结构40的侧壁上，如图4所示。在形成牺牲栅极结构40之后，毯覆性沉积与非等向蚀刻绝缘材料，以自水平表面移除绝缘材料而形成侧壁间隔物42。在一些实施例中，侧壁间隔物42的绝缘材料可为氮化硅为主的材料，比如氮化硅、氮氧化硅、碳氮氧化硅、碳氮化硅或上述的组合。
图4中的剖线A-A及B-B分别为下述图5A至图11A与图5B至图11B的多种附图的切线。具体而言，图5A至图11A为沿着图4中的剖线A-A的剖视图，而图5B至图11B为沿着图4中的剖线B-B的剖视图。
在步骤114中，蚀刻鳍状结构28使其凹陷，以移除牺牲栅极结构40的两侧上的鳍状结构28的部分，如图5A及图5B所示。在一些实施例中，可采用合适的干蚀刻及/或湿蚀刻一起移除(或分别移除)成对的牺牲通道层14与通道堆叠22。一些实施例进行凹陷化的蚀刻，以露出低于成对的牺牲通道层14与通道堆叠22的基板10。
在步骤116中，形成牺牲源极/漏极结构44于牺牲栅极结构40的两侧上，如图6A及图6B所示。牺牲源极/漏极结构44在栅极工艺时可用于锚定鳍状结构28的通道区。牺牲源极/漏极结构44的组成可介电材料如氧化硅、金属氧化物如氧化铝或半导体材料如硅锗。牺牲源极/漏极结构44的形成方法可采用沉积工艺如化学气相沉积、外延成长或其他合适工艺。
在步骤118中，移除牺牲栅极层34与牺牲栅极介电层32以露出牺牲栅极结构40所覆盖的鳍状结构28(或预期成为通道区的鳍状结构28)，如图7A及图7B所示。移除牺牲栅极层34的方法可采用等离子体干蚀刻及/或湿蚀刻。当牺牲栅极层34为多晶硅时，可采用湿蚀刻剂如氢氧化四甲基铵溶液以选择性移除牺牲栅极层34，而不移除牺牲源极/漏极结构44中的材料。
在移除牺牲栅极层34之后，可露出牺牲栅极介电层32。可进行蚀刻工艺以选择性移除牺牲栅极介电层32而露出高介电常数的介电层20、界面层18、二维材料层16、与牺牲通道层14。
在步骤120中，部分地移除牺牲通道层14以露出通道堆叠22并形成纳米片，如图8A及图8B所示。可采用合适的蚀刻方法以选择性蚀刻牺牲通道层14，而通道堆叠22中的高介电常数的介电层20、界面层18、二维材料层16实质上完整。可采用合适的湿蚀刻剂或干蚀刻工艺，以选择性蚀刻牺牲通道层14。在一些实施例中，干蚀刻工艺的蚀刻气体包括碳氟化合物气体如四氟化碳、六氟乙烷、八氟丙烷或二氟甲烷，其可选择性移除牺牲通道层14。
在本发明实施例中，牺牲通道层14的末端部分14a保留于步骤120之后，如图8A及图8B所示。牺牲通道层14的末端部分14a可作为后续形成的装置中的内侧间隔物。
在步骤122中，栅极层46形成于露出的通道堆叠22周围，如图9A及图9B所示。栅极层46形成于通道堆叠22周围。栅极层46包括一或多层的导电材料如多晶硅、铝、铜、钛、钽、钨、钴、钼、氮化钽、镍硅化物、钴硅化物、氮化钛、氮化钨、钛铝、氮化钛铝、碳氮化钽、碳化钽、氮化钽硅、金属合金、其他合适材料及/或上述的组合。在一些实施例中，栅极层46的形成方法可为化学气相沉积、原子层沉积、电镀或其他合适方法。在形成栅极层46之后，可进行平坦化工艺如化学机械研磨工艺以移除多余的栅极材料，并露出牺牲源极/漏极结构44的上表面。
在步骤124中，移除牺牲源极/漏极结构44，之后可形成置换源极/漏极结构48，如图10A及图10B所示。牺牲源极/漏极结构44的移除方法可采用合适的蚀刻方法。在移除牺牲源极/漏极结构44之后，可露出通道堆叠22的侧部与牺牲通道层14的末端部分14a。
在步骤126中，可沉积金属材料于牺牲源极/漏极结构44的空洞中，以形成置换源极/漏极结构48，如图10A及图10B所示。置换源极/漏极结构48可形成于基板10上，以接触通道堆叠22的侧部与牺牲通道层14的末端部分14a。
在一些实施例中，置换源极/漏极结构48可包含金属如钛、钴、镍、钨、铂、钽、钯、钼、铝、铋、钌、钪、铬或其他合适金属。在一些实施例中，置换源极/漏极结构48可为双金属材料，比如钛层与钨层的堆叠、钛层与钴层的堆叠、钛层与钼层的堆叠或类似物。
置换源极/漏极结构48的形成方法可为任何合适方法，比如物理气相沉积、化学气相沉积、原子层沉积或其他方法。在一些实施例中，置换源极/漏极结构48的形成温度低于600℃，以避免栅极层46的功函数偏移、最小化金属扩散或减少置换源极/漏极结构48的应力损失。
置换源极/漏极结构48的高度可越过最顶部的通道堆叠22。在一些实施例中，形成层间介电层50于置换源极/漏极结构48上。可进行化学机械研磨工艺以移除多余的层间介电材料，并露出栅极层46。
如图10A所示，每一二维材料层16的侧表面16s可接触置换源极/漏极结构48，使晶体管的二维材料层16作为置换源极/漏极结构48之间承载电荷的通道。
在步骤128中，形成栅极接点52与源极/漏极接点54，如图11A及11B所示。在一些实施例中，可采用任何合适工艺如干蚀刻、湿蚀刻或上述的组合使栅极层46凹陷。自对准接点层56形成于侧壁间隔物42之间的栅极层46上。自对准接点层56的形成方法可为毯覆性沉积工艺，接着进行化学机械研磨工艺使侧壁间隔物42齐平以移除侧壁间隔物42上的多余材料，接着选择性凹陷以形成沟槽于侧壁间隔物42之间与自对准接点层56之上。接着形成硬掩模层58于介电的自对准接点层56上。可由任何合适工艺形成接点孔于硬掩模层58与自对准接点层56中。接着将导电材料层填入接点孔，以形成栅极接点52。类似地，可形成接点孔穿过层间介电层50，之后将导电材料填入接点孔以形成源极/漏极接点54。可采用合适的光刻与蚀刻技术以形成接点孔穿过多种层状物。在形成栅极接点52与源极/漏极接点54之后，可形成内连线结构(未图示)以进一步使置换源极/漏极结构48与栅极层46连接至电源轨或信号线。
图12及图13显示本发明另一实施例中，制造半导体装置的多种阶段。图12及图13为沿着图4中的剖线A-A的剖视图。
图12及图13所示的半导体装置与图2至图11A及图11B的半导体装置类似，差别在于内侧间隔物60形成于栅极层46与置换源极/漏极结构48之间。当牺牲通道层14的组成不适于作为栅极层46与置换源极/漏极结构48之间的间隔物时，可采用内侧间隔物60。举例来说，当牺牲通道层14包括半导体材料如硅锗时，内侧间隔物60的组成可为介电材料。
图12及图13所示的半导体装置的形成方法可与方法100类似，差别在于新增形成内侧间隔物60的步骤。一些实施例在步骤114蚀刻凹陷(如图5A及图5B所示)之后，且在步骤116形成牺牲源极/漏极结构44(如图6A及图6B所示)之前，形成内侧间隔物60。
内侧间隔物60的形成方法可为选择性蚀刻牺牲通道层14以形成间隔物空洞于通道堆叠22之间，毯覆性沉积形成绝缘层，接着回蚀刻绝缘层以保留绝缘层于间隔物空洞中以作为内侧间隔物60。间隔物空洞的形成方法可为采用合适的湿蚀刻剂或干蚀刻工艺以选择性蚀刻牺牲通道层14。在一些实施例中，可采用湿蚀刻剂(比如但不限于氢氧化铵、氢氧化四甲基铵、乙二胺邻苯二酚或氢氧化钾溶液)选择性蚀刻牺牲通道层14。绝缘层的形成方法可为原子层沉积或任何其他合适方法。后续的蚀刻工艺可移除绝缘层的主要部分而不移除空洞中的绝缘层，以形成内侧间隔物60。在一些实施例中，内侧间隔物60可包含氮化硅、氧化硅、碳氮氧化硅或上述的组合。
图14、图15A及图15B显示本发明另一实施例中，制造半导体装置的多种阶段的附图。图14及图15A为沿着图4中的剖线A-A的剖视图。图15B为图15A的部分放大图。
图14、图15A及图15B所示的半导体装置与图2至图11A及图11B的半导体装置类似，差别在于回蚀刻界面层18与高介电常数的介电层20，使二维材料层16的三表面接触置换源极/漏极结构48。图14、图15A及15B所示的半导体装置的形成方法可与方法100类似，差别在于新增回蚀刻界面层18与高介电常数的介电层20的步骤。一些实施例在步骤114的蚀刻凹陷化之后(如图5A及图5B所示)，与在步骤116中形成牺牲源极/漏极结构44之前(如图6A及图6B所示)，可回蚀刻界面层18与高介电常数的介电层20。其他实施例在步骤124中移除牺牲源极/漏极结构44之后，且在步骤126沉积置换源极/漏极结构48之前，可回蚀刻界面层18与高介电常数的介电层20。
如图14所示，采用合适的湿蚀刻或干蚀刻工艺，可选择性蚀刻界面层18与高介电常数的介电层20以露出二维材料层16的末端部分16e。可由单一蚀刻工艺一起蚀刻界面层18与高介电常数的介电层20，或由采用不同蚀刻化学剂的两个步骤蚀刻界面层18与高介电常数的介电层20。可在单一的蚀刻工艺中一起蚀刻界面层18与高介电常数的介电层20，或采用不同蚀刻化学剂的两个步骤蚀刻界面层18与高介电常数的介电层20。
如图15B所示，二维材料层16的每一末端部分16e的上表面16t、侧表面16s、与下表面16b可接触置换源极/漏极结构48。增加通道区与源极/漏极结构之间的面积，可减少界面电阻并因此增加装置速度。
在一些实施例中，露出的末端部分16e的长度可介于
Figure BDA0003192146290000131
至2nm之间。长度小于
Figure BDA0003192146290000132
可能无法提供足够优点。长度大于2nm可能会减少有效通道长度而未提供额外优点。在一些实施例中，露出的末端部分16e的长度L1与二维材料层16的厚度T2之间的比例，可介于0.5至约2之间。比例小于0.5可能无法提供足够优点。比例大于2可能或减少有效通道长度而未提供额外优点。
图16、图17A及图17B显示本发明另一实施例中，制造半导体装置的多种阶段。图16及图17A为沿着图4中的剖线A-A的剖视图。图17B为图17A的部分放大图。
图16、图17A及图17B所示的半导体装置与图2至图11A及图11B的半导体装置类似，差别在于内侧间隔物60形成于栅极层46与置换源极/漏极结构48之间，且每一二维材料层16接触置换源极/漏极结构48的三个表面。图16、图17A及图17B所示的半导体装置的形成方法可与方法100类似，差别在于新增回蚀刻界面层18与高介电常数的介电层20的步骤，与形成内侧间隔物60的步骤。在一些实施例中，在回蚀刻牺牲通道层14、界面层18、与高介电常数的介电层20之后，可形成内侧间隔物60。回蚀刻层状物与形成内侧间隔物60的方法，可与图12至图15所示的步骤类似。
在一些实施例中，牺牲通道层14的蚀刻量大于界面层18与高介电常数的介电层20的蚀刻量。内侧间隔物60亦可位于置换源极/漏极结构48与界面层18及高介电常数的介电层20之间，以提供额外的绝缘于后续形成的半导体装置中的源极/漏极结构与栅极堆叠之间。
图18、图19A至图22A、与图19B至图22B为本发明一些实施例中，制造半导体装置的多种阶段的附图。图18中的剖线A-A及B-B指的是下述图19A至图22A与图19B至图22B的多种附图的切线。具体而言，图19A至图22A为沿着图18中的剖线A-A的剖视图，而图19B至图22B为沿着图18中的剖线B-B的剖视图。
在图18、图19A至图22A、与图19B至图22B中，交错沉积两个或更多个牺牲通道层14与两个或更多个二维材料层16，以制造半导体装置。除了采用图2至图11A及图11B所述的含有两个界面层18、两个高介电常数的介电层20、与一个二维材料层16的通道堆叠22，图18至图22A及22B中的通道堆叠指包含一个二维材料层16。在置换栅极的顺序形成界面层与高介电常数的介电层。
在图18中，提供基板10以形成半导体装置于其上。交错沉积牺牲通道层14与二维材料层16于基板10上。可形成牺牲通道层14，如上述的步骤102。可形成二维材料层16，如上述的步骤104。在一些实施例中，每一二维材料层16夹设于两个牺牲通道层14之间。在一些实施例中，牺牲通道层14的厚度可与最顶部层与最底部层的厚度不同，以提供后续形成的层状物所用的空间。
牺牲通道层14可为介电材料、半导体材料、金属、金属氧化物，或相对于二维材料层16中的材料具有蚀刻选择性的任何材料。二维材料层16可包含二维材料如石墨烯、过渡金属二硫属化物(如二硫化钨、二硒化钨、二硫化钼、二硒化钼、二碲化钼或二碲化钨)或上述的组合的层状物。
在形成交错的牺牲通道层14与二维材料层16的膜堆叠之后，可进行与方法100的步骤106、108、110、112、114及116类似的步骤，以形成鳍状结构、牺牲栅极结构40、侧壁间隔物42、与牺牲源极/漏极结构44，如图19A及19B所示。在一些实施例中，可回蚀刻牺牲通道层14以露出二维材料层16的末端部分16e，使即将形成的装置中的二维材料层16的末端部分16e的三表面接触置换源极/漏极结构48。
接着进行与方法100中的步骤118类似的步骤，以移除牺牲栅极层34与牺牲栅极介电层32。可进行与方法100中的步骤120类似的步骤，以部分地移除牺牲通道层14。如图20A及图20B所示，在部分地移除牺牲通道层14之后，可露出栅极空洞中的二维材料层16以形成纳米片。保留牺牲通道层14的末端部分14a，其最后可作为后续形成的装置中的内侧间隔物。
在图21A及图21B中，依序形成界面层18’、高介电常数的介电层20’、与栅极层46。在一些实施例中，界面层18’可包含氮化硼如六角氮化硼、非晶氮化硼或类似物。界面层18’的沉积方法可采用原子层沉积或化学气相沉积工艺。在一些实施例中，界面层18’的厚度T3可介于
Figure BDA0003192146290000151
至1nm之间。厚度小于
Figure BDA0003192146290000152
可能无法提供足够的接合与隔离功能。厚度大于1nm可能增加装置尺寸而无额外优点。
在一些实施例中，高介电常数的介电层20’的组成可为任何合适的介电材料。举例来说，高介电常数的介电层20’可包含氧化铝、氧化铪、硅酸铪、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化钛、氧化铪-氧化铝合金、其他合适的高介电常数的介电材料及/或上述的组合。高介电常数的介电层20’的形成方法可为化学气相沉积、原子层沉积或任何合适方法。在一些实施例中，高介电常数的介电层20’的厚度T3介于约1nm至约3nm之间。
栅极层46包含一或多层的导电材料，比如多晶硅、铝、铜、钛、钽、钨、钴、钼、氮化钽、镍硅化物、钴硅化物、氮化钛、氮化钨、钛铝、氮化钛铝、碳氮化钽、碳化钽、氮化钽硅、金属合金、其他合适材料及/或上述的组合。在一些实施例中，栅极层46的形成方法可为化学气相沉积、原子层沉积、电镀或其他合适方法。
如图21B所示，界面层18’、高介电常数的介电层20’、与栅极层46围绕二维材料层16的四侧。
在形成栅极层46之后，可进行平坦化工艺如化学机械研磨工艺，以移除多于的栅极材料并露出牺牲源极/漏极结构44的上表面。
可进行与方法100中的步骤124、126及128类似的步骤，以移除牺牲源极/漏极结构44，并形成置换源极/漏极结构48、栅极接点52、与源极/漏极接点54，如图22A及图22B所示。
图23A及图23B为本发明另一实施例中，制造半导体装置的多种阶段的附图。图23A及图23B为沿着图18中的剖线A-A的剖视图。
图23A及图23B所示的半导体装置与图18、图19A至图22A、与图19B至图22B的半导体装置类似，差别在于内侧间隔物60’形成于栅极层46与置换源极/漏极结构48之间，以取代牺牲通道层14的末端部分14a。在一些实施例中，内侧间隔物60’的形成方法可为回蚀刻牺牲通道层14的末端部分，以形成间隔物空洞于二维材料层16的末端部分16e周围，接着沉积绝缘层并回蚀刻绝缘层。在一些实施例中，当牺牲通道层14的组成材料不适于作为栅极层46与置换源极/漏极结构48之间的间隔物时，可采用内侧间隔物60’。举例来说，牺牲通道层14包括半导体材料如硅锗。
在一些实施例中，内侧间隔物60’的侧表面60s’与二维材料层16的侧表面16s实质上成一直线，使二维材料层16经由侧表面16s直接接触置换源极/漏极结构48。在一些实施例中，进一步回蚀刻内侧间隔物60’的侧表面60s’以露出二维材料层16的末端部分16e，使二维材料层16可经由末端部分16e的三表面直接接触置换源极/漏极结构48。
图24、图25A至图28A、与图25B至图28B显示本发明一些实施例中，制造半导体装置的多种阶段。图24中的剖线A-A及B-B可表示下述的图25A至图28A与图25B至图28B的多种剖面。具体而言，图25A至图28A的剖面沿着图24中的剖线A-A，而图25B至图28B的剖面沿着图24中的剖线B-B。
在图24、图25A至图28A、与图25B至图28B中，交错沉积两个或更多个牺牲通道层14与两个或更多个通道堆叠22’，以制造半导体装置。除了采用图2至图11A及图11B的实施例所示的含有界面层18、高介电常数的介电层20、与二维材料层16的通道堆叠22之外，图24至图28中的通道堆叠22’可包含二维材料层16夹设于两个界面层18之间。在置换栅极的顺序时形成高介电常数的介电层。
在图24中，提供基板10以形成半导体装置于其上。交错沉积牺牲通道层14与通道堆叠22’于基板10上。牺牲通道层14的形成方法，可为上述的步骤102。二维材料层16与界面层18的形成方法，可为上述的步骤104。
牺牲通道层14可为介电材料、半导体材料、金属、金属氧化物或相对于二维材料层16与界面层18具有蚀刻选择性的任何材料。二维材料层16可包含二维材料如石墨烯、过渡金属二硫属化物(如二硫化钨、二硒化钨、二硫化钼、二硒化钼、二碲化钼或二碲化钨)或上述的组合的层状物。在一些实施例中，界面层18可包含氮化硼如六角氮化硼、非晶氮化硼或类似物。界面层18的沉积方法可采用原子层沉积或化学气相沉积工艺。
在形成具有交错的牺牲通道层14与通道堆叠22’的膜堆叠之后，可进行与方法100的步骤106、108、110、112、114及116类似的步骤以形成鳍状结构、牺牲栅极结构40、侧壁间隔物42、与牺牲源极/漏极结构44，如图25A及图25B所示。
接着可进行与方法100中的步骤118类似的步骤，以移除牺牲栅极层34与牺牲栅极介电层32。可进行与方法100中的步骤120类似的步骤，以部分地移除牺牲通道层14。如图26A及图26B所示，在部分地移除牺牲通道层14之后，可露出栅极空洞中的通道堆叠22’以形成纳米片。保留牺牲通道层14的末端部分，最后可作为后续形成的装置中的内侧间隔物。
在图27A及图27B中，依序形成高介电常数的介电层20’与栅极层46。在一些实施例中，高介电常数的介电层20’的组成可为任何合适的介电材料。举例来说，高介电常数的介电层20’可包含氧化铝、氧化铪、硅酸铪、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化钛、氧化铪-氧化铝合金、其他合适的高介电常数的介电材料及/或上述的组合。高介电常数的介电层20’的形成方法可为化学气相沉积、原子层沉积或任何合适方法。在一些实施例中，高介电常数的介电层20’的厚度T3可介于约1nm至约3nm。
栅极层46包含一或多层的导电材料如多晶硅、铝、铜、钛、钽、钨、钴、钼、氮化钽、镍硅化物、钴硅化物、氮化钛、氮化钨、钛铝、氮化钛铝、碳氮化钽、碳化钽、氮化钽硅、金属合金、其他合适材料及/或上述的组合。在一些实施例中，栅极层46的形成方法可为化学气相沉积、原子层沉积、电镀或其他合适方法。
如图27B所示，高介电常数的介电层20’与栅极层46围绕通道堆叠22’的所有侧部。
在形成栅极层46之后，可进行平坦化工艺如化学机械研磨工艺，以移除多余的栅极材料并露出牺牲源极/漏极结构44的上表面。
可进行与方法100中的步骤124、126及128类似的步骤，以移除牺牲源极/漏极结构44，并形成置换源极/漏极结构、栅极接点52、与源极/漏极接点54，如图28A及图28B所示。
图29A及图29B显示本发明另一实施例中，制造半导体装置的多种阶段的附图。图29A及图29B为沿着图24中的剖线A-A的剖视图。
图29A及图29B所示的半导体装置与图24、图25A至图28A、以及图25B至图28B的半导体装置类似，差别在于内侧间隔物60”形成于栅极层46与置换源极/漏极结构48之间，以取代牺牲通道层14的末端部分14a。在一些实施例中，内侧间隔物60”的形成方法可为回蚀刻牺牲通道层14的末端部分，以形成间隔物空洞于通道堆叠22’的末端部分周围，接着沉积绝缘层并回蚀刻绝缘层。在一些实施例中，当牺牲通道层14的材料不适于作为栅极层46与置换源极/漏极结构48之间的间隔物时，可采用内侧间隔物60”。举例来说，牺牲通道层14包括半导体材料如硅锗。
在图29B所示的一些实施例中，内侧间隔物60”形成于通道堆叠22’的周围，且二维材料层16经由侧表面16s直接接触置换源极/漏极结构48。在其他实施例中(未图示)，可在形成内侧间隔物60”之前或形成置换源极/漏极结构48之前回蚀刻界面层18的末端部分，以露出二维材料层16的末端部分16e，使二维材料层16可经由末端部分16e的三个表面直接接触置换源极/漏极结构48。
本发明实施例的二维材料层可作为n型装置或p型装置中的通道。在一些实施例中，本发明实施例在需要增加驱动电流及/或减少尺寸处，基板上的n型装置与p型装置中可采用二维材料层。
n型装置所用的半导体通道材料的载子密度，通常高于p型装置所用的半导体通道材料的载子密度。如此一来，p型装置的尺寸或脚位可大于相同驱动电流等级的n型装置。在一些实施例中，基板上的半导体装置的一部分中包含二维通道层以平衡装置，使相同基板上的不同种类的装置具有可相比的尺寸与驱动电流。举例来说，二维材料纳米片可用于互补式金属氧化物半导体场效晶体管装置中的p型场效晶体管，使互补式金属氧化物半导体场效晶体管中的p型场效晶体管的驱动电流高到足以匹配互补式金属氧化物半导体场效晶体管中的n型场效晶体管。
图30为本发明实施例中，制造半导体装置的方法200的流程图。具体而言，方法200可用于制造含有n型装置与p型装置的半导体装置，其具有平衡的驱动电流。图31至图34、图35A至图43A、与图35C至图43C为依据图30的方法200制造半导体装置的多种阶段的附图。
在图31至图34、图35A至图43A、与图35C至图43C的实施例中，采用与图2至图11A及图11B所述的实施例类似的步骤形成p型场效晶体管。然而亦可采用其他实施例如图12至图29B所述的实施例(单独或合并使用)。
在方法200的步骤202中，可沉积n型装置所用的膜堆叠(其可包含交错的牺牲通道层14与通道堆叠22)于基板10上，如图31所示。在图31中，基板10包括p型掺杂区或p型井11以及n型掺杂区或n型井12。可形成一或多个n型装置如n型场效晶体管于p型井11之上及/或之中。可形成一或多个p型装置如p型场效晶体管于n型井12之上及/或之中。图31显示n型井12与p型井11彼此相邻，但本发明实施例不限于此。在其他实施例中，p型井11与n型井12可隔有一或多个绝缘体如浅沟槽隔离。图31中的p型井11与n型井12的形成方法可采用双桶工艺，其中p型井11与n型井12均形成于基板10中。其他工艺比如在n型基板中进行p型井工艺，或在p型基板中进行n型井工艺亦属可能，且包含在本发明实施例中。P型井与n型井亦可能本质掺杂，比如非刻意的掺杂。
牺牲通道层14与通道堆叠22的形成方法，可与方法100的步骤102及104类似。在图31中，通道堆叠22包括一个二维材料层16、两个界面层18、与两个高介电常数的介电层20。在其他实施例中，通道堆叠具有其他设置，比如图18所示的只有一个二维材料层16的通道堆叠，或图24所示的一个二维材料层16夹设于两个界面层18之间的通道堆叠。
在一些实施例中，可形成p型装置所用的膜堆叠(其包含牺牲通道层14与通道堆叠22)，其形成方法可为毯覆性沉积，之后进行图案化工艺以移除n型井以外的膜。在其他实施例中，可先进行图案化工艺以露出n型井12的区域，接着形成膜堆叠于其上。
在步骤204中，形成n型装置所用的半导体膜堆叠17于p型井11上。半导体膜堆叠17包括交错的不同材料的半导体层，以利形成纳米片通道于多栅极的n型装置(如纳米片通道的n型场效晶体管)中。在一些实施例中，半导体膜堆叠17包括第二半导体层15夹设的第一半导体层13。第一半导体层13与第二半导体层15具有不同组成。在一些实施例中，第一半导体层13与第二半导体层15可提供不同的氧化速率及/或不同的蚀刻选择性。在之后的制作阶段中，第二半导体层15的部分可形成多栅极装置中的纳米片通道。三个第一半导体层13与三个第二半导体层15交错设置，如图30所示的例子。半导体膜堆叠17中可包含更多或更少的第一半导体层13与第二半导体层15，端视即将形成的半导体装置中所需的通道数目而定。在一些实施例中，第一半导体层13与第二半导体层15的数目介于1至10之间。
在一些实施例中，第一半导体层13可包含硅锗。第一半导体层13可为硅锗层，其包含超过25％的锗莫耳比例。举例来说，第一半导体层13可为硅锗层，其锗的莫耳比例介于25％至50％之间。第二半导体层15可包含硅。在一些实施例中，第二半导体层15可包含n型掺质如磷、砷或类似物。
在一些实施例中，n型装置所用的膜堆叠的形成方法可为毯覆性沉积，之后以图案化工艺除p型井11之外的膜。在其他实施例中，可先进行图案化工艺以露出p型井11的区域，接着形成膜堆叠于其上。在一些实施例中，可在进行步骤202之前进行步骤204。
在图31中，n型装置所用的膜堆叠高度实质上等于p型装置所用的膜堆叠高度。通过采用p型装置中的二维材料层16，p型装置的驱动电流可与相同尺寸的n型装置的驱动电流平衡。在一些实施例中，通道堆叠22的数目等于半导体膜堆叠17中的第二半导体层15的数目，如图31所示。在其他实施例中，p型膜堆叠中的通道堆叠22比半导体膜堆叠17中的第一半导体层13多，因为二维材料层16超薄。
在步骤206中，鳍状结构28及29的形成方法可采用一或多道图案化与蚀刻工艺，如图32所示。鳍状结构28及29的形成方法可为图案化成对的牺牲通道层14与通道堆叠22以及半导体膜堆叠17上的垫层24与硬掩模26。在一些实施例中，鳍状结构28及29的形成方法可采用分开的蚀刻工艺。在其他实施例中，鳍状结构28及29的形成方法可采用相同的蚀刻工艺。在一些实施例中，鳍状结构29及28分别包括下方的p型井11与n型井12的一部分。在步骤208中，形成一或多个混合鳍状物27于相邻的鳍状结构28及29之间，如图33所示。在一些实施例中，混合鳍状物27的形成方法可为依序沉积隔离层30、介电衬垫层31、低介电常数的介电层33、与高介电常数的介电层35以填满鳍状结构28及29之间的沟槽。
在步骤210中，形成牺牲栅极结构40于鳍状结构28及29上，如图34所示。在形成混合鳍状物27之后，蚀刻隔离层30使其凹陷，以露出鳍状结构28及29中的膜堆叠。可顺应性地形成牺牲栅极介电层32于鳍状结构28及29、混合鳍状物27、与隔离层30上。可毯覆性沉积牺牲栅极层34于牺牲栅极介电层32上。之后形成垫层36与掩模层38于牺牲栅极层34上。接着在掩模层38、垫层36、牺牲栅极层34、与牺牲栅极介电层32上进行图案化步骤，以形成牺牲栅极结构40。
在步骤212中，形成侧壁间隔物42于每一牺牲栅极结构40的侧壁上，如图34所示。在形成牺牲栅极结构40之后，可毯覆性地沉积绝缘材料，之后非等向蚀刻绝缘材料以自水平表面移除绝缘材料而形成侧壁间隔物42。
图34中的剖线A-A、B-B及C-C指的是下述图35A至图43A、图35B至图43B、与图35C至图43C的多种附图的切线。具体而言，图35A至图43A为沿着图34中的剖线A-A的剖视图，图35B至图43C为沿着图34中的剖线B-B的剖视图，而图35C至图43C为沿着图34中的剖线C-C的剖视图。
在步骤214中，蚀刻鳍状结构28及29以使其凹陷并移除牺牲栅极结构40的两侧上的部分，如图35A至图35C所示。在一些实施例中，使鳍状结构28及29凹陷的方法可采用分开的蚀刻工艺。在其他实施例中，使鳍状结构28及29凹陷的方法可为相同的蚀刻工艺。
在步骤216中，形成内侧间隔物60，如图35A及图35B所示。内侧间隔物60的形成方法可为先选择性蚀刻牺牲通道层14与第一半导体层13，以分别形成间隔物空洞于通道堆叠22之间以及第二半导体层15之间。可一起蚀刻或分开蚀刻牺牲通道层14与第一半导体层13。接着顺应性沉积绝缘层，再回蚀刻绝缘层并保留绝缘层于间隔物空洞中以作为内侧间隔物60。
在步骤218中，形成牺牲源极/漏极结构44于牺牲栅极结构40的两侧上，如图36A及图36B所示。牺牲源极/漏极结构44在后续栅极工艺时，可用于锚定鳍状结构28及29的通道区。
在步骤220中，移除牺牲栅极层34与牺牲栅极介电层32以露出鳍状结构28，如图37A所示。在一些实施例中，可形成并图案化掩模62a以覆盖n型装置区，如图37B及图37C所示。移除牺牲栅极层34的方法可采用等离子体干蚀刻及/或湿蚀刻。在移除牺牲栅极层34之后，可露出牺牲栅极介电层32。可进行蚀刻工艺以选择性移除牺牲栅极介电层32而露出高介电常数的介电层20、界面层18、二维材料层16、与牺牲通道层14。
在步骤222中，移除牺牲通道层14以露出通道堆叠22并形成p型装置所用的纳米片通道，如图37A所示。可采用合适的蚀刻方法以选择性蚀刻牺牲通道层14，而通道堆叠22中的高介电常数的介电层20、界面层18、与二维材料层16实质上完整。选择性蚀刻牺牲通道层14的方法可采用合适的湿蚀刻或干蚀刻工艺。
在步骤224中，形成栅极层46于露出的通道堆叠22周围，如图38A所示。栅极层46形成于通道堆叠22周围。
在步骤226中，移除牺牲栅极层34与牺牲栅极介电层32以露出鳍状结构29，如图39B所示。在一些实施例中，可形成并图案化掩模62b以覆盖p型装置区，如图39A及图39C所示。移除牺牲栅极层34的方法可采用等离子体干蚀刻及/或湿蚀刻。在移除牺牲栅极层34之后，可露出牺牲栅极介电层32。可进行蚀刻工艺以选择性移除牺牲栅极介电层32而露出第一半导体层13与第二半导体层15。
在步骤228中，选择性移除第一半导体层13以露出第二半导体层15，其可作为n型装置所用的纳米片通道，如图39B所示。
在步骤230中，形成置换栅极结构于第二半导体层15上，如图40B、40C、图41B及图41C所示。可先形成界面层64于露出的半导体表面上，包括第二半导体层15的露出表面上。接着形成n型装置所用的栅极介电层66。栅极介电层66可包含一或多层的介电材料，比如氧化硅、氮化硅、高介电常数的介电材料、其他合适的介电材料及/或上述的组合。高介电常数的介电材料的例子可包含氧化铪、硅酸铪、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化铝、氧化钛、氧化铪-氧化铝合金、其他合适的高介电常数的介电材料及/或上述的组合。接着形成栅极层46’于栅极介电层66上。
在形成栅极层46及46’之后，可进行平坦化工艺如化学机械研磨工艺，以移除多余的栅极材料并露出牺牲源极/漏极结构44的上表面。
在步骤232中，移除牺牲源极/漏极结构44，之后可形成置换源极/漏极结构48及48’。可采用合适的蚀刻法移除牺牲源极/漏极结构44。在移除牺牲源极/漏极结构44之后，可露出通道堆叠22的侧部、第二半导体层15的侧部、与内侧间隔物60。
在步骤234中，可沉积金属材料于牺牲源极/漏极结构44的空洞中，以形成置换源极/漏极结构48及48’，如图42A至图42C所示。对p型装置而言，置换源极/漏极结构48可形成于基板10上，以接触内侧间隔物60与通道堆叠22的侧部。对n型装置而言，置换源极/漏极结构48’可形成于基板10上，以接触内侧间隔物60与第二半导体层15的侧部。
在一些实施例中，置换源极/漏极结构48及48’可包含金属如钛、钴、镍、钨、铂、钽、钯、钼、铝或其他合适金属。在一些实施例中，置换源极/漏极结构48及48’可为双金属材料，比如钛层与钨层、钛层与钴层、钛层与钼层或类似物的堆叠。
置换源极/漏极结构48及48’的形成方法可为任何合适方法，比如物理气相沉积、化学气相沉积、原子层沉积或其他方法。置换源极/漏极结构48及48’的形成温度低于600℃，以避免栅极层46的材料扩散至相邻层状物中。
在一些实施例中，可由分开工艺形成不同材料作为p型装置所用的置换源极/漏极结构48与n型装置所用的置换源极/漏极结构48’。在其他实施例中，可由相同工艺形成相同材料作为p型装置所用的置换源极/漏极结构48与n型装置所用的置换源极/漏极结构48’，接着对上述两者进行不同的掺杂工艺。
在一些实施例中，形成层间介电层50于置换源极/漏极结构48及48’上。可进行化学机械研磨工艺以移除多余的层间介电层50并露出栅极层46及46’如图42A至图42C所示。
在步骤236中，形成栅极接点52与源极/漏极接点54，如图43A至43C所示。在一些实施例中，可采用任何合适工艺如干蚀刻、湿蚀刻或上述的组合，使栅极层46及46’凹陷。自对准接点层56形成于侧壁间隔物42之间的栅极层46及46’上。自对准接点层56的形成方法可为毯覆性沉积工艺，接着进行化学机械研磨工艺使侧壁间隔物42齐平以移除侧壁间隔物42上的多余材料，接着选择性凹陷以形成沟槽于侧壁间隔物42之间与自对准接点层56上。接着形成硬掩模层58于自对准接点层56上。可由任何合适工艺形成接点孔于硬掩模层58与自对准接点层56中。之后可将导电材料填入接点孔，以形成栅极接点52。类似地，可形成接点孔穿过层间介电层50，之后将导电材料填入接点孔以形成源极/漏极接点54。采用合适的光刻与蚀刻技术，以形成接点孔穿过多种层状物。在形成栅极接点52与源极/漏极接点54之后，可形成内连线结构使置换源极/漏极结构48及48’与栅极层46及46’进一步连接至电源轨或信号线。
此处所述的多种实施例或例子可比现有技术提供更多优点。在本发明实施例中，二维材料可作为多通道晶体管所用的纳米片通道。二维材料组成的纳米片通道可在更小尺寸及/或更少通道数目的情况下达到相同驱动电流，因此可减少尺寸及/或促进驱动电流。本发明实施例亦提供装置中p型与n型的平衡，而不增加装置脚位。
应理解的是，此处不必说明所有优点，所有实施例或例子不必具有特定优点，且其他实施例或例子可提供不同优点。
本发明一些实施例提供半导体装置。半导体装置包括第一二维材料层，具有第一末端与第二末端；第一源极/漏极结构，接触第一二维材料层的第一末端；第二源极/漏极结构，接触第一二维材料层的第二末端；以及栅极层，围绕第一二维材料层。
在一些实施例中，上述半导体装置还包括第二二维材料层以接触第一源极/漏极结构与第二源极/漏极结构，且栅极层围绕第二二维材料层。
在一些实施例中，第一源极/漏极结构与第二源极/漏极结构的每一者包括金属、双金属、金属氧化物或上述的组合。
在一些实施例中，上述半导体装置还包括间隔物位于栅极层与第一源极/漏极结构及第二源极/漏极结构之间。
在一些实施例中，第一二维材料层的第一末端延伸至第一源极/漏极结构中，且第一末端的三表面接触第一源极/漏极结构。
在一些实施例中，半导体装置还包括两个界面层，其中二维材料层夹设于两个界面层之间。
在一些实施例中，上述半导体装置还包括两个高介电常数的介电层，其中两个界面层与第一二维材料层夹设于两个高介电常数的介电层之间。
在一些实施例中，上述半导体装置还包括高介电常数的介电层围绕两个界面层与第一二维材料层。
在一些实施例中，上述半导体装置还包括：界面层，围绕第一二维材料层；以及高介电常数的介电层，围绕界面层。
本发明一些实施例提供半导体装置。半导体装置包括第一晶体管，其包括：第一源极；第一漏极；以及第一多通道，连接第一源极与第一漏极，其中第一多通道包括两个或更多个二维材料层；以及第二晶体管，其包括：第二源极；第二漏极；以及第二多通道，连接第二源极与第二漏极，其中第二通道包括两个或更多个半导体层。
在一些实施例中，第一晶体管为p型装置，而第二晶体管为n型装置。
在一些实施例中，第一源极与第一漏极包括金属、双金属、金属氧化物或上述的组合。
在一些实施例中，上述半导体装置还包括：界面层，接触第一多通道；以及高介电常数的介电层，接触界面层。
在一些实施例中，高介电常数的介电层围绕界面层与二维材料层。
在一些实施例中，界面层围绕每一二维材料层。
在一些实施例中，每一二维材料层的末端部分的三表面接触第一源极。
本发明一些实施例提供半导体装置的形成方法。方法包括交错沉积两个或更多个通道堆叠与两个或更多个牺牲通道层，其中每一牺牲通道层沉积于通道堆叠之间，且沉积每一通道堆叠的步骤包括沉积二维材料层；蚀刻穿过通道堆叠与牺牲通道层，以形成鳍状结构；移除牺牲通道层以自通道堆叠形成通道；以及沉积栅极层于通道周围。
在一些实施例中，上述方法还包括：形成牺牲栅极结构于鳍状结构上；形成侧壁间隔物于牺牲栅极结构的侧壁上；蚀刻侧壁间隔物与牺牲栅极结构以外的鳍状结构以使其凹陷；以及形成牺牲源极/漏极结构。
在一些实施例中，沉积牺牲通道层的步骤包括沉积两个或更多个介电层。
在一些实施例中，沉积每一通道堆叠的步骤还包括：沉积界面层于二维材料层上；以及沉积高介电常数的介电层于界面层上。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。

Claims (1)

1.一种半导体装置，包括：
一第一二维材料层，具有一第一末端与一第二末端；
一第一源极/漏极结构，接触该第一二维材料层的该第一末端；
一第二源极/漏极结构，接触该第一二维材料层的该第二末端；以及
一栅极层，围绕该第一二维材料层。
CN202110880623.2A 2020-11-25 2021-08-02 半导体装置 Pending CN114335177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/103,991 US11450666B2 (en) 2020-11-25 2020-11-25 Semiconductor devices including two-dimensional material and methods of fabrication thereof
US17/103,991 2020-11-25

Publications (1)

Publication Number Publication Date
CN114335177A true CN114335177A (zh) 2022-04-12

Family

ID=81044398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110880623.2A Pending CN114335177A (zh) 2020-11-25 2021-08-02 半导体装置

Country Status (3)

Country Link
US (1) US11450666B2 (zh)
CN (1) CN114335177A (zh)
TW (1) TW202221844A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024125246A1 (en) * 2022-12-14 2024-06-20 International Business Machines Corporation Stacked cmos devices with two dielectric materials in a gate cut

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230253261A1 (en) * 2022-02-08 2023-08-10 Tokyo Electron Limited 3d nano sheet method using 2d material integrated with conductive oxide for high performance devices
KR102654151B1 (ko) * 2022-10-07 2024-04-02 성균관대학교산학협력단 트랜지스터 및 이의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10388732B1 (en) * 2018-05-30 2019-08-20 Globalfoundries Inc. Nanosheet field-effect transistors including a two-dimensional semiconducting material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024125246A1 (en) * 2022-12-14 2024-06-20 International Business Machines Corporation Stacked cmos devices with two dielectric materials in a gate cut

Also Published As

Publication number Publication date
TW202221844A (zh) 2022-06-01
US20220165732A1 (en) 2022-05-26
US20220384441A1 (en) 2022-12-01
US11450666B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US11728216B2 (en) Semiconductor device with reduced contact resistance and methods of forming the same
TW202032793A (zh) 半導體裝置
US11329165B2 (en) Structure and formation method of semiconductor device with isolation structure
TWI770653B (zh) 半導體元件結構及其形成方法
CN114335177A (zh) 半导体装置
KR20210148789A (ko) 반도체 디바이스 및 방법
US20230402531A1 (en) Parasitic Capacitance Reduction
US20220352371A1 (en) Semiconductor Device and Method
CN112750775A (zh) 半导体装置的形成方法
TWI742870B (zh) 半導體裝置結構及其形成方法
US11393924B2 (en) Structure and formation method of semiconductor device with high contact area
US20230155035A1 (en) Structure and formation method of semiconductor device with epitaxial structures
US11417745B2 (en) Structure and formation method of semiconductor device with metal gate stack
TWI761980B (zh) 半導體裝置結構及其形成方法
US20220310804A1 (en) Structure and formation method of semiconductor device with backside contact
KR20230009283A (ko) 트랜지스터 디바이스들에서의 게이트 구조물들 및 이를 형성하는 방법들
US11201225B2 (en) Structure and formation method of semiconductor device with stressor
CN113161353A (zh) 半导体装置
CN114927475A (zh) 半导体装置及其形成的方法
US11855167B2 (en) Structure and formation method of semiconductor device with nanosheet structure
US20220359763A1 (en) Structure and formation method of semiconductor device with embedded epitaxial structure
TWI844225B (zh) 半導體元件形成的方法
US20230307523A1 (en) Structure and formation method of semiconductor device with gate stack
US20230369131A1 (en) Structure and formation method of semiconductor device with epitaxial structures
CN114334821A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220412