TW202218179A - 氮化物半導體發光元件 - Google Patents

氮化物半導體發光元件 Download PDF

Info

Publication number
TW202218179A
TW202218179A TW110137705A TW110137705A TW202218179A TW 202218179 A TW202218179 A TW 202218179A TW 110137705 A TW110137705 A TW 110137705A TW 110137705 A TW110137705 A TW 110137705A TW 202218179 A TW202218179 A TW 202218179A
Authority
TW
Taiwan
Prior art keywords
layer
dislocation
less
emitting element
nitride semiconductor
Prior art date
Application number
TW110137705A
Other languages
English (en)
Other versions
TWI815193B (zh
Inventor
松倉勇介
西里爾 佩爾諾
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202218179A publication Critical patent/TW202218179A/zh
Application granted granted Critical
Publication of TWI815193B publication Critical patent/TWI815193B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Luminescent Compositions (AREA)

Abstract

提供一種氮化物半導體發光元件，其能夠提高發光輸出並能夠抑制發光輸出經時地降低。 一種氮化物半導體發光元件1，是輸出紫外光之發光元件1，具備： 活性層40，其包含產生紫外光之量子井構造； 差排抑制構造含有層52，其形成在活性層40上，並包含使來自活性層40的差排D停止或彎曲之差排抑制構造520；及， p型接觸層54，其形成在差排抑制構造含有層52上，並具有10nm以上且30nm以下的厚度。

Description

氮化物半導體發光元件
本發明關於一種氮化物半導體發光元件。
近年，已提供一種輸出紫外光之發光二極體或雷射二極體等的氮化物半導體發光元件，並持續進行提高發光輸出的氮化物半導體發光元件的開發(參照專利文獻1)。
專利文獻1所記載的氮化物半導體發光元件，具備：基板、形成在基板上之緩衝層、形成在緩衝層上之n型包覆層、形成在n型包覆層上且包含多重量子井層之活性層、形成在活性層上之多重半導體層、形成在多重半導體層上之p側電極、及形成在n型包覆層的一部分區域上之n側電極。多重半導體層，包含電子阻擋層、形成在電子阻擋層上之p型包覆層、及形成在p型包覆層上之p型接觸層。 此氮化物半導體發光元件，其p型接觸層的厚度例如為較薄的10nm，藉此，變成能夠提高發光輸出。
[先前技術文獻] (專利文獻) 專利文獻1：日本特開2019-121654號公報
[發明所欲解決的問題] 但是，上述先前的氮化物半導體發光元件，會有來自活性層的差排(差排線)到達p型接觸層(尤其是p型接觸層的表面)這樣的問題。一旦發生此種從p型接觸層延伸至活性層之差排，在該差排部位會發生電流集中，則p側電極的金屬會經由該差排部位而進入活性層。因此，氮化物半導體發光元件的發光輸出，變成容易隨著時間的過去而經時地降低。
於是，本發明的目的在於提供一種氮化物半導體發光元件，其能夠提高發光輸出並能夠抑制發光輸出經時地降低。
[用以解決問題的技術手段] 本發明為了達成上述目的，提供一種氮化物半導體發光元件，是輸出紫外光之氮化物半導體發光元件，其特徵在於具備： 活性層，其包含產生前述紫外光之量子井構造； 差排抑制構造含有層，其形成在前述活性層上，並包含使來自前述活性層的差排停止或彎曲之差排抑制構造；及， p型接觸層，其形成在前述差排抑制構造含有層上，並具有10nm以上且30nm以下的厚度。 再者，此處所謂的「上」，是表示一個對象物與另一對象物之間的相對位置關係，不僅包含該一個對象物沒有將第三對象物夾在中間而是直接配置在另一對象物上的狀態，也包含該一個對象物以將第三對象物夾在中間的方式配置在另一對象物上的狀態。
[功效] 若根據本發明的一態樣，能夠提供一種氮化物半導體發光元件，其能夠提高發光輸出並能夠抑制發光輸出經時地降低。
(實施形態) 參照圖面來說明有關本發明的實施形態。再者，以下所說明的實施形態，是用以實施本發明的適合的具體例，也有具體地例示技術上較佳的各種技術方案的部分，但是本發明的技術範圍並未被限定於此具體的態樣。又，各圖面中的各構成要素的尺寸比並不一定與實際的氮化物半導體發光元件的尺寸比一致。再者，以下，當說明本發明的時候，將氮化物半導體發光元件的各層的積層方向簡稱為「積層方向」，將氮化物半導體發光元件簡稱為「發光元件」。又，在以下的說明中，所謂的「上」，是表示一個對象物與另一對象物之間的相對位置關係，不僅包含該一個對象物沒有將第三對象物夾在中間而是直接配置在另一對象物上的狀態，也包含該一個對象物以將第三對象物夾在中間的方式配置在另一對象物上的狀態。
第1圖是概略地表示關於本發明的一實施形態的發光元件1的結構的一例的剖面圖。發光元件1，例如包含雷射二極體或發光二極體(light-emitting diode)等。在本實施形態中，作為發光元件1，以發光二極體(LED)為例來進行說明，該發光二極體輸出中心波長為200nm以上且365nm以下的紫外光(所謂的深紫外光)。
如第1圖所示，發光元件1具有下述構件而構成：基板10、形成在基板10上之緩衝層20、形成在緩衝層20上之n型包覆層30、形成在n型包覆層30上且包含產生紫外光的多重量子井構造之活性層40、形成在活性層40上之多重半導體層50、形成在多重半導體層50上之p側電極60、及形成在n型包覆層30的一部分區域上之n側電極70。
構成發光元件1的半導體，例如能夠使用以Al xGa 1 -xN ( 0≦x≦ 1)來表示的二元系或三元系的III族氮化物半導體。再者，也能以磷(P)、砷(As)、銻(Sb)、鉍(Bi)等來置換氮(N)的一部分。
基板10是包含藍寶石(Al 2 O 3 )單晶之基板。再者，除了藍寶石基板以外，基板10也可使用氮化鋁(AlN)基板或氮化鋁鎵(AlGaN)基板等。
緩衝層20是藉由氮化鋁來形成。又，基板10是AlN基板或AlGaN基板的情況，緩衝層20也不一定要設置。
n型包覆層30是藉由n型的AlGaN(以下，也有簡稱為「n型AlGaN」的時候)來形成的層，能夠使用一種摻雜有作為n型雜質的矽(Si)而成的Al pGa 1-pN (0＜p≦1)層。在本實施形態中，n型包覆層30的摻雜濃度(Si濃度)為0.5×10 19[atoms/cm 3]以上且2.5×10 19[atoms/cm 3]以下。又，形成n型包覆層30的AlGaN的Al組成比為50%以上且60%以下(0.5≦p≦0.6)，同時比井層42的Al組成比(r)大(p＞r)。再者，形成n型包覆層30的Al組成比，較佳為在比井層的Al組成比大的範圍內的儘可能較小的數值。又，作為摻雜在n型包覆層30中的n型雜質，也可以使用鍺(Ge)、硒(Se)、碲(Te)等來替代矽。又，n型包覆層30的構造，可以為單層構造，也可以為多層構造。
活性層40，是以障壁層41位於n型包覆層30側且井層42位於多重半導體層50側的方式，包含將三個障壁層41與三個井層42交互地積層而成的多重量子井構造(量子井構造)之層。活性層40，在多重量子井構造內使電子和電洞結合而產生預定波長的光。在本實施形態中，活性層40，為了輸出波長365nm以下的深紫外光，以能隙成為3.4eV以上的方式構成，且由於該多重量子井構造而產生中心波長為200nm以上且365nm以下的紫外光。再者，障壁層41和井層42並未被限定為各三個，也可以分別各設置二個，也可以分別設置四個以上。又，也可以是障壁層41和井層42分別各設置一個之單量子井構造的結構。
各障壁層41，能夠使用無摻雜的Al qGa 1 -qN (0＜q≦1)。在本實施形態中，形成各障壁層41的AlGaN的Al組成比為50%以上(q≥0.5)。較佳為60%以上且90%以下(0.6≦q≦0.9)。又，各障壁層41具有2nm以上且50nm以下的厚度。較佳為具有5nm以上且20nm以下的厚度。再者，各障壁層41也可以為包含n型雜質或p型雜質等之層。
各井層42，能夠使用無摻雜的Al rGa 1-rN (0≦r＜1)層。在本實施形態中，形成各井層42的AlGaN的Al組成比為30%以上且40%以下(0.3≦r≦0.4)。又，各井層42具有2nm以上且3.5nm以下的厚度。再者，如本實施形態般地採用多重量子井構造來作為活性層40的量子井構造的情況，與多重半導體層50接觸的井層42以外之各井層42和各障壁層41，也可包含n型雜質。
多重半導體層50具備：形成在活性層40上之電子阻擋層51；差排抑制構造含有層52，其形成在電子阻擋層51上並包含使來自活性層40的差排D(差排線)(參照第5圖)彎曲之差排抑制構造520；形成在差排抑制構造含有層52上之p型包覆層53；及，形成在p型包覆層53上之p型接觸層54。亦即，在本實施形態的發光元件1中，差排抑制構造含有層52是經由電子阻擋層51而形成在活性層40上，p型接觸層54是經由p型包覆層53而形成在差排抑制構造含有層52上。再者，此處所謂的差排D，是貫穿已形成在發光元件1中的複數個層之貫穿差排。又，關於差排抑制構造含有層52，將於後面敘述。
電子阻擋層51是由活性層40側之第1電子阻擋層51a與差排抑制構造含有層52側之第2電子阻擋層51b構成。電子阻擋層51承擔下述任務：抑制電子溢流並侵入p型包覆層53側的情況。
第1電子阻擋層51a是藉由p型的AlGaN(以下，也有簡稱為「p型AlGaN」的時候)來形成的層，能夠使用一種摻雜有作為p型雜質的鎂(Mg)而成的Al sGa 1-sN (0＜s≦1)層。在本實施形態中，第1電子阻擋層51a的摻雜濃度(Mg濃度)為5×10 19[atoms/cm 3]以下。又，第1電子阻擋層51a具有30nm以下的厚度。較佳為具有0.5nm以上且5nm以下的厚度。更佳為具有1.5nm以上且2.5nm以下的厚度。再者，形成第1電子阻擋層51a的AlGaN的Al組成比較佳為80%以上(s≥0.8)。
第2電子阻擋層51b是藉由p型的AlGaN來形成的層，能夠使用一種摻雜有作為p型雜質的鎂而成的Al tGa 1-tN (0＜t＜1)層。在本實施形態中，第2電子阻擋層51b的摻雜濃度(Mg濃度)為1×10 18[atoms/cm 3]以上且1×10 20[atoms/cm 3]以下。又，形成第2電子阻擋層51b的AlGaN的Al組成比為45%以上且90%以下(0.45≦t≦0.9)，同時比第1電子阻擋層51a的Al組成比小且比p型包覆層53的Al組成比大(v＜t＜s、u＜t＜s)。又，第2電子阻擋層51b具有5nm以上且100nm以下的厚度。再者，第2電子阻擋層51b的厚度較佳為比p型接觸層54薄。又，第1電子阻擋層51a和第2電子阻擋層51b，並未限定於p型半導體層，也可以是無摻雜的半導體層。
p型包覆層53是由差排抑制構造含有層52側之第1p型包覆層53a與p型接觸層54側之第2p型包覆層53b構成。
第1p型包覆層53a是藉由p型AlGaN或p型GaN來形成的層，能夠使用一種摻雜有作為p型雜質的鎂而成的Al uGa 1-uN (0≦u≦1)層。在本實施形態中，第1p型包覆層53a的摻雜濃度(Mg濃度)為1×10 18[atoms/cm 3]以上且1×10 20[atoms/cm 3]以下。又，形成第1p型包覆層53a的AlGaN的Al組成比為55%以上且65%以下(0.55≦u≦0.65)。又，第1p型包覆層53a具有10nm以上且100nm以下的厚度。較佳為具有55nm以上且85nm以下的厚度。
第2p型包覆層53b是藉由p型AlGaN或p型GaN來形成的層，能夠使用一種摻雜有作為p型雜質的鎂而成的Al vGa 1-vN (0≦v≦1)層。在本實施形態中，第2p型包覆層53b的摻雜濃度(Mg濃度)為1×10 18[atoms/cm 3]以上且1×10 20[atoms/cm 3]以下。又，形成第2p型包覆層53b的AlGaN的Al組成比，在厚度方向上，成為從60%逐漸地減少至0%的組成梯度。又，第2p型包覆層53b具有2nm以上且8nm以下的厚度。利用如此地設置組成梯度，能夠藉由p型包覆層53與p型接觸層54的Al組成比的差異來抑制差排D的發生。
p型接觸層54是藉由p型AlGaN或p型GaN來形成的層，能夠使用一種摻雜有作為p型雜質的鎂而成的Al wGa 1-wN (0≦w≦1)層。在本實施形態中，p型接觸層54的摻雜濃度(Mg濃度)為5×10 18[atoms/cm 3]以上且5×10 20[atoms/cm 3]以下。又，形成p型接觸層54的AlGaN的Al組成比為10%以下(0≦w≦0.1)。較佳為0%(w=0)。又，p型接觸層54具有10nm以上且30nm以下的厚度。較佳為具有15nm以上且25nm以下的厚度。
再者，作為摻雜入電子阻擋層51、p型包覆層53及p型接觸層54中的p型的雜質，也可以使用鋅(Zn)、鈹(Be)、鈣(Ca)、鍶(Sr)、鋇(Ba)、碳(C)等來取代鎂。
又，電子阻擋層51、p型包覆層53及p型接觸層54中的矽的摻雜濃度(Si濃度)，較佳為5×10 17[atoms/cm 3]以下亦即為測定裝置的本底水準(background level)。
p側電極60是由銠(Rh)形成。再者，p側電極60較佳是由對紫外線的反射率較大的材料來構成。
n側電極70是由多層膜形成，該多層膜是在n型包覆層30上依序積層鈦(Ti)/鋁(Al)/鈦/金(Au)而成。
接著，參照第2圖至第4圖，說明關於差排抑制構造含有層52。差排抑制構造含有層52，主要是由Al組成比為75%以上且85%以下的Al yGa 1-yN (0.75≦y≦0.85)形成(亦即，後述的差排抑制部521以外的部分是由Al組成比為75%以上且85%以下的AlGaN形成)。而且，如第2圖和第3圖所示，差排抑制構造含有層52包含差排抑制構造520，該差排抑制構造520是複數個差排抑制部521在與積層方向正交的方向上縱橫地散布而成。再者，第2圖是表示差排抑制構造含有層52周圍的剖面圖，第3圖是差排抑制構造含有層52的表面的AFM影像(根據原子力顯微鏡而獲得的表面觀察結果的影像)。
各差排抑制部521是由V形凹坑(V-pit)構成。在本實施形態中，V形凹坑是藉由矽被摻雜在母相中、或包含矽之化合物(SiN)等在母相中析出，母相的成長模式改變(C面以外的面的成長受到促進等)後的部位。具體而言，各差排抑制部521，如第4圖(a)所示，從與積層方向正交的方向觀察，具有以活性層40側作為頂側的前端細的梯形的剖面形狀。又，各差排抑制部521，如第4圖(b)所示，從積層方向觀察，具有六角形的平面形狀。亦即，各差排抑制部521被形成為以活性層40側作為頂側的六角錐台形狀。又，各差排抑制部521的積層方向上的高度L1為5nm以上且50nm以下。較佳為10nm以上且30nm以下。又，各差排抑制部521的與積層方向正交的方向上的寬度L2為5nm以上且200nm以下。進一步，各差排抑制部521與活性層40的積層方向上的間隔距離L3(各差排抑制部521的活性層40側的端面位置、與多重半導體層50和活性層40間的界面位置的積層方向上的距離)為0nm以上且100nm以下。較佳為50nm以下。更佳為30nm以下。再者，差排抑制構造含有層52的厚度，由於是根據各差排抑制部521的積層方向上的高度L1來決定，所以差排抑制構造含有層52的厚度為5nm以上且50nm以下。較佳為10nm以上且30nm以下。
利用設置如此的差排抑制部521，如第5圖所示，能夠使來自活性層40的差排D(差排線)在各差排抑制部521往積層方向側方彎曲(折彎)。藉此，能夠抑制來自活性層40的差排D到達p型接觸層54(尤其是p型接觸層54的表面)的情況。亦即，能夠避免發生從活性層40到p型接觸層54的差排的狀態。再者，藉由各差排抑制部521，來自活性層40的差排D(差排線)會往積層方向側方彎曲的理由，推測為：利用在各差排抑制部521的母相的成長模式改變，差排D的延伸方向變化。又，差排D是由於基板10和被積層在基板10上的各層之間的晶格常數的差異而發生。再者，第5圖是從與差排發生狀態中的積層方向正交的方向觀察到的差排抑制構造含有層52周圍的TEM影像(根據穿透式電子顯微鏡而獲得的攝影影像)。
又，在差排抑制構造含有層52，如第6圖(a)所示，關於在積層方向上的Si濃度的濃度分布，存在比差排抑制構造含有層52內的其他部位更高的濃度峰值(極大值)。此濃度峰值中的Si濃度為1×10 18[atoms/cm 3]以上且1×10 20[atoms/cm 3]以下。較佳為3×10 18[atoms/cm 3]以上且5×10 19[atoms/cm 3]以下。再者，在第6圖(a)的例子中，濃度峰值中的Si濃度為3.41×10 19[atoms/cm 3]。如此，利用具有矽的濃度峰值，在該濃度峰值的位置，鎂被吸引。
進一步，在差排抑制構造含有層52，如第6圖(b)所示，關於在積層方向上的Mg濃度的濃度分布，存在比差排抑制構造含有層52內的其他部位更高的濃度峰值(極大值)。此濃度峰值中的Mg濃度為5×10 18[atoms/cm 3]以上且5×10 20[atoms/cm 3]以下。較佳為7×10 18[atoms/cm 3]以上且5×10 19[atoms/cm 3]以下。再者，在第6圖(b)的例子中，濃度峰值中的Mg濃度為2.67×10 19[atoms/cm 3]。
再者，Mg濃度的濃度峰值的位置與Si濃度的濃度峰值的位置，成為在積層方向上的相同的位置。嚴格來說，在積層方向上的Mg濃度的濃度峰值的位置與Si濃度的濃度峰值的位置，也有±5nm以下的偏差的情況，但是若為±5nm以下則可視為位在相同的位置。至少在積層方向上的Mg濃度的濃度峰值的位置與Si濃度的濃度峰值的位置，其偏差為±5nm以下而可稱為大致為相同位置。再者，第6圖(a)和(b)所示的濃度分布，是表示分別將p型接觸層54的表面的位置設為積層方向上的測定位置的起點(亦即，測定位置=0)，並將基板10側的方向設為正方向。
(發光元件的製造步驟) 接著，參照第7圖來說明關於發光元件1的製造步驟(製造方法)。本發光元件1的製造步驟，是從已將作為基板10的晶圓安置在腔室內的狀態開始進行。
如第7圖所示，發光元件1的製造步驟，依序實行：緩衝層成長步驟S1、n型包覆層成長步驟S2、活性層成長步驟S3、電子阻擋層成長步驟S4、差排抑制構造含有層形成步驟S5、p型包覆層成長步驟S6、p型接觸層成長步驟S7、區域除去步驟S8、n側電極形成步驟S9、p側電極形成步驟S10、及切割步驟S11。再者，各成長步驟中的各層的成長，能夠使用有機金屬化學氣相沉積法(Metal Organic Chemical Vapor Deposition (MOCVD))、分子束磊晶法(Molecular Beam Epitaxy(MBE))、氫化物氣相磊晶法(Hydride Vapor Phase Epitaxy (HVPE))等的習知的磊晶成長法。又，適當地對腔室供給作為Al源的三甲基鋁(TMA)、作為Ga源的三甲基鎵(TMG)及作為N源的氨(NH 3)，來使AlGaN層和AlN層、GaN層成長。又，利用調整這些原料氣體的供給量，以使各層的Al組成比成為目標值的方式來進行控制。
在緩衝層成長步驟S1中，以1000℃以上且1400℃以下的高溫成長來使緩衝層20磊晶成長在晶圓(晶圓的表面)上。又，在緩衝層成長步驟S1中，以使緩衝層20的Al組成比成為100%且緩衝層20的厚度成為1800nm以上且2200nm以下的方式來使緩衝層20成長。
在n型包覆層成長步驟S2中，以1020℃以上且1180℃以下的溫度條件來使n型包覆層30磊晶成長在已藉由緩衝層成長步驟S1而成長的緩衝層20(緩衝層20的表面)上。又，在n型包覆層成長步驟S2中，以使n型包覆層30的Al組成比成為50%以上且60%以下並且n型包覆層30的厚度成為1800nm以上且2200nm以下的方式，使n型包覆層30成長。
在活性層成長步驟S3中，以1000℃以上且1100℃以下的溫度條件來使活性層40n磊晶成長在已藉由n型包覆層成長步驟S2而成長的n型包覆層30(n型包覆層30的表面)上。亦即，使構成活性層40的三層障壁層41和三層井層42各一層交互地磊晶成長。又，在活性層成長步驟S3中，以使各障壁層41的Al組成比成為50%以上(較佳為60%以上且90%以下)並且各障壁層41的厚度成為2nm以上且50nm以下(較佳為5nm以上且20nm以下)的方式來使各障壁層41成長，並以使各井層42的Al組成比成為30%以上且40%以下並且各井層42的厚度成為2nm以上且3.5nm以下的方式來使各井層42成長。
在電子阻擋層成長步驟S4中，以1000℃以上且1100℃以下的溫度條件來使第1電子阻擋層51a和第2電子阻擋層51b磊晶成長在已藉由活性層成長步驟S3而成長的活性層40(活性層40的表面)上。藉此，使電子阻擋層51成長在活性層40上。又，在電子阻擋層成長步驟S4中，以使第1電子阻擋層51a的Al組成比成為80%(較佳為100%)並且第1電子阻擋層51a的厚度成為30nm以下(較佳為0.5nm以上且5nm以下，更佳為1.5nm以上且2.5nm以下)的方式來使第1電子阻擋層51a成長，並以使第2電子阻擋層51b的Al組成比成為45%以上且90%以下並且第2電子阻擋層51b的厚度成為10nm以上且115nm以下的方式來使第2電子阻擋層51b成長。再者，在本實施形態中，由於第2電子阻擋層51b的一部分會成為差排抑制構造含有層52的結構，因此以使第2電子阻擋層51b的厚度成為比最終的第2電子阻擋層51b的目標厚度(5nm以上且100nm以下)更增加差排抑制構造含有層52的厚度(5nm以上且15nm以下)的方式來使第2電子阻擋層51b成長。
在差排抑制構造含有層形成步驟S5中，以1000℃以上且1100℃以下的溫度條件，將四甲基矽烷(TMSi)和氨供給至腔室內，而在第2電子阻擋層51b的表面側形成複數個差排抑制部521。亦即，一旦以1000℃以上且1100℃以下的溫度條件，將四甲基矽烷和氨供給至腔室內，則在第2電子阻擋層51b的表面側，矽被摻雜在母相中、或包含矽之化合物(SiN)等在母相中析出。其結果，母相的成長模式改變，形成有複數個差排抑制部521。藉此，以在第2電子阻擋層51b的表面側形成有差排抑制構造520且第2電子阻擋層51b的表面側的一部分成為差排抑制構造含有層52的狀態，形成有差排抑制構造含有層52。又，在差排抑制構造含有層形成步驟S5中，以使各差排抑制部521的積層方向上的高度L1成為5nm以上且50nm以下(較佳為10nm以上且30nm以下)、各差排抑制部521的與積層方向正交的方向上的寬度L2成為5nm以上且200nm以下、及各差排抑制部521與活性層40的積層方向上的間隔距離L3成為0nm以上且100nm以下(較佳為50nm以下，更佳為30nm以下)的方式，形成有差排抑制構造含有層52。如上所述，由於是根據各差排抑制部521的積層方向上的高度L1來決定差排抑制構造含有層52的厚度，因此，在差排抑制構造含有層形成步驟S5中，可以說是以差排抑制構造含有層52的厚度成為5nm以上且50nm以下(較佳為10nm以上且30nm以下)的方式來形成差排抑制構造含有層52。
在p型包覆層成長步驟S6中，以1000℃以上且1100℃以下的溫度條件來使第1p型包覆層53a和第2p型包覆層53b磊晶成長在已藉由差排抑制構造含有層形成步驟S5而形成的差排抑制構造含有層52(差排抑制構造含有層52的表面)上。藉此，使p型包覆層53成長在差排抑制構造含有層52上。又，在p型包覆層成長步驟S6中，以使第1p型包覆層53a的Al組成比成為55%以上且65%以下並且第1p型包覆層53a的厚度成為10nm以上且100nm以下(較佳為55nm以上且85nm以下)的方式來使第1p型包覆層53a成長，並以使第2p型包覆層53b的Al組成比成為從60%往0%減少的組成梯度並且第2p型包覆層53b的厚度成為2nm以上且8nm以下的方式來使第2p型包覆層53b成長。又，第1p型包覆層53a具有10nm以上且100nm以下的厚度。較佳為具有55nm以上且85nm以下的厚度。
在p型接觸層成長步驟S7中，以900℃以上且1100℃以下的溫度條件來使p型接觸層54晶成長在已藉由p型包覆層成長步驟S6而成長的p型包覆層53(p型包覆層53的表面)上。在p型接觸層成長步驟S7中，以使p型接觸層54的Al組成比成為10%以下(較佳為0%)並且p型接觸層54的厚度成為10nm以上且30nm以下(較佳為15nm以上且25nm以下)的方式來使p型接觸層54成長。
在區域除去步驟S8中，使遮罩形成在已藉由p型接觸層成長步驟S7而成長的p型接觸層54上，並除去在活性層40、電子阻擋層51、差排抑制構造含有層52、p型包覆層53及p型接觸層54中沒有形成遮罩的區域。
在n側電極形成步驟S9中，使n側電極70形成在n型包覆層30的露出面30a(參照第1圖)上。在p側電極形成步驟S10中，使p側電極60形成在已除去遮罩後的p型接觸層54上。n側電極70和p側電極60，例如能夠藉由電子束蒸鍍法和濺鍍法等的眾所周知的方法來形成。
在切割步驟S11中，將晶圓(已將各層和各電極形成在晶圓上而成之積層構造體)切開成預定的尺寸。藉此，形成第1圖所示的發光元件1。
(實施例和比較例) 接著，說明關於上述實施形態的具體例也就是發光元件1的實施例、以及未具有差排抑制構造含有層52之比較例也就是發光元件1的第1比較例和第2比較例。實施例和各比較例的結構，關於沒有特別敘述的部分，以上述實施形態為依據。
在實施例中，將緩衝層20、n型包覆層30、障壁層41、井層42、第1電子阻擋層51a、第2電子阻擋層51b、差排抑制構造含有層52、第1p型包覆層53a、第2p型包覆層53b及p型接觸層54的厚度，分別設為2000nm、2000nm、7nm、3nm、1.8nm、13.8nm、10nm、70nm、5nm、20nm。又，關於各差排抑制部521，將積層方向上的高度L1設為13.3nm，將與積層方向正交的方向上的寬度L2設為42.2nm，將活性層40與各差排抑制部521的間隔距離L3設為15.6nm。
第1比較例是省略差排抑制構造含有層52和p型包覆層53，同時增加p型接觸層54的厚度之結構；在第1比較例中，將緩衝層20、n型包覆層30、障壁層41、井層42、第1電子阻擋層51a、第2電子阻擋層51b及p型接觸層54的厚度，分別設為2000nm、2000nm、7nm、3nm、1.8nm、23.8nm、700nm。
第2比較例是省略差排抑制構造含有層52和第2p型包覆層53b之結構；在第2比較例中，將緩衝層20、n型包覆層30、障壁層41、井層42、第1電子阻擋層51a、第2電子阻擋層51b、第1p型包覆層53a及p型接觸層54的厚度，分別設為2000nm、2000nm、7nm、3nm、1.8nm、23.8nm、75nm、20nm。
(測定結果) 針對上述實施例、第1比較例及第2比較例，進行初期發光輸出和通電後殘存發光輸出的測定，獲得第8圖的表所示的結果。再者，本測定結果中的初期發光輸出，是在未使用狀態下當施加350mA的電流時的發光輸出，並將mW(毫瓦)設為單位。又，本測定結果中的通電後殘存發光輸出，是在將初期發光輸出設為100%時，在進行長時間通電後當施加350mA的電流時的發光輸出的百分率(相對於初期發光輸出)，並將%(百分比)設為單位。又，在通電後殘存發光輸出的測定中，作為長時間的通電，對實施例進行208小時的通電，對第1比較例進行160小時的通電，對第2比較例進行96小時的通電。
如第8圖所示，關於初期發光輸出，實施例比第1比較例顯著地高，且也比第2比較例高。又，如該圖所示，關於通電後殘存發光輸出，實施例比第2比較例顯著地高，且也比第1比較例高。如這些結果所示，可知使p型接觸層54變薄且在p型接觸層54與活性層40之間設置差排抑制構造含有層52，藉此，能夠獲得與僅使p型接觸層54變薄時同等以上的發光輸出，並且，能夠抑制伴隨通電時間的經過而發光輸出經時地降低的情況，其抑制效果與僅使p型接觸層54增厚時的抑制效果相同或更佳。
(實施形態的作用和效果) 以上，若根據上述實施形態的構成，使p型接觸層54變薄且在p型接觸層54與活性層40之間設置差排抑制構造含有層52，藉此，能夠抑制活性層40中的差排D(貫穿差排、差排線)到達p型接觸層54(主要是p型接觸層54的表面)的情況，防止伴隨差排D而發生的電流集中和金屬元素侵入活性層40，並能夠抑制伴隨通電時間的經過而發光輸出經時地降低的情況(提高可靠性)，同時能夠提高發光輸出。亦即，一旦為了抑制差排D到達p型接觸層54而增加p型接觸層54的厚度，則由於p型接觸層54的厚度而導致的光吸收，紫外光被吸收，發光輸出降低，然而若根據上述實施形態的結構，即便在使p型接觸層54變薄的情況，也能夠抑制來自活性層40活性層40的差排D到達p型接觸層54，並能夠抑制伴隨通電時間的經過而發光輸出經時地降低的情況。因此，能夠同時達成抑制發光輸出經時地降低與提高發光輸出。
又，藉由差排抑制構造520，由於會產生光散射效應，因而能夠更提高發光輸出。亦即，利用差排抑制構造520光產生散射，藉此，光不會進入p型接觸層54而會回到n型包覆層30側，所以能夠更提高發光輸出。
(變化例) 再者，在上述實施形態中，差排抑制構造520(差排抑制部521)是使來自活性層40的差排D(差排線)彎曲之結構，但是差排抑制構造520(差排抑制部521)也可以是使來自活性層40的差排D(差排線)停止之結構。
再者，在上述實施形態中，差排抑制部521，從與積層方向正交的方向觀察，是具有以活性層40側作為頂側的剖面梯形之結構，但是，差排抑制部521，從與積層方向正交的方向觀察，也可以是具有以活性層40側作為頂側的剖面三角形之結構。進一步來說，差排抑制部521，從與積層方向正交的方向觀察，也可以是具有下述形狀之結構：剖面正方形、剖面圓形、剖面半圓形、剖面橢圓形、剖面半橢圓形、以p型接觸層54側作為頂側之剖面梯形、以p型接觸層54側作為頂側之剖面三角形等。
又，在上述實施形態中，是使Si結合至母相中來使成長模式改變、或是使包含Si之化合物(SiN等)析出，藉此來形成差排抑制部521；但是，差排抑制部521也可以由SiN、SiN 2、多晶矽、多晶氮化物半導體等的多晶半導體來形成；差排抑制部521也可以由氧化矽(SiO X)、氧化鈦(TiO X)、氧化鋯(ZrO X)等的氧化物來形成。又，差排抑制部521，也可以由一般作為所謂的ELO(選擇性橫向磊晶成長)遮罩而利用的眾所周知的氮化物等來形成；差排抑制部521，也可以由鈦(Ti)、鎢(W)等高熔點金屬來形成。進一步來說，差排抑制部521也可以由此處所舉出的材料的多層膜來形成。
進一步，上述實施形態，是以1000℃以上且1100℃以下的溫度條件，將四甲基矽烷和氨供給至腔室內，藉此來將複數個差排抑制部521形成在AlGaN層上之構成，但是複數個差排抑制部521的形成方法，也可以是使用蒸鍍、濺鍍、VPE(氣相磊晶)等的眾所皆知的氣相成長法之構成。
又，上述實施形態，是將差排抑制構造含有層52配置在電子阻擋層51與p型包覆層53之間之結構，但是，只要是差排抑制構造含有層52位於活性層40與p型接觸層54之間之結構，則可以是配置在多重半導體層50的任一位置之結構。例如，也可以是將差排抑制構造含有層52配置在活性層40與電子阻擋層51之間之結構，也可以是將差排抑制構造含有層52配置在p型包覆層53與p型接觸層54之間之結構。進一步來說，也可以是將差排抑制構造含有層52配置在第1電子阻擋層51a與第2電子阻擋層51b之間、和配置在第1p型包覆層53a與第2p型包覆層53b之間之結構。
進一步，上述實施形態，是多重半導體層50僅具有一層差排抑制構造含有層52之結構，但是多重半導體層50也可以是具有複數層差排抑制構造含有層52之結構。此種情況，複數層的差排抑制構造含有層52的各位置，也可以配置在多重半導體層50的任一位置。例如，多重半導體層50也可以是下述結構：具有二層差排抑制構造含有層52，並將第一層配置在電子阻擋層51與p型包覆層53之間，且將第二層配置在p型包覆層53與p型接觸層54之間。又，例如多重半導體層50也可以是下述結構：具有二層差排抑制構造含有層52，並將第一層配置在活性層40與電子阻擋層51之間，且將第二層配置在電子阻擋層51與p型包覆層53之間。
又，進一步，在上述實施形態中，多重半導體層50是具有電子阻擋層51、差排抑制構造含有層52、p型包覆層53、p型接觸層54之結構，但是，多重半導體層50也可以是省略電子阻擋層51之結構，多重半導體層50也可以是省略p型包覆層53之結構。進一步來說，多重半導體層50也可以是省略電子阻擋層51和p型包覆層53雙方之結構。
又，在上述實施形態中，電子阻擋層51是由高Al組成比的第1電子阻擋層51a與低Al組成比的第2電子阻擋層51b構成之二層構造，但是電子阻擋層51也可以是僅由一層構成之單層構造。
進一步，在上述實施形態中，p型包覆層53是由Al組成比固定的第1p型包覆層53a與Al組成比成為組成梯度的第2p型包覆層53b構成之二層構造，但是p型包覆層53也可以是僅由一層構成之單層構造。
再者，在上述實施形態中，活性層40也可以具有下述結構：在與積層方向正交的方向上，縱橫地散布有複數個差排抑制部(例如V形凹坑)而成之差排抑制構造。此種情況，較佳是在俯視時，活性層40的差排抑制構造中的各差排抑制部的位置，與差排抑制構造含有層52的差排抑制構造520中的各差排抑制部521的位置一致。
(實施形態的匯總) 接著，關於由以上說明的實施形態而掌握的技術思想，援用實施形態中的符號等來加以記載。但是，以下的記載中的各符號等，並不是將申請專利範圍中的構成要素限定於具體地顯示在實施形態中的構件等。
[1]一種氮化物半導體發光元件(1)，是輸出紫外光之氮化物半導體發光元件(1)，其特徵在於具備： 活性層(40)，其包含產生前述紫外光之量子井構造； 差排抑制構造含有層(52)，其形成在前述活性層(40)上，並包含使來自前述活性層(40)的差排(D)停止或彎曲之差排抑制構造(520)；及， p型接觸層(54)，其形成在前述差排抑制構造含有層(52)上，並具有10nm以上且30nm以下的厚度。 [2]如[1]所述之氮化物半導體發光元件(1)，其中，前述差排抑制構造(520)是由在與積層方向正交的方向上縱橫地散布複數個差排抑制部(521)構成。 [3]如[2]所述之氮化物半導體發光元件(1)，其中，前述複數個差排抑制部(521)分別為V形凹坑。 [4]如[2]或[3]所述之氮化物半導體發光元件(1)，其中，前述複數個差排抑制部(521)，從與前述積層方向正交的方向觀察，分別具有以前述活性層(40)側作為頂側的剖面梯形或剖面三角形。 [5]如[2]至[4]中任一項所述之氮化物半導體發光元件(1)，其中，前述複數個差排抑制部(521)的前述積層方向上的高度(L1)分別為5nm以上且50nm以下。 [6]如[2]至[5]中任一項所述之氮化物半導體發光元件(1)，其中，前述複數個差排抑制部(521)的與前述積層方向正交的方向上的寬度(L2)分別為5nm以上且200nm以下。 [7]如[2]至[6]中任一項所述之氮化物半導體發光元件(1)，其中，前述積層方向上的前述各差排抑制部(521)與前述活性層(40)的前述積層方向上的間隔距離(L3)為0nm以上且100nm以下。
1:發光元件 10:基板 20:緩衝層 30:n型包覆層 30a:露出面 40:活性層 41:障壁層 42:井層 50:多重半導體層 51:電子阻擋層 51a:第1電子阻擋層 51b:第2電子阻擋層 52:差排抑制構造含有層 53:p型包覆層 53a:第1p型包覆層 53b:第2p型包覆層 54:p型接觸層 60:p側電極 70:n側電極 520:差排抑制構造 521:差排抑制部 D:差排 L1:積層方向上的高度 L2:與積層方向正交的方向上的寬度 L3:差排抑制部與活性層的間隔距離
第1圖是概略地表示關於本發明的一實施形態的發光元件的結構的一例的剖面圖。 第2圖是表示差排抑制構造含有層周圍的剖面圖。 第3圖是差排抑制構造含有層的表面的AFM影像。 第4圖(a)是表示差排抑制部周圍的剖面圖，第4圖(b) 是表示差排抑制部周圍的俯視圖(b)。 第5圖是從與差排發生狀態中的積層方向正交的方向觀察到的差排抑制部周圍的TEM影像。 第6圖(a)是表示積層方向上的Si濃度的濃度分布的圖表，第6圖(b)是表示積層方向上的Mg濃度的濃度分布的圖表。 第7圖是表示發光元件的製造步驟的流程圖。 第8圖是表示實施例和各比較例中的初期發光輸出和通電後殘存發光輸出的表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
30:n型包覆層
40:活性層
41:障壁層
42:井層
51:電子阻擋層
51a:第1電子阻擋層
51b:第2電子阻擋層
52:差排抑制構造含有層
53a:第1p型包覆層
521:差排抑制部

Claims (7)

  1. 一種氮化物半導體發光元件，是輸出紫外光之氮化物半導體發光元件，其特徵在於具備： 活性層，其包含產生前述紫外光之量子井構造； 差排抑制構造含有層，其形成在前述活性層上，並包含使來自前述活性層的差排停止或彎曲之差排抑制構造；及， p型接觸層，其形成在前述差排抑制構造含有層上，並具有10nm以上且30nm以下的厚度。
  2. 如請求項1所述之氮化物半導體發光元件，其中，前述差排抑制構造是由在與積層方向正交的方向上縱橫地散布複數個差排抑制部構成。
  3. 如請求項2所述之氮化物半導體發光元件，其中，前述複數個差排抑制部分別為V形凹坑。
  4. 如請求項2或3所述之氮化物半導體發光元件，其中，前述複數個差排抑制部，從與前述積層方向正交的方向觀察，分別具有以前述活性層側作為頂側的剖面梯形或剖面三角形。
  5. 如請求項2所述之氮化物半導體發光元件，其中，前述複數個差排抑制部的前述積層方向上的高度分別為5nm以上且50nm以下。
  6. 如請求項2所述之氮化物半導體發光元件，其中，前述複數個差排抑制部的與前述積層方向正交的方向上的寬度分別為5nm以上且200nm以下。
  7. 如請求項2所述之氮化物半導體發光元件，其中，前述複數個差排抑制部的分別與前述活性層的前述積層方向上的間隔距離為0nm以上且100nm以下。
TW110137705A 2020-10-16 2021-10-12 氮化物半導體發光元件 TWI815193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020175018A JP7154266B2 (ja) 2020-10-16 2020-10-16 窒化物半導体発光素子
JP2020-175018 2020-10-16

Publications (2)

Publication Number Publication Date
TW202218179A true TW202218179A (zh) 2022-05-01
TWI815193B TWI815193B (zh) 2023-09-11

Family

ID=81185681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137705A TWI815193B (zh) 2020-10-16 2021-10-12 氮化物半導體發光元件

Country Status (4)

Country Link
US (1) US12009457B2 (zh)
JP (2) JP7154266B2 (zh)
CN (1) CN114388665A (zh)
TW (1) TWI815193B (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145515A (ja) * 1997-11-10 1999-05-28 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子およびその製造方法
KR20050072862A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 누설 전류를 감소시킬 수 있는 발광 소자 제조 방법
TWI415292B (zh) * 2007-07-04 2013-11-11 Univ Nat Chiao Tung Light emitting element having a nanometer stripe structure and a method of manufacturing the same
JP5031674B2 (ja) * 2008-06-09 2012-09-19 シャープ株式会社 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
KR101636032B1 (ko) * 2009-08-28 2016-07-05 서울바이오시스 주식회사 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5306254B2 (ja) 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
KR20120095652A (ko) * 2011-02-21 2012-08-29 삼성전자주식회사 반도체 발광소자
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
JP2015126134A (ja) 2013-12-26 2015-07-06 ウシオ電機株式会社 半導体発光素子及びその製造方法
CN106415860B (zh) * 2014-06-03 2020-02-14 夏普株式会社 氮化物半导体发光元件
TWI556466B (zh) * 2014-09-19 2016-11-01 錼創科技股份有限公司 氮化物半導體結構
JP2016063175A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
KR20160071780A (ko) 2014-12-12 2016-06-22 삼성전자주식회사 반도체 발광 소자의 제조 방법
WO2016143574A1 (ja) 2015-03-06 2016-09-15 株式会社トクヤマ Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ
JP2017045798A (ja) * 2015-08-25 2017-03-02 株式会社東芝 窒化物半導体積層体および半導体発光素子
WO2018012585A1 (ja) * 2016-07-13 2018-01-18 シャープ株式会社 発光ダイオードおよび発光装置
JP6674394B2 (ja) 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6803411B2 (ja) 2017-02-17 2020-12-23 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子およびその製造方法
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6727185B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体発光素子
WO2020011117A1 (zh) 2018-07-12 2020-01-16 江西兆驰半导体有限公司 一种提高光提取效率的紫外发光二极管芯片及其制作方法
JP7260089B2 (ja) * 2018-11-09 2023-04-18 学校法人 名城大学 窒化物半導体

Also Published As

Publication number Publication date
JP7345615B2 (ja) 2023-09-15
TWI815193B (zh) 2023-09-11
JP7154266B2 (ja) 2022-10-17
JP2022066094A (ja) 2022-04-28
CN114388665A (zh) 2022-04-22
US20220123174A1 (en) 2022-04-21
JP2022176293A (ja) 2022-11-25
US12009457B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
JP4123828B2 (ja) 半導体発光素子
TWI651866B (zh) Iii族氮化物半導體發光元件及其製造方法
US20150171263A1 (en) Nitride semiconductor light emitting element and method for manufacturing same
JP6698925B1 (ja) 窒化物半導体発光素子
TWI289941B (en) Gallium nitride-based semiconductor stacked structure, production method thereof, and compound semiconductor and light-emitting device each using the stacked structure
CN112420889B (zh) 氮化物半导体发光元件
US20080290364A1 (en) Semiconductor light-emitting element and a producing method thereof
WO2011118149A1 (ja) 半導体発光素子の製造方法
US20120153258A1 (en) Gallium nitride-based compound semiconductor light-emitting element
JP2002008998A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
TWI815193B (zh) 氮化物半導體發光元件
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
US20140284550A1 (en) Light-emitting device
JPH11266034A (ja) 窒化物半導体基板および窒化物半導体素子
JP7141425B2 (ja) 窒化物半導体発光素子
JP2008294018A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US8026525B2 (en) Boron phosphide-based semiconductor light-emitting device
JP2011035131A (ja) Ｉｔｏ電極の形成方法、半導体素子のｉｔｏ電極及びｉｔｏ電極を備えた半導体素子
TW202008614A (zh) 氮化物半導體發光元件及其製造方法
JP7405902B2 (ja) 窒化物半導体発光素子
JP2007201146A (ja) 発光素子及びその製造方法
JP2000261099A (ja) Ｉｉｉ族窒化物レーザーダイオードおよびその製造方法