JP7345615B2 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
JP7345615B2
JP7345615B2 JP2022160233A JP2022160233A JP7345615B2 JP 7345615 B2 JP7345615 B2 JP 7345615B2 JP 2022160233 A JP2022160233 A JP 2022160233A JP 2022160233 A JP2022160233 A JP 2022160233A JP 7345615 B2 JP7345615 B2 JP 7345615B2
Authority
JP
Japan
Prior art keywords
layer
dislocation
less
light emitting
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022160233A
Other languages
English (en)
Other versions
JP2022176293A (ja
Inventor
勇介 松倉
シリル ペルノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2022160233A priority Critical patent/JP7345615B2/ja
Publication of JP2022176293A publication Critical patent/JP2022176293A/ja
Application granted granted Critical
Publication of JP7345615B2 publication Critical patent/JP7345615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Luminescent Compositions (AREA)

Description

本発明は、窒化物半導体発光素子に関する。
近年、紫外光を出力する発光ダイオードやレーザダイオード等の窒化物半導体発光素子が提供されており、発光出力を向上させた窒化物半導体発光素子の開発が進められている(特許文献1参照。)。
特許文献1に記載の窒化物半導体発光素子は、基板と、基板上に形成されたバッファ層と、バッファ層上に形成されたn型クラッド層と、n型クラッド層上に形成され、多重量子井戸層を含む活性層と、活性層上に形成された多重半導体層と、多重半導体層上に形成されたp側電極と、n型クラッド層の一部の領域上に形成されたn側電極と、を備えたものである。多重半導体層は、電子ブロック層と、電子ブロック層上に形成されたp型クラッド層と、p型クラッド層上に形成されたp型コンタクト層と、を含んでいる。
この窒化物半導体発光素子では、p型コンタクト層の厚さが、例えば10nmと薄くなっており、これによって、発光出力を向上させることができるようになっている。
特開2019-121654号公報
しかし、上記従来の窒化物半導体発光素子では、活性層からの転位(転位線)が、p型コンタクト層(特にp型コンタクト層の表面)に達してしまうという問題があった。このようなp型コンタクト層から活性層に至る転位が生じると、当該転位部分で電流集中が生じ、当該転位部分を介して、p側電極の金属元素が活性層に入り込んでしまう。これによって、窒化物半導体発光素子の発光出力が、通電時間に伴って経時的に低下しやすくなってしまう。
そこで、本発明は、発光出力を向上させることができると共に、発光出力の経時的低下を抑制することができる窒化物半導体発光素子を提供することを目的とする。
本発明は、上記目的を達成するために、紫外光を出力する窒化物半導体発光素子であって、前記紫外光を発生させる量子井戸構造を含んだ活性層と、前記活性層上に形成され、前記活性層からの転位を止め又は曲げる転位抑制構造を含んだ転位抑制構造含有層と、前記転位抑制構造含有層上に形成され、10nm以上30nm以下の厚さを有するp型コンタクト層と、を備え、前記転位抑制構造は、積層方向に直交する方向の縦横に点在した複数の転位抑制部により構成され、前記転位抑制構造含有層には、前記積層方向におけるSi濃度の濃度分布について、前記転位抑制構造含有層内の他の部分より高い濃度ピークが存在し、前記Si濃度の濃度ピークにおけるSi濃度は、1×1018[atoms/cm]以上1×1020[atoms/cm]以下であり、前記転位抑制構造含有層には、前記積層方向におけるMg濃度の濃度分布について、前記転位抑制構造含有層内の他の部分より高い濃度ピークが存在し、前記Mg濃度の濃度ピークの位置と前記Si濃度の濃度ピークの位置とは、前記積層方向における同一の位置、又はズレが±5nm以下のほぼ同一の位置であることを特徴とする窒化物半導体発光素子を提供する。なお、ここにいう「上」とは、一つの対象物と他の対象物との相対的な位置関係を示すものであり、当該一つの対象物が第三対象物を間に挟まずに直接当該他の対象物の上に配置されている状態のみならず、当該一つの対象物が第三対象物を間に挟んで当該他の対象物の上に配置されている状態も含む概念である。
本発明によれば、発光出力を向上させることができると共に、発光出力の経時的低下を抑制することができる窒化物半導体発光素子を提供することができる。
本発明の一実施形態に係る発光素子の構成の一例を概略的に示した断面図である。 転位抑制構造含有層周りを示した断面図である。 転位抑制構造含有層の表面におけるAFM画像である。 転位抑制部周りを示した断面図(a)及び平面図(b)である。 転位発生状態における積層方向に直交する方向から見た転位抑制部周りのTEM画像である。 (a)は、積層方向におけるSi濃度の濃度分布を示したグラフであり、(b)は、積層方向におけるMg濃度の濃度分布を示したグラフである。 発光素子の製造工程を示したフローチャートである。 実施例及び各比較例における初期発光出力及び通電後残存発光出力を示した表である。
(実施形態)
本発明の実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の技術的事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。また、各図面における各構成要素の寸法比は、必ずしも実際の窒化物半導体発光素子の寸法比と一致するものではない。なお、以下、本発明を説明するにあたり、窒化物半導体発光素子の各層の積層方向を単に「積層方向」と呼称し、窒化物半導体発光素子を単に「発光素子」と呼称する。また、以下の説明において「上」とは、一つの対象物と他の対象物との相対的な位置関係を示すものであり、当該一つの対象物が第三対象物を間に挟まずに直接当該他の対象物の上に配置されている状態のみならず、当該一つの対象物が第三対象物を間に挟んで当該他の対象物の上に配置されている状態も含むものとする。
図1は、本発明の一実施形態に係る発光素子1の構成の一例を概略的に示した断面図である。発光素子1には、例えば、レーザダイオードや発光ダイオード(Light Emitting Diode:LED)が含まれる。本実施形態では、発光素子1として、中心波長が200nm以上365nm以下の紫外光(いわゆる深紫外光)を出力する発光ダイオード(LED)を例に挙げて説明する。
図1に示すように、発光素子1は、基板10と、基板10上に形成されたバッファ層20と、バッファ層20上に形成されたn型クラッド層30と、n型クラッド層30上に形成され、紫外光を発生させる多重量子井戸構造を含んだ活性層40と、活性層40上に形成された多重半導体層50と、多重半導体層50上に形成されたp側電極60と、n型クラッド層30の一部の領域上に形成されたn側電極70と、を有して構成されている。
発光素子1を構成する半導体には、例えば、AlGa1-xN(0≦x≦1)にて表される2元系又は3元系のIII族窒化物半導体を用いることができる。なお、窒素(N)の一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置き換えてもよい。
基板10は、サファイア(Al)単結晶を含むサファイア基板である。なお、基板10には、サファイア基板の他に、例えば、窒化アルミニウム(AlN)基板や、窒化アルミニウムガリウム(AlGaN)基板を用いてもよい。
バッファ層20は、窒化アルミニウムにより形成されている。また、基板10が、AlN基板またはAlGaN基板である場合、バッファ層20は、必ずしも設けなくてもよい。
n型クラッド層30には、n型のAlGaN(以下、単に「n型AlGaN」ともいう)により形成された層であり、n型の不純物としてシリコン(Si)がドープされたAlGa1-pN(0<p≦1)層を用いることができる。本実施形態において、n型クラッド層30のドーパント濃度(Si濃度)は、0.5×1019[atoms/cm]以上2.5×1019[atoms/cm]以下である。また、n型クラッド層30を形成するAlGaNのAl組成比は、50%以上60%以下である(0.5≦p≦0.6)と共に、井戸層42のAl組成比よりも大きい(p>r)。なお、n型クラッド層30を形成するAlGaNのAl組成比は、井戸層42のAl組成比よりも大きい範囲で可能な限り小さい値であることが好ましい。また、n型クラッド層30にドープするn型の不純物としては、シリコンに代えて、ゲルマニウム(Ge)、セレン(Se)、テルル(Te)等を用いてもよい。また、n型クラッド層30の構造は、単層構造であってもよいし、多層構造であってもよい。
活性層40は、n型クラッド層30側に障壁層41が位置し、多重半導体層50側に井戸層42が位置するように、3つの障壁層41と3つの井戸層42とを交互に積層した多重量子井戸構造(量子井戸構造)を含んだ層である。活性層40は、多重量子井戸構造内で電子及びホールを結合させて所定の波長の光を発生させる。本実施形態では、活性層40は、波長365nm以下の深紫外光を出力するためにバンドギャップが3.4eV以上となるように構成されており、当該多重量子井戸構造に起因して中心波長が200nm以上365nm以下の紫外光が発生する。なお、障壁層41及び井戸層42の数は3つずつに限定されるものではなく、それぞれ2つずつ設けてもよいし、それぞれ4つ以上設けてもよい。また、障壁層41及び井戸層42がそれぞれ1つずつ設けられた単一量子井戸構造の構成であってもよい。
各障壁層41には、アンドープのAlGa1-qN(0<q≦1)層を用いることができる。本実施形態において、各障壁層41を形成するAlGaNのAl組成比は、50%以上である(q≧0.5)。好ましくは、60%以上90%以下である(0.6≦q≦0.9)。また、各障壁層41は、2nm以上50nm以下の厚さを有している。好ましくは、5nm以上20nm以下の厚さを有している。なお、各障壁層41は、n型不純物やp型不純物を含んだ層であってもよい。
各井戸層42には、アンドープのAlGa1-rN(0≦r<1)を用いることができる。本実施形態において、各井戸層42を形成するAlGaNのAl組成比は、30%以上40%以下である(0.3≦r≦0.4)。また、各井戸層42は、2nm以上3.5nm以下の厚さを有している。なお、本実施形態にように活性層40の量子井戸構造として多重量子井戸構造を採用する場合、多重半導体層50に接する井戸層42以外の各井戸層42及び各障壁層41は、n型不純物を含んでいてもよい。
多重半導体層50は、活性層40上に形成された電子ブロック層51と、電子ブロック層51上に形成され、活性層40からの転位D(転位線)(図5参照)を湾曲させる転位抑制構造520を含んだ転位抑制構造含有層52と、転位抑制構造含有層52上に形成されたp型クラッド層53と、p型クラッド層53上に形成されたp型コンタクト層54と、を備えている。すなわち、本実施形態の発光素子1では、転位抑制構造含有層52が、電子ブロック層51を介して活性層40上に形成され、p型コンタクト層54が、p型クラッド層53を介して転位抑制構造含有層52上に形成されている。なお、ここにいう転位Dは、発光素子1に形成された複数の層を貫通する貫通転位である。また、転位抑制構造含有層52については、後述する。
電子ブロック層51は、活性層40側の第1電子ブロック層51aと、転位抑制構造含有層52側の第2電子ブロック層51bと、から成る。電子ブロック層51は、電子がオーバーフローし、p型クラッド層53側へ侵入することを抑制する役割を担っている。
第1電子ブロック層51aには、p型のAlGaN(以下、単に「p型AlGaN」ともいう)により形成された層であり、p型の不純物としてマグネシウム(Mg)がドープされたAlGa1-sN(0<s≦1)層を用いることができる。本実施形態において、第1電子ブロック層51aのドーパント濃度(Mg濃度)は、5×1019[atoms/cm]以下である。また、第1電子ブロック層51aは、30nm以下の厚さを有している。好ましくは、0.5nm以上5nm以下の厚さを有している。より好ましくは、1.5nm以上2.5nm以下の厚さを有している。なお、第1電子ブロック層51aを形成するAlGaNのAl組成比は、80%以上(s≧0.8)であることが好ましい。
第2電子ブロック層51bには、p型のAlGaNにより形成された層であり、p型の不純物としてマグネシウムがドープされたAlGa1-tN(0<t<1)層を用いることができる。本実施形態において、第2電子ブロック層51bのドーパント濃度(Mg濃度)は、1×1018[atoms/cm]以上1×1020[atoms/cm]以下である。また、第2電子ブロック層51bを形成するAlGaNのAl組成比は、45%以上90%以下である(0.45≦t≦0.9)と共に、第1電子ブロック層51aのAl組成比よりも小さくp型クラッド層53のAl組成比よりも大きい(v<t<s、u<t<s)。また、第2電子ブロック層51bは、5nm以上100nm以下の厚さを有している。なお、第2電子ブロック層51bの厚さは、p型コンタクト層54よりも薄いことが好ましい。また、第1電子ブロック層51a及び第2電子ブロック層51bは、必ずしもp型の半導体層に限られず、アンドープの半導体層であってもよい。
p型クラッド層53は、転位抑制構造含有層52側の第1p型クラッド層53aと、p型コンタクト層54側の第2p型クラッド層53bと、から成る。
第1p型クラッド層53aには、p型AlGaN又はp型GaNにより形成される層であり、p型の不純物としてマグネシウムがドープされたAlGa1-uN(0≦u≦1)層を用いることができる。本実施形態において、第1p型クラッド層53aのドーパント濃度(Mg濃度)は、1×1018[atoms/cm]以上1×1020[atoms/cm]以下である。また、第1p型クラッド層53aを形成するAlGaNのAl組成比は、55%以上65%以下である(0.55≦u≦0.65)。また、第1p型クラッド層53aは、10nm以上100nm以下の厚さを有している。好ましくは、55nm以上85nm以下の厚さを有している。
第2p型クラッド層53bには、p型AlGaN又はp型GaNにより形成される層であり、p型の不純物としてマグネシウムがドープされたAlGa1-vN(0≦v≦1)層を用いることができる。本実施形態において、第2p型クラッド層53bのドーパント濃度(Mg濃度)は、1×1018[atoms/cm]以上1×1020[atoms/cm]以下である。また、第2p型クラッド層53bを形成するAlGaNのAl組成比は、厚さ方向において第1p型クラッド層53a側からp型コンタクト層54側に向かって、60%から0%に徐々に減少していく組成傾斜となっている。また、第2p型クラッド層53bは、2nm以上8nm以下の厚さを有している。このように組成傾斜を設けることで、p型クラッド層53とp型コンタクト層54とのAl組成比の差による転位Dの発生を抑制することができる。
p型コンタクト層54には、p型AlGaN又はp型GaNにより形成される層であり、p型の不純物としてマグネシウムがドープされたAlGa1-wN(0≦w≦1)層を用いることができる。本実施形態において、p型コンタクト層54のドーパント濃度(Mg濃度)は、5×1018[atoms/cm]以上5×1020[atoms/cm]以下である。また、p型コンタクト層54を形成するAlGaNのAl組成比は、10%以下である(0≦w≦0.1)。好ましくは、0%である(w=0)。また、p型コンタクト層54は、10nm以上30nm以下の厚さを有している。好ましくは、15nm以上25nm以下の厚さを有している。
なお、電子ブロック層51、p型クラッド層53及びp型コンタクト層54にドープするp型の不純物としては、マグネシウムに代えて、亜鉛(Zn)、ベリリウム(Be)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、炭素(C)等を用いてもよい。
また、電子ブロック層51、p型クラッド層53及びp型コンタクト層54における、シリコンのドーパント濃度(Si濃度)は、5×1017[atoms/cm]以下、すなわち、測定装置のバックグラウンドレベルであることが好ましい。
p側電極60は、ロジウム(Rh)で形成されている。なお、p側電極60は、紫外線に対する反射率が大きい材料で構成されることが好ましい。
n側電極70は、n型クラッド層30の上に順にチタン(Ti)/アルミニウム(Al)/チタン/金(Au)が積層された多層膜で形成されている。
次に図2乃至図4を参照して、転位抑制構造含有層52について説明する。転位抑制構造含有層52は、主に、Al組成比が75%以上85%以下のAlGa1-yN(0.75≦y≦0.85)により形成されている(すなわち、後述の転位抑制部521以外の部分は、Al組成比が75%以上85%以下のAlGaNにより形成されている)。そして、図2及び図3に示すように、転位抑制構造含有層52は、複数の転位抑制部521が積層方向に直交する方向の縦横に点在して成る転位抑制構造520を含んでいる。なお、図2は、転位抑制構造含有層52周りを示した断面図であり、図3は、転位抑制構造含有層52の表面におけるAFM画像(原子間力顕微鏡による表面観察結果の画像)である。
各転位抑制部521は、Vピットで構成されている。本実施形態において、Vピットは、シリコンが母相にドープされた若しくはシリコンを含む化合物(SiN等)が母相中に析出したことにより母相の成長モードが変わった(C面以外の面の成長が促進される等)部分である。具体的には、各転位抑制部521は、図4(a)に示すように、積層方向に直交する方向から見て、活性層40側を先側として先細りした台形の断面形状を有する。また、各転位抑制部521は、図4(b)に示すように、積層方向から見て、六角形の平面形状を有している。すなわち、各転位抑制部521は、活性層40側を先側とする六角推台形状に形成されている。また、各転位抑制部521の積層方向における高さL1は、5nm以上50nm以下である。好ましくは、10nm以上30nm以下である。また、各転位抑制部521の積層方向に直交する方向における幅L2は、5nm以上200nm以下である。さらに、各転位抑制部521と活性層40との積層方向における離間距離L3(各転位抑制部521の活性層40側の端面位置と、多重半導体層50及び活性層40間の界面位置との積層方向における距離)は、0nm以上100nm以下である。好ましくは、50nm以下である。より好ましくは、30nm以下である。なお、転位抑制構造含有層52の厚さは、各転位抑制部521の積層方向における高さL1によって決まるため、転位抑制構造含有層52の厚さは、5nm以上50nm以下である。好ましくは、10nm以上30nm以下である。
このような転位抑制部521を設けたことで、図5に示すように、活性層40からの転位D(転位線)を各転位抑制部521で積層方向側方に湾曲させる(曲げる)ことができる。これによって、活性層40からの転位Dがp型コンタクト層54(特にp型コンタクト層54の表面)に到達するのを抑制することができる。すなわち、活性層40からp型コンタクト層54に至る転位が生じる事態を避けることができる。なお、各転位抑制部521によって、活性層40からの転位D(転位線)が積層方向側方に湾曲される理由は、各転位抑制部521で母相の成長モードが変わることで、転位Dの伝播方向が変化したものと推測される。また、転位Dは、基板10や基板10上に積層される各層の間の格子定数の差によって発生するものである。なお、図5は、転位発生状態における積層方向に直交する方向から見た転位抑制構造含有層52周りのTEM画像(透過型電子顕微鏡による撮影画像)である。
また、転位抑制構造含有層52では、図6(a)に示すように、積層方向におけるSi濃度の濃度分布について、転位抑制構造含有層52内の他の部分より高い濃度ピーク(極大値)が存在する。この濃度ピークにおけるSi濃度は、1×1018[atoms/cm]以上1×1020[atoms/cm]以下である。好ましくは、3×1018[atoms/cm]以上5×1019[atoms/cm]以下である。なお、図6(a)の例では、濃度ピークにおけるSi濃度は、3.41×1019[atoms/cm]である。このように、シリコンの濃度ピークを有することで、当該濃度ピークの位置に、マグネシウムが引き寄せられる。
さらに、転位抑制構造含有層52では、図6(b)に示すように、積層方向におけるMg濃度の濃度分布について、転位抑制構造含有層52内の他の部分より高い濃度ピーク(極大値)が存在する。この濃度ピークのMg濃度は、5×1018[atoms/cm]以上5×1020[atoms/cm]以下である。好ましくは、7×1018[atoms/cm]以上5×1019[atoms/cm]以下である。なお、図6(b)の例では、濃度ピークにおけるMg濃度は、2.67×1019[atoms/cm]である。
なお、Mg濃度の濃度ピークの位置と、Si濃度の濃度ピークの位置とは、積層方向における同一の位置となっている。厳密には、積層方向における、Mg濃度の濃度ピークの位置と、Si濃度の濃度ピークの位置とは、±5nm以下のズレがある場合もあるが、±5nm以下であれば、同一の位置にあるとみなせる。少なくとも、積層方向における、Mg濃度の濃度ピークの位置と、Si濃度の濃度ピークの位置とは、ズレが±5nm以下のほぼ同一の位置となっているといえる。なお、図6(a)及び(b)に示す濃度分布は、それぞれ、p型コンタクト層54の表面の位置を、積層方向における測定位置の起点(すなわち、測定位置=0)とし、基板10側の方向を正方向として示している。
(発光素子の製造工程)
次に図7を参照して、発光素子1の製造工程(製造方法)について説明する。本発光素子1の製造工程は、チャンバー内に、基板10となるウエハをセットした状態から行われる。
図7に示すように、発光素子1の製造工程では、バッファ層成長工程S1と、n型クラッド層成長工程S2と、活性層成長工程S3と、電子ブロック層成長工程S4と、転位抑制構造含有層形成工程S5と、p型クラッド層成長工程S6と、p型コンタクト層成長工程S7と、領域除去工程S8と、n側電極形成工程S9と、p側電極形成工程S10と、ダイシング工程S11と、を順に実行する。なお、各成長工程における各層の成長は、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)、分子線エピタキシ法(Molecular Beam Epitaxy:MBE)、ハライド気相エピタキシ法(Hydride Vapor Phase Epitaxy:HVPE)等の周知のエピタキシャル成長法を用いることができる。また、チャンバー内に、Al源としてトリメチルアルミニウム(TMA)、Ga源としてトリメチルガリウム(TMG)、及びN源としてアンモニア(NH)を適宜供給して、AlGaN層やAlN層、GaN層を成長させる。また、これらの原料ガスの供給量を調整することで、各層のAl組成比が目的とする値になるように制御が行われる。
バッファ層成長工程S1では、ウエハ上(ウエハの表面)に、バッファ層20を1000℃以上1400℃以下の高温成長でエピタキシャル成長させる。また、バッファ層成長工程S1では、バッファ層20のAl組成比が100%となり且つバッファ層20の厚さが1800nm以上2200nm以下となるように、バッファ層20を成長させる。
n型クラッド層成長工程S2では、バッファ層成長工程S1によって成長させたバッファ層20上(バッファ層20の表面)に、n型クラッド層30を1020℃以上1180℃以下の温度条件でエピタキシャル成長させる。また、n型クラッド層成長工程S2では、n型クラッド層30のAl組成比が50%以上60%以下となり且つn型クラッド層30の厚さが1800nm以上2200nm以下となるように、n型クラッド層30を成長させる。
活性層成長工程S3では、n型クラッド層成長工程S2によって成長させたn型クラッド層30上(n型クラッド層30の表面)に、活性層40を1000℃以上1100℃以下の温度条件でエピタキシャル成長させる。すなわち、活性層40を成す3層の障壁層41及び3層の井戸層42を1層ずつ交互にエピタキシャル成長させる。また、活性層成長工程S3では、各障壁層41のAl組成比が50%以上(好ましくは、60%以上90%以下)となり且つ各障壁層41の厚さが2nm以上50nm以下(好ましくは、5nm以上20nm以下)となるように、各障壁層41を成長させ、各井戸層42のAl組成比が30%以上40%以下となり且つ各井戸層42の厚さが2nm以上3.5nm以下となるように、各井戸層42を成長させる。
電子ブロック層成長工程S4では、活性層成長工程S3によって成長させた活性層40上(活性層40の表面)に、第1電子ブロック層51a及び第2電子ブロック層51bを1000℃以上1100℃以下の温度条件でエピタキシャル成長させる。これにより、活性層40上に、電子ブロック層51を成長させる。また、電子ブロック層成長工程S4では、第1電子ブロック層51aのAl組成比が80%(好ましくは、100%)となり且つ第1電子ブロック層51aの厚さが30nm以下(好ましくは、0.5nm以上5nm、より好ましくは、1.5nm以上2.5nm以下)となるように、第1電子ブロック層51aを成長させ、第2電子ブロック層51bのAl組成比が45%以上90%以下となり且つ第2電子ブロック層51bの厚さが10nm以上115nm以下となるように、第2電子ブロック層51bを成長させる。なお、本実施形態では、第2電子ブロック層51bの一部が転位抑制構造含有層52となる構成であるため、転位抑制構造含有層52の厚さ(5nm以上15nm以下)分だけ、最終的な第2電子ブロック層51bの目標厚さ(5nm以上100nm以下)よりも厚くなるように、第2電子ブロック層51bを成長させる。
転位抑制構造含有層形成工程S5では、1000℃以上1100℃以下の温度条件で、チャンバー内に、テトラメチルシラン(TMSi)及びアンモニアが供給され、第2電子ブロック層51bの表面側に複数の転位抑制部521が形成される。すなわち、1000℃以上1100℃以下の温度条件で、チャンバー内に、テトラメチルシラン及びアンモニアが供給されると、第2電子ブロック層51bの表面側において、シリコンが母相にドープされ若しくはシリコンを含む化合物(SiN等)が母相中に析出される。その結果、母相の成長モードが変わり、複数の転位抑制部521が形成される。これによって、第2電子ブロック層51bの表面側に転位抑制構造520が形成され、第2電子ブロック層51bの表面側の一部が転位抑制構造含有層52になる形で、転位抑制構造含有層52が形成される。また、転位抑制構造含有層形成工程S5では、各転位抑制部521の積層方向における高さL1が、5nm以上50nm以下(好ましくは、10nm以上30nm以下)、各転位抑制部521の積層方向に直交する方向における幅L2が、5nm以上200nm以下、各転位抑制部521と活性層40との積層方向における離間距離L3が、0nm以上100nm以下(好ましくは、50nm以下、より好ましくは、30nm以下)となるように、転位抑制構造含有層52が形成される。上記したように、各転位抑制部521の積層方向における高さL1によって転位抑制構造含有層52の厚さが決まるため、転位抑制構造含有層形成工程S5では、転位抑制構造含有層52の厚さが、5nm以上50nm以下(好ましくは、10nm以上30nm以下)となるように、転位抑制構造含有層52が形成されるともいえる。
p型クラッド層成長工程S6では、転位抑制構造含有層形成工程S5によって形成させた転位抑制構造含有層52上(転位抑制構造含有層52の表面)に、第1p型クラッド層53a及び第2p型クラッド層53bを1000℃以上1100℃以下の温度条件でエピタキシャル成長させる。これにより、転位抑制構造含有層52上に、p型クラッド層53を成長させる。また、p型クラッド層成長工程S6では、第1p型クラッド層53aのAl組成比が55%以上65%以下となり且つ第1p型クラッド層53aの厚さが10nm以上100nm以下(好ましくは、55nm以上85nm以下)となるように、第1p型クラッド層53aを成長させ、第2p型クラッド層53bのAl組成比が60%から0%への組成傾斜となり且つ第2p型クラッド層53bの厚さが2nm以上8nm以下となるように、第2p型クラッド層53bを成長させる。また、第1p型クラッド層53aは、10nm以上100nm以下の厚さを有している。好ましくは、55nm以上85nm以下の厚さを有している。
p型コンタクト層成長工程S7では、p型クラッド層成長工程S6によって成長させたp型クラッド層53上(p型クラッド層53の表面)に、p型コンタクト層54を900℃以上1100℃以下の温度条件でエピタキシャル成長させる。p型コンタクト層成長工程S7では、p型コンタクト層54のAl組成比が10%以下(好ましくは0%)となり、且つp型コンタクト層54の厚さが10nm以上30nm以下(好ましくは15nm以上25nm以下)となるように、p型コンタクト層54を成長させる。
領域除去工程S8では、p型コンタクト層成長工程S7によって成長させたp型コンタクト層54上にマスクが形成され、活性層40、電子ブロック層51、転位抑制構造含有層52、p型クラッド層53及びp型コンタクト層54において、マスクが形成されていない領域が除去される。
n側電極形成工程S9では、n型クラッド層30の露出面30a(図1参照)上にn側電極70が形成される。p側電極形成工程S10では、マスクが除去されたp型コンタクト層54上に、p側電極60が形成される。n側電極70及びp側電極60は、例えば、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成することができる。
ダイシング工程S11では、ウエハ(ウエハ上に各層及び各電極を形成した積層構造体)を所定の寸法に切り分ける。これにより、図1に示す発光素子1が形成される。
(実施例及び比較例)
次に上記実施形態の具体例である発光素子1の実施例、並びに、転位抑制構造含有層52を有さない比較例である発光素子1の第1比較例及び第2比較例について説明する。実施例及び各比較例の構成は、特筆しない部分については、上記実施形態を準拠するものとする。
実施例では、バッファ層20、n型クラッド層30、障壁層41、井戸層42、第1電子ブロック層51a、第2電子ブロック層51b、転位抑制構造含有層52、第1p型クラッド層53a、第2p型クラッド層53b及びp型コンタクト層54の厚さを、それぞれ、2000nm、2000nm、7nm、3nm、1.8nm、13.8nm、10nm、70nm、5nm、20nmとなるようにした。また、各転位抑制部521について、積層方向の高さL1を13.3nm、積層方向に直交する方向における幅L2を42.2nm、活性層40と各転位抑制部521との離間距離L3を15.6nmとなるようにした。
第1比較例は、転位抑制構造含有層52及びp型クラッド層53を省略すると共に、p型コンタクト層54の厚さを厚くした構成であり、第1比較例では、バッファ層20、n型クラッド層30、障壁層41、井戸層42、第1電子ブロック層51a、第2電子ブロック層51b及びp型コンタクト層54の厚さを、それぞれ、2000nm、2000nm、7nm、3nm、1.8nm、23.8nm、700nmとなるようにした。
第2比較例は、転位抑制構造含有層52及び第2p型クラッド層53bを省略した構成であり、第2比較例では、バッファ層20、n型クラッド層30、障壁層41、井戸層42、第1電子ブロック層51a、第2電子ブロック層51b、第1p型クラッド層53a及びp型コンタクト層54の厚さを、それぞれ、2000nm、2000nm、7nm、3nm、1.8nm、23.8nm、75nm、20nmとなるようにした。
(測定結果)
上記実施例、第1比較例及び第2比較例において、初期発光出力及び通電後残存発光出力の測定を行ったところ、図8の表に示す結果が得られた。なお、本測定結果における初期発光出力は、未使用状態において350mAの電流を印加したときの発光出力であり、mW(ミリワット)を単位としている。また、本測定結果における通電後残存発光出力は、長時間通電を行った後において350mAの電流を印加したときの発光出力の、初期発光出力を100%としたときのパーセンテージであり、%(パーセント)を単位としている。また、通電後残存発光出力の測定では、長時間の通電として、実施例に対し208時間の通電を行い、第1比較例に対し160時間の通電を行い、第2比較例に対し96時間の通電を行った。
図8に示すように、初期発光出力について、実施例は、第1比較例よりも格段に高く、また第2実施例よりも高い値となった。また、同図に示すように、通電後残存発光出力について、実施例は、第2比較例よりも格段に高く、第1比較例よりも高い値となった。これらのように、p型コンタクト層54を薄くし且つp型コンタクト層54と活性層40との間に転位抑制構造含有層52を設けたことで、単にp型コンタクト層54を薄くしたときと同等以上の発光出力を得ることができ、且つ、単にp型コンタクト層54を厚くしたときと同等以上に、通電時間に伴う経時的な発光出力の低下を抑制することができることが分かる。
(実施形態の作用及び効果)
以上、上記実施形態の構成によれば、p型コンタクト層54を薄くし且つp型コンタクト層54と活性層40との間に転位抑制構造含有層52を設けたことで、活性層40中の転位D(貫通転位、転位線)がp型コンタクト層54(主にp型コンタクト層54の表面)に到達するのを抑制し、転位Dに伴う電流集中や金属元素の活性層40への侵入を防止して、通電時間に伴う経時的な発光出力の低下を抑制することができる(信頼性が向上される)と共に、発光出力を向上させることができる。すなわち、転位Dがp型コンタクト層54に到達するのを抑制すべくp型コンタクト層54の厚さを厚くすると、p型コンタクト層54の厚さによる光吸収によって、紫外光が吸収され、発光出力が低下してしまうところ、上記実施形態の構成によれば、p型コンタクト層54を薄くした場合であっても、活性層40からの転位Dがp型コンタクト層54に到達するのを抑制することができ、通電時間に伴う経時的な発光出力の低下を抑制することができる。そのため、経時的な発光出力の低下の抑制と、発光出力の向上と、を両立することができる。
また、転位抑制構造520によって、光散乱効果が生じるため、発光出力をより向上させることができる。すなわち、転位抑制構造520で光が散乱することで、光がp型コンタクト層54に入らずに、n型クラッド層30側に戻るため、発光出力をより向上させることができる。
(変形例)
なお、上記実施形態においては、転位抑制構造520(転位抑制部521)が、活性層40からの転位D(転位線)を湾曲させる構成であったが、転位抑制構造520(転位抑制部521)が、活性層40からの転位D(転位線)を止める構成であってもよい。
なお、上記実施形態においては、転位抑制部521が、積層方向に直交する方向から見て、活性層40側を先側とした断面台形状を有する構成であったが、転位抑制部521が、積層方向に直交する方向から見て、活性層40側を先側とした断面三角形状を有する構成であっても良い。さらに言えば、転位抑制部521が、積層方向に直交する方向から見て、断面正方形状、断面円形状、断面半円形状、断面楕円形状、断面半楕円形状、p型コンタクト層54側を先側とした断面台形状、p型コンタクト層54側を先側とした断面三角形状等を有する構成であってもよい。
また、上記実施形態においては、母相にSiを取り込ませて成長モードを変化させる、あるいはSiを含む化合物(SiN等)を析出させることにより転位抑制部521を形成していたが、転位抑制部521が、SiN、SiN、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体で形成されていてもよいし、転位抑制部521が、酸化珪素(SiO)、酸化チタン(TiO)、酸化ジルコニウム(ZrO)等の酸化物で形成されていてもよい。また、転位抑制部521が、いわゆるELO(選択横方向成長)マスクとして一般的に利用される周知の窒化物等で形成されていてもよいし、転位抑制部521が、チタン(Ti)、タングステン(W)等の高融点金属で形成されていてもよい。さらに言えば、転位抑制部521が、ここで挙げた材料の多層膜で形成されていてもよい。
さらに、上記実施形態においては、1000℃以上1100℃以下の温度条件で、テトラメチルシラン及びアンモニアをチャンバー内に供給することで、AlGaN層上に複数の転位抑制部521を形成する構成であったが、複数の転位抑制部521の形成方法として、蒸着、スパッタリング、VPE(Vapor Phase Epitaxy)等の周知の気相成長法を用いる構成であってもよい。
また、上記実施形態においては、転位抑制構造含有層52を、電子ブロック層51とp型クラッド層53との間に配置する構成であったが、転位抑制構造含有層52が、活性層40とp型コンタクト層54との間に位置する構成であれば、多重半導体層50のどの位置に配置する構成であってもよい。例えば、転位抑制構造含有層52を、活性層40と電子ブロック層51との間に配置する構成であってもよいし、転位抑制構造含有層52を、p型クラッド層53とp型コンタクト層54との間に配置する構成であってもよい。さらに言えば、転位抑制構造含有層52を、第1電子ブロック層51aと第2電子ブロック層51bとの間や、第1p型クラッド層53aと第2p型クラッド層53bとの間に配置する構成であってもよい。
さらに、上記実施形態においては、多重半導体層50が、転位抑制構造含有層52を1層のみ有する構成であったが、多重半導体層50が、転位抑制構造含有層52を複数層有する構成であってもよい。かかる場合にも、複数層の転位抑制構造含有層52の各位置は、多重半導体層50のどの位置に配置してもよい。例えば、多重半導体層50が、2層の転位抑制構造含有層52を有し、第1層を電子ブロック層51とp型クラッド層53との間に配置し、第2層をp型クラッド層53とp型コンタクト層54との間に配置する構成であってもよい。また、例えば、多重半導体層50が、2層の転位抑制構造含有層52を有し、第1層を活性層40と電子ブロック層51との間に配置し、第2層を電子ブロック層51とp型クラッド層53との間に配置する構成であってもよい。
またさらに、上記実施形態においては、多重半導体層50が、電子ブロック層51、転位抑制構造含有層52、p型クラッド層53、p型コンタクト層54を有する構成であったが、多重半導体層50において、電子ブロック層51を省略する構成であってもよいし、多重半導体層50において、p型クラッド層53を省略する構成であってもよい。さらに言えば、多重半導体層50において、電子ブロック層51及びp型クラッド層53の両方を省略する構成であってもよい。
また、上記実施形態においては、電子ブロック層51が、高Al組成比の第1電子ブロック層51aと、低Al組成比の第2電子ブロック層51bとから成る2層構造であったが、電子ブロック層51が1層のみから成る単層構造であってもよい。
さらに、上記実施形態においては、p型クラッド層53が、Al組成比が一定の第1p型クラッド層53aと、Al組成比が組成傾斜となっている第2p型クラッド層53bとの2層構造であったが、p型クラッド層53が1層のみから成る単層構造であってよい。
なお、上記実施形態において、活性層40が、積層方向に直交する方向の縦横に複数の転位抑制部(例えばVピット)が点在した転位抑制構造を有する構成であっても良い。かかる場合、平面視において、活性層40の転位抑制構造における各転位抑制部の位置と、転位抑制構造含有層52の転位抑制構造520における各転位抑制部521の位置と、が一致していることが好ましい。
(実施形態のまとめ)
次に、以上説明した実施形態から把握される技術思想について、実施形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施形態に具体的に示した部材等に限定するものではない。
[1]紫外光を出力する窒化物半導体発光素子(1)であって、前記紫外光を発生させる量子井戸構造を含んだ活性層(40)と、前記活性層(40)上に形成され、前記活性層(40)からの転位(D)を止め又は湾曲させる転位抑制構造(520)を含んだ転位抑制構造含有層(52)と、前記転位抑制構造含有層(52)上に形成され、10nm以上30nm以下の厚さを有するp型コンタクト層(54)と、を備えたことを特徴とする窒化物半導体発光素子(1)。
[2]前記転位抑制構造(520)は、積層方向に直交する方向の縦横に点在した複数の転位抑制部(521)により構成されていることを特徴とする[1]に記載の窒化物半導体発光素子(1)。
[3]前記複数の転位抑制部(521)のそれぞれは、Vピットであることを特徴とする[2]に記載の窒化物半導体発光素子(1)。
[4]前記複数の転位抑制部(521)のそれぞれは、前記積層方向に直交する方向から見て、前記活性層(40)側を先側とする断面台形状又は断面三角形状を有していることを特徴とする[2]又は[3]に記載の窒化物半導体発光素子(1)。
[5]前記複数の転位抑制部(521)のそれぞれの前記積層方向における高さ(L1)は、5nm以上50nm以下であることを特徴とする[2]乃至[4]のいずれか1つに記載の窒化物半導体発光素子(1)。
[6]前記複数の転位抑制部(521)のそれぞれの前記積層方向に直交する方向における幅(L2)は、5nm以上200nm以下であることを特徴とする[2]乃至[5]のいずれか1つに記載の窒化物半導体発光素子(1)。
[7]前記積層方向における前記各転位抑制部(521)と前記活性層(40)との前記積層方向における離間距離(L3)は、0nm以上100nm以下であることを特徴とする[2]乃至[6]のいずれか1つに記載の窒化物半導体発光素子(1)。
1:発光素子、 40:活性層、 52:転位抑制構造含有層、 54:p型コンタクト層、 520:転位抑制構造、 521:転位抑制部、 D:転位、 L1:積層方向における高さ、 L2:積層方向に直交する方向における幅、 L3:転位抑制部と活性層との離間距離

Claims (6)

  1. 紫外光を出力する窒化物半導体発光素子であって、
    前記紫外光を発生させる量子井戸構造を含んだ活性層と、
    前記活性層上に形成され、前記活性層からの転位を止め又は曲げる転位抑制構造を含んだ転位抑制構造含有層と、
    前記転位抑制構造含有層上に形成され、10nm以上30nm以下の厚さを有するp型コンタクト層と、を備え、
    前記転位抑制構造は、積層方向に直交する方向の縦横に点在した複数の転位抑制部により構成され、
    前記転位抑制構造含有層には、前記積層方向におけるSi濃度の濃度分布について、前記転位抑制構造含有層内の他の部分より高い濃度ピークが存在し、
    前記Si濃度の濃度ピークにおけるSi濃度は、1×1018[atoms/cm]以上1×1020[atoms/cm]以下であり、
    前記転位抑制構造含有層には、前記積層方向におけるMg濃度の濃度分布について、前記転位抑制構造含有層内の他の部分より高い濃度ピークが存在し、
    前記Mg濃度の濃度ピークの位置と前記Si濃度の濃度ピークの位置とは、前記積層方向における同一の位置、又はズレが±5nm以下のほぼ同一の位置であることを特徴とする窒化物半導体発光素子。
  2. 前記複数の転位抑制部のそれぞれは、Vピットであることを特徴とする請求項1に記載の窒化物半導体発光素子。
  3. 前記複数の転位抑制部のそれぞれは、前記積層方向に直交する方向から見て、前記活性層側を先側とする断面台形状又は断面三角形状を有していることを特徴とする請求項1又は2に記載の窒化物半導体発光素子。
  4. 前記複数の転位抑制部のそれぞれの前記積層方向における高さは、5nm以上50nm以下であることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体発光素子。
  5. 前記複数の転位抑制部のそれぞれの前記積層方向に直交する方向における幅は、5nm以上200nm以下であることを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体発光素子。
  6. 前記複数の転位抑制部のそれぞれと前記活性層との前記積層方向における離間距離は、0nm以上100nm以下であることを特徴とする請求項1乃至5のいずれか1項に記載の窒化物半導体発光素子。
JP2022160233A 2020-10-16 2022-10-04 窒化物半導体発光素子 Active JP7345615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022160233A JP7345615B2 (ja) 2020-10-16 2022-10-04 窒化物半導体発光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020175018A JP7154266B2 (ja) 2020-10-16 2020-10-16 窒化物半導体発光素子
JP2022160233A JP7345615B2 (ja) 2020-10-16 2022-10-04 窒化物半導体発光素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020175018A Division JP7154266B2 (ja) 2020-10-16 2020-10-16 窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2022176293A JP2022176293A (ja) 2022-11-25
JP7345615B2 true JP7345615B2 (ja) 2023-09-15

Family

ID=81185681

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020175018A Active JP7154266B2 (ja) 2020-10-16 2020-10-16 窒化物半導体発光素子
JP2022160233A Active JP7345615B2 (ja) 2020-10-16 2022-10-04 窒化物半導体発光素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020175018A Active JP7154266B2 (ja) 2020-10-16 2020-10-16 窒化物半導体発光素子

Country Status (3)

Country Link
JP (2) JP7154266B2 (ja)
CN (1) CN114388665A (ja)
TW (1) TWI815193B (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008273835A (ja) 2008-06-09 2008-11-13 Sharp Corp 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
JP2011166031A (ja) 2010-02-12 2011-08-25 Toshiba Corp 半導体発光素子
US20120145992A1 (en) 2009-08-28 2012-06-14 Seoul Opto Device Co., Ltd. Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
JP2015126134A (ja) 2013-12-26 2015-07-06 ウシオ電機株式会社 半導体発光素子及びその製造方法
US20160087154A1 (en) 2014-09-19 2016-03-24 PlayNitride Inc. Nitride semiconductor structure
US20160172532A1 (en) 2014-12-12 2016-06-16 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light-emitting device
WO2016143574A1 (ja) 2015-03-06 2016-09-15 株式会社トクヤマ Iii族窒化物半導体発光素子および該素子構成を含むウエハ
JP2017045798A (ja) 2015-08-25 2017-03-02 株式会社東芝 窒化物半導体積層体および半導体発光素子
WO2018012585A1 (ja) 2016-07-13 2018-01-18 シャープ株式会社 発光ダイオードおよび発光装置
JP2018125428A (ja) 2017-02-01 2018-08-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2018151157A1 (ja) 2017-02-17 2018-08-23 Dowaエレクトロニクス株式会社 深紫外発光素子およびその製造方法
JP2019054122A (ja) 2017-09-15 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2019121654A (ja) 2017-12-28 2019-07-22 日機装株式会社 窒化物半導体発光素子
WO2020011117A1 (zh) 2018-07-12 2020-01-16 江西兆驰半导体有限公司 一种提高光提取效率的紫外发光二极管芯片及其制作方法
JP2020075842A (ja) 2018-11-09 2020-05-21 学校法人 名城大学 窒化物半導体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145515A (ja) * 1997-11-10 1999-05-28 Mitsubishi Cable Ind Ltd GaN系半導体発光素子およびその製造方法
KR20050072862A (ko) * 2004-01-07 2005-07-12 엘지전자 주식회사 누설 전류를 감소시킬 수 있는 발광 소자 제조 방법
TWI415292B (zh) * 2007-07-04 2013-11-11 Univ Nat Chiao Tung Light emitting element having a nanometer stripe structure and a method of manufacturing the same
KR20120095652A (ko) * 2011-02-21 2012-08-29 삼성전자주식회사 반도체 발광소자
JP5908979B2 (ja) * 2012-06-13 2016-04-26 シャープ株式会社 窒化物半導体発光素子及びその製造方法
JP6227134B2 (ja) * 2014-06-03 2017-11-08 シャープ株式会社 窒化物半導体発光素子

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008273835A (ja) 2008-06-09 2008-11-13 Sharp Corp 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
US20120145992A1 (en) 2009-08-28 2012-06-14 Seoul Opto Device Co., Ltd. Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
JP2011166031A (ja) 2010-02-12 2011-08-25 Toshiba Corp 半導体発光素子
JP2015126134A (ja) 2013-12-26 2015-07-06 ウシオ電機株式会社 半導体発光素子及びその製造方法
US20160087154A1 (en) 2014-09-19 2016-03-24 PlayNitride Inc. Nitride semiconductor structure
US20160172532A1 (en) 2014-12-12 2016-06-16 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light-emitting device
WO2016143574A1 (ja) 2015-03-06 2016-09-15 株式会社トクヤマ Iii族窒化物半導体発光素子および該素子構成を含むウエハ
JP2017045798A (ja) 2015-08-25 2017-03-02 株式会社東芝 窒化物半導体積層体および半導体発光素子
WO2018012585A1 (ja) 2016-07-13 2018-01-18 シャープ株式会社 発光ダイオードおよび発光装置
JP2018125428A (ja) 2017-02-01 2018-08-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2018151157A1 (ja) 2017-02-17 2018-08-23 Dowaエレクトロニクス株式会社 深紫外発光素子およびその製造方法
JP2019054122A (ja) 2017-09-15 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2019121654A (ja) 2017-12-28 2019-07-22 日機装株式会社 窒化物半導体発光素子
WO2020011117A1 (zh) 2018-07-12 2020-01-16 江西兆驰半导体有限公司 一种提高光提取效率的紫外发光二极管芯片及其制作方法
JP2020075842A (ja) 2018-11-09 2020-05-21 学校法人 名城大学 窒化物半導体

Also Published As

Publication number Publication date
TWI815193B (zh) 2023-09-11
JP2022066094A (ja) 2022-04-28
CN114388665A (zh) 2022-04-22
TW202218179A (zh) 2022-05-01
US20220123174A1 (en) 2022-04-21
JP2022176293A (ja) 2022-11-25
JP7154266B2 (ja) 2022-10-17

Similar Documents

Publication Publication Date Title
US9620671B2 (en) Nitride semiconductor light emitting element and method for manufacturing same
KR100267839B1 (ko) 질화물 반도체 장치
US8134170B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US6441393B2 (en) Semiconductor devices with selectively doped III-V nitride layers
JP3658112B2 (ja) 窒化物半導体レーザダイオード
US11227974B2 (en) Nitride semiconductor light-emitting element and production method for nitride semiconductor light-emitting element
JP2006108585A (ja) Iii族窒化物系化合物半導体発光素子
US11404603B2 (en) Nitride semiconductor light-emitting element
US8546167B2 (en) Gallium nitride-based compound semiconductor light-emitting element
US7612362B2 (en) Nitride semiconductor light emitting device
US11322654B2 (en) Nitride semiconductor light-emitting element
JP6917953B2 (ja) 窒化物半導体発光素子
JP7345615B2 (ja) 窒化物半導体発光素子
US20220131043A1 (en) Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element
US12009457B2 (en) Nitride semiconductor light-emitting element
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
US20140284550A1 (en) Light-emitting device
JP4698053B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP7450081B1 (ja) 窒化物半導体発光素子
JP7405902B2 (ja) 窒化物半導体発光素子
JP4591111B2 (ja) Iii族窒化物系化合物半導体素子又は発光素子の製造方法
JP7448626B1 (ja) 窒化物半導体発光素子の製造方法
JP7340047B2 (ja) 窒化物半導体発光素子の製造方法
JP2000261099A (ja) Iii族窒化物レーザーダイオードおよびその製造方法
JP4239444B2 (ja) 窒化物半導体レーザダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150