TW202211225A - 半導體記憶裝置 - Google Patents

Abstract

提供一種半導體記憶裝置，能夠抑制耗電增加，同時避免列鎚擊問題造成的資料破壞。半導體記憶裝置，包含：控制部，控制記憶體的刷新操作以複數個間隔之中的任何一種間隔執行；對記憶體要求讀取或寫入存取時，控制記憶體的刷新操作以複數個間隔之中的最短間隔執行，直到滿足既定的條件。

Description

半導體記憶裝置

本發明關於半導體記憶裝置。

動態隨機存取記憶體(Dynamic Random Access Memory)是一種揮發性記憶體，藉由將電荷蓄積在電容器(Capacitor)來記憶資訊，一旦沒有供給電源，記憶的資訊將會遺失。由於蓄積在電容器的電荷經過一定時間之後就會放電，因此DRAM需要定期充電，這樣的記憶保持操作稱為刷新(Refresh)。

然而，在執行刷新的期間，若對同一列(Row)位址的多次讀取及/或寫入要求太集中，則有可能會發生列鎚擊(Row Hammer)問題。所謂的列鎚擊問題，是在一定時間內對同一列位址的多次存取太集中時，物理上與該列位址相鄰的列位址，所對應的資料位元的電荷因為放電而引起資料破壞的問題。

第1圖表示對半導體記憶裝置的讀寫存取要求的模式、以及刷新間隔之間的關係的一例。第1圖所示的範例中，假設每經過一定時間(間隔I1)就執行刷新。如第1圖(a)所示，不頻繁要求讀寫存取時，記憶體的資料保持特性並不會受損。然而，若如第1圖(b)所示，頻繁要求讀寫存取時，則記憶體的資料保持特性將受損(換言之，資料位元的電荷放電)，資料保持時間將縮短。藉此，就有可能發生資料破壞。

為了解決關於列鎚擊的問題，舉例來說，有人考慮過將記憶體的刷新間隔(I1)設定成更短。然而，在這種情況下，刷新會變得以很短的間隔頻繁執行，因此半導體記憶裝置的耗電有增加之虞。

本發明是有鑑於上述課題而成，目的在於提供一種半導體記憶裝置，能夠抑制耗電增加，同時避免列鎚擊問題造成的資料破壞。

為了解決上述課題，本發明提供一種半導體記憶裝置，包含：控制部，控制記憶體的刷新操作以複數個間隔之中的任何一種間隔執行；對該記憶體要求讀取或寫入存取時，控制該記憶體的刷新操作以該複數個間隔之中的最短間隔執行，直到滿足既定的條件。(發明1)

依照相關的發明(發明1)，對記憶體要求讀取或寫入存取時，由於記憶體的刷新操作是以最短間隔執行，直到滿足既定的條件，因此，即使頻繁地要求讀取或寫入存取時，也能相應於此頻繁地執行記憶體的刷新操作。藉此，能夠避免列鎚擊問題造成的資料破壞。另外，若沒有要求讀取或寫入存取時，由於可以讓記憶體的刷新操作以比最短間隔還要長的間隔來執行，因此，舉例來說，與記憶體的刷新操作經常以最短間隔執行的情況比較起來，可以減低刷新操作執行的次數。藉此，能抑制半導體記憶裝置的耗電增加。

上述發明(發明1)當中，該既定的條件，也可以是以該最短間隔將該記憶體的刷新操作執行既定的次數。(發明2)

依照相關的發明(發明2)，在記憶體的刷新操作以最短間隔執行了既定的次數之前，都能夠縮短記憶體的刷新間隔。

上述發明(發明1~2)當中，該控制部也可以包含：選擇器，基於控制訊號，輸出該複數個間隔之中的任何一種間隔的刷新觸發訊號；以及電路部，對該記憶體要求讀取或寫入存取時，產生該控制訊號並輸出至該選擇器，使得該最短間隔的刷新觸發訊號從該選擇器輸出，直到滿足該既定的條件。(發明3)

依照相關的發明(發明3)，對記憶體要求讀取或寫入存取時，藉由最短間隔的刷新觸發訊號從選擇器輸出，直到滿足既定的條件，能夠控制刷新間隔。

上述發明(發明1~3)當中，也可以包含：溫度感測器，檢測出該半導體記憶裝置的溫度；在該複數個間隔之中的任何一種間隔與該半導體記憶裝置的溫度對應時，該控制部控制該記憶體的刷新操作，以該複數個間隔之中由該溫度感測器檢測出的溫度對應的間隔執行。(發明4)

半導體記憶裝置一般來說，若溫度越高，則適當保持資料所需要的刷新間隔就越短。依照相關的發明(發明4)，由於可以依照半導體記憶裝置的溫度，將刷新間隔縮短或是拉長，因此，可以依照半導體記憶裝置的溫度，來適當保持資料。

上述發明(發明4)當中，該控制部也可以包含：第1選擇器，輸出該複數個間隔之中由該溫度感測器檢測出的溫度對應的間隔的刷新觸發訊號；第2選擇器，基於控制訊號，輸出由該溫度感測器檢測出的溫度對應的間隔的刷新觸發訊號，或是輸出該最短間隔的刷新觸發訊號；以及電路部，對該記憶體要求讀取或寫入存取時，產生該控制訊號並輸出至該第2選擇器，使得該最短間隔的刷新觸發訊號從該第2選擇器輸出，直到滿足該既定的條件。(發明5)

依照相關的發明(發明5)，能夠依照半導體記憶裝置的溫度，來適當保持資料，同時抑制耗電增加，避免列鎚擊問題造成的資料破壞。

上述發明(發明4)當中，該控制部也可以包含：選擇器，基於控制訊號，輸出該複數個間隔之中由該溫度感測器檢測出的溫度對應的間隔的刷新觸發訊號；以及電路部，對該記憶體要求讀取或寫入存取時，產生該控制訊號並輸出至該選擇器，使得該最短間隔的刷新觸發訊號從該選擇器輸出，直到滿足該既定的條件。(發明6)

依照相關的發明(發明6)，能夠依照半導體記憶裝置的溫度，來適當保持資料，同時抑制耗電增加，避免列鎚擊問題造成的資料破壞。

上述發明(發明4~6)當中，該控制部也可以控制該記憶體的刷新操作，若由該溫度感測器檢測出的溫度越高，則以越短的間隔執行。(發明7)

依照相關的發明(發明7)，舉例來說，由於半導體記憶裝置的溫度越高，刷新操作就以越短的間隔執行，因此，能夠依照半導體記憶裝置的溫度，來適當維持資料。

依照本發明的半導體記憶裝置，能夠抑制耗電增加，同時避免列鎚擊問題造成的資料破壞。

以下，針對關於本發明的實施形態的半導體記憶裝置，參照附上的圖式詳細說明。但是，該實施形態為示意的範例，本發明並不以此為限。

另外，本說明書等裡面的「第1」、「第2」、「第3」之類的記述，是用來將某個構成元件與其他的構成元件做出區別，而不是為了要限定該構成元件的數量、順序或是優先度等。例如，在有「第1元件」以及「第2元件」的記載時，並不表示只有採用「第1元件」以及「第2元件」2個元件，也不表示「第1元件」必須優先於「第2元件」。

(第1實施形態) 第2圖為一方塊圖，表示關於本發明的第1實施形態的半導體記憶裝置的構成例。半導體記憶裝置包含：控制部10以及記憶體20。控制部10以及記憶體20的各個，可以用專用的硬體設備或是邏輯電路來構成。

關於本實施形態的半導體記憶裝置，可以是包含控制部10以及記憶體20，以內部控制刷新操作的方式構成的pSRAM(pseudo-Static Random Access Memory，虛擬靜態隨機存取記憶體)。既有的DRAM中，舉例來說，存在有專用的電路，藉由登錄干擾字元線位址，或是以追加的刷新操作來回復資料等方式解決列鎚擊問題。另一方面，由於pSRAM與既有的DRAM比較起來，正朝著小型化的方向前進，因此難以保證有用來設置這樣的專用的電路的空間。另外，萬一在pSRAM設置這樣的專用的電路時，則會有pSRAM的成本高昂之虞。

因此，關於本實施形態的半導體記憶裝置是pSRAM時，不需要設置這樣的專用的電路，就能夠抑制耗電增加，同時避免列鎚擊問題造成的資料破壞，故為較佳。

控制部10控制記憶體20的刷新操作以複數個間隔(第4圖以及第5圖所示的I1、I2)之中的任何一種間隔(I1)執行；對記憶體20要求讀取或寫入存取時，控制記憶體20的刷新操作以複數個間隔之中的最短間隔(I2)執行，直到滿足既定的條件。針對控制部10的詳細構成，將於後面描述。

此處，既定的條件舉例來說，可以是以複數個間隔之中的最短間隔(此處為I2)將記憶體20的刷新操作執行既定的次數(例如，3次之類的)。藉此，在記憶體20的刷新操作以最短間隔執行了既定次數之前，都能夠縮短記憶體20的刷新間隔。

記憶體20是需要刷新的半導體記憶體(例如，DRAM等)。另外，記憶體20也可以存在於半導體記憶裝置的外部，與半導體記憶裝置之間執行訊號的傳送、接收。

參照第2圖，針對記憶體20的構成例進行說明。記憶體20包含：指令解碼器21，列控制部22，行控制部23，記憶單元陣列24，以及重設訊號產生部25。另外，此處為了將說明簡略化，因此並未示意其他眾所皆知的構成，像是輸入輸出用的介面部(介面接腳等)等。

指令解碼器21解讀從外部提供的指令訊號，並產生指令控制訊號。然後，若從外部提供的指令是讀取指令時，指令解碼器21將讀取操作的觸發訊號CMDRD輸出至列控制部22以及行控制部23。另外，若從外部提供的指令是寫入指令時，指令解碼器21將寫入操作的觸發訊號CMDWR輸出至列控制部22以及行控制部23。

列控制部22根據各觸發訊號CMDRD、CMDWR或後面描述的刷新觸發訊號SRTRIG等，控制記憶單元陣列24內的對應的記憶體陣列的活化/不活化。例如，列控制部22將訊號WLON以及訊號WLOFF輸出至記憶單元陣列24以及控制部10。訊號WLON是用來活化列字元線；訊號WLOFF是用來不活化該列字元線。選擇該列字元線是為了執行讀取或寫入存取或刷新等。

另外，列控制部22將用來活化感測放大器的訊號SAEN，輸出至記憶單元陣列24以及行控制部23。另外，列控制部22將表示要求讀取或寫入存取的訊號RDWR、以及表示執行刷新操作的訊號REF，輸出至控制部10。另外，列控制部22基於從控制部10輸出的刷新觸發訊號SRTRIG，執行記憶單元陣列24的刷新操作。

行控制部基於各觸發訊號CMDRD、CMDWR等，將用來活化行位元線的訊號CLEN輸出至記憶單元陣列24。選擇行位元線是為了執行讀取或寫入存取等。

另外，針對記憶單元陣列24的位址以及資料控制，同樣為眾所皆知的技術，因此在本實施形態省略說明。

重設訊號產生部25將用來初始化半導體記憶裝置內的邏輯電路等的重設訊號RESET，輸出至控制部10、指令解碼器21以及列控制部22。

本實施形態中，以記憶體20設置有指令解碼器21、列控制部22、行控制部23、記憶單元陣列24以及重設訊號產生部25的情況為其中一例進行說明，然而，舉例來說，當記憶體20存在於半導體記憶裝置的外部時，各部21~25之中的至少1者，也可以與控制部10共同設置於半導體記憶裝置。

接著，參照第3圖，針對控制部10的構成進行說明。控制部10包含：振盪電路100，2個計數器110、120，選擇器130，以及電路部140。另外，從重設訊號產生部25輸出的重設訊號RESET，也可以輸入至2個計數器110、120。

振盪電路100以既定間隔產生用來開始刷新操作的刷新觸發訊號OSC，並輸出至2個計數器110、120。

每當從振盪電路100輸出的刷新觸發訊號OSC的脈衝計數到M個(M為1以上的任意數)時，計數器110就將1個脈衝訊號作為刷新觸發訊號OSC2並輸出至選擇器130。換言之，刷新觸發訊號OSC2的間隔(此處為I2)為刷新觸發訊號OSC的M倍。

另外，每當從振盪電路100輸出的刷新觸發訊號OSC的脈衝計數到N個(N為1以上的任意數，而且比M還大)時，計數器120就將1個脈衝訊號作為刷新觸發訊號OSC1並輸出至選擇器130。換言之，刷新觸發訊號OSC1的間隔(此處為I1)為刷新觸發訊號OSC的N倍，而且比刷新觸發訊號OSC2的間隔還要長。

選擇器130基於後面描述的控制訊號SEL，將複數個間隔之中的任何一種間隔的刷新觸發訊號(此處為OSC1或OSC2)，作為刷新觸發訊號SRTRIG並輸出至列控制部22。本實施形態中，當控制訊號SEL為高位準(High Level)時，選擇器130將長間隔(I1)的刷新觸發訊號OSC1輸出至列控制部22；當控制訊號SEL為低位準(Low Level)時，選擇器130將短間隔(I2)的刷新觸發訊號OSC2輸出至列控制部22。

對記憶體20要求讀取或寫入存取時，電路部140產生控制訊號SEL並輸出至選擇器130，使得最短間隔的刷新觸發訊號(此處為OSC2)從選擇器130輸出，直到滿足既定的條件。本實施形態中，電路部140包含：使用2個NOR閘141、142的RS正反器，反相器143，第1位移暫存器144，第2位移暫存器145，NOR閘146，NAND閘147，NAND閘148，以及NAND閘149。

RS正反器的NOR閘141其中一側的輸入端子，施加從列控制部22輸出的訊號RDWR。另外，NOR閘141另外一側的輸入端子，與NOR閘142的輸出端子連接。另外，NOR閘141的輸出端子，與反相器143的輸入端子，以及NOR閘142其中一側的輸入端子連接。另外，NOR閘142另外一側的輸入端子，與NAND閘149的輸出端子連接。

反相器143邏輯反轉從NOR閘141輸出的訊號，將邏輯反轉的訊號作為訊號LAT並輸出至第1位移暫存器144。

第1位移暫存器144利用時脈位移從反相器143輸出的訊號LAT，作為訊號SHIFT1並輸出至第2位移暫存器145以及NOR閘146。另外，第1位移暫存器144的重設端子(reset)，也可以施加從重設訊號產生部25輸出的重設訊號RESET。

第2位移暫存器145利用時脈位移從第1位移暫存器144輸出的訊號SHIFT1，作為訊號SHIFT2並輸出至NOR閘146以及NAND閘148。另外，第2位移暫存器145的重設端子(reset)，也可以施加從重設訊號產生部25輸出的重設訊號RESET。

NOR閘146其中一側的輸入端子，與第1位移暫存器144的輸出端子連接。另外，NOR閘146另外一側的輸入端子，與第2位移暫存器145的輸出端子連接。另外，NOR閘146中的邏輯運算的結果，作為控制訊號SEL並輸出至選擇器130。

NAND閘147其中一側的輸入端子，施加從列控制部22輸出的訊號WLON。另外，NAND閘147另外一側的輸入端子，施加從列控制部22輸出的訊號REF。另外，從NAND閘147輸出的訊號，施加在第1位移暫存器144以及第2位移暫存器145的各個時脈端子(ck)。

NAND閘148的第1輸入端子，施加從列控制部22輸出的訊號WLOFF。另外，NAND閘148的第2輸入端子，施加從列控制部22輸出的訊號REF。另外，NAND閘148的第3輸入端子，施加從第2位移暫存器145輸出的訊號SHIFT2。

NAND閘149其中一側的輸入端子，施加從重設訊號產生部25輸出的重設訊號RESET。另外，NAND閘149另外一側的輸入端子，與NAND閘148的輸出端子連接。

接著，針對本實施形態的半導體記憶裝置的操作，參照第4圖進行說明。第4圖為一時序圖，表示半導體記憶裝置內的各部的訊號的電壓的推移。

如第4圖所示，待機狀態中，藉由高位準的控制訊號SEL輸入至選擇器130，而使長間隔(I1)的刷新觸發訊號OSC1輸出至列控制部22。藉此，列控制部22以間隔I1執行刷新操作。

在時刻t1，透過要求讀取或寫入存取，高位準的訊號RDWR從列控制部22輸出，並輸入至RS正反器的NOR閘141時，RS正反器輸出低位準的訊號。在這個情況下，反相器143將由低位準邏輯反轉至高位準的訊號LAT，輸出至第1位移暫存器144。

之後，伴隨著間隔I1的刷新操作(圖中的第2個間隔I1的刷新操作)開始，在時刻t2，訊號REF以及訊號WLON變為高位準時，從NAND閘147輸出的低位準訊號，輸入至第1位移暫存器144的時脈端子，藉此，從第1位移暫存器144輸出的訊號SHIFT1變為高位準。此時，從NOR閘146輸出的控制訊號SEL變為低位準，下次執行的刷新操作，是間隔I2的刷新操作。

接著，伴隨著第1次的間隔I2的刷新操作開始，在時刻t3，訊號REF以及訊號WLON變為高位準時，從NAND閘147輸出的低位準訊號，輸入至第2位移暫存器145的時脈端子，藉此，從第2位移暫存器145輸出的訊號SHIFT2變為高位準。

之後，在時刻t4，在訊號SHIFT2為高位準的狀態下，訊號WLOFF變為高位準時，訊號LAT變為低位準。然後，透過後面2次的間隔I2的刷新操作，這個低位準的訊號LAT將位移至第2位移暫存器145。

然後，伴隨著第3次的間隔I2的刷新操作開始，在時刻t5，訊號REF以及訊號WLON變為高位準時，訊號SHIFT2變為低位準，從NOR閘146輸出的控制訊號SEL變為高位準。藉此，下次執行的刷新操作，是間隔I1的刷新操作。

此處，即使訊號LAT為低位準的狀態，在訊號SHIFT2變為低位準之前，要求讀取或寫入存取時，訊號LAT仍會與時刻t1一樣變為高位準，並輸入至第1位移暫存器144。換言之，本實施形態中，能將控制訊號SEL維持在低位準，直到最後要求讀取或寫入存取之後的3次間隔I2的刷新操作執行為止(換句話說，短間隔(I2)的刷新觸發訊號OSC2從選擇器130輸入至控制部22)。

像這樣，對記憶體20要求讀取或寫入存取時，控制部10能夠控制記憶體20的刷新操作以最短間隔(I2)執行，直到滿足既定的條件(此處為最短間隔I2的刷新操作執行3次)。

第5圖表示對第1實施形態的半導體記憶裝置的讀寫存取要求的模式、以及刷新間隔之間的關係的一例。如第5圖(a)所示，不頻繁要求讀寫存取時，與第1圖(a)比較起來，雖然刷新操作的執行次數增加了，但如果考慮到讀取或寫入存取造成的耗電的話，則刷新操作的執行次數增加伴隨而來的耗電增加是可以容許的。另外，如第5圖(b)所示，即使頻繁要求讀寫存取時，也能夠根據那樣頻繁的讀寫存取，拉長以最短間隔(I2)執行刷新操作的期間。藉此，由於對各列位址執行刷新的間隔縮短了，因此舉例來說，即使對特定的列位址執行因列鎚擊攻擊所需的讀寫存取，也能夠縮短刷新其他的列位址結束之後，到再次刷新該特定的列位址的時間。因此，在執行刷新各列位址的期間，對特定的列位址執行因列鎚擊攻擊所需的讀寫存取的次數也減少了，因此能夠抑制資料保持特性受損。

如上所述，依照本實施形態的半導體記憶裝置，對記憶體20要求讀取或寫入存取時，由於記憶體的刷新操作是以最短間隔I2執行，直到滿足既定的條件，因此舉例來說，即使頻繁地要求讀取或寫入存取時，也能相應於此頻繁地執行記憶體地刷新操作。藉此，能夠避免列鎚擊問題造成的資料破壞。另外，若沒有要求讀取或寫入存取時，由於可以讓記憶體的刷新操作以比最短間隔I2還要長的間隔I1來執行，因此，舉例來說，與記憶體的刷新操作經常以最短間隔I2執行的情況比較起來，可以減低刷新操作執行的次數。藉此，能夠抑制半導體記憶裝置的耗電增加。

另外，依照本實施形態的半導體記憶裝置，對記憶體20要求讀取或寫入存取時，藉由最短間隔I2的刷新觸發訊號OSC2從選擇器130輸出，直到滿足既定的條件，而能控制刷新間隔。

(第2實施形態) 以下，針對本發明的第2實施形態進行說明。與第1實施形態不同的點，在於本實施形態的半導體記憶裝置，是依照半導體記憶裝置的溫度來控制刷新間隔。以下，針對與第1實施形態不同的構成進行說明。

第6圖表示關於第2實施形態的半導體記憶裝置中的溫度、以及刷新間隔之間的關係的一例。一般來說，半導體記憶裝置具有特性RC，即，溫度越高，則用來適當保持資料所需的刷新間隔就越短。此處，若既定的溫度(例如20℃)中的刷新間隔，比特性RC的刷新間隔(此處為16xN)還要長，則執行刷新的期間，資料就有遺失之虞。因此，有必要依照半導體記憶裝置的溫度來控制刷新間隔，使得既定的溫度中的刷新間隔，變為特性RC的刷新間隔以下。

因此，如第6圖所示，本實施形態的半導體記憶裝置，在每一個不同的溫度範圍(圖例中，分別為小於20℃、大於等於20℃且小於55℃、大於等於55℃且小於90℃)，都會設定不同的刷新間隔(圖例中，分別為16xN、4xN、N)。

第7圖表示關於本實施形態的半導體記憶裝置的控制部10的構成例。關於本實施形態的半導體記憶裝置，包含檢測出半導體記憶裝置的溫度之溫度感測器160。當複數個間隔(此處為16xN、4xN、N)之中的任何一種間隔與半導體記憶裝置的溫度對應時，控制部10控制記憶體20的刷新操作，以複數個間隔之中由溫度感測器160檢測出的溫度對應的間隔執行。藉此，由於可以依照半導體記憶裝置的溫度，將刷新間隔縮短或是拉長，因此，可以依照半導體記憶裝置的溫度，來適當保持資料。

另外，控制部10也可控制記憶體20的刷新操作，若由溫度感測器160檢測出的溫度越高，則以越短的間隔執行。舉例來說，由於半導體記憶裝置的溫度越高，刷新操作就以越短的間隔執行，因此，可以依照半導體記憶裝置的溫度，來適當維持資料。

本實施形態中，控制部10包含：振盪電路100、4個計數器110、120、121、122，選擇器130，電路部140，選擇器150，以及溫度感測器160。此處，選擇器150為本發明「第1選擇器」的其中一例，選擇器130為本發明當中的「第2選擇器」的其中一例。

在本實施形態中，每當從振盪電路100輸出的刷新觸發訊號OSC的脈衝計數到N個時，計數器120就將1個脈衝訊號作為刷新觸發訊號OSC1a並輸出至選擇器150及計數器121。此處，刷新觸發訊號OSC1a的間隔(此處為N)為刷新觸發訊號OSC的N倍。

每當從計數器120輸出的刷新觸發訊號OSC1a的脈衝計數到既定數(例如4個)時，計數器121就將1個脈衝訊號作為刷新觸發訊號OSC1b並輸出至選擇器150以及計數器122。此處，刷新觸發訊號OSC1b的間隔(此處為4xN)，為刷新觸發訊號OSC的4xN倍。

每當從計數器121輸出的刷新觸發訊號OSC1b的脈衝計數到既定數(例如4個)時，計數器122就將1個脈衝訊號作為刷新觸發訊號OSC1c並輸出至選擇器150。此處，刷新觸發訊號OSC1c的間隔(此處為16xN)，為刷新觸發訊號OSC的16xN倍。

選擇器150將複數個間隔(此處為16xN、4xN、N)之中由溫度感測器160檢測出的溫度對應的刷新觸發訊號(此處為OSC1a、OSC1b或OSC1c)，作為刷新觸發訊號OSC1並輸出至選擇器130。

溫度感測器160包含2個溫度感測器161、162，檢測出半導體記憶裝置的溫度。當檢測出的溫度小於等於既定值(此處為20℃)時，溫度感測器161將低位準的訊號LT輸出至選擇器150；當檢測出的溫度大於(此處為20℃)既定值時，溫度感測器161將高位準的訊號LT輸出至選擇器150。另外，當檢測出的溫度小於等於既定值(此處為55℃)時，溫度感測器162將低位準的訊號HT輸出至選擇器150；當檢測出的溫度大於(此處為55℃)既定值時，溫度感測器162將高位準的訊號HT輸出至選擇器150。

本實施形態中，若由溫度感測器160檢測出的溫度小於20℃時(訊號LT以及訊號HT為低位準)，選擇器150將間隔為16xN的刷新觸發訊號OSC1c，作為刷新觸發訊號OSC1並輸出至選擇器130。另外，若由溫度感測器160檢測出的溫度大於等於20℃且小於55℃時(訊號LT為高位準，訊號HT為低位準)，選擇器150將間隔為4xN的刷新觸發訊號OSC1b，作為刷新觸發訊號OSC1並輸出至選擇器130。另外，若由溫度感測器160檢測出的溫度大於等於55℃時(訊號LT及HT為高位準)，選擇器150將間隔為N的刷新觸發訊號OSC1a，作為刷新觸發訊號OSC1並輸出至選擇器130。

另外，與上述的第1實施形態相同，若從電路部140輸出的控制訊號SEL為高位準時，選擇器130將刷新觸發訊號OSC1作為刷新觸發訊號SRTRIG並輸出至列控制部22。另外，若從電路部140輸出的控制訊號SEL為低位準時(換言之，從對記憶體20要求讀取或寫入存取，直到滿足既定條件前的期間)，選擇器130將刷新觸發訊號OSC2作為刷新觸發訊號SRTRIG並輸出至列控制部22。

如上所述，依照本實施形態的半導體記憶裝置，能夠依照半導體記憶裝置的溫度來適當保持資料，同時抑制耗電增加，並且避免列鎚擊問題造成的資料破壞。

(第3實施形態) 以下，針對本發明的第3實施形態進行說明。與上述各實施形態不同的點，在於對記憶體20要求讀取或寫入存取時，本實施形態的半導體記憶裝置，控制使得由溫度感測器檢測出的溫度對應的間隔之中最短間隔的刷新觸發訊號從選擇器150輸出。以下，針對與上述各實施形態不同的構成進行說明。

第8圖表示關於本實施形態的半導體記憶裝置的控制部10的構成例。本實施形態中，控制部10包含：振盪電路100，3個計數器120、121、122，電路部140，選擇器150，以及溫度感測器160。本實施形態中，從電路部140輸出的控制訊號SEL施加於選擇器150。

本實施形態中，選擇器150基於控制訊號SEL，輸出複數個間隔之中由溫度感測器160檢測出的溫度對應的間隔的刷新觸發訊號。

具體一點說明，若從電路部140輸出的控制訊號SEL為高位準時，選擇器150將複數個間隔(此處為16xN、4xN、N)之中由溫度感測器160檢測出的溫度對應的間隔的刷新觸發訊號(此處為OSC1a、OSC1b、OSC1c)，作為刷新觸發訊號SRTRIG並輸出至列控制部22。

另外，若從電路部140輸出的控制訊號SEL為低位準時(換言之，從對記憶體20要求讀取或寫入存取，直到滿足既定的條件之前的期間)，選擇器150將複數個間隔(此處為16xN、4xN、N)之中的最短間隔(此處為N)的刷新觸發訊號(此處為OSC1a)，作為刷新觸發訊號SRTRIG並輸出至列控制部22。

如上所述，依照本實施形態的半導體記憶裝置，能夠依照半導體記憶裝置的溫度來適當保持資料，同時抑制耗電增加，並且避免列鎚擊問題造成的資料破壞。

以上說明的各實施形態，是為了容易理解本發明而記載，而不是為了限定本發明而記載。因此，上述各實施形態揭露的各元件，意旨在包含本發明技術領域所屬的所有設計變更或是均等物。

舉例來說，上述的各實施形態中，以其中一例說明了既定的條件，是以最短間隔將記憶體20的刷新次數執行既定的次數；然而，本發明並不限於該情況。舉例來說，既定的條件，也可以是要求讀取或寫入存取之後經過既定時間；也可以是由既定的計數器計數從既定的振盪電路(可以是振盪電路100，也可以是其他的振盪電路)輸出的脈衝，且計數的值達到既定值。

另外，上述的各實施形態中，以其中一例說明了要求讀取或寫入存取時，記憶體20的刷新操作以最短間隔執行3次；然而，本發明並不限於該情況。舉例來說，要求讀取或寫入存取時，記憶體20的刷新操作也可以最短間隔執行1次或2次，也可執行4次以上的任何一種次數。在這種情況下，舉例來說，也可以依照以最短間隔執行刷新操作的次數，來變更電路部140的位移暫存器的數量；也可以設置計數器來計數以最短間隔執行刷新操作的次數，來取代位移暫存器。

另外，上述的第2實施形態以及第3實施形態中，以其中一例說明了在3個不同的溫度範圍設定刷新間隔；然而，本發明並不限於該情況。舉例來說，也可以在2個或是4個以上的不同的溫度範圍設定刷新間隔。在這種情況下，也可以依照溫度範圍的個數，來設置任意個數的溫度感測器。

另外，上述的各實施形態中的控制部10以及電路部140的構成是一種範例，可以做適當變更，也可以採用其他的各式各樣的構成。

10:控制部 20:記憶體 21:指令解碼器 22:列控制部 23:行控制部 24:記憶單元陣列 25:重設訊號產生部 100:振盪電路 110:計數器 120:計數器 121:計數器 122:計數器 130:選擇器 140:電路部 141:NOR閘 142:NOR閘 143:反相器 144:第1位移暫存器 145:第2位移暫存器 146:NOR閘 147:NAND閘 148:NAND閘 149:NAND閘 150:選擇器 160:溫度感測器 161:溫度感測器 162:溫度感測器 ck:時脈端子 CLEN,SAEN:訊號 CMDRD,CMDWR:觸發訊號 I1,I2:間隔 HT,LT:訊號 LAT:訊號 OSC,OSC1,OSC1a,OSC1b,OSC1c,OSC2:刷新觸發訊號 RDWR:訊號 REF:訊號 RESET:重設訊號 reset:重設端子 SEL:控制訊號 SHIFT1,SHIFT2:訊號 SRTRIG:刷新觸發訊號 WLOFF,WLON:訊號

第1圖表示對既有的半導體記憶裝置的讀寫存取要求的模式、以及刷新間隔之間的關係的一例。 第2圖為一方塊圖，表示關於本發明的第1實施形態的半導體記憶裝置的構成例。 第3圖表示控制部的構成例。 第4圖為一時序圖，表示半導體記憶裝置內的各部的訊號的電壓的推移。 第5圖表示對本發明的第1實施形態的半導體記憶裝置的讀寫存取要求的模式、以及刷新間隔之間的關係的一例。 第6圖表示關於本發明的第2實施形態的半導體記憶裝置中的溫度、以及刷新間隔之間的關係的一例。 第7圖表示關於本發明的第2實施形態的半導體記憶裝置的控制部的構成例。 第8圖表示關於本發明的第3實施形態的半導體記憶裝置的控制部的構成例。

10:控制部

100:振盪電路

110:計數器

120:計數器

130:選擇器

140:電路部

141:NOR閘

142:NOR閘

143:反相器

144:第1位移暫存器

145:第2位移暫存器

146:NOR閘

147:NAND閘

148:NAND閘

149:NAND閘

ck:時脈端子

LAT:訊號

OSC,OSC1,OSC2:刷新觸發訊號

RDWR:訊號

REF:訊號

RESET:重設訊號

reset:重設端子

SEL:控制訊號

SHIFT1,SHIFT2:訊號

SRTRIG:刷新觸發訊號

WLOFF,WLON:訊號

Claims (7)

1. 一種半導體記憶裝置，包含： 控制部，控制記憶體的刷新操作以複數個間隔之中的任何一種間隔執行；對該記憶體要求讀取或寫入存取時，控制該記憶體的刷新操作以該複數個間隔之中的最短間隔執行，直到滿足既定的條件。
2. 如請求項1之半導體記憶裝置， 其中，該既定的條件，是以該最短間隔將該記憶體的刷新操作執行既定的次數。
3. 如請求項1之半導體記憶裝置， 其中，該控制部包含： 選擇器，基於控制訊號，輸出該複數個間隔之中的任何一種間隔的刷新觸發訊號；以及 電路部，對該記憶體要求讀取或寫入存取時，產生該控制訊號並輸出至該選擇器，使得該最短間隔的刷新觸發訊號從該選擇器輸出，直到滿足該既定的條件。
4. 如請求項1之半導體記憶裝置，包含： 溫度感測器，檢測出該半導體記憶裝置的溫度； 其中，在該複數個間隔之中的任何一種間隔與該半導體記憶裝置的溫度對應時，該控制部控制該記憶體的刷新操作，以該複數個間隔之中由該溫度感測器檢測出的溫度對應的間隔執行。
5. 如請求項4之半導體記憶裝置， 其中，該控制部包含： 第1選擇器，輸出該複數個間隔之中由該溫度感測器檢測出的溫度對應的間隔的刷新觸發訊號； 第2選擇器，基於控制訊號，輸出由該溫度感測器檢測出的溫度對應的間隔的刷新觸發訊號，或是輸出該最短間隔的刷新觸發訊號；以及 電路部，對該記憶體要求讀取或寫入存取時，產生該控制訊號並輸出至該第2選擇器，使得該最短間隔的刷新觸發訊號從該第2選擇器輸出，直到滿足該既定的條件。
6. 如請求項4之半導體記憶裝置， 其中，該控制部包含： 選擇器，基於控制訊號，輸出該複數個間隔之中由該溫度感測器檢測出的溫度對應的間隔的刷新觸發訊號；以及 電路部，對該記憶體要求讀取或寫入存取時，產生該控制訊號並輸出至該選擇器，使得該最短間隔的刷新觸發訊號從該選擇器輸出，直到滿足該既定的條件。
7. 如請求項4之半導體記憶裝置， 其中，該控制部控制該記憶體的刷新操作，若由該溫度感測器檢測出的溫度越高，則以越短的間隔執行。

Images