TW202135232A - 配線形成方法、半導體裝置之製造方法及半導體裝置 - Google Patents

配線形成方法、半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW202135232A
TW202135232A TW109122734A TW109122734A TW202135232A TW 202135232 A TW202135232 A TW 202135232A TW 109122734 A TW109122734 A TW 109122734A TW 109122734 A TW109122734 A TW 109122734A TW 202135232 A TW202135232 A TW 202135232A
Authority
TW
Taiwan
Prior art keywords
wiring
film
pattern
hole
insulating film
Prior art date
Application number
TW109122734A
Other languages
English (en)
Other versions
TWI798564B (zh
Inventor
鈴木良市
加藤寛和
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202135232A publication Critical patent/TW202135232A/zh
Application granted granted Critical
Publication of TWI798564B publication Critical patent/TWI798564B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

實施形態之配線形成方法中，藉由將包含第1凹部及第2凹部之第1模板壓抵於第1膜，而形成具有第1凸部及第2凸部之第1圖案，上述第2凹部設置於上述第1凹部之底部，上述第1凸部對應於第1凹部，上述第2凸部對應於第2凹部且自第1凸部突出，由第1圖案形成第1配線及通孔，上述第1配線對應於第1凸部，上述通孔對應於第2凸部且於第1配線上突出。

Description

配線形成方法、半導體裝置之製造方法及半導體裝置
本發明之實施形態係關於一種配線形成方法、半導體裝置之製造方法及半導體裝置。
半導體裝置大多具有複數個配線層。於複數個配線層中之上下相鄰之兩個配線層中，下層之配線層內之配線(下層配線)與上層之配線層內之配線(上層配線)利用通孔而電性連接。
本發明之一實施形態提供一種以較少之步驟數便能形成配線及通孔之配線形成方法、半導體裝置之製造方法及半導體裝置。
根據本發明之一實施形態，於根據實施形態之配線形成方法中，藉由將包含第1凹部及第2凹部之第1模板壓抵於第1膜，形成具有第1凸部及第2凸部之第1圖案，並根據第1圖案形成第1配線及通孔，上述第2凹部設置於上述第1凹部之底部，上述第1凸部對應於第1凹部，上述第2凸部對應於第2凹部且自第1凸部突出，上述第1配線對應於第1凸部，上述通孔對應於第2凸部且於第1配線上突出。
根據上述構成，可提供一種藉由較少步驟數便能形成配線及通孔之配線形成方法、半導體裝置之製造方法及半導體裝置。
以下，參照圖式來說明非限定性之實施形態。所有圖式中，對相同或對應之構件或零件，附加相同或對應之參照符號，並省略重複之說明。又，圖式之目的並非為了表示構件或零件間、或者各種層之厚度間之相對比，因此具體之厚度、尺寸應由業者參照以下非限定之實施形態決定。
(第1實施形態) 圖1係立體圖，模式性表示第1實施形態之配線形成方法可使用之模板(亦稱為原版或模具)之一例。模板10由透過紫外光之材料形成，例如由石英玻璃形成。又，如圖1所示，模板10具有複數個槽部10G、及對應複數個槽部10G而設之凹部10D。各槽部10G具有自模板10之上表面S切入模板10之內部之中空細長之長方體形狀，沿著一方向延伸。又，槽部10G對應於藉由本實施形態之配線形成方法形成之配線。另一方面，凹部10D具有自槽部10G之底面進而向模板內部延伸之有底筒狀之形狀。又，凹部10D之寬度於上述一方向上可短於凹部10D之長度，於與一方向正交之方向上可與凹部10D之寬度相同。凹部10D對應於藉由本實施形態之配線形成方法形成之通孔。關於實施形態之配線形成方法之以下說明中，係使用圖1之模板10。
圖2係模式圖，表示藉由本實施形態之配線形成方法形成之配線圖案之各步驟之剖面，該等剖面對應於圖1中沿著I-I線之剖面。
參照圖2(A)，於晶圓W之上形成絕緣膜211，於絕緣膜211之上形成導電性材料膜221。晶圓W例如係矽晶圓等半導體基板，矽晶圓上亦可形成有金屬氧化物半導體(MOS)電晶體等元件或配線。
絕緣膜211例如可為氧化矽(SiOx)膜，例如可藉由化學氣相生長(CVD)法形成。但，絕緣膜211並不限於SiOx，亦可用氮氧化矽(SiON)或摻碳氧化矽(SiCOH)形成。進而，絕緣膜211亦可為旋塗玻璃(SOG)膜。又，絕緣膜211上亦可形成特定之通孔，用來連接晶圓W之元件或配線、與以下要說明之配線。
導電性材料膜221較佳由金屬或合金形成，作為金屬可例示銅(Cu)、鎢(W)等。用Cu形成導電性材料膜221時可利用鍍覆法，用W形成導電性材料膜221時可利用CVD法。又，導電性材料膜221亦可由鋁(Al)、矽-銅-鋁(Si-Cu-Al)等形成。於該等情形時，導電性材料膜221例如可藉由濺鍍法形成。
其次，如圖2(B)所示，於導電性材料膜221之上形成抗蝕層231。抗蝕層231可藉由旋塗法形成，可藉由自特定噴嘴滴下抗蝕劑而形成，還可藉由自噴墨噴嘴噴出抗蝕劑而形成。再者，以下使用了若干抗蝕層，其等均以同樣之方式形成。
繼而，如圖2(C)所示，將圖1所示之模板10壓抵於抗蝕層231。藉此抗蝕層231變形，模板10之槽部10G及凹部10D被抗蝕劑填充。維持模板10壓抵於抗蝕層231之狀態，透過模板10向抗蝕劑照射紫外光，抗蝕劑硬化。卸除模板10後，如圖3(D)所示，獲得反映出模板10之槽部10G與凹部10D之形狀之壓印抗蝕遮罩IM(以下簡稱為抗蝕遮罩IM)。即，抗蝕遮罩IM具有對應於槽部10G之隆起部IMR、及對應於凹部10D之突起部IMP。
繼而，例如藉由灰化將抗蝕劑殘留膜RL去除。抗蝕劑殘留膜RL包括將模板10壓抵於抗蝕層231時殘留於模板10之上表面S(圖2(C))與導電性材料膜221之間之抗蝕劑。藉由去除抗蝕劑殘留膜RL，導電性材料膜221之上殘留抗蝕遮罩IM，而抗蝕遮罩IM以外之區域則露出導電性材料膜221之上表面(圖3(E))。
其次，將抗蝕遮罩IM作為遮罩，對導電性材料膜221進行蝕刻。該蝕刻可使用例如反應性離子蝕刻(RIE)法等電漿蝕刻法。蝕刻開始後，如圖3(F)所示，導電性材料膜221自露出之上表面起不斷被蝕刻。相應地，抗蝕遮罩IM亦被蝕刻而變薄。隆起部IMR消失而殘留突起部IMP時，僅突起部IMP成為遮罩，進而蝕刻導電性材料膜221。藉此如圖4(G)所示，導電性材料膜221中未被抗蝕遮罩IM覆蓋之部分被去除，被隆起部IMR覆蓋之部分變薄。經過特定時間後停止蝕刻，去除殘留之突起部IMP，如圖4(H)所示，獲得導電部EP。導電部EP具有配線M1及通孔V1。配線M1與通孔V1係以單一體之形式藉由蝕刻步驟一次性形成。配線M1具有與模板10之槽部10G對應之形狀，通孔V1具有與模板10之凹部10D對應之形狀。即，配線M1沿著一方向延伸，通孔V1於配線M1之上表面呈柱狀突出。通孔V1之寬度於一方向上可短於配線M1之長度，於與一方向正交之方向上可與配線M1之寬度相同。
再者，抗蝕遮罩IM中，自隆起部IMR之上表面到突起部IMP之上表面之高度、即圖1之凹部10D距槽部10G底部之深度設定為，當蝕刻停止時，突起部IMP於導電部EP上僅殘留所需高度。藉此可將通孔V1形成為自配線M1之上表面確切地豎立。
繼而，以覆蓋導電部EP之方式，於導電部EP及絕緣膜211之上形成絕緣膜212(圖4(I))。絕緣膜212由與絕緣膜211(圖2(A))之材料相同之材料形成。然後，藉由化學機械研磨(CMP)法將絕緣膜212研磨，如圖5(J)所示，絕緣膜212之上表面與導電部EP之通孔V1之上表面變成同一個面。
之後，如圖5(K)所示，於絕緣膜212之上表面及導電部EP之通孔V1之上表面形成導電性材料膜222，並於導電性材料膜221之上形成抗蝕層232。本實施形態中，導電性材料膜222之形成材料及方法與導電性材料膜221(圖2(A))相同。於此，絕緣膜212之上表面露出通孔V1之上表面，因此導電性材料膜222與通孔V1電性連接。又，抗蝕層232可與上述抗蝕層231同樣地形成。再者，導電性材料膜222亦可用不同於導電性材料膜221之導電性材料形成。
其次，將模板11壓抵於抗蝕層232。不同於模板10，模板11雖然具有槽部11G，但不具有相當於凹部10D之部分。槽部11G對應於配線M1上方之配線層所含之配線。將模板11壓抵於抗蝕層232時，如圖5(L)所示，槽部11G被抗蝕劑填充。維持模板11壓抵於抗蝕層232之狀態，透過模板11向抗蝕劑照射紫外光，則抗蝕劑硬化。卸除模板11後，如圖6(M)所示，獲得抗蝕遮罩IM2。繼而，例如藉由灰化將抗蝕劑殘留膜RL去除，如圖6(N)所示，導電性材料膜222之上殘留抗蝕遮罩IM2，而除此以外之部分則露出導電性材料膜222之上表面。
其次，將抗蝕遮罩IM2作為遮罩，對導電性材料膜222進行蝕刻。該蝕刻可與上述導電性材料膜221之蝕刻同樣地進行。藉由該蝕刻，如圖6(O)所示，形成配線M2。配線M2透過通孔V1而與配線M1電性連接。然後，如圖7(P)所示，以覆蓋配線M2之方式，於配線M2及絕緣膜212之上形成絕緣膜213。本實施形態中，絕緣膜213之形成材料及方法與絕緣膜211、212相同。之後，藉由CMP法對絕緣膜213進行研磨，如圖7(Q)所示，配線M2之上表面與絕緣膜213之上表面變成同一個面。藉由以上，形成透過通孔V1相互電性連接之配線M1及配線M2。再者，絕緣膜213亦可由不同於絕緣膜211、212之絕緣性材料形成。又，配線M2可沿著與配線M1相同之方向延伸，亦可沿著不同方向延伸。進而，延伸長度亦可大於通孔V1之寬度。
如以上所說明，根據第1實施形態之配線形成方法，藉由將模板10壓抵於導電性材料膜221之上形成之抗蝕層231，而形成抗蝕遮罩IM。模板10具有槽部10G及凹部10D，因此抗蝕遮罩IM具有對應於凹部10D之突起部IMP、及對應於槽部10G之隆起部IMR。使用此種抗蝕遮罩IM作為遮罩對導電性材料膜221進行蝕刻，從而使得配線M1與通孔V1以單一體之形式一次性形成。
(比較例) 透過通孔(相當於上述通孔V1)使下層配線(相當於上述配線M1)與上層配線(相當於上述配線M2)電性連接之構造，例如可藉由雙道金屬鑲嵌法形成。以下，參照圖8及圖9，說明藉由雙道金屬鑲嵌法於不使用模板之情形時形成下層配線、上層配線及其等之間之通孔的步驟作為比較例。
如圖8(A)所示，於絕緣膜30之上形成絕緣膜31，並於絕緣膜31之上形成光阻層40。絕緣膜30、31例如可由SiOx形成。又，向絕緣膜30嵌入下層配線LM。嵌入絕緣膜30之下層配線LM例如可藉由金屬鑲嵌法形成。再者，於圖8及圖9中，省略了絕緣膜30下方之晶圓等。
其次，藉由微影法於光阻層40之特定位置形成開口40H，形成光阻遮罩PM3，並將光阻遮罩PM3作為遮罩對絕緣膜31進行蝕刻。該蝕刻於下層配線LM之上表面露出後結束，藉此於絕緣膜31上形成孔洞31H(圖8(B))。
其次，將光阻層40去除，於絕緣膜31上例如形成旋塗材料層50。此時，絕緣膜31上形成之孔洞31H被旋塗材料填埋，結果，旋塗材料層50之上表面變得平坦。繼而，於旋塗材料層50之上形成光阻層41，並形成開口41H。藉此如圖8(C)所示，形成光阻遮罩PM4。
繼而，將光阻遮罩PM4作為遮罩對絕緣膜31進行蝕刻。即，首先對開口41H中露出之旋塗材料層50進行蝕刻，然後對絕緣膜31進行蝕刻。經過特定時間後停止蝕刻，如圖9(D)所示，絕緣膜31上形成與光阻層41之開口41H對應之溝槽31T。即，絕緣膜31上形成有溝槽31T、及與該溝槽31T相連之孔洞31H。
其次，將絕緣膜31之上殘留之旋塗材料層50及光阻遮罩PM4去除，如圖9(E)所示，於絕緣膜31之上形成金屬層60。金屬層60例如可藉由鍍覆法用Cu形成。藉由形成金屬層60，溝槽31T與孔洞31H均被Cu填埋。再者，藉由鍍覆法用Cu形成金屬層60時，需要障壁層及晶種層，但該等層並未被圖示。
之後，藉由CMP法將絕緣膜31之上表面之金屬層60去除，如此金屬層60之上表面與絕緣膜31之上表面變成同一個面。若於其上形成絕緣膜32，則如圖9(F)所示，形成透過通孔V使下層配線LM與上層配線UM電性連接之配線構造。
如上所述，於應用雙道金屬鑲嵌法之比較例中，係使用光阻遮罩PM3於絕緣膜31上形成孔洞31H用於形成通孔V(圖8(B))，並使用光阻遮罩PM4，形成溝槽31T用於形成上層配線UM(圖9(D))。即，分別形成通孔用光阻遮罩及上層配線用光阻遮罩。
相對於此，第1實施形態之配線形成方法中，藉由抗蝕遮罩IM之一個遮罩，便能將下層配線M1與通孔V以單一體之形式一次性形成。即，根據第1實施形態，可實現如下效果：利用較雙道金屬鑲嵌法之遮罩形成步驟數少之遮罩形成步驟數，便能形成通孔及配線。又，根據第1實施形態之配線形成方法，基於模板11之凹部10D而形成通孔V1。凹部10D不易受到大之壓力，因此變形之可能性低，從而可長時間使用模板10。
再者，於比較例中，係於形成下層配線LM之後，再形成與其電性連接之通孔V及上層配線UM。即，於下層配線LM之外，另行一體地形成通孔V與上層配線UM。於此情形時，通孔V之下端面接合於下層配線LM之上，因此下層配線LM之上表面與通孔V之下端面之間會存在接合界面。接合界面例如由下層配線LM之上形成之自然氧化膜、下層配線LM內之金屬晶界與通孔V內之金屬晶界不一致等原因所致，例如可藉由掃描式電子顯微鏡(SEM)或透過式電子顯微鏡(TEM)等觀察到。
另一方面，根據第1實施形態之配線形成方法，係於下層配線M1與通孔V1以單一體之形式一次性形成之後，再形成上層配線M2。因此，接合界面形成於通孔V1與配線M2之間。即，只要於通孔V1與上層配線M2之間觀察到接合界面，便能推斷第1實施形態之配線形成方法之實施。
(第2實施形態) 其次，參照圖10至圖14，以與第1實施形態之配線形成方法之差異為中心，說明第2實施形態之配線形成方法。又，對與第1實施形態中之層、膜、及構件分別對應之層、膜、及構件附加對應之參照符號，並省略重複之說明。
參照圖10(A)，於晶圓W之上形成絕緣膜211，並於絕緣膜211之上形成抗蝕層231。於上述第1實施形態中，絕緣膜211與抗蝕層231之間形成有導電性材料膜221(圖2(B))，但第2實施形態中並未形成導電性材料膜221。
其次，如圖10(B)所示，將第1實施形態中使用之模板10壓抵於抗蝕層231。藉此模板10之槽部10G及凹部10D被抗蝕劑填充。繼而，維持模板10壓抵於抗蝕層231之狀態，透過模板10向抗蝕劑照射紫外光，抗蝕劑硬化。
卸除模板10後，如圖10(C)所示，獲得反映出模板10之槽部10G與凹部10D之形狀之抗蝕圖案FP1。抗蝕圖案FP1具有對應於凹部10D之突起部FPP、及對應於槽部10G之隆起部FPR。然後，例如藉由灰化將抗蝕劑殘留膜RL去除，如圖11(D)所示，於絕緣膜211之上殘留抗蝕圖案FP1。
其次，如圖11(E)所示，於抗蝕圖案FP1及絕緣膜211之上形成絕緣膜212。然後，如圖11(F)所示，藉由CMP法對絕緣膜212進行研磨，使得抗蝕圖案FP1之突起部FPP之上表面與絕緣膜212之上表面成為同一個面。
繼而，藉由灰化將抗蝕圖案FP1去除。即，抗蝕圖案FP1自露出之上表面起被灰化，從而於絕緣膜212內形成具有與抗蝕圖案FP1之形狀對應之形狀之空腔Cv(圖12(G))。然後，藉由鍍覆或CVD法，例如用Cu等金屬(W、Al、Si-Cu-Al等)將空腔Cv填埋。換言之，絕緣膜212內之抗蝕圖案FP被金屬置換。結果，如圖12(H)所示，配線M1與通孔V1以單一體之形式一次性形成。配線M1具有與模板10之槽部10G對應之形狀，通孔V1具有與模板10之凹部10D對應之形狀。即，與第1實施形態同樣地，配線M1沿著一方向延伸，通孔V1於配線M1之上表面呈柱狀突出。通孔V1之寬度於一方向可短於配線M1之長度，於與一方向正交之方向可與配線M1之寬度相同。
然後，於通孔V1及絕緣膜212之上形成抗蝕層232(圖12(I))。繼而，將模板11壓抵於抗蝕層232(圖13(J))，從而形成抗蝕圖案FP2(圖13(K))。將抗蝕劑殘留膜RL去除後(圖13(L))，於抗蝕圖案FP2及絕緣膜212之上形成絕緣膜213(圖14(M))。然後，藉由CMP法對絕緣膜213進行研磨，使得抗蝕圖案FP2之上表面與絕緣膜213之上表面成為同一個面(圖14(N))。之後，藉由灰化將抗蝕圖案FP2去除，產生與抗蝕圖案FP2對應之空間。然後，藉由鍍覆或CVD法，例如用Cu等金屬將該空間填埋。藉此如圖14(O)所示，形成配線M2。配線M2可由與配線M1及通孔V1相同之金屬形成，亦可由不同金屬形成。又，配線M2可沿著與配線M1相同之方向延伸，亦可沿著不同方向延伸。進而，延伸長度可大於通孔V1之寬度。
如以上所說明，第2實施形態之配線形成方法中，係藉由將模板10壓抵於抗蝕層231而形成抗蝕圖案FP1。抗蝕圖案FP1具有與模板10之槽部10G及凹部10D分別對應之隆起部FPR及突起部FPP。然後，利用金屬將抗蝕圖案FP置換，從而形成與突起部FPP對應之通孔V1、及與隆起部FPR對應之配線M1。即，利用一個抗蝕圖案FP1，將配線M1與通孔V1以單一體之形式一次性形成。因此，第2實施形態亦實現與第1實施形態之配線形成方法相同之效果。
再者，第2實施形態中，於形成通孔V1及配線M1之後(圖12(H))，例如亦可應用與第1實施形態中參照圖5(K)至圖7(Q)所說明之順序相同之順序。
(第3實施形態) 其次，參照圖15及圖16，以與第2實施形態之配線形成方法之差異為中心，說明第3實施形態之配線形成方法。又，對與第2實施形態中之層、膜、及構件分別對應之層、膜、及構件附加對應之參照符號，並省略重複之說明。
參照圖15(A)，於形成於晶圓W之上之絕緣膜211之上形成抗蝕圖案FP1。抗蝕圖案FP1具有與模板10(圖1)之槽部10G對應之隆起部FPR、及與模板10之凹部10D對應之突起部FPP。此種構成可藉由依次進行與第2實施形態中之步驟(圖10(A)至圖11(D))相同之步驟而形成。
其次，進行金屬含浸處理，使抗蝕圖案FP1內含浸金屬元素。具體而言，於未圖示之真空腔室內，將晶圓W、絕緣膜211、及抗蝕圖案FP1維持為約80℃至約300℃範圍之溫度(例如200℃)，並向真空腔室內導入三甲基鋁(TMA)氣體。藉此抗蝕圖案FP1暴露於TMA氣體中，自抗蝕圖案FP1之上表面及側面至抗蝕圖案FP1內均含浸TMA氣體。經過特定時間後，將TMA氣體沖洗掉，向真空腔室內導入水蒸氣(H2O)、或者臭氧(O3)氣體、氧氣(O2)等氧化性氣體。抗蝕圖案FP1內含浸之TMA被氧化性氣體氧化，從而析出鋁。因此，抗蝕圖案FP1變得具有導電性。以下，如圖15(B)所示，將具有導電性之抗蝕圖案FP1稱為金屬含有部MC1。金屬含有部MC1具有突起部MC1P及隆起部MC1R。突起部MC1P由抗蝕圖案FP1之突起部FPP形成，隆起部MC1R由抗蝕圖案FP1之隆起部FPR形成。隆起部FPR具有對應於模板10(圖1)之槽部10G之形狀，因此隆起部MC1R亦具有對應於槽部10G之形狀。又，突起部FPP具有對應於模板10之凹部10D之形狀，因此突起部MC1P亦具有對應於凹部10D之形狀。即，隆起部MC1R沿著一方向延伸，突起部MC1P於隆起部MC1R之上表面呈柱狀突出。突起部MC1P之寬度於一方向可短於隆起部MC1R之長度，於與一方向正交之方向可與隆起部MC1R之寬度相同。 再者，上述TMA氣體與水蒸氣向真空腔室之交替導入亦可反覆進行複數次。藉此可提高金屬含有部MC1內之Al原子濃度。
其次，於金屬含有部MC1及絕緣膜211之上形成絕緣膜212(圖15(C))，並藉由CMP法對絕緣膜212進行研磨，如圖15(D)所示，絕緣膜212之上表面與金屬含有部MC1之上表面變成同一個面。然後，於金屬含有部MC1及絕緣膜212之上形成抗蝕層232(圖15(E))，並使模板11壓抵於抗蝕層232 (圖15(F))。維持模板11被壓抵之狀態，透過模板11向抗蝕層232照射紫外光，抗蝕層232硬化，如圖16(G)所示，獲得反映出模板11之形狀之抗蝕圖案FP2。
例如藉由灰化等將抗蝕劑殘留膜RL去除，於絕緣膜212之上殘留抗蝕圖案FP2(圖16(H))。於此，與抗蝕圖案FP1同樣地，使抗蝕圖案FP2含浸金屬。藉此抗蝕圖案FP2變得具有導電性，成為金屬含有部MC2(圖16(I))。於此，抗蝕圖案FP2內含浸之金屬既可與抗蝕圖案FP1內含浸之金屬相同，亦可不同。又，金屬含有部MC2可沿著與隆起部MC1R相同之方向延伸，亦可沿著不同方向延伸。進而，延伸長度可大於突起部MC1P之寬度。
繼而，於金屬含有部MC2及絕緣膜212之上形成絕緣膜213(圖16(J))，並藉由CMP法對絕緣膜213進行研磨，使得金屬含有部MC2之上表面與絕緣膜213之上表面變成同一個面(圖16(K))。藉由以上，如圖16(K)所示，獲得金屬含有部MC2與金屬含有部MC1之隆起部MC1R透過突起部MC1P而連接之構造。
如以上所說明，於第3實施形態之配線形成方法中，係藉由將模板10(圖10(B))壓抵於抗蝕層231(圖10(A))，獲得抗蝕圖案FP1(圖15(A))，並對其進行金屬含浸處理，從而形成金屬含有部MC1。金屬含有部MC1具有導電性，且具有與模板10之凹部10D及槽部10G分別對應之突起部MC1P及隆起部MC1R。並且，突起部MC1P連接於具有導電性之金屬含有部MC2。因此，隆起部MC1R可作為配線發揮功能，金屬含有部MC2可作為隆起部MC1R上層之配線發揮功能，突起部MC1P可作為將隆起部MC1R與金屬含有部MC2連接之通孔發揮功能。又，由於抗蝕圖案FP1成為金屬含有部MC1，因此可作為下層之配線發揮功能之隆起部MC1R、與可作為通孔發揮功能之突起部MC1P以單一體之形式一次性形成。因此，第3實施形態之配線形成方法亦能實現與第1及第2實施形態之配線形成方法相同之效果。再者，一方面隆起部MC1R與突起部MC1P以單一體之形式連續，另一方面突起部MC1P(相當於通孔)與金屬含有部MC2(相當於上層之配線)相互接觸。
(第3實施形態之變化例1) 其次，說明第3實施形態之變化例1。於第3實施形態中，係藉由對抗蝕圖案FP1(圖15(A))進行金屬含浸處理，而形成具有導電性之金屬含有部MC1(圖15(B))。然而，本變化例中，係使用金屬粒子之分散液，來形成相當於金屬含有部MC1之導電性構造體。具體而言，例如藉由噴墨法或旋塗法將金屬粒子之分散液塗佈於絕緣膜211之上，形成分散液膜。於分散液膜中之溶劑揮發而硬化之前，將模板10壓抵於該分散液膜。藉此模板10之槽部10G與凹部10D被分散液填充。卸除模板10後，將分散液形成之殘留膜去除。於此，所謂殘留膜，係指殘留於模板10之上表面S與絕緣膜211之間之分散液形成之膜。即，相當於上述抗蝕劑殘留膜RL。去除殘留膜之後，於惰性氣體(氮氣、稀有氣體)氣氛下對絕緣膜211上殘留之分散液膜進行焙燒，獲得相當於金屬含有部MC1之導電性構造體。
又，同樣地於絕緣膜212之上形成金屬粒子之分散液膜，將模板11壓抵於該分散液膜，去除殘留膜並進行焙燒，從而代替金屬含有部MC2地獲得反映出槽部11G之形狀之導電性構造體。上述導電性構造體具有相對較高之導電性，可作為配線、通孔發揮功能。如上所述，使用這樣之金屬粒子之分散液，亦能形成以單一體之形式一次性形成之配線M1及通孔V1、以及配線M2。又，上述配線M1及通孔V1、以及配線M2可具有與第1及第2實施形態中之配線M1及通孔V1、以及配線M2相同之形狀。
再者，金屬粒子之平均粒徑例如可為數十nm以下，較佳可為10nm以下。進而，平均粒徑可為5nm以下。平均粒徑變小時，溶劑中之分散性提高。又，焙燒溫度例如可為100℃至500℃範圍之溫度。進而，亦可代替焙燒，而採用例如使用氙氣燈之光燒結。又，當使用銅墨水時，亦可不於惰性氣體氣氛下，而是於氫等還原性氣體氣氛下進行還原處理。
作為金屬粒子，例如可例示金(Au)、銀(Ag)、銅(Cu)、銠(Rh)、鈀(Pd)、鉑(Pt)等之粒子。又，亦可利用上述複數種金屬之粒子獲得分散液。再者，金屬粒子之分散液亦被稱為金屬墨水、金屬奈米墨水。
又，根據分散液之種類不同，亦可藉由將模板10壓抵於分散液膜，使用例如閃光燈等照射光，對分散液膜進行焙燒。
(第3實施形態之變化例2) 又，亦可代替上述變化例1中之金屬粒子之分散液，而使用聚乙炔或聚噻吩、聚乙二氧基噻吩等導電性高分子。即，亦可代替於絕緣膜211之上形成由金屬粒子之分散液製成之分散液膜，而是形成液狀之導電性高分子層，並將模板10壓抵於該液狀導電性高分子層。液狀導電性高分子層例如可藉由旋塗法或噴墨法形成。再者，導電性高分子有電子/孔洞導電性高分子、離子導電性高分子、複合高分子等，可利用任意導電性高分子。又，當使用電子/孔洞導電性高分子(或者有機半導體)時，藉由摻雜受體雜質或者供體雜質，亦能提高導電性。
使用此種導電性高分子，亦能與變化例1同樣地，形成以單一體形式一次性形成之配線M1及通孔V1、以及配線M2。上述配線M1及通孔V1、以及配線M2可具有與第1及第2實施形態中之配線M1及通孔V1、以及配線M2相同之形狀。
(第4實施形態) 其次，參照圖17及圖18，說明第4實施形態之配線形成方法。於以下說明中，以與第2及第3實施形態之配線形成方法之差異為中心進行說明。又，對與第2及第3實施形態中之層、膜、及構件分別對應之層、膜、及構件附加對應之參照符號，並省略重複之說明。
參照圖17(A)，於形成於晶圓W之上之絕緣膜211之上形成抗蝕圖案FP1。抗蝕圖案FP1具有與模板10(圖1)之槽部10G對應之隆起部FPR、及與模板10之凹部10D對應之突起部FPP。再者，此種構成可藉由依次進行與第2實施形態中之步驟(圖10(A)至圖11(D))相同之步驟而形成。
其次，如圖17(B)所示，於抗蝕圖案FP1及絕緣膜211之上形成絕緣膜212。然後，藉由CMP法對絕緣膜212進行研磨，使得絕緣膜212之上表面與抗蝕圖案FP1之上表面變成同一個面(圖17(C))。
之後，與第3實施形態中之金屬含浸處理同樣地，對抗蝕圖案FP1進行金屬含浸處理。藉此TMA氣體自抗蝕圖案FP1中之絕緣膜212之上表面露出之部分向抗蝕圖案FP1內侵入，TMA氣體被氧化性氣體氧化，抗蝕圖案FP1內析出Al原子。藉此抗蝕圖案FP1變成具有導電性之金屬含有部MC1(圖17(D))。金屬含有部MC1具有由抗蝕圖案FP1之突起部FPP變成之突起部MC1P、及由抗蝕圖案FP1之隆起部FPR變成之隆起部MC1R。
此種金屬含浸處理於本實施形態中，係於將抗蝕圖案FP1填埋至絕緣膜212之後進行之。本實施形態於這一方面不同於第3實施形態，第3實施形態中，係對抗蝕圖案FP1進行金屬含浸處理之後再將其填埋至絕緣膜212。
其次，如圖17(E)所示，於金屬含有部MC1及絕緣膜212之上形成抗蝕層232。然後，將具有槽部11G之模板11壓抵於抗蝕層232 (圖17(F))。維持壓抵狀態下，透過模板11向抗蝕層232照射紫外光，抗蝕劑硬化。然後，卸除模板11，如圖18(G)所示，獲得抗蝕圖案FP2。繼而，去除抗蝕劑殘留膜RL，而如圖18(H)所示，於絕緣膜212之上殘留抗蝕圖案FP2。
其次，於抗蝕圖案FP2及絕緣膜212之上形成絕緣膜213(圖18(I))，並藉由CMP法對絕緣膜213進行研磨，使得絕緣膜213之上表面與抗蝕圖案FP2之上表面變成同一個面(圖18(J))。
然後，對抗蝕圖案FP2進行與抗蝕圖案FP1之金屬含浸處理相同之金屬含浸處理，獲得金屬含有部MC2(圖18(K))。其中，抗蝕圖案FP2內含浸之金屬既可與抗蝕圖案FP1內含浸之金屬相同，亦可不同。本實施形態係將抗蝕圖案FP2維持上表面露出之狀態填埋至絕緣膜213後，再對抗蝕圖案FP2進行金屬含浸處理，這一點不同於第3實施形態，第3實施形態中，係於進行金屬含浸處理後，再用絕緣膜覆蓋。但，本實施形態中之隆起部MC1R及突起部MC1P、以及金屬含有部MC2亦可具有與第3實施形態中之隆起部MC1R及突起部MC1P、以及金屬含有部MC2相同之形狀。
如以上所說明，第4實施形態之配線形成方法中亦形成金屬含有部MC1及MC2。並且，金屬含有部MC1之隆起部MC1R可作為配線發揮功能，金屬含有部MC2可作為隆起部MC1R之上層之配線發揮功能，突起部MC1P可作為將隆起部MC1R與金屬含有部MC2連接之通孔發揮功能。又，金屬含有部MC1源自抗蝕圖案FP1，該抗蝕圖案FP1係藉由將具有凹部10D及槽部10G之模板10壓抵於抗蝕層而形成之。即，可作為下層之配線發揮功能之隆起部MC1R、與可作為通孔發揮功能之突起部MC1P能以單一體之形式一次性形成。因此，第4實施形態之配線形成方法亦能實現與第1至第3實施形態之配線形成方法相同之效果。
(應用例) 上述第1至第4實施形態(包括變化例)之配線形成方法例如可用作半導體裝置之製造方法之一部分。圖19表示藉由此種半導體裝置之製造方法可製造之半導體裝置之一例。如圖所示，半導體裝置100具有半導體基板101、及形成於其上之絕緣層102。半導體基板101內，局部設有與其上表面101S相接之元件分離絕緣膜72。藉由元件分離絕緣膜72，將半導體基板101之上層部分劃分成複數個半導體區域73。至少一部分半導體區域73內，形成有源極區域74及汲極區域75。於半導體基板101之上表面101S上，於源極區域74與汲極區域75之間之區域內設置有閘極絕緣膜76及閘極電極77。藉由源極區域74、汲極區域75、閘極絕緣膜76、及閘極電極77而形成場效應型電晶體78。
形成於半導體基板101之上之絕緣層102上，於圖示例中，設置有2層配線層。2層配線層中之下層之配線層設置有配線M1，上層之配線層設置有配線M2。配線M1與配線M2利用通孔V1而連接。配線M2之上表面與絕緣層102之上表面形成同一個面，於其等之上設置有絕緣膜103。絕緣膜103上，於與配線M2對應之位置處具有開口，該開口內設置有金屬焊墊80。又，配線M1與源極區域74藉由連接器C而連接。
具有上述構成之半導體裝置100例如可作為控制芯片發揮功能，對複數個存儲單元三維構成之陣列芯片進行控制。於此情形時，藉由將金屬焊墊80與陣列芯片中對應之金屬焊墊例如利用金屬凸塊接合，從而將半導體裝置100與陣列芯片接合。
半導體裝置100可以藉由將半導體製造工序中之各種要素工序適當組合而成之本實施形態之半導體裝置之製造方法來製造。該製造方法包含上述實施形態之配線形成方法，將配線M1與通孔V1以單一體之形式一次性形成。因此，本實施形態之半導體裝置之製造方法亦能實現與上述實施形態之配線形成方法相同之效果。
以上，對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施形態能以其它各種形態實施，且於不脫離發明主旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變形包含於發明之範圍及主旨，並且包含於申請專利範圍所記載之發明及其均等範圍內。
例如，於第1實施形態中，係於導電性材料膜221上形成抗蝕遮罩IM，使用抗蝕遮罩IM作為遮罩，對導電性材料膜221進行蝕刻，從而形成配線M1與通孔V1，但亦可於導電性材料膜221上形成硬質遮罩材料膜，並於其上形成抗蝕遮罩IM。藉此，使用抗蝕遮罩IM作為遮罩，對硬質遮罩材料膜進行蝕刻，而形成具有與槽部10G對應之隆起部、及與凹部10D對應之突起部之硬質遮罩。然後，藉由使用該硬質遮罩作為遮罩對導電性材料膜221進行蝕刻，而形成配線M1與通孔V1。硬質遮罩材料膜例如亦可為旋塗碳(SOC)膜或旋塗玻璃(SOG)膜等。
又，於第1實施形態中，係使用模板11來形成抗蝕遮罩IM2，然而該抗蝕遮罩IM2亦可不依靠模板，而是於導電性材料膜222上塗佈光阻層，透過具有特定遮光圖案之遮罩(光罩)向該光阻層照射紫外光等，從而形成與抗蝕遮罩IM2相同之抗蝕遮罩。又，第3及第4實施形態中之抗蝕圖案FP2亦可藉由具有特定遮光圖案之遮罩對光阻層進行曝光而形成。
進而，於第3及第4實施形態中，係將抗蝕圖案FP1、FP2暴露於TMA氣體中，使TMA氣體含浸於抗蝕圖案FP1、FP2內，但亦可代替TMA氣體而使用包含鋁以外之金屬元素之有機金屬氣體。此種金屬元素之例子有鉻(Cr)、鉿(Hf)、銦(In)、錳(Mn)、鉬(Mo)、釕(Ru)、鉭(Ta)、鈦(Ti)、釩(V)、鎢(W)、鋯(Zr)等。又，亦可將該等中之兩種或三種以上組合。
又，作為有機金屬，並不限於含甲基之有機金屬，亦能利用含乙基之有機金屬、含有其它有機基之有機金屬。作為此種有機金屬，可例示雙環戊二烯基鉻(Cr(C2H5)2)、三羰基環戊二烯基錳((C5H5)Mn(CO)3)、TDMAT、四烷基乙基甲基氨基鈦(TEMAT)、四第三丁醇鈦(Ti(OtBu)4)、四烷基乙基甲基氨基鋯(TEMAZ)、四烷基二甲基氨基鋯(TDMAZ)、四第三丁醇鋯(Zr(OtBu)4)、四烷基二甲基氨基鉿(TDMAH)、四烷基乙基甲基氨基鉿(TEMAH)、四烷基乙基甲基氨基鉿(TDEAH)、四第三丁醇鉿(Hf(OtBu)4)等。又，亦能將AlCl3、MoF6、WF6、TiCl4、ZrCl4、HfCl4等鹵化物之氣體用於金屬含浸處理。
又，於第3及第4實施形態中，抗蝕層231(或者232)理想由例如包含羰基等碳原子與氧原子之間之雙鍵之光硬化性有機材料形成。原因係：用此種有機材料形成抗蝕層231(或者232)時，藉由內部碳原子與氧原子之間之雙鍵而更容易含有金屬元素。作為此種有機材料之一例，有甲基丙烯酸樹脂系之抗蝕劑材料。
說明了透過通孔V1將配線M1與配線M2之兩個配線層間電性連接之情形，亦能進而與上層之配線連續而形成。具體而言，對圖5(K)所示之抗蝕層232應用與模板10同樣地利用特定圖案設置有槽部及槽部底面形成之孔洞之模板即可。
又，於上述各實施形態中，說明了藉由CMP法對絕緣膜212、213進行研磨之步驟，但亦可代替CMP法而將上述絕緣膜212、213之整個面回蝕。相關申請之引用 本案基於且主張2020年03月12日提出申請之在先日本專利申請案第2020-043282號之優先權之權益，並藉由引用之方式包含其所有內容。
10:模板 10D:凹部 10G:槽部 11:模板 11G:槽部 30:絕緣膜 31:絕緣膜 31H:孔洞 31T:溝槽 32:絕緣膜 40:光阻層 40H:開口 41:光阻層 41H:開口 50:旋塗材料層 60:金屬層 72:元件分離絕緣膜 73:半導體區域 74:源極區域 75:汲極區域 76:閘極絕緣膜 77:閘極電極 78:場效應型電晶體 80:金屬焊墊 100:半導體裝置 101:半導體基板 101S:上表面 102:絕緣層 103:絕緣膜 211:絕緣膜 212:絕緣膜 213:絕緣膜 221:導電性材料膜 222:導電性材料膜 231:抗蝕層 232:抗蝕層 Cv:空腔 EP:導電部 FP1:抗蝕圖案 FP2:抗蝕圖案 FPP:突起部 FPR:隆起部 IM:抗蝕遮罩 IMP:突起部 IMR:隆起部 LM:下層配線 M1:配線 M2:配線 MC1:金屬含有部 MC2:金屬含有部 MC1P:突起部 MC1R:隆起部 PM3:光阻遮罩 PM4:光阻遮罩 RL:抗蝕劑殘留膜 S:上表面 UM:上層配線 V:通孔 V1:通孔 W:晶圓
圖1係立體圖，模式性表示第1實施形態之配線形成方法中可使用之模板之一例。 圖2係模式圖，表示藉由第1實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖3係模式圖，緊接著圖2表示藉由第1實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖4係模式圖，緊接著圖3表示藉由第1實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖5係模式圖，緊接著圖4表示藉由第1實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖6係模式圖，緊接著圖5表示藉由第1實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖7係模式圖，緊接著圖6表示藉由第1實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖8係模式圖，表示藉由比較例之配線形成方法形成之配線圖案之各步驟之剖面。 圖9係模式圖，緊接著圖8表示藉由比較例之配線形成方法形成之配線圖案之各步驟之剖面。 圖10係模式圖，表示藉由第2實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖11係模式圖，緊接著圖10表示藉由第2實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖12係模式圖，緊接著圖11表示藉由第2實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖13係模式圖，緊接著圖12表示藉由第2實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖14係模式圖，緊接著圖13表示藉由第2實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖15係模式圖，表示藉由第3實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖16係模式圖，緊接著圖15表示藉由第3實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖17係模式圖，表示藉由第4實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖18係模式圖，緊接著圖17表示藉由第4實施形態之配線形成方法形成之配線圖案之各步驟之剖面。 圖19係剖視圖，模式性表示藉由應用實施形態之配線形成方法之半導體裝置之製造方法可製造的半導體裝置之一例。
10:模板
10D:凹部
10G:槽部
211:絕緣膜
221:導電性材料膜
231:抗蝕層
S:上表面
W:晶圓

Claims (14)

  1. 一種配線形成方法，其係藉由將包含第1凹部及第2凹部之第1模板壓抵於第1膜，而形成具有第1凸部及第2凸部之第1圖案，上述第2凹部設置於上述第1凹部之底部，上述第1凸部對應於上述第1凹部，上述第2凸部對應於上述第2凹部且自上述第1凸部突出， 由上述第1圖案形成第1配線及通孔，上述第1配線對應於上述第1凸部，上述通孔對應於上述第2凸部且於上述第1配線上突出。
  2. 如請求項1之配線形成方法，其中 於第1導電性材料膜之上形成上述第1圖案， 使用上述第1圖案對上述第1導電性材料膜進行蝕刻，藉此形成上述第1配線及上述通孔。
  3. 如請求項2之配線形成方法，其中 於上述通孔上形成第2導電性材料膜， 於上述第2導電性材料膜之上形成第2膜， 於上述第2膜形成第2圖案， 使用上述第2圖案對上述第2導電性材料膜進行蝕刻，藉此形成與上述通孔連接之第2配線。
  4. 如請求項1之配線形成方法，其中 上述第1膜由光硬化性有機材料形成， 形成覆蓋該第1膜之上述第1圖案之第1絕緣膜， 使上述第1圖案之至少一部分露出， 將自上述第1絕緣膜露出之上述第1圖案去除，形成反映上述第1圖案之形狀之空腔部， 利用導電性材料填埋上述空腔部，藉此形成上述第1配線及上述通孔。
  5. 如請求項4之配線形成方法，其中 形成覆蓋上述第1配線及上述通孔之第2絕緣膜， 使上述通孔之上表面露出， 於上述第1絕緣膜、及自該第1絕緣膜露出之上述通孔之上，形成第2膜， 於上述第2膜形成第2圖案， 形成覆蓋上述第2圖案之第3絕緣膜， 使上述第2圖案之至少一部分露出， 自上述第3絕緣膜去除上述第2圖案，形成空腔部， 利用導電性材料填埋上述空腔部，藉此形成與上述通孔連接之第2配線。
  6. 如請求項1之配線形成方法，其中 上述第1膜由光硬化性有機材料形成， 使形成於該第1膜之上述第1圖案含浸金屬，藉此形成上述第1配線及上述通孔。
  7. 如請求項6之配線形成方法，其中 於上述通孔上，利用有機材料形成第2膜， 於上述第2膜形成第2圖案， 使上述第2圖案含浸金屬，藉此形成與上述通孔連接之第2配線。
  8. 如請求項1之配線形成方法，其中 上述第1膜由光硬化性有機材料形成， 形成覆蓋上述第1圖案之第1絕緣膜，所述上述第1圖案係藉由將上述第1模板壓抵於該第1膜而形成， 使上述第1圖案之上述第2凸部之上表面露出， 自上述第1絕緣膜露出之上述第2凸部之上表面起使上述第1圖案含浸金屬，藉此形成第1配線及通孔，上述第1配線對應於上述第1凸部，上述通孔對應於上述第2凸部且與上述第1配線連續。
  9. 如請求項6之配線形成方法，其中 形成覆蓋上述第1配線及上述通孔之第1絕緣膜， 使上述通孔之上表面露出， 於上述第1絕緣膜、及自該第1絕緣膜露出之上述通孔之上，利用有機材料形成第2膜， 於上述第2膜形成第2圖案， 形成覆蓋上述第2圖案之第3絕緣膜， 使上述第2圖案之至少一部分露出， 使自上述第3絕緣膜露出之上述第2圖案含浸金屬，藉此形成與上述通孔連接之第2配線。
  10. 如請求項1之配線形成方法，其中 上述第1膜由導電性材料形成， 由該第1膜之上述第1圖案形成第1配線及通孔，上述第1配線對應於上述第1凸部，上述通孔對應於上述第2凸部且與上述第1配線連續。
  11. 如請求項10之配線形成方法，其中 於上述通孔上，利用導電性材料形成第2膜， 將包含第3凹部之第2模板壓抵於上述第2膜，藉此形成與上述通孔連接且與上述第3凹部對應之第2配線。
  12. 如請求項10或11之配線形成方法，其中 上述導電性材料係金屬粒子分散液或者導電性高分子。
  13. 一種半導體裝置之製造方法，其係於半導體基板上， 將包含第1凹部及第2凹部之第1模板壓抵於第1膜，藉此形成具有第1凸部及第2凸部之第1圖案，上述第2凹部設置於該第1凹部之底部，上述第1凸部對應於上述第1凹部，上述第2凸部對應於上述第2凹部且自上述第1凸部突出， 由上述第1圖案形成第1配線及通孔，上述第1配線對應於上述第1凸部，上述通孔對應於上述第2凸部且於上述第1配線上突出。
  14. 一種半導體裝置，其具備： 半導體基板； 第1配線，其設置於上述半導體基板上； 通孔，其與上述第1配線構成單一體；及 第2配線，其經由接合界面而與上述通孔連接。
TW109122734A 2020-03-12 2020-07-06 配線形成方法及半導體裝置之製造方法 TWI798564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020043282A JP7414597B2 (ja) 2020-03-12 2020-03-12 配線形成方法
JP2020-043282 2020-03-12

Publications (2)

Publication Number Publication Date
TW202135232A true TW202135232A (zh) 2021-09-16
TWI798564B TWI798564B (zh) 2023-04-11

Family

ID=77616381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122734A TWI798564B (zh) 2020-03-12 2020-07-06 配線形成方法及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US11869866B2 (zh)
JP (1) JP7414597B2 (zh)
CN (1) CN113394164A (zh)
TW (1) TWI798564B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837666B (zh) 2022-01-04 2024-04-01 達方電子股份有限公司 燈板及燈板製作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022191093A (ja) * 2021-06-15 2022-12-27 キオクシア株式会社 トランジスタ、半導体記憶装置、及びトランジスタの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306787A (ja) * 1995-03-06 1996-11-22 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH09283619A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001093978A (ja) * 1999-09-27 2001-04-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6716754B2 (en) * 2002-03-12 2004-04-06 Micron Technology, Inc. Methods of forming patterns and molds for semiconductor constructions
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US20040224261A1 (en) 2003-05-08 2004-11-11 Resnick Douglas J. Unitary dual damascene process using imprint lithography
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4954498B2 (ja) * 2004-06-01 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
JP2006319255A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Ind Co Ltd 多層配線基板の製造方法
KR101157966B1 (ko) 2005-12-29 2012-06-25 엘지디스플레이 주식회사 액정표시소자의 제조방법
US7785938B2 (en) 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
JP4682285B2 (ja) 2007-08-30 2011-05-11 日立電線株式会社 配線及び層間接続ビアの形成方法
US8466068B2 (en) 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
JP5115980B2 (ja) * 2008-08-14 2013-01-09 新日鉄住金化学株式会社 回路配線基板の製造方法
KR101132303B1 (ko) * 2009-02-16 2012-04-05 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR101700989B1 (ko) * 2009-06-24 2017-01-31 미쓰비시 가가꾸 가부시키가이샤 유기 전자 디바이스 및 그 제조 방법
US8822137B2 (en) * 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
JP6009152B2 (ja) 2011-09-15 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103681604B (zh) 2012-09-07 2017-11-14 中芯国际集成电路制造(上海)有限公司 带有自对准接触孔的半导体器件及其制备方法
US20150085456A1 (en) 2013-03-05 2015-03-26 Ronald Steven Cok Imprinted multi-level micro-wire circuit structure
JPWO2017038110A1 (ja) 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
US11191164B2 (en) 2015-09-29 2021-11-30 Dai Nippon Printing Co., Ltd. Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board
JP2017069461A (ja) 2015-09-30 2017-04-06 富士フイルム株式会社 段差基板の製造方法、電子デバイスの製造方法、及び、積層体
US10453701B2 (en) * 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
JP2019149531A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置およびその製造方法
US11094626B2 (en) * 2018-09-24 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures in semiconductor fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837666B (zh) 2022-01-04 2024-04-01 達方電子股份有限公司 燈板及燈板製作方法

Also Published As

Publication number Publication date
CN113394164A (zh) 2021-09-14
US11869866B2 (en) 2024-01-09
JP7414597B2 (ja) 2024-01-16
JP2021145058A (ja) 2021-09-24
US20210288017A1 (en) 2021-09-16
TWI798564B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
TWI748236B (zh) 製造記憶體元件的方法以及積體電路
US10643895B2 (en) Self-aligned interconnects formed using subtractive techniques
JP7027432B2 (ja) 相互接続構造及びその形成方法
TW202139426A (zh) ３ｄ ｄｒａｍ結構及製造方法
TW202125756A (zh) 半導體結構
CN112368822B (zh) 利用选择性双层电介质再生的全自对准过孔
CN113594089B (zh) 半导体装置的形成方法及其用于制造集成电路的方法
US11985824B2 (en) Three-dimensional memory devices having dummy channel structures and methods for forming the same
KR102649182B1 (ko) 메모리 디바이스 및 이를 제조하는 방법
US10685784B2 (en) Back-end-of-the line capacitor
TWI718768B (zh) 半導體結構及其形成方法
TWI798564B (zh) 配線形成方法及半導體裝置之製造方法
TW202246557A (zh) 介電質上介電質的選擇性沉積方法
TW202213456A (zh) 半導體結構的製作方法
TW202017046A (zh) 半導體裝置及其製造方法
TWI797949B (zh) 使用界面過渡金屬化合物層的電阻式記憶體單元及其形成方法
US11430513B1 (en) Non-volatile memory structure and method for low programming voltage for cross bar array
US10833268B2 (en) Resistive memory crossbar array with a multilayer hardmask
CN110838466B (zh) 半导体器件和形成半导体器件的方法
US20060231878A1 (en) Semiconductor device and method for manufacturing same
CN118231336A (zh) 互连结构中的选择性金属帽
JP2022142897A (ja) パターン形成方法及び半導体装置の製造方法
JP2022016364A (ja) キャビティ構造を有する集積チップ
TW202238843A (zh) 半導體結構的製造方法