TW202129620A - 發光顯示裝置及發光顯示裝置之像素電路晶片 - Google Patents

發光顯示裝置及發光顯示裝置之像素電路晶片 Download PDF

Info

Publication number
TW202129620A
TW202129620A TW109126430A TW109126430A TW202129620A TW 202129620 A TW202129620 A TW 202129620A TW 109126430 A TW109126430 A TW 109126430A TW 109126430 A TW109126430 A TW 109126430A TW 202129620 A TW202129620 A TW 202129620A
Authority
TW
Taiwan
Prior art keywords
pixel
circuit
light
aforementioned
emitting
Prior art date
Application number
TW109126430A
Other languages
English (en)
Inventor
奥野武志
鈴木良和
梶山康一
Original Assignee
日商Ｖ科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｖ科技股份有限公司 filed Critical 日商Ｖ科技股份有限公司
Publication of TW202129620A publication Critical patent/TW202129620A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明，係一種發光顯示裝置，其係具備有：電路基板，係在表面上呈矩陣狀地配置有複數個像素區域、和發光部，係具備被配置在前述像素區域的各區域之至少1個以上的發光元件、以及像素電路晶片，係與前述像素區域相對應地被作安裝並驅動前述發光部之前述發光元件，前述像素電路晶片，係具備：像素驅動電路，係與被配置在前述像素區域內的前述發光元件相連接、和邏輯電路，係與前述像素驅動電路相連接，前述邏輯電路，係將輸出以使相互鄰接的前述像素區域之前述發光元件依序驅動的方式，來輸入至前述像素驅動電路。

Description

發光顯示裝置及發光顯示裝置之像素電路晶片
本發明，係有關於微LED(Micro Light Emitting Diode)顯示器和有機EL顯示器(以下，稱作OLED顯示器)等之發光顯示裝置及發光顯示裝置之像素電路晶片。
微LED顯示器和OLED(Organic Light Emitting Diode)顯示器等之發光顯示裝置，相較於液晶顯示裝置，係在高亮度、高對比、高可靠性等之裝置特性方面具有優勢。尤其，微LED顯示器，係可期待對於次世代之顯示器的適用。
作為用以驅動微LED的底板(電路基板)，係可考慮使用被使用於液晶顯示裝置和OLED顯示器中的電路基板。具體而言，係可列舉具備LTPS-TFT(Low Temperature Polycrystalline Silicon Thin Film Transistor)的電路基板、或是具備氧化物TFT的電路基板。在這樣的底板(backplate)之製作中，係需要大規模的製造設備和成本，而存在有不適合少量多樣種類的顯示器之生產的問題。
伴隨著顯示器之高精細化，於底板中，係會因為起因於配線或是TFT所導致之於像素內或像素間所產生的寄生阻抗(parasitic impedance)等之影響，而容易產生訊號雜訊。這樣的訊號雜訊，係存在有使發光顯示裝置之畫質降低的問題。
作為解決上述問題之方法，已知有如專利文獻1所揭示般地，將可撓性基板適用於底板，並於其表面安裝內建有像素電路的矽晶片(以下，稱作像素電路晶片)，來驅動LED的方法。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利第6283412號公報
[發明所欲解決的問題]
然而，在適用有上述像素電路晶片的情況，於底板上，係有必要在每個像素電路晶片配置必要的訊號線、控制線、電源線等，而有於底板中之端子數的增加、晶片面積的增加之疑慮。
本發明，係鑑於上述之課題而進行者，其係以提供一種防止電路基板中之端子數的增加和晶片面積的增加，並使高精細化及高解析度化成為可能且高畫質的發光顯示裝置、以及實現高畫質之發光顯示裝置的像素電路晶片一事，作為目的。 [用以解決問題之手段]
為了解決上述課題，並達成目的，本發明之樣態，係為一種發光顯示裝置，其係具備有：電路基板，係在表面上呈矩陣狀地配置有複數個像素區域、和發光部，係具備被配置在前述像素區域的各區域之至少1個以上的發光元件、以及像素電路晶片，係與前述像素區域相對應地被作安裝並驅動前述發光部之前述發光元件，其特徵為，前述像素電路晶片，係具備：像素驅動電路，係與被配置在前述像素區域內的前述發光元件相連接、和邏輯電路，係與前述像素驅動電路相連接，前述邏輯電路，係將輸出以使相互鄰接的前述像素區域之前述發光元件依序驅動的方式，來輸入至前述像素驅動電路。
作為上述樣態，較理想為，前述像素電路晶片，係於以相互鄰接之複數個前述像素區域所成的組之各組分別安裝1個，前述像素驅動電路，係與被配置在屬於前述組之複數個前述像素區域處的前述發光元件相連接，前述邏輯電路，係將輸出於前述組中而以使前述發光元件依序驅動的方式，來依序切換前述像素驅動電路。
作為上述樣態，較理想為，前述邏輯電路，係為掃描電路。
作為上述樣態，較理想為，前述像素區域，係具備複數個前述發光元件，前述像素電路晶片，係對前述複數個前述發光元件作控制。
作為上述樣態，較理想為，前述邏輯電路，係為選擇器電路。
作為上述樣態，較理想為，前述邏輯電路，係為序列/平行轉換電路。
本發明之其他樣態，係為一種像素電路晶片，其係於具備有電路基板和發光部的發光顯示裝置中，與前述像素區域相對應地被作安裝並驅動前述發光部之前述發光元件，該電路基板，係在表面上呈矩陣狀地配置有複數個像素區域；該發光部，係具備被配置在前述像素區域的各區域之至少1個以上的發光元件，該像素電路晶片，其特徵為，係具備：像素驅動電路，係與被配置在前述像素區域內的前述發光元件相連接、和邏輯電路，係與前述像素驅動電路相連接，前述邏輯電路，係將輸出以使相互鄰接的前述像素區域之前述發光元件依序驅動的方式，來輸入至前述像素驅動電路。
作為上述樣態，較理想為，係於以相互鄰接之複數個前述像素區域所成的組之各組分別安裝1個，前述像素驅動電路，係與被配置在屬於前述組之複數個前述像素區域的前述發光元件相連接，前述邏輯電路，係將輸出於前述組中而以使前述發光元件依序驅動的方式，來依序切換前述像素驅動電路。
作為上述樣態，較理想為，前述邏輯電路，係為依序選擇前述像素區域之組中的所有前述發光元件的掃描電路。
作為上述樣態，較理想為，係對前述像素區域內之複數個前述發光元件作控制。
作為上述樣態，較理想為，前述邏輯電路，係為前述選擇器電路。
作為上述樣態，較理想為，前述邏輯電路，係為序列/平行轉換電路。 [發明之效果]
若依據本發明，則可實現達成了高精細化及高解析度化之高畫質的發光顯示裝置及發光顯示裝置之像素電路晶片。
以下，基於圖面，針對本發明之實施形態之發光顯示裝置及發光顯示裝置之像素電路晶片的細節作說明。但是，圖面，係為示意性者。又，在各圖面之相互間，係亦包含有相互之尺寸之關係或比例或者是形狀為有所相異的部分。
[第1實施形態] (發光顯示裝置之概略構成) 第1圖，係對於第1實施形態之作為發光顯示裝置的微LED顯示器1之概略構成作展示。微LED顯示器1，係具備有：作為電路基板之FPC底板2、和發光部3、以及像素電路晶片4。於本實施形態中，像素電路晶片4，係內建有像素驅動電路5及作為邏輯電路之掃描電路6。
FPC底板2，係以具有可撓性的FPC(Flexible Printed Circuits)而被構成。如第1圖所展示般地，FPC底板2，係具有在表面上呈矩陣狀地區劃而被作配置的複數個像素區域2A。於各個像素區域2A內，係安裝有發光部3。
如第1圖所展示般地，在相互鄰接之4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，於該等4個像素區域2A的中央部處，係安裝有被該等4個像素區域2A所共用的像素電路晶片4。亦即是，像素電路晶片4，係相對於在FPC底板2被作了區劃的相互鄰接之4個像素區域2A之組而分別安裝有1個。又，所有的像素區域2A，係與在該像素區域2A所屬之組而被作共用的像素電路晶片4相連接。
如第2圖所展示般地，於本實施形態中之FPC底板2，係為在內側處具備具有3層之絕緣層21、22、23的4層之配線層的多層構造。於FPC底板2之表、裏面處，係被形成有配線層24n、25n等。在絕緣層21與絕緣層22之間，以及在絕緣層22與絕緣層23之間，係形成有配線層26n、27n。又，於FPC底板2處，係被形成有貫穿3層之絕緣層21、22、23的貫孔28n、和貫穿3層之絕緣層21、22、23當中的相接合之2層的通孔29n。
如第1圖所展示般地，發光部3，係以分別進行R(紅)、G(綠)、B(藍)之相異的發光之作為發光元件的微LED晶片3R、3G、3B之3個晶片而被作構成。
如第2圖所展示般地，在各個微LED晶片3R、3G、3B的下面處，係被設置有電極31、32。該等電極31、32，係與被形成於FPC底板2的表面處之配線層24n的墊(pad)部相連接。在像素電路晶片4的下面處，係被設置有複數個電極41n。該等電極41n，係被連接到FPC底板2之特定的配線層24n的墊部。
(像素電路晶片之構成) 在此，在形成於FPC底板2的配線圖案之說明之前，先使用第3圖至第7圖，來針對本實施形態之像素電路晶片4的構成作說明。
如第3圖所展示般地，像素電路晶片4，係內建有像素驅動電路5及作為邏輯電路之掃描電路6。
像素驅動電路5，係為用以將像素訊號之各RGB資料電壓，轉換成用以驅動微LED晶片3R、3G、3B的電流之電路。如第4圖所展示般地，像素驅動電路5，係以3個像素驅動電路5R、5G、5B而被構成。該等像素驅動電路5R、5G、5B，係輸出用以驅動紅、綠、藍之各個微LED晶片3R、3G、3B的驅動電流輸出Rout、Gout、Bout。
如第5圖所展示般地，像素驅動電路5R、5G、5B，例如，係具備有：作為驅動用電晶體之第1電晶體M1、和對第1電晶體M1之閘極進行適當的類比電壓驅動之第2電晶體M2、和進行微LED晶片3R、3G、3B之點燈(發光)的開關驅動之第3電晶體M3、和其他之第4電晶體M4、第5電晶體M5、第6電晶體M6、以及容量Cs，而被作構成。像素驅動電路5R、5G、5B，係具備下述功能，亦即是，對於用以進行微LED晶片3R、3G、3B的電流驅動之作為驅動電晶體之第1電晶體M1的臨界值特性作補償。
掃描電路6，係為輸出用以驅動像素驅動電路5(5R、5G、5B)的控制訊號之電路，並由移位暫存器等所構成。如第6圖所展示般地，掃描電路6，係例如藉由5個反相器Inv1~Inv5與4個傳輸閘Trn1~Trn4，來作為移位暫存器而發揮功能。
於本實施形態中，構成像素驅動電路5的像素驅動電路5R、5G、5B及掃描電路6，係基於矽電路之設計規則，而被組入微小的矽晶片內。因此，於本實施形態中，係成為可在相較於像素區域2A的大小而為微細的像素電路晶片4中組入多個元件。
(發光顯示裝置之顯示面) 如第7圖所模式性地展示般地，藉由於像素電路晶片4內建有掃描電路6，而變得不需要在FPC底板2之顯示面的兩側之邊框部2s1、2s2製作掃描驅動器等。因此，成為能夠將顯示面最大限度地作為有效區域而有效活用。另外，如第7圖所展示般地，於本實施形態中，係亦可為在FPC底板2處，僅連接資料驅動器7的構成。
第8圖，係對於相對於第7圖所展示之本實施形態的微LED顯示器1之比較例作展示。第8圖所展示之微LED顯示器100，係於在FPC底板2上被作了區劃的複數個像素區域2A之各個區域內，形成有像素驅動電路101。
像素驅動電路101，係為使用製作LTPS-TFT之製程所製作的電路。於此比較例中，在電路之集積度為高的情況，將像素驅動電路以外的電路組入像素區域2A一事係為困難，而使起因於配線或LTPS-TFT之在像素區域2A內或像素區域2A彼此之間所產生的寄生阻抗等的影響成為問題。
如第8圖所展示般地，在使用LTPS-TFT之掃描電路(掃描驅動器)6A中，係必須要驅動面板內之1條線之量的負載，因此，必須增加輸出緩衝量。因而，於組入有LTPS-TFT的FPC底板2中，對於邊框部2s1之尺寸的影響係為大。
相對於此，於本實施形態之具備像素電路晶片4的微LED顯示器1中，輸出係只要耗費對該段之像素區域2A的輸出之負載。進而，被內建於矽晶片的矽電晶體，係由於是由結晶矽所製造，因此具有由多晶矽所製造之LTPS-TFT的10倍以上之驅動能力，故而，能夠以配置更小尺寸的電晶體的方式來作對應。
又，於第8圖所展示之比較例中，由於必須要在顯示面之邊框部2s1、2s2處，製作包含LTPS-TFT之掃描電路6A、發射驅動器6B等，因此存在有會干擾顯示面之有效區域的問題。尤其是，在對應於行動裝置的顯示器中，極力削減邊框部的面積來確保顯示面之有效區域的面積一事係為重要。
如第3圖所展示般地，於本實施形態之像素電路晶片4中，從被配置在前段之像素電路晶片4的掃描電路6所被輸入的訊號，係被輸入至該段的掃描電路6，該輸出會被輸出至該段之像素電路晶片4內的像素驅動電路5，並且被輸出至後段之像素電路晶片4之掃描電路6。於將該段之像素電路晶片4作共有的4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，被安裝在各區域的發光部3，係藉由來自像素驅動電路5的LED驅動用輸出，而依序被作驅動。
第9圖，係對於本實施形態的使用有像素電路晶片4之微LED顯示器1之動作時序作展示。如第7圖所展示般地，於本實施形態中，係成為配合藉由時脈所產生的切換訊號SEL之特定的時序，來輸送在4個像素區域2A(PIX1、PIX2、PIX3、PIX4)發光的資料訊號data。
掃描訊號O1、O2、O3、O4，係為基於切換訊號SEL而在掃描電路6所製成的訊號，並成為逐一地傳送像素驅動資料。掃描電路6，係藉由接收來自前段之掃描電路6的輸入，來基於資料訊號data，以從像素驅動電路5對像素區域2A(PIX1、PIX2、PIX3、PIX4)的發光部3依序輸出驅動輸出的方式，而輸出控制訊號。
(FPC底板之配線圖案) 接著，使用第10圖，來針對形成在共有像素電路晶片4的4個像素區域2A(PIX1、PIX2、PIX3、PIX4)內的配線作說明。
於第10圖所展示之FPC底板2中，係對於在對於構成組之4個像素區域2A(PIX1、PIX2、PIX3、PIX4)安裝1個像素電路晶片4的情況之配線圖案的其中一例作展示。像素電路晶片4，係成為被安裝在4個像素區域2A的中央之安裝區域A。另外，被安裝在此FPC底板2的像素電路晶片4，係使用具備2個掃描電路6者。
如第10圖所展示般地，於構成組之4個像素區域2A處，配線24n1、24n6係成為輸入側2端子，配線24n7、24n12係成為輸出側2端子。在輸入側之配線24n1與配線24n6之間，係形成有4條之配線24n2、24n3、24n4、24n5。該等配線24n2、24n3、24n4、24n5，係為分別切換成R資料、G資料、B資料之訊號SEL的配線。
成為輸出側2端子之配線24n7與配線24n12之間的4條之配線24n8、24n9、24n10、24n11，係為切換成R資料、G資料、B資料之訊號SEL的4條。
例如，於像素區域2A(PIX2)中，係形成有與發光部3之3個微LED晶片3R、3G、3B之其中一方的電極31相連接之3個配線24n16、24n17、24n18。於其他之像素區域2A(PIX1、PIX3、PIX4)之各區域中，亦具備有與3個微LED晶片3R、3G、3B相連接之3個配線。
於各像素區域2A(例如，PIX2)處，係形成有與3個微LED晶片3R、3G、3B之另外一方的電極32相連接之1條配線24n27。
於第10圖中，在4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，作為用以與FPC底板2之裏面側的配線相連接之貫孔，係設置有2條的貫孔28n1、28n2。另外，該等貫孔28n1、28n2，係由於是與分別相鄰接的4個像素區域2A作兼用，因此，成為於4個像素區域2A中平均設置有1個貫孔28n的情形。作為其他之配線，係以使配線24n29、24n30之2條的配線分別與貫孔28n1、28n2相連接的方式來被作形成。
以上，雖然是針對本實施形態之微LED顯示器1中之形成於FPC底板2的配線圖案來作了說明，但是，如第10圖所展示般地，係可得知，於1個像素區域2A內，相較於對於以往技術作展示之比較例(第11圖)，配線所佔的面積之比例係較小。因此，相較於在製作了於以往之像素區域內具備LTPS-TFT之像素驅動電路的情況，成為可獲取更多的發光部3之配置空間。又，於本實施形態中，在1個像素區域2A內，由於配線所佔的面積之比例為小，因此成為可使像素區域2A縮小化，而可達成顯示器之高精細化及高畫質化。
於在本實施形態之微LED顯示器1中之FPC底板2中，係由於配線數為少，且不使用LTPS-TFT，因此可抑制像素區域2A內或像素區域2A間之寄生阻抗等之影響。因而，於本實施形態之具備有FPC底板2的微LED顯示器1中，係可抑制訊號雜訊之產生，而可提昇微LED顯示器1之畫質。
於本實施形態之微LED顯示器1中，係如上述般地可使配線數減少，因此，成為可使構成FPC底板2之配線層的數量減少。例如，雖然是如第2圖所展示般地，設為具有絕緣層21、22、23之4層的配線構造，但是，也能夠將配線構造之層數減少。
第11圖，係對於相對於本實施形態的微LED顯示器1之比較例作展示。 此比較例，係對於在各個像素區域分別安裝有1個像素電路晶片的情況作展示。 在此比較例中所使用的像素電路晶片，係僅具備像素驅動電路。
以下，使用第11圖，著眼於比較例中之1個像素區域2A(第11圖中左上)來針對配線圖案作說明。於像素區域PIX1，係於表面側，形成有輸入側之3個配線24n1~24n3、和輸出側之3個配線24n10~24n12、和與發光部3之3個微LED晶片3R、3G、3B的電極側相連接之3個配線24n6~24n8、以及配線24n5。
進而，於像素區域PIX1中，係具備：3個貫孔28n1、28n3、28n4、和3個通孔29n1、29n2、29n3、以及FPC底板2之裏面側的3個配線25n1、25n2、25n3。
如第11圖所得知般地，在想要於各個像素區域2A的安裝區域A處安裝像素電路晶片的情況，係使像素電路晶片之佔有面積相對於像素區域2A內的面積而成為大的比例。因此，存在有像素電路晶片會與發光部3之佔有區域相互干涉的問題。
又，於1個像素區域2A內，由於必須要配置訊號線、控制線、電源線等，因此存在有會使FPC底板2之端子數增加的問題。如此這般，於比較例中，係由於與像素電路晶片相連接的配線為密集，因此存在有會使FPC底板2之製造工程增加的問題。
[第2實施形態] (發光顯示裝置之概略構成) 接著，使用第12圖至第16圖，針對本發明之第2實施形態之作為發光顯示裝置的微LED顯示器1A作說明。另外，於本實施形態中，針對與上述第1實施形態之微LED顯示器1相同的構件或者是類似的構件，係附加相同或類似之元件符號，並省略說明。
微LED顯示器1A，係具備：作為電路基板之FPC底板2、和發光部3(參照第13圖)、以及像素電路晶片4A。如第12圖所展示般地，於本實施形態中，像素電路晶片4A，係內建有像素驅動電路5及作為邏輯電路之選擇器電路8。
於本實施形態中，亦同樣的，在相互鄰接之4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，於該等4個像素區域2A的中央部處，係安裝有被該等4個像素區域2A所共用的像素電路晶片4A。亦即是，像素電路晶片4A，係對於在FPC底板2被作了區劃的相互鄰接之4個像素區域2A之組而分別安裝有1個。又，所有的像素區域2A，係與被像素區域2A所屬之組而共用的像素電路晶片4A相連接。
如第13圖所展示般地，發光部3，係以分別進行R(紅)、G(綠)、B(藍)之相異的發光之作為發光元件的微LED晶片3R、3G、3B之3個晶片而被作構成。
(像素電路晶片之構成) 如上述般地，像素電路晶片4A，係內建有像素驅動電路5及作為邏輯電路之選擇器電路8。像素驅動電路5，係為用以將像素訊號之各RGB資料電壓轉換成用以驅動微LED晶片3R、3G、3B的電流之電路。該等像素驅動電路5，係輸出用以驅動紅、綠、藍之各個微LED晶片3R、3G、3B的驅動電流輸出Rout、Gout、Bout。
選擇器電路8，係為輸出用以驅動像素驅動電路5(5R、5G、5B)的控制訊號的電路。如第14圖所展示般地，選擇器電路8，係為以例如3個反相器Inv1~Inv3、與2個NOR閘Nor1、Nor2所構成的邏輯電路。
於本實施形態中，亦同樣的，構成像素驅動電路5的像素驅動電路5R、5G、5B及選擇器電路8，係基於矽電路之設計規則，而被組入微小的矽晶片內。因此，於本實施形態中，係成為可在相較於像素區域2A的大小而為微細的像素電路晶片4A中組入多個元件。
如第12圖所展示般地，於本實施形態之像素電路晶片4A中，係在左右相鄰接地被作了配置的像素區域2A處，輸入有3條的RGB訊號與1條的SEL之合計4條的訊號。
第15圖，係為對於使用有此像素電路晶片4A之微LED顯示器1A的驅動時序作展示的時序圖。如第15圖所展示般地，SEL，係被輸入有在每1/2HS周期作反轉的訊號，並產生相當於左右相鄰接之像素區域2A的掃描訊號(ScanR、ScanL)。藉由所產生的各掃描訊號，而使被作了輸入的RGB資料被寫入至各像素區域2A(PIX3與PIX4、或者是PIX1與PIX2)。如第14圖所展示般地，基於掃描訊號Scan與切換訊號SEL，產生上述ScanR訊號與ScanL訊號。
這種選擇器電路8之輸出，係被輸出至像素電路晶片4A內的像素驅動電路5。於共有此像素電路晶片4A的4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，係使各自所安裝的發光部3，藉由來自像素驅動電路5的LED驅動用輸出而依序被作驅動。
(FPC底板之配線圖案) 接著，使用第13圖，來針對形成在共有像素電路晶片4A的4個像素區域2A(PIX1、PIX2、PIX3、PIX4)內的配線圖案作說明。於該等4個像素區域2A的中央處，係配置有被安裝有像素電路晶片4A的安裝區域A。
如第13圖所展示般地，左右相鄰接地被作了配置的像素區域2A彼此，係共用有3條的RGB配線24nR、24nG、24nB與1條的SEL配線24nSEL之4條。
於1個像素區域2A(例如，PIX3)中，係具備有：與發光部3之3個微LED晶片3R、3G、3B之其中一方的電極相連接之3個配線24n1、24n2、24n3、和傳遞用以對像素電路晶片4A作控制的控制訊號之作為控制線之配線24n4、25n1(像素區域PIX3之裏面側)、以及電源側之通孔29n1。另外，上述之控制訊號，係基於例如60Hz(17.67ms)之訊框時序(frame timing)而在外部被作成，而於顯示器之各水平方向的線之各者，作為掃描訊號而被輸入至像素電路晶片4A。接著，基於控制訊號所被輸入的時序，各像素電路晶片4A內之電路係依序被作控制。
另外，作為控制線之配線24n4，係與相鄰接之像素區域2A(PIX4)的配線25n2(像素區域PIX3之裏面側)作連接。又，於像素區域2A(PIX3)處，係形成有與發光部3之3個微LED晶片3R、3G、3B之另外一方的電極相連接之配線24n5。
以上，雖然是針對本實施形態之微LED顯示器1A中之形成於FPC底板2的配線圖案來作了說明，但是，如第13圖所展示般地，可以得知，於1個像素區域2A內，配線所佔的面積之比例係為小。因此，相較於在製作了於像素區域內具備LTPS-TFT之像素驅動電路的情況，成為可獲取更多的發光部3之配置空間。
於本實施形態之微LED顯示器1A中之FPC底板2中，藉由使用有選擇器電路8，由於係可在相鄰接之像素區域2A彼此兼用配線，因此，成為可使總配線數減少。因此，可減少像素電路晶片4A的電極數，而可縮小晶片尺寸。
若依據本實施形態，則藉由減少配線數等，而可抑制寄生阻抗等之影響。因而，於本實施形態之具備有像素電路晶片4A的微LED顯示器1A中，係可抑制訊號雜訊的產生，而可提昇微LED顯示器1A之畫質。
第16圖，係對於相對於本實施形態的微LED顯示器1A之比較例作展示。此比較例，係為像素電路晶片無內建選擇器電路之例。於此比較例中，亦同樣的，於4個像素區域2A的中央處，係配置有像素電路晶片4A。此比較例，係使各像素區域2A之各者分別具備有與RGB相對應的配線24R、24G、24B。如此般地，相互鄰接之像素區域2A彼此，係由於不兼用RGB之配線的組，因此未圖示之像素電路晶片的電極數變多。亦即是，於相互鄰接之像素區域2A彼此中，係成為必須要有6條的RGB之配線，而與此相連接之像素電路晶片的電極數也會變多。
因而，於本實施形態之微LED顯示器1A中，藉由具備選擇器電路8，由於係可減少與像素電路晶片4A相連接之配線數，因此，成為可使像素電路晶片4A縮小。是故，於本實施形態中，係成為可使像素區域2A之面積縮小，而可達成顯示器之高精細化及高畫質化。
[第3實施形態] (發光顯示裝置之構成) 接著，使用第17圖至第19圖，針對本發明之第3實施形態之作為發光顯示裝置的微LED顯示器1B作說明。另外，於本實施形態中，針對與上述第1實施形態之微LED顯示器1相同的構件或者是類似的構件，係附加相同或類似之元件符號，並省略說明。
第17圖，係為對於在FPC底板2中之相互鄰接之4個像素區域2A作展示的俯視圖，並安裝有與在上述第1實施形態所使用之以3個微LED晶片3R、3G、3B所成的發光部3相同的發光部。又，於4個像素區域2A的中央部處，係配置有被安裝有如第18圖所展示之像素電路晶片4B的安裝區域A。
於本實施形態中，在相互鄰接之4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，於該等4個像素區域2A的中央部處，係也安裝有被該等4個像素區域2A所共用的像素電路晶片4B。亦即是，像素電路晶片4B，係相對於在FPC底板2被作了區劃的相互鄰接之4個像素區域2A之組而分別安裝有1個。又，所有的像素區域2A，係與被像素區域2A所屬之組所共用的像素電路晶片4B相連接。
(像素電路晶片之構成) 如第18圖所展示般地，於本實施形態中，像素電路晶片4B，係內建有像素驅動電路5、和作為邏輯電路之掃描電路6及序列/平行轉換電路9。
像素驅動電路5，係為用以將像素訊號之各RGB資料電壓轉換成用以驅動微LED晶片3R、3G、3B的電流之電路。該等像素驅動電路5，係輸出用以驅動紅、綠、藍之各個微LED晶片3R、3G、3B的驅動電流輸出。
掃描電路6，係為輸出用以驅動像素驅動電路5(5R、5G、5B)的控制訊號之電路，並由移位暫存器等所構成。於本實施形態中，係與上述第1實施形態同樣地，使用第6圖所展示之掃描電路6。
於本實施形態之像素電路晶片4B中，係如第19圖之時序圖所展示般地，使RGB資料作為序列資料Sdata來輸入，並在序列/平行轉換電路9內分別轉換成Red資料、Green資料、Blue資料。序列/平行轉換電路9，係藉由使用移位暫存器電路，而能夠以少的次數來簡單地構成。作為賦能資料(enable data)Enable，係可使用來自掃描電路6之掃描訊號。
這種的序列/平行轉換電路9之Red資料、Green資料、Blue資料的輸出，係被輸出至像素驅動電路5。於共有此像素電路晶片4B的4個像素區域2A(PIX1、PIX2、PIX3、PIX4)中，係使各自所安裝的發光部3藉由來自像素驅動電路5的LED驅動用輸出而依序被作驅動。
於本實施形態中，亦同樣的，構成像素驅動電路5的像素驅動電路5R、5G、5B、掃描電路6、以及序列/平行轉換電路9，係基於矽電路之設計規則，而被組入微小的矽晶片內。因此，於本實施形態中，係成為可在相較於像素區域2A的大小而為微細的像素電路晶片4B中組入多個元件。
(FPC底板之配線圖案) 接著，使用第17圖，來針對形成在共有像素電路晶片4B的4個像素區域2A(PIX1、PIX2、PIX3、PIX4)內的配線圖案作說明。
於第17圖所展示之FPC底板2中，係若是於像素電路晶片內內建序列/平行轉換電路，則能夠在以左右鄰接的方式所配置的像素區域2A彼此，於輸入側及輸出側處使RGB資料配線成為1條之配線24nRGB。因此，於相互地橫向鄰接之一對的像素區域2A中，係能夠將配線數減少2條。因而，成為可使像素區域2A之面積縮小，而可對於微LED顯示器1B之高精細化及高解析度化有所助益。
進而，於本實施形態中，係由於可減少像素電路晶片4B的電極數，因此可縮小晶片尺寸。又，若依據本實施形態，則可抑制寄生阻抗等之影響。因而，於本實施形態之具備有像素電路晶片4B的微LED顯示器1B中，係可抑制訊號雜訊的產生，而可提昇微LED顯示器1B之畫質。
[第4實施形態] 第20圖，係對於本發明之第4實施形態之作為發光顯示裝置的微LED顯示器1C作展示。本實施形態的微LED顯示器1C，係以沿著FPC底板10之Y方向作延伸的方式來被形成有配線11、12。並且，沿著該等配線11、12來等間隔地設定有複數個像素區域10A。另外，於像素區域10A中，係安裝有發光部3和像素電路晶片4C。
於本實施形態中，在相互鄰接之像素區域2A之列彼此之間的區域中，形成有沿著Y方向作延伸的狹縫50。於本實施形態中，在像素電路晶片4C內建有邏輯電路，例如在像是上述第1實施形態般地可藉由掃描電路6而僅於Y方向形成配線的情況時，係可將長的狹縫50形成在FPC底板10。
於本實施形態之微LED顯示器1C中，係藉由形成有沿著Y方向作延伸的狹縫50，而可使相對於朝X方向、Y方向之彎曲、延伸力之耐性更加提昇。因而，於本實施形態中，係可抑制配線破損和像素電路晶片4C之連接的破損等之發生。
[第5實施形態] 第21圖，係對於本發明之第5實施形態之作為發光顯示裝置的微LED顯示器1D作展示。本實施形態的微LED顯示器1D，係相對於上述第4實施形態之微LED顯示器1C，而狹縫51之長度為相異，並使複數個狹縫51沿著Y方向間歇性地形成。
於本實施形態之微LED顯示器1D中，係藉由間歇性地形成有沿著Y方向作延伸的狹縫51，而可使對Y方向之耐性更加提昇。
[第6實施形態] 第22圖，係對於本發明之第6實施形態之作為發光顯示裝置的微LED顯示器1E作展示。本實施形態的微LED顯示器1E，係以使複數個配線13相互地成為平行並沿著FPC底板10之X方向作延伸的方式來形成。
並且，沿著該等配線13來等間隔地設定有複數個像素區域10A。與配線13相連接的像素區域10A，係與在Y方向上相鄰接之像素區域10A藉由配線14而被作連接。
在沿著Y方向被作配置的像素區域10A之列彼此之間及側方處，係在配線13彼此之間，形成有沿著Y方向作延伸的狹縫52。又，於在Y方向上並排的像素區域10A之列中，係在未藉由配線14作連接的像素區域10A彼此之間，形成有矩形狀的開口部53。
於本實施形態之微LED顯示器1E中，係由於作為全體而使形成在FPC底板10之狹縫52及開口部53的面積佔有較大的比例，因此，例如係可使構成透明顯示器時之光透過面積擴大。
[第7實施形態] 第23圖，係為對於本發明之第7實施形態的微LED顯示器1F作展示。 於此微LED顯示器1F中，係形成有沿著配線13被作配置的像素電路晶片4D。沿著配線13被作配置的像素電路晶片4D，係交互地配置有在Y方向上並不被連接的像素電路晶片4D、和於Y方向之兩側處藉由配線14而各連接有1個的其他的像素電路晶片4D之像素電路晶片4D。於本實施形態中之狹縫52及開口部53的配置，係為與上述第6實施形態之微LED顯示器1E相同。
[其他實施形態] 以上，雖係針對本發明之實施形態而作了說明，但是，應理解到，本發明係並不被構成此實施形態的揭示之一部分的論述以及圖面所限定。明顯的，同業者係可根據此揭示而得知各種之替代實施形態、實施例以及運用技術。
例如，於上述實施形態中，雖然是對於掃描電路6及選擇器電路8之電路圖作展示，但是，該等係為其中一例，也能夠適用具有與掃描電路6和選擇器電路8同等之功能的其他電路。
例如，於上述各實施形態中，雖然是將發光部3以3個微LED晶片3R、3G、3B之組來構成，但是，本發明，係即便是僅為發光白色光之1個的微LED晶片也可適用。又，對於將螢光體與紫外線發光LED作了組合的顯示器，也可適用。
於上述之各本實施形態中，雖然是對於4個像素區域2A之組而安裝有1個像素電路晶片4，但是，除了4個像素區域2A之組以外，也可適用於相互鄰接之複數個像素區域2A之組。
又，於上述之各實施形態中，雖然是使用作為電路基板之具有可撓性的FPC底板2，但是，當然也可以是不具有可撓性之電路基板。
於上述之各實施形態中，雖然是適用「作為發光元件而適用有微LED晶片3R、3G、3B之微LED顯示器1」之構成，但是作為發光元件來適用OLED的情形亦為本發明之適用範圍。另外，作為OLED，係可如以往般地使用蒸鍍法來製作，亦可在各像素區域2A內進行晶片安裝，亦可在FPC底板2之上藉由印刷法來製作。
A:安裝區域 1,1A,1B,1C,1D,1E,1F:微LED顯示器(發光顯示裝置) 2:FPC底板(電路基板) 2A:像素區域 2s1,2s2:邊框部 3:發光部 3R,3G,3B:微LED晶片(發光元件) 4,4A,4B,4C,4D:像素電路晶片 5:像素驅動電路 6:掃描電路(邏輯電路) 7:資料驅動器 8:選擇器電路(邏輯電路) 9:序列/平行轉換電路(邏輯電路) 10:FPC底板(電路基板) 10A:像素區域 11,12,13,14:配線 21,22,23:絕緣層 24n,25n,26n,27n:配線層 28:貫孔 29:通孔 31,32:電極 41n:電極 50,51,52:狹縫 53:開口部
[第1圖]第1圖，係為對於本發明之第1實施形態的微LED顯示器(發光顯示裝置)之概略構成作展示的重要部分構成圖。 [第2圖]第2圖，係為對於在本發明之第1實施形態的微LED顯示器中之FPC底板處安裝像素電路晶片與微LED晶片的工程作展示的剖面工程圖。 [第3圖]第3圖，係為對於本發明之第1實施形態的像素電路晶片之概略構成作展示的方塊圖。 [第4圖]第4圖，係為本發明之第1實施形態的被內建於像素電路晶片之像素驅動電路的構成說明圖。 [第5圖]第5圖，係為本發明之第1實施形態的被內建於像素電路晶片之像素驅動電路的電路圖。 [第6圖]第6圖，係為本發明之第1實施形態的被內建於像素電路晶片之掃描電路的電路圖。 [第7圖]第7圖，係為對於本發明之第1實施形態的微LED顯示器作展示，並對於像素電路晶片之構成與顯示面作示意性地展示的俯視說明圖。 [第8圖]第8圖，係為對於微LED顯示器之比較例作展示的說明圖。 [第9圖]第9圖，係為對於本發明之第1實施形態的使用有像素電路晶片之微LED顯示器的驅動時序之例作展示的時序圖。 [第10圖]第10圖，係為對於本發明之第1實施形態的微LED顯示器中之形成在相互鄰接的4個像素區域處之配線圖案作展示的俯視圖。 [第11圖]第11圖，係為對於微LED顯示器之比較例作展示，並對於在相互鄰接的4個像素區域之各區域處安裝僅具備像素驅動電路的像素電路晶片之情況的配線圖案作展示的俯視圖。 [第12圖]第12圖，係為對於本發明之第2實施形態的微LED顯示器(發光顯示裝置)之概略構成作展示的重要部分說明圖。 [第13圖]第13圖，係為對於本發明之第2實施形態的微LED顯示器中之相互相鄰接的4個像素區域處之配線圖案作展示的俯視圖。 [第14圖]第14圖，係為本發明之第2實施形態的被內建於像素電路晶片之選擇器電路的電路圖。 [第15圖]第15圖，係為對於本發明之第2實施形態的微LED顯示器的驅動時序作展示的時序圖。 [第16圖]第16圖，係為對於比較例的微LED顯示器中之相互鄰接的4個像素區域處之配線圖案作展示的俯視圖。 [第17圖]第17圖，係為對於在本發明之第3實施形態的微LED顯示器中之FPC底板的重要部分作展示的俯視圖。 [第18圖]第18圖，係為對於本發明之第3實施形態的被安裝在微LED顯示器之像素電路晶片作展示的構成圖。 [第19圖]第19圖，係為對於本發明之第3實施形態的微LED顯示器的驅動時序作展示的時序圖。 [第20圖]第20圖，係為本發明之第4實施形態的微LED顯示器的俯視圖。 [第21圖]第21圖，係為本發明之第5實施形態的微LED顯示器的俯視圖。 [第22圖]第22圖，係為本發明之第6實施形態的微LED顯示器的俯視圖。 [第23圖]第23圖，係為本發明之第7實施形態的微LED顯示器的俯視圖。
1:微LED顯示器(發光顯示裝置)
2:FPC底板(電路基板)
2A:像素區域
3:發光部
3R,3G,3B:微LED晶片(發光元件)
4:像素電路晶片
5:像素驅動電路
6:掃描電路(邏輯電路)

Claims (12)

  1. 一種發光顯示裝置，其係具備有： 電路基板，係在表面上呈矩陣狀地配置有複數個像素區域、和 發光部，係具備被配置在前述像素區域的各區域之至少1個以上的發光元件、以及 像素電路晶片，係與前述像素區域相對應地被作安裝並驅動前述發光部之前述發光元件， 前述像素電路晶片，係具備： 像素驅動電路，係與被配置在前述像素區域內的前述發光元件相連接、和邏輯電路，係與前述像素驅動電路相連接， 前述邏輯電路，係 將輸出 以使相互鄰接的前述像素區域之前述發光元件依序驅動的方式，來輸入至前述像素驅動電路。
  2. 如請求項1所記載之發光顯示裝置，其中， 前述像素電路晶片，係 於以相互鄰接之複數個前述像素區域所成的組之各組分別安裝1個， 前述像素驅動電路，係與被配置在屬於前述組之複數個前述像素區域處的前述發光元件相連接， 前述邏輯電路，係 將輸出 於前述組中而以使前述發光元件依序驅動的方式，來依序切換前述像素驅動電路。
  3. 如請求項1或請求項2所記載之發光顯示裝置，其中， 前述邏輯電路，係為掃描電路。
  4. 如請求項1至請求項3中任一項所記載之發光顯示裝置，其中， 前述像素區域，係具備複數個前述發光元件， 前述像素電路晶片，係對前述複數個前述發光元件作控制。
  5. 如請求項4所記載之發光顯示裝置，其中， 前述邏輯電路，係為選擇器電路。
  6. 如請求項1至請求項3中任一項所記載之發光顯示裝置，其中， 前述邏輯電路，係為序列/平行轉換電路。
  7. 一種像素電路晶片，其係於具備有電路基板和發光部的發光顯示裝置中，與前述像素區域相對應地被作安裝並驅動前述發光部之前述發光元件，該電路基板，係在表面上呈矩陣狀地配置有複數個像素區域；該發光部，係具備被配置在前述像素區域的各區域之至少1個以上的發光元件， 該像素電路晶片，係具備有：像素驅動電路，係與被配置在前述像素區域內的前述發光元件相連接、和邏輯電路，係與前述像素驅動電路相連接， 前述邏輯電路，係 將輸出 以使相互鄰接的前述像素區域之前述發光元件依序驅動的方式，來輸入至前述像素驅動電路。
  8. 如請求項7所記載之像素電路晶片，其中， 於以相互鄰接之複數個前述像素區域所成的組之各組分別安裝1個， 前述像素驅動電路，係與被配置在屬於前述組之複數個前述像素區域處的前述發光元件相連接， 前述邏輯電路，係 將輸出 於前述組中而以使前述發光元件依序驅動的方式，來依序切換前述像素驅動電路。
  9. 如請求項7或請求項8所記載之像素電路晶片，其中， 前述邏輯電路，係為依序選擇前述像素區域之前述組中的所有前述發光元件的掃描電路。
  10. 如請求項7至請求項9中任一項所記載之像素電路晶片，其中， 係對前述像素區域內之複數個前述發光元件作控制。
  11. 如請求項10所記載之像素電路晶片，其中， 前述邏輯電路，係為選擇器電路。
  12. 如請求項7至請求項9中任一項所記載之像素電路晶片，其中， 前述邏輯電路，係為序列/平行轉換電路。
TW109126430A 2019-08-09 2020-08-05 發光顯示裝置及發光顯示裝置之像素電路晶片 TW202129620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-147703 2019-08-09
JP2019147703A JP2021028679A (ja) 2019-08-09 2019-08-09 発光表示装置および発光表示装置の画素回路チップ

Publications (1)

Publication Number Publication Date
TW202129620A true TW202129620A (zh) 2021-08-01

Family

ID=74570613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126430A TW202129620A (zh) 2019-08-09 2020-08-05 發光顯示裝置及發光顯示裝置之像素電路晶片

Country Status (3)

Country Link
JP (1) JP2021028679A (zh)
TW (1) TW202129620A (zh)
WO (1) WO2021029207A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022052A (ja) * 2001-07-10 2003-01-24 Sony Corp 発光素子の駆動回路及び画像表示装置
US8179336B2 (en) * 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
US8125472B2 (en) * 2009-06-09 2012-02-28 Global Oled Technology Llc Display device with parallel data distribution
TW201430809A (zh) * 2013-01-11 2014-08-01 Sony Corp 顯示面板、像素晶片及電子機器
TWI552319B (zh) * 2014-05-23 2016-10-01 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
JP2021028679A (ja) 2021-02-25
WO2021029207A1 (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
US9799267B2 (en) Display device and electronic apparatus
WO2020228205A1 (zh) 显示面板及显示装置
US11514842B2 (en) LED based display panel including common LED driving circuit and display apparatus including the same
EP3422414A1 (en) Led display panel and display using the same
US11200847B2 (en) Display panel, display device and drive method
CN111430433B (zh) 显示面板及显示装置
TWI715190B (zh) 顯示裝置
WO2022001419A1 (zh) 像素电路、显示基板、显示面板和显示装置
KR20080113981A (ko) 유기전계발광표시장치
KR20100056373A (ko) 유기 전계 발광 표시장치
US11222601B2 (en) Display device
TW202129620A (zh) 發光顯示裝置及發光顯示裝置之像素電路晶片
US20220223576A1 (en) Display apparatus
WO2021106427A1 (ja) 表示装置
US20220005405A1 (en) Display device
JP2010049056A (ja) 有機ｅｌディスプレイ
JP6597869B2 (ja) 表示装置及び電子機器
JP2022098895A (ja) 表示装置及びその製造方法
US20230375879A1 (en) Flat lighting device and display device using light-emitting diode
US20240185767A1 (en) Displays with hybrid-control pixel clusters
US20230117897A1 (en) Display module
WO2022221985A1 (zh) 显示面板和显示装置
KR100712293B1 (ko) 유기전계발광표시장치의 패널 및 이를 포함하는유기전계발광표시장치
JP6436209B2 (ja) 表示装置及び電子機器
KR20230027919A (ko) 디스플레이 모듈