TW202125780A - 三維記憶體裝置及其形成方法 - Google Patents

三維記憶體裝置及其形成方法 Download PDF

Info

Publication number
TW202125780A
TW202125780A TW109106930A TW109106930A TW202125780A TW 202125780 A TW202125780 A TW 202125780A TW 109106930 A TW109106930 A TW 109106930A TW 109106930 A TW109106930 A TW 109106930A TW 202125780 A TW202125780 A TW 202125780A
Authority
TW
Taiwan
Prior art keywords
area
layer
line layer
steps
word line
Prior art date
Application number
TW109106930A
Other languages
English (en)
Other versions
TWI778334B (zh
Inventor
孫中旺
張中
文犀 周
夏志良
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202125780A publication Critical patent/TW202125780A/zh
Application granted granted Critical
Publication of TWI778334B publication Critical patent/TWI778334B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

本發明提供了一種半導體裝置。所述半導體裝置包括基底、在基底之上交替堆疊的字元線層和絕緣層的堆疊層，以及第一陣列區和第二陣列區。第一陣列區和第二陣列區位於堆疊層的相反側處。第一階梯形成於基底之上的堆疊層的連接區中，其中，所述連接區設置在第一陣列區與第二陣列區之間。第二階梯形成於基底之上的堆疊層的連接區中，並且堆疊層內的所述連接區包括處於第一階梯與第二階梯之間的隔離區。

Description

三維記憶體裝置及其形成方法
本發明有關於一種三維記憶體裝置及其形成方法。
快閃記憶體裝置近來一直在經歷快速發展。快閃記憶體裝置能夠在不施加電壓的情況下在長時間段內保持儲存的資料。此外，快閃記憶體裝置的讀取速率可以是相對高的，並且易於擦除儲存的資料以及向快閃記憶體裝置內重寫資料。因此，快閃記憶體裝置已經被廣泛地應用在微型電腦、自動化控制系統等中。為了提高快閃記憶體裝置的位元密度並且降低其位元成本，三維（3D）NAND（Not AND（與非））快閃記憶體裝置正處於開發中。
根據本發明內容的一方面，提供了一種半導體裝置。所述半導體裝置可以包括基底，交替堆疊在基底之上的字元線層和絕緣層的堆疊層，以及形成於所述堆疊層的第一陣列區和第二陣列區中的通道結構。第一陣列區和第二陣列區位於堆疊層的相反側處。第一階梯形成於基底之上的堆疊層的連接區中。所述連接區設置在第一陣列區與第二陣列區之間。第二階梯形成於基底之上的堆疊層的連接區中，並且所述堆疊層中的連接區包括處於第一階梯與第二階梯之間的隔離區。
在一些實施例中，第一階梯可以具有第一組梯級（或第一梯級）和第二組梯級（或第二梯級），所述第一組梯級具有第一下臺階方向，並且所述第二組梯級具有第二下臺階方向。第一下臺階方向與第二下臺階方向相反，並且第一組梯級和第二組梯級在第一共用梯級處會合。此外，第二階梯可以具有第三組梯級（又稱為第三梯級）和第四組梯級（又稱為第四梯級），所述第三組梯級具有所述第一下臺階方向，並且所述第四組梯級具有所述第二下臺階方向，使得第三組梯級和第四組梯級在第二共用梯級處會合。
在一些實施例中，第一階梯中的第一組梯級和第二組梯級可以具有垂直於第一和第二下臺階方向的第三下臺階方向。第二階梯中的第三組梯級和第四組梯級可以具有垂直於第一和第二下臺階方向的第四下臺階方向。第四下臺階方向可以與第三下臺階方向相反。
在一些實施例中，所述半導體裝置中的隔離區進一步包括位於隔離區的相反末端處的第一部分和第二部分，以及位於第一部分與第二部分之間的第三部分。第一階梯設置在第一部分與第二部分之間並且沿第三部分延伸。第二階梯設置在第一部分與第二部分之間並且沿第三部分延伸。第一階梯和第二階梯透過第三部分相互隔開。
在一些實施例中，第一階梯中的每個梯級可以具有與處於隔離區的相反側處的第二階梯中的梯級的高度相比要小的高度。此外，隔離區的第一部分和第二部分可以具有相同寬度，並且第三部分具有比第一部分和第二部分小的寬度。此外，第二階梯中的最上梯級與隔離區可以具有相同高度。
在一些實施例中，所述半導體裝置還可以包括形成於第一階梯上並且連接至第一階梯中的字元線層的第一接觸結構。所述半導體裝置可以具有形成於第二階梯上並且連接至第二階梯中的字元線層的第二接觸結構。
根據本發明的另一方面，提供了一種製作半導體裝置的方法。在半導體裝置的基底之上形成犧牲字元線層和絕緣層的初始堆疊層。犧牲字元線層和絕緣層交替設置在基底之上。在初始堆疊層的連接區的第一階梯區中形成第一階梯。在初始堆疊層的連接區的第二階梯區中形成第二階梯。初始堆疊層的連接區包括處於第一階梯與第二階梯之間的隔離區，並且連接區位於初始堆疊層的處於初始堆疊的相反側處的陣列區之間。
在一些實施例中，為了形成第一階梯，可以移除在連接區的第一階梯區中的犧牲字元線層和絕緣層中的一者或多者。此外，可以對第一階梯區中的犧牲字元線層和絕緣層中的至少一者進行整形，以形成具有第一下臺階方向的第一梯級。第一梯級將第一階梯區劃分成第一區段和第二區段。接下來可以對在第一階梯區中的犧牲字元線層和絕緣層中的至少一者進行整形，以形成具有第二下臺階方向的梯級。可以對第一階梯區中的犧牲字元線層和絕緣層依次進行抗蝕劑修整製程和蝕刻製程，以在第一階梯區中形成第一階梯。
在一些實施例中，為了形成第一階梯，可以對連接區的第二階梯區中的犧牲字元線層和絕緣層中的至少一者進行整形，以形成具有第一下臺階方向的第二梯級。第二梯級將第二階梯區劃分成第三區段和第四區段。可以對在第二階梯區中的犧牲字元線層和絕緣層中的至少一者進行整形，以形成具有與第二下臺階方向相反的第三下臺階方向的梯級。接下來，可以對第二階梯區中的犧牲字元線層和絕緣層依次進行抗蝕劑修整製程和蝕刻製程，以在第二階梯區中形成第二階梯。
第一階梯可以包括處於第一區段中的具有第四下臺階方向的第一梯級以及處於第二區段中的具有第一下臺階方向的第二梯級。第一梯級和第二梯級可以在第一共用梯級處會合，並且第四下臺階方向與第一下臺階方向相反。第二階梯可以具有處於第三區段中的具有第四下臺階方向的第三梯級以及處於第四區段中的具有第一下臺階方向的第四梯級。第三梯級和第四梯級可以在第二共用梯級處會合。
在一些實施例中，第一梯級和第二梯級可以進一步具有第二下臺階方向。第三梯級和第四梯級可以進一步具有第三下臺階方向。第二下臺階方向與第三下臺階方向相反。
在一些實施例中，隔離區進一步包括位於隔離區的末端處的第一部分和第二部分，以及位於第一部分與第二部分之間的第三部分。第一階梯可以設置在第一部分與第二部分之間並且沿第三部分延伸。第二階梯可以設置在第一部分與第二部分之間並且沿第三部分延伸。第一階梯和第二階梯可以透過第三部分相互隔開。
在一些實施例中，第一階梯中的每個梯級可以具有與處於隔離區的相反側處的第二階梯當中的梯級的高度相比要小的高度。
在所公開的方法中，接下來可以在初始堆疊層的陣列區中形成通道結構，其中，通道結構從基底延伸並且延伸穿過初始堆疊層的陣列區中的犧牲字元線層和絕緣層。之後，可以採用由導電材料構成的字元線層代替犧牲字元線層。此外，可以在第一階梯上形成第一接觸結構以及在第二階梯上形成第二接觸結構。第一接觸結構連接至第一階梯中的字元線層，並且第二接觸結構連接至第二階梯中的字元線層。
下文的公開內容提供了用於實現所提供的主題的不同特徵的很多不同實施例或示例。下文描述了部件和佈置的具體示例以簡化本發明內容。當然，這些只是示例，並且不旨在構成限制。例如，下文的描述當中出現的在第二特徵之上或上形成第一特徵可以包括所述第一特徵和所述第二特徵可以直接接觸的實施例，並且還可以包括可以在所述第一特徵與所述第二特徵之間形成額外的特徵使得所述第一特徵和所述第二特徵可以不直接接觸的實施例。此外，本發明內容可以在各個示例中重複使用圖式標記和/或字母。這種重複是為了簡化和清楚的目的，並且其本身並不指示在所討論的各種實施例和/或配置之間的關係。
此外，為了便於描述本文可以採用空間相對術語，諸如“之下”、“以下”、“下方”、“之上”、“上方”等，以描述一個元件或特徵與其它元件或特徵的如圖所示的關係。空間相對術語旨在包含除了圖式所示的取向之外的在使用或操作中的裝置的不同取向。裝置可以具有其它取向（旋轉90度或者處於其它取向），並且本文使用的空間相對描述詞可以類似相應地解釋。
3D NAND裝置可以包括陣列區以及位於陣列區的邊界處的一個或多個連接區。陣列區可以包括多個通道結構，所述通道結構延伸穿過堆疊在裝置的基底之上的多個字元線層。所述字元線層可以進一步橫向延伸至具有階梯/臺階狀構形的連接區。多個接觸結構可以在連接區內連接至字元線層，並且進一步耦接至外部控制訊號。
本發明內容包括有關於3D NAND裝置中的階梯構形的實施例。階梯構形可以包括設置在3D NAND裝置的兩個陣列區之間的階梯連接區，其中，所述兩個陣列區形成在3D NAND裝置的兩個對側上。階梯構形不僅能夠增強字元線控制，而且還能夠透過合併製造製程期間的切削（chop）製程和梯級劃分方案而簡化製造製程並且縮小遮罩層或使遮罩層最小化。
圖1是3D NAND裝置100的三維視圖。如圖1所示，裝置100可以包括交替設置在基底（未示出）之上的字元線層和絕緣層的堆疊。所述堆疊可以具有陣列區102，其中，多個通道結構（未示出）可以從基底延伸，並且可以延伸穿過陣列區內的字元線層和絕緣層。所述堆疊還可以具有連接區，所述連接區形成有階梯構形並且位於陣列區102的側面。連接區可以具有連接至裝置100的一個或多個底部選擇閘的第一階梯部分104。連接區還可以具有連接至陣列區102中的通道結構以形成儲存單元的陣列的第二階梯部分106。在圖1的示例性實施例中，裝置100可以具有四個塊，其中，四個塊中的每一者可以具有一個或多個子塊（又稱為指部或指狀結構）。
圖2是3D NAND裝置100中的塊200的自頂向下圖示。塊200可以具有連接區（又稱為階梯區）202和陣列區204。連接區位於陣列區204的第一側。在一些實施例中，另一連接區（未示出）可以位於陣列區204的第二側。例如，第二側與第一側相反。塊200可以具有狹縫結構（又稱為閘縫隙）206、208、210、212，所述狹縫結構將塊200劃分成三個子塊（或指狀結構）213A-213C。狹縫結構（例如，206和212）可以位於塊的頂部邊界和底部邊界，並且具有連續形狀。狹縫結構（例如，208，210）可以被設置在塊200內，並且具有不連續形狀。在一些實施例中，閘極最後製作技術被用於形成3D NAND裝置100，因而所述狹縫結構被形成為以輔助移除犧牲字元線層並且形成實際閘極。在一些實施例中，狹縫結構可以由導電材料構成，並且位於陣列共用源極（ACS）區上以充當接觸，其中，ACS區形成在基底中以充當共用源極。在一些實施例中，狹縫結構可以由介電質材料構成，以充當隔離結構。
連接區202可以具有多個梯級。例如，在圖2的連接區202中包含14個梯級S1-S14，這些梯級具有沿-X方向的下臺階方向。連接區202可以具有多個偽通道結構218。偽通道結構218可以被設置到適當的地方，以用於在製作期間進行製程變化控制和/或用於額外的機械支持。連接區202還可以具有位於梯級S1-S14上並且連接至字元線層的多個接觸結構216。接觸結構216可以從梯級S1-S14延伸並且進一步連接至後端工序（BEOL）的金屬層（例如，M0層、M1層），其中，所述金屬層堆疊被堆疊在接觸結構216之上。
在陣列區204中，設置多個通道結構214。通道結構214可以從基底延伸，並且延伸穿過字元線層，從而形成垂直儲存單元串的陣列。垂直儲存單元串中的每一者可以包括耦接至字元線層的相應通道結構，以形成在基底之上順序且串聯設置的一個或多個底部選擇電晶體（BST）、多個儲存單元（MC）以及一個或多個頂部選擇電晶體（TST）。通道結構中的每一者可以進一步包括通道層、圍繞通道層的隧道層、圍繞隧道層的電荷捕集層以及圍繞電荷捕集層並且進一步與字元線層直接接觸的勢壘層。在一些實施例中，諸如HfO2 或AlO的高K層可以設置在字元線層與勢壘層之間。
在一些實施例中，（例如，充當頂部選擇閘切口（TSG-Cut）結構的）一個或多個溝槽220可以設置在陣列區204中。如圖2中所示，TSG-Cut結構220可以設置在指狀（或子塊）部分213A-213C中的每一者的中間，以將對應的儲存指部的頂部選擇閘（TSG）層劃分成兩個部分，並且由此能夠將對應的儲存指部劃分成兩個可單獨程式化（讀/寫）的頁。儘管可以在儲存塊級別上進行對3D NAND裝置的擦除操作，但是也可以在儲存頁級別上進行讀操作和寫操作。
在3D NAND裝置100中，可以透過依次對字元線層和絕緣層進行抗蝕劑修整過程和蝕刻過程而形成連接區202。如圖2所示，連接區202是沿一個下臺階方向（例如，-X方向）形成的，其具有三種或更多梯級劃分方案（或者經劃分的梯級區）。隨著3D NAND技術向更高密度和更高容量變遷，例如，從64層（64L）架構向128L架構變遷，3D NAND裝置100的階梯構形的形成變成了更加耗時的過程。此外，隨著3D NAND技術變遷至128L架構，位於堆疊的底部的字元線層可能具有沿下臺階方向（例如，-X方向）的長尺寸，其可能導致高電阻-電容（RC）延遲。
在本發明內容當中，提供了3D NAND裝置中的階梯構形。可以將連接區設置在3D NAND裝置的陣列區（例如，兩個陣列區）之間。例如，陣列區形成在3D NAND裝置的兩個相反側處。一個或多個階梯可以形成在連接區中。每個階梯可以具有處於兩個或更多下臺階方向上的梯級。所述階梯構形不僅能夠增強字元線控制，而且還能夠透過合併製造製程期間的切削製程和梯級劃分方案而簡化製造製程並且使遮罩需求將至最低。
圖3是示例性3D NAND裝置的自頂向下視圖。為了簡單和清楚起見，圖3僅示出了3D NAND裝置的一個塊300。然而，所述3D NAND裝置可以包括任何數量的塊，例如，根據電路設計。如圖3所示，塊300可以具有由在基底（未示出）之上交替設置的字元線層和絕緣層形成的堆疊。塊300可以具有陣列區（例如，兩個陣列區302和304）以及連接區306。兩個陣列區302和304位於塊300的兩個相反側上。連接區306可以設置在兩個陣列區302與304之間。塊300還可以具有多個狹縫結構（或閘縫隙）308、310、312、314、316、318、320和322。狹縫結構308和310分別位於塊300的頂部邊界和底部邊界處。狹縫結構312和314設置在陣列區302內，並且狹縫結構316和318設置在陣列區304內。相應地，陣列區302和304透過狹縫結構312、314、316和318被劃分成三個子塊（或指部）324A-324C。狹縫結構320和322位於連接區306內，並且可以具有不連續構形。在一些實施例中，狹縫結構320和322可以是偽狹縫結構，即，狹縫結構320和322不連接至任何電輸入。在一些實施例中，連接區中的狹縫結構（例如，320和322）不與陣列區中的狹縫結構（例如，312、314、316和318）中的一者或多者對準，或者與之存在偏移。
還是在圖3中，與塊200類似，塊300的陣列區302和304可以具有多個通道結構326。通道結構326可以從基底延伸，並且延伸穿過陣列區中的字元線層和絕緣層。連接區306可以具有多個接觸結構328以及多個偽通道結構330。接觸結構328和偽通道結構330位於字元線層上，並且進一步地在連接區中從字元線層延伸（例如，沿著與基底垂直的方向）。例如，所述多個接觸結構中的每一者可以位於不同的字元線層上。
圖4A和圖4B是塊300中的連接區306的實施例的三維視圖。圖4A是從連接區的正面獲得的，以及圖4B是從連接區的背面獲得的。如圖4A和圖4B所示，連接區306可以具有第一階梯402和第二階梯404。在一些實施例中，連接區306包括設置在第一階梯402與第二階梯404之間的隔離區406。
第一階梯402可以具有第一組梯級402A和第二組梯級402B。第一組梯級402A和第二組梯級402B可以具有相同數量或不同數量的梯級，例如，基於在堆疊中的字元線層的數量。在圖4A的示例性實施例中，第一組梯級402A可以沿著第一下臺階方向（例如，X方向）具有八個臺階，並且第二組梯級402B可以沿第二下臺階方向（例如，-X方向）具有九個臺階。第一下臺階方向與第二下臺階方向相反，使得第一組梯級402A和第二組梯級402B可以在一個或多個共用梯級（例如，梯級408）處會合。第一組梯級402A和第二組梯級402B可以進一步具有沿著垂直於第一和第二下臺階方向的第三下臺階方向（例如，-Y方向）的一個或多個臺階。例如，如圖4A所示，第一組梯級和第二組梯級中的每一者可以具有沿-Y方向的三個臺階。相應地，第一階梯可以具有沿著第三下臺階方向的三個梯級劃分方案（或者三個經劃分的梯級區）。
類似地，第二階梯404可以具有第三組梯級404A和第四組梯級404B。第三組梯級404A和第四組梯級404B可以具有相同數量或不同數量的梯級，例如，基於在堆疊中的字元線層的數量。第三組梯級404A可以沿著第一下臺階方向（例如，X方向）具有八個臺階，並且第四組梯級404B可以沿著第二下臺階方向（例如，-X方向）具有九個臺階。第三組梯級404A和第四組梯級404B可以在一個或多個共用梯級（例如，梯級410）處會合。第三組梯級404A和第四組梯級404B可以具有沿著垂直於第一和第二下臺階方向的第四下臺階方向（例如，Y方向）的一個或多個臺階。第四下臺階方向還與第三下臺階方向相反。在圖4B的示例性實施例中，第三組梯級和第四組梯級中的每一者可以沿著Y方向具有三個臺階。相應地，第二階梯可以具有沿著第四下臺階方向的三個梯級劃分方案（或者三個經劃分的梯級區）。
應當注意，圖4A和圖4B只是示例，並且第一階梯402和第二階梯404可以具有任何數量的梯級組。此外，各梯級組中的每一者可以根據裝置結構具有任何數量的梯級以及任何數量的梯級劃分方案。
仍然參考圖4A和圖4B，隔離區406可以進一步包括位於隔離區406的兩個相反末端處的第一部分406A和第二部分406B，以及位於第一部分與第二部分之間的第三部分406C。相應地，第一階梯402可以被設置到第一部分406A與第二部分406B之間，並且沿著第三部分406C延伸。第二階梯可以被設置到第一部分406A與第二部分406B之間並且沿著第三部分406C延伸。第一階梯402和第二階梯404透過第三部分406C進一步相互分離或隔開。
在一些實施例中，隔離區406的第一部分406A和第二部分406B具有相同寬度T1，並且第三部分406C具有比第一部分406A和第二部分406B小的寬度T2。在一些實施例中，第二階梯404中的最上梯級412與隔離區406具有相同高度。
圖5是塊300中的連接區306的實施例的示意性自頂向下視圖。在圖5的示例性實施例中，塊300可以包括具有96對字元線層和絕緣層的堆疊。堆疊的頂部字元線層被標示為96，以及堆疊的底部字元線層被標示為1。如圖5所示，每個梯級可以具有指代該梯級的高度的數字標記或者該梯級包括的字元線層的數量。該數字標記還指代字元線層在每個梯級中露出的層（或最上層）。透過引入第一階梯402，和第二階梯404，塊300中的字元線層中的每一者可以露出，以接納對應的接觸結構（例如，圖3中的接觸結構328）。
例如，梯級408具有數字標記3，其意味著梯級408包括三個字元線層（或者具有三個字元線層的高度），並且露出的頂層是堆疊中的第三字元線層。在一些實施例中，第一階梯402中的每個梯級可以具有比設置在隔離區（例如，隔離區406C）的相反側上的第二階梯404中的梯級的高度要小的高度。例如，第一階梯402中的梯級408具有比第二階梯404中的梯級410的高度（例如，51）要小的高度（例如，3），並且梯級408和梯級410被設置在隔離區的相反兩側上。此外，第二階梯404中的最上梯級412與隔離區406可以具有相同高度（例如，96）。
可以基於第一階梯402來描述兩個相鄰梯級之間的高度差。第二階梯404具有與第一階梯402類似的構形。根據圖5，第一階梯402可以具有沿著第三下臺階方向（例如，-Y方向）的三個梯級，並且三個梯級中的兩個相鄰梯級（例如，梯級414和梯級416）之間的高度差為一，即等於一個字元線層的高度。第一組梯級402A可以具有八個梯級，並且這八個梯級中的兩個相鄰梯級（例如，梯級408和梯級414）之間的高度差為六，即等於六個字元線層的高度。第二組梯級402B可以具有九個梯級，並且這九個梯級中的兩個相鄰梯級之間的高度差可以為六或三，這取決於梯級的位置。例如，梯級408和梯級418具有高度差三，以及梯級418和梯級420具有高度差六。第一組梯級402A和第二組梯級402B可以在一個或多個共用梯級（例如，梯級408）處會合。
圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A、圖9B、圖10A和圖10B是製作示例性3D NAND裝置的各種中間步驟的三維視圖。在圖6A和圖6B中，提供了字元線層和絕緣層的堆疊600。在圖6A和圖6B的示例性實施例中，在基底中交替堆疊96對字元線層和絕緣層。圖6A是從堆疊600的正面獲得的，以及圖6B是從堆疊600的背面獲得的。字元線層和絕緣層交替堆疊在基底（未示出）之上。在一些實施例中，形成於堆疊600中的字元線層可以是犧牲字元線層，並且可以在後續製造步驟中採用導電材料替代犧牲字元線層，以形成字元線層。在一些實施例中，犧牲字元線層可以由SiN構成，並且絕緣層可以由SiO構成。可以應用任何適當沉積製程來形成犧牲字元線層和絕緣層。例如，可以應用化學氣相沉積製程、物理氣相沉積製程、擴散製程、原子層沉積製程或者其它適當沉積製程。
在圖7A和圖7B中，可以沿垂直方向（例如，-Z方向）移除犧牲字元線層和絕緣層的部分，以限定堆疊600中的第一階梯區600A。所述垂直方向垂直於基底。為了移除堆疊600中的犧牲字元線層和絕緣層的部分，可以應用微影製程和蝕刻製程的組合。微影製程可以將遮罩層施加到堆疊600的頂表面600C之上，以露出第一階梯區600A並且覆蓋堆疊的其餘部分。接下來可以應用蝕刻製程移除第一階梯區600A中的犧牲字元線層和絕緣層的部分。在圖7A和圖7B的示例性實施例中，沿垂直方向移除第一階梯區600A中的字元線層的一半。
在圖8A和圖8B中，第一梯級608可以形成於堆疊600的第一階梯區600A當中，並且第二梯級610可以形成於堆疊600的第二階梯區600B當中。圖8A是從堆疊的正面獲得的，以及圖8B是從堆疊的背面獲得的。第一階梯區600A中的犧牲字元線層和絕緣層可以被整形，以形成具有沿著平行於基底的第一橫向（例如，-X方向）的下臺階方向的第一梯級608。第一梯級608將第一階梯區600A中的犧牲字元線層和絕緣層分成第一區段602A和第二區段602B。此外，堆疊600的第二階梯區600B中的犧牲字元線層和絕緣層可以被整形，以形成具有沿著橫向（諸如，所述第一橫向）的下臺階方向的第二梯級610，其中，第二梯級610將第二階梯區600B中的犧牲字元線層和絕緣層分成第三區段604A和第四區段604B。
仍然參考圖8A和圖8B，當形成第一階梯區600A和第二階梯區600B時，可以因此在堆疊600中形成隔離區606。第一階梯區600A和第二階梯區600B可以透過堆疊600的隔離區606分開。隔離區606可以進一步包括位於隔離區606的兩個相反末端處的第一部分606A和第二部分606B，以及位於第一部分606A與第二部分606B之間的第三部分606C。相應地，第一階梯區600A可以被設置到第一部分606A與第二部分606B之間，並且沿著第三部分606C延伸。第二階梯區600B可以被設置到第一部分606A與第二部分606B之間並且沿著第三部分606C延伸。第一階梯區600A和第二階梯區600B透過第三部分606C相互分離或隔開。
為了形成第一梯級608和第二梯級610，可以應用微影製程和蝕刻製程的組合。微影製程可以應用圖案化遮罩層，以露出第一階梯區600A的第一區段602A和第二階梯區600B的第三區段604A。接下來可以應用蝕刻製程，以分別移除在第一階梯區600A的第一區段內的以及在第二階梯區600B的第三區段604A內的犧牲字元線層和絕緣層中的一者或多者的部分。梯級608和梯級610可以是作為所述蝕刻製程完成的結果而形成的。
在圖9A和圖9B中，第一階梯區600A中的犧牲字元線層和絕緣層中的一者或多者可以被整形，以形成具有沿著第二橫向（-Y方向）的下臺階方向的一個或多個梯級，其中，第二橫向垂直於第一橫向（例如，-X方向）。例如，如圖9A和圖9B所示，可以在第一階梯區600A的第一區段和第二區段602A-602B中沿著-Y方向形成三個梯級。此外，第二階梯區600B中的犧牲字元線層和絕緣層中的一者或多者可以被整形，以形成具有沿著與第二橫向相反的第三橫向（Y方向）的下臺階方向的一個或多個梯級。如從堆疊600的背面獲得的圖9B中所示，可以在第二階梯區600B的第三區段604A和第四區段604B中沿著第三橫向形成三個梯級。
為了沿著第二橫向或第三橫向形成一個或多個梯級，可以分別在第一階梯區600A和第二階梯區600B中交替施行抗蝕劑修整和蝕刻製程。例如，可以將抗蝕劑層沉積到第一階梯區600A的第一區段602A上。微影製程可以引入圖案化抗蝕劑層，以沿著第二橫向（例如，-Y方向）露出第一區段602A的第一部分S1。可以應用電漿蝕刻製程，以移除在露出的第一部分S1中的字元線層和絕緣層中的一者或多者的部分。因而，抗蝕劑修整製程（諸如電漿灰化製程）被應用於露出沿著第二橫向的第一區段602A的第二部分S2，並且電漿蝕刻製程可以應用於移除在露出的第二部分S2和露出的第一部分S1中的字元線層和絕緣層中的一者或多者的部分。接下來，可以再次應用電漿灰化製程，以移除剩餘抗蝕劑層。一旦移除了剩餘抗蝕劑層，就在第一階梯區600A的第一區段602A中沿著第二橫向（-Y方向）形成了三個梯級。
在圖10A和圖10B中，可以對在第一階梯區600A和第二階梯區600B中的犧牲字元線層和絕緣層交替應用抗蝕劑修整製程和蝕刻製程，以分別在第一階梯區600A和第二階梯區600B中形成第一階梯602和第二階梯604。圖10A是從堆疊600的正面獲得的，以及圖10B是從堆疊600的背面獲得的。如圖10A和圖10B所示，在抗蝕劑修整製程和蝕刻製程完成時，堆疊600可以具有與圖4A和圖4B中的連接區306類似的構形。
例如，如圖10A和圖10B所示，第一階梯602包括處於第一區段602A中的具有沿著第四橫向（例如，X方向）的下臺階方向的第一組梯級612以及處於第二區段602B中的具有沿著第一橫向（-X方向）的下臺階方向的第二組梯級614。第一組梯級和第二組梯級可以在一個或多個共用梯級（例如，梯級616）處會合。第二階梯604具有處於第三區段604A中的具有沿著第四橫向（X方向）的下臺階方向的第三組梯級618以及處於第四區段604B中的具有沿著第一橫向（例如，-X方向）的下臺階方向的第四組梯級620。第三組梯級和第四組梯級可以在一個或多個共用梯級（例如，梯級622）處會合。
此外，第一階梯602可以被設置到第一部分606A與第二部分606B之間，並且沿著隔離區606的第三部分606C延伸。第二階梯604可以設置於第一部分606A與第二部分606B之間，並且沿著隔離區606的第三部分606C延伸。第一階梯602和第二階梯604透過隔離區606的第三部分606C相互分離或隔開。
圖11是根據本發明內容的一些實施例的用於製造所公開的3D NAND裝置的過程1100的流程圖。過程1100開始於步驟S1104，其中，可以在3D NAND裝置的基底之上形成犧牲字元線層和絕緣層的初始堆疊。接下來，可以在初始堆疊的連接區的第一階梯區中沿著垂直方向移除犧牲字元線層和絕緣層中的一者或多者的部分。所述連接區位於初始堆疊的陣列區（例如，兩個陣列區）之間。例如，所述連接區設置在初始堆疊的兩個相反側處。在一些實施例中，可以如參考圖6A、圖6B、圖7A和圖7B所例示的來進行步驟S1104。
之後，過程1100進行至步驟S1106，其中，第一階梯區中的犧牲字元線層和絕緣層中的一者或多者可以被整形或移除，以形成具有沿著第一橫向（例如，-X方向）的下臺階方向的第一梯級。第一梯級將第一階梯區中的犧牲字元線層和絕緣層分成第一區段和第二區段。在過程1100的步驟S1108中，所述連接區的第二階梯區中的犧牲字元線層和絕緣層中的一者或多者可以被整形或移除，以形成具有沿著橫向（諸如第一橫向）的下臺階方向的第二梯級。第二梯級將第二階梯區中的犧牲字元線層和絕緣層分成第三區段和第四區段。第一階梯區和第二階梯區可以進一步透過連接區的隔離區被隔離。在一些實施例中，可以如參考圖8A和圖8B所例示的來進行步驟S1106和步驟S1108。在一些實施例中，步驟S1106可以在步驟S1108之前進行。在一些實施例中，步驟S1108可以在步驟S1106之前進行。在一些實施例中，步驟S1106和步驟S1108可以依據製造流程同時進行。同時進行步驟S1106和步驟S1108的好處是能夠縮短製造時間。
在過程1100的步驟S1110中，在第一階梯區中的犧牲字元線層和絕緣層中的一者或多者可以被整形，以形成具有沿著第二橫向（例如，-Y方向）的下臺階方向的一個或多個梯級。例如，第二橫向垂直於第一橫向（例如，-X方向）。在過程1100的步驟S1112中，第二階梯區中的犧牲字元線層和絕緣層中的一者或多者可以被整形，以形成具有沿著第三橫向（例如，Y方向）的下臺階方向的一個或多個梯級。例如，第三橫向與第二橫向相反。在一些實施例中，可以如參考圖9A和圖9B所例示的來進行步驟S1110和步驟S1112。在一些實施例中，步驟S1110可以在步驟S1112之前進行。在一些實施例中，步驟S1112可以在步驟S1110之前進行。在一些實施例中，步驟S1110和步驟S1112可以依據製造流程同時進行。同時進行步驟S1110和步驟S1112的好處是能夠縮短製造時間。
之後，過程1100進行至步驟S1114，其中，可以對在第一階梯區和第二階梯區中的犧牲字元線層和絕緣層交替施行抗蝕劑修整製程和蝕刻製程，以分別在第一階梯區和第二階梯區中形成第一階梯和第二階梯。在一些實施例中，可以如參考圖10A-10B所例示的來進行步驟S1114。
應當注意，可以在過程1100之前、期間和之後提供額外步驟，並且在過程1100的其它實施例中可以對所描述的步驟中的一些步驟予以替換、刪除或者以不同循序執行。例如，在後續製程步驟中，可以在初始堆疊的陣列區中形成通道結構。所述通道結構可以從基底延伸，並且延伸穿過在初始堆疊的陣列區內的犧牲字元線層和絕緣層。之後，採用導電材料代替犧牲字元線層，以形成字元線層。此外，可以在第一階梯上形成第一接觸結構，並且可以在第二階梯上形成第二接觸結構。第一接觸結構可以連接至第一階梯中的字元線層，並且第二接觸結構可以連接至第二階梯中的字元線層。
此外，可以在3D NAND裝置之上形成各種額外的互連結構（例如，具有導線和/或通孔的金屬化層）。這樣的互連結構使3D NAND裝置與其它接觸結構和/或主動元件電連接，以形成功能電路。還可以形成諸如鈍化層、輸入/輸出結構等的額外元件特徵。
文中描述的各種實施例提供了相對於相關記憶體裝置的幾種優勢。例如，在所公開的3D NAND裝置中，連接區設置在3D NAND裝置的陣列區之間，其中，所述陣列區可以形成在3D NAND裝置的兩個相反側處。所公開的連接區可以具有一個或多個階梯。所述一個或多個階梯可以進一步具有兩個或更多下臺階方向。所公開的連接區不僅能夠增強字元線控制，而且還能夠透過合併製造製程期間的切削製程和梯級劃分方案而簡化製造製程並且使得遮罩需求降至最低。
前文概述了幾個實施例的特徵，從而使本領域技術人員可以更好地理解本發明內容的各個方面。本領域技術人員應當認識到他們可以容易地使用本發明作為基礎來設計或者修改其它的製程過程或結構，以達到與文中介紹的實施例相同的目的和/或實現與之相同的優點。本領域技術人員還應當認識到這樣的等效構造不脫離本發明內容的精神和範圍，而且他們可以在其中做出各種變化、替換和更改，而不脫離本發明內容的精神和範圍。
100:3D NAND裝置 102,204,302,304:陣列區 104:第一階梯部分 106:第二階梯部分 200,300:塊 202,306:連接區 206,208,210,212,308,310,312,314,316,318,320,322:狹縫結構 213A-213C,324A-324C:子塊 214,326:通道結構 216,328:接觸結構 218,330:偽通道結構 220:溝槽 402,602:第一階梯 402A,612:第一組梯級 402B,614:第二組梯級 404,604:第二階梯 404A,618:第三組梯級 404B,620:第四組梯級 406,606:隔離區 406A,606A:第一部分 406B,606B:第二部分 406C,606C:第三部分 408,410,414,416,418,420,616,622: 梯級 412:最上梯級 600:堆疊 600A:第一階梯區 600B:第二階梯區 600C:頂表面 602A:第一區段 602B:第二區段 604A:第三區段 604B:第四區段 608:第一梯級 610:第二梯級 1100:過程 S1104,S1106,S1108,S1110,S1112,S1114,S1116:步驟 S1-S14:梯級 X,Y,Z:方向 T1,T2:寬度 S1:第一部分 S2:第二部分
透過結合圖式閱讀下述具體實施方式，本發明內容的各方面將得到最佳的理解。應當注意，根據本領域的標準慣例，各種特徵並非是按比例繪製的。實際上，為了討論的清楚起見，可以增大或者縮小各種特徵的尺寸。 圖1是3D NAND裝置的三維視圖。 圖2是圖1所示的3D NAND裝置的自頂向下視圖。 圖3是根據本發明內容的示例性實施例的示例性3D NAND裝置的自頂向下視圖。 圖4A和圖4B是根據本發明的示例性實施例的在示例性3D NAND裝置中的連接區的三維視圖。 圖5是根據本發明的示例性實施例的在示例性3D NAND裝置中的連接區的示意性自頂向下視圖。 圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A、圖9B、圖10A和圖10B是根據本發明的示例性實施例的製作示例性3D NAND裝置的各種中間步驟的三維視圖。 圖11是根據本發明的示例性實施例的用於製造示例性3D NAND裝置的過程的流程圖。
306:連接區
402:第一階梯
402A:第一組梯級
402B:第二組梯級
404:第二階梯
406:隔離區
406A:第一部分
406B:第二部分
406C:第三部分
408:梯級
412:最上梯級
X,Y,Z:方向
T1,T2:寬度

Claims (20)

  1. 一種半導體裝置，包括： 基底； 在所述基底之上交替堆疊的字元線層和絕緣層的堆疊層；以及 第一陣列區和第二陣列區，所述第一陣列區和所述第二陣列區位於所述堆疊層的相反側處，其中， 第一階梯形成於所述基底之上的所述堆疊層的連接區中，所述連接區設置在所述第一陣列區與所述第二陣列區之間， 第二階梯形成於所述基底之上的所述堆疊層的所述連接區中，以及 所述堆疊層中的所述連接區包括處於所述第一階梯與所述第二階梯之間的隔離區。
  2. 如請求項1所述的半導體裝置，其中， 所述第一階梯具有第一梯級和第二梯級，所述第一梯級具有第一下臺階方向，並且所述第二梯級具有第二下臺階方向，所述第一下臺階方向與所述第二下臺階方向相反，以及 所述第一梯級和所述第二梯級在第一共用梯級處會合。
  3. 如請求項2所述的半導體裝置，其中，所述第一梯級和所述第二梯級進一步具有第三下臺階方向。
  4. 如請求項3所述的半導體裝置，其中， 所述第二階梯具有第三梯級和第四梯級，所述第三梯級具有所述第一下臺階方向，並且所述第四梯級具有所述第二下臺階方向，以及 所述第三梯級和所述第四梯級在第二共用梯級處會合。
  5. 如請求項4所述的半導體裝置，其中，所述第三梯級和所述第四梯級進一步具有與所述第三下臺階方向相反的第四下臺階方向。
  6. 如請求項1所述的半導體裝置，其中，所述隔離區進一步包括位於所述隔離區的相反末端處的第一部分和第二部分，以及位於所述第一部分與所述第二部分之間的第三部分，其中： 所述第一階梯設置在所述第一部分與所述第二部分之間並且沿著所述第三部分延伸； 所述第二階梯設置在所述第一部分與所述第二部分之間並且沿著所述第三部分延伸；以及 所述第一階梯和所述第二階梯透過所述第三部分相互隔開。
  7. 如請求項6所述的半導體裝置，其中，所述第一階梯中的每個梯級具有與處於所述隔離區的相反側上的第二階梯中的梯級的高度相比要小的高度。
  8. 如請求項6所述的半導體裝置，其中，所述隔離區的所述第一部分和所述第二部分具有相同的寬度，並且所述第三部分具有小於所述第一部分和所述第二部分的寬度。
  9. 如請求項1所述的半導體裝置，其中，所述第二階梯中的最上梯級與所述隔離區具有相同高度。
  10. 如請求項1所述的半導體裝置，進一步包括： 形成於所述第一階梯上並且連接至所述第一階梯中的字元線層的第一接觸結構；以及 形成於所述第二階梯上並且連接至所述第二階梯中的字元線層的第二接觸結構。
  11. 一種用於製作半導體裝置的方法，包括： 形成由交替設置在所述半導體裝置的基底之上的犧牲字元線層和絕緣層構成的初始堆疊層； 在所述初始堆疊層的連接區的第一階梯區中形成第一階梯；以及 在所述初始堆疊層的所述連接區的第二階梯區中形成第二階梯；其中， 所述初始堆疊層的所述連接區包括處於所述第一階梯與所述第二階梯之間的隔離區，以及 所述連接區位於處在所述初始堆疊層的相反側處的陣列區之間。
  12. 如請求項11所述的方法，其中，所述在所述連接區的所述第一階梯區中形成所述第一階梯包括： 移除所述連接區的所述第一階梯區中的所述犧牲字元線層和所述絕緣層中的一者或多者； 對所述第一階梯區中的所述犧牲字元線層和所述絕緣層中的至少一者進行整形，以形成具有第一下臺階方向的第一梯級，所述第一梯級將所述第一階梯區分成第一區段和第二區段； 對所述第一階梯區中的所述犧牲字元線層和所述絕緣層中的至少一者進行整形，以形成具有第二下臺階方向的梯級；以及 對所述第一階梯區中的所述犧牲字元線層和所述絕緣層依次進行抗蝕劑修整製程和蝕刻製程，以形成所述第一階梯區中的所述第一階梯。
  13. 如請求項12所述的方法，其中，所述在所述連接區的所述第二階梯區中形成所述第二階梯包括： 對所述連接區的所述第二階梯區中的所述犧牲字元線層和所述絕緣層中的至少一者進行整形，以形成具有所述第一下臺階方向的第二梯級，所述第二梯級將所述第二階梯區劃分成第三區段和第四區段； 對所述第二階梯區中的所述犧牲字元線層和所述絕緣層的中的至少一者進行整形，以形成具有與所述第二下臺階方向相反的第三下臺階方向的梯級；以及 對所述第二階梯區中的所述犧牲字元線層和所述絕緣層依次進行抗蝕劑修整製程和蝕刻製程，以形成所述第二階梯區中的所述第二階梯。
  14. 如請求項13所述的方法，其中，所述第一階梯包括處於所述第一區段中的具有第四下臺階方向的第一梯級，以及處於所述第二區段中的具有所述第一下臺階方向的第二梯級，所述第一梯級和所述第二梯級在第一共用梯級處會合，並且所述第四下臺階方向與所述第一下臺階方向相反。
  15. 如請求項14所述的方法，其中，所述第二階梯包括處於所述第三區段中的具有所述第四下臺階方向的第三梯級，以及處於所述第四區段中的具有所述第一下臺階方向的第四梯級，所述第三梯級和所述第四梯級在第二共用梯級處會合。
  16. 如請求項15所述的方法，其中，所述第三梯級和所述第四梯級進一步具有所述第三下臺階方向。
  17. 如請求項15所述的方法，其中，所述第一梯級和所述第二梯級進一步具有所述第二下臺階方向。
  18. 如請求項11所述的方法，還包括： 在所述初始堆疊層的所述陣列區中形成通道結構，所述通道結構從所述基底延伸並且延伸穿過所述初始堆疊層的所述陣列區中的所述犧牲字元線層和所述絕緣層； 利用字元線層代替所述犧牲字元線層；以及 在所述第一階梯上形成第一接觸結構並且在所述第二階梯上形成第二接觸結構，所述第一接觸結構連接至所述第一階梯中的字元線層，所述第二接觸結構連接至所述第二階梯中的字元線層。
  19. 如請求項11所述的方法，其中，所述隔離區進一步包括位於所述隔離區的末端處的第一部分和第二部分，以及位於所述第一部分與所述第二部分之間的第三部分，其中： 所述第一階梯設置在所述第一部分與所述第二部分之間並且沿著所述第三部分延伸； 所述第二階梯設置在所述第一部分與所述第二部分之間並且沿著所述第三部分延伸；並且 所述第一階梯和所述第二階梯透過所述第三部分相互隔開。
  20. 如請求項11所述的方法，其中，所述第一階梯中的每個梯級具有與處於所述隔離區的相反側處的所述第二階梯中的梯級的高度相比要小的高度。
TW109106930A 2019-12-24 2020-03-03 三維記憶體裝置及其形成方法 TWI778334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/127878 2019-12-24
PCT/CN2019/127878 WO2021127974A1 (en) 2019-12-24 2019-12-24 3d nand memory device and method of forming the same

Publications (2)

Publication Number Publication Date
TW202125780A true TW202125780A (zh) 2021-07-01
TWI778334B TWI778334B (zh) 2022-09-21

Family

ID=70427208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106930A TWI778334B (zh) 2019-12-24 2020-03-03 三維記憶體裝置及其形成方法

Country Status (4)

Country Link
US (5) US11342264B2 (zh)
CN (1) CN111108600B (zh)
TW (1) TWI778334B (zh)
WO (1) WO2021127974A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012341A (ko) * 2020-01-17 2022-02-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3-차원 메모리 디바이스 및 이의 제조 방법
CN111492480B (zh) * 2020-03-23 2021-07-09 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
US11411020B2 (en) * 2020-04-22 2022-08-09 Macronix International Co., Ltd. Memory device with sub-slits
WO2021237403A1 (en) * 2020-05-25 2021-12-02 Yangtze Memory Technologies Co., Ltd. Memory device and method for forming the same
WO2021237629A1 (en) * 2020-05-29 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and forming method thereof
WO2022073205A1 (en) * 2020-10-09 2022-04-14 Yangtze Memory Technologies Co., Ltd. Memory device and fabrication method thereof
US11605642B2 (en) * 2020-12-16 2023-03-14 Micron Technology, Inc. Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
CN112805833B (zh) * 2020-12-25 2024-05-24 长江存储科技有限责任公司 具有源极选择栅切口结构的三维存储器件及其形成方法
CN113192964B (zh) * 2021-04-25 2022-04-22 长江存储科技有限责任公司 3d存储器件及其制造方法
CN113394127B (zh) * 2021-06-16 2022-04-19 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法
KR20240010237A (ko) * 2022-07-15 2024-01-23 삼성전자주식회사 집적회로 소자 및 이를 포함하는 전자 시스템

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
KR20140008622A (ko) * 2012-07-10 2014-01-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
US9165937B2 (en) * 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
JP2015149413A (ja) * 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
US9601370B2 (en) * 2014-09-12 2017-03-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US9478546B2 (en) * 2014-10-16 2016-10-25 Macronix International Co., Ltd. LC module layout arrangement for contact opening etch windows
US10211150B2 (en) * 2015-09-04 2019-02-19 Macronix International Co., Ltd. Memory structure
KR102492979B1 (ko) * 2015-12-11 2023-01-31 삼성전자주식회사 수직형 메모리 장치
KR102536261B1 (ko) 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
US10373970B2 (en) * 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102620596B1 (ko) 2016-08-22 2024-01-04 삼성전자주식회사 반도체 장치
US10446437B2 (en) 2016-10-10 2019-10-15 Macronix International Co., Ltd. Interlevel connectors in multilevel circuitry, and method for forming the same
KR102508918B1 (ko) * 2016-12-22 2023-03-10 삼성전자주식회사 수직형 반도체 소자
CN108630693B (zh) * 2017-03-15 2021-01-01 旺宏电子股份有限公司 三维半导体元件及其制造方法
US10332936B2 (en) * 2017-04-19 2019-06-25 Macronix International Co., Ltd. 3D stacking semiconductor device
US9953992B1 (en) * 2017-06-01 2018-04-24 Sandisk Technologies Llc Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
JP2019161059A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
US10504918B2 (en) * 2018-03-16 2019-12-10 Toshiba Memory Corporation Memory device
CN108550574A (zh) * 2018-05-03 2018-09-18 长江存储科技有限责任公司 三维存储器件及其制造方法
KR102563689B1 (ko) * 2018-05-18 2023-08-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 소자에서의 계단 형성
US11114379B2 (en) * 2018-06-01 2021-09-07 Micron Technology, Inc. Integrated circuitry, memory integrated circuitry, and methods used in forming integrated circuitry
CN208753319U (zh) * 2018-06-29 2019-04-16 长江存储科技有限责任公司 三维存储器
KR20210091271A (ko) * 2018-12-07 2021-07-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 새로운 3d nand 메모리 소자 및 그 형성 방법
CN111554688B (zh) * 2019-02-26 2021-02-05 长江存储科技有限责任公司 三维存储器件及其制作方法
CN109887927B (zh) 2019-03-20 2021-03-30 长江存储科技有限责任公司 三维存储器及其制造方法
CN110137178B (zh) 2019-04-19 2022-04-01 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110112136B (zh) 2019-05-20 2021-12-17 长江存储科技有限责任公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11342264B2 (en) 2022-05-24
US20220246527A1 (en) 2022-08-04
US20230282579A1 (en) 2023-09-07
TWI778334B (zh) 2022-09-21
WO2021127974A1 (en) 2021-07-01
US20220013459A1 (en) 2022-01-13
CN111108600A (zh) 2020-05-05
US20240038663A1 (en) 2024-02-01
US20210193574A1 (en) 2021-06-24
CN111108600B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
TW202125780A (zh) 三維記憶體裝置及其形成方法
CN111279465B (zh) 三维nand存储器件及形成其的方法
US11672112B2 (en) Semiconductor memory device with protruding separating portions
JP2019161042A (ja) 半導体装置
TWI814688B (zh) 三維nand記憶體元件及其形成方法
TWI595601B (zh) 記憶體元件及其製作方法
TWI815022B (zh) 三維nand記憶體件及其形成方法
US9401369B1 (en) Memory device and method for fabricating the same
US20200251491A1 (en) Semiconductor memory device and manufacturing method of semiconductor memory device
TWI729770B (zh) 3d nand記憶體的半導體裝置及其形成方法
CN109037226B (zh) 3d存储器件及其制造方法
TW201635608A (zh) 記憶體裝置及其製造方法
TWI837046B (zh) 三維nand記憶體元件及其形成方法
TW202345359A (zh) 電路結構、半導體元件及其製造方法
TW202333305A (zh) 三維快閃記憶體元件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent