TW202123310A - 半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法 - Google Patents

半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TW202123310A
TW202123310A TW109103261A TW109103261A TW202123310A TW 202123310 A TW202123310 A TW 202123310A TW 109103261 A TW109103261 A TW 109103261A TW 109103261 A TW109103261 A TW 109103261A TW 202123310 A TW202123310 A TW 202123310A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
area
region
manufacturing
inner peripheral
Prior art date
Application number
TW109103261A
Other languages
English (en)
Other versions
TWI757685B (zh
Inventor
小池貴
高桑真步
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202123310A publication Critical patent/TW202123310A/zh
Application granted granted Critical
Publication of TWI757685B publication Critical patent/TWI757685B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

實施形態係關於半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法。 實施形態之半導體晶圓包含：支持區域，其與支持構件對向；外周區域，其位於支持區域之外側；及內周區域，其位於支持區域之內側。外周區域具有其厚度較內周區域向上方方向突出之凸部或其厚度較內周區域向下方方向凹陷之凹部。

Description

半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法
本發明之實施形態係關於一種半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法。
於製造半導體裝置時，對半導體晶圓進行曝光、成膜、蝕刻等製程。此時，半導體晶圓為了保持水平姿勢而被以支持於支持構件之狀態吸附。
當以由支持構件支持之狀態吸附半導體晶圓時，存在位於支持區域之外側之半導體晶圓之外側區域撓曲之情形。
實施形態提供能夠降低製程不良之半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法。
實施形態之半導體晶圓包含：支持區域，其與支持構件對向；外周區域，其位於支持區域之外側；及內周區域，其位於支持區域之內側。外周區域具有其厚度較內周區域向上方方向突出之凸部或其厚度較內周區域向下方方向凹陷之凹部。
以下，參照圖式對實施形態進行說明。再者，實施形態並非限定本發明。 (第1實施形態)
圖1係第1實施形態之半導體晶圓之俯視圖。圖2係沿著圖1所示之切斷線A-A之剖視圖。圖3係表示支持構件之變化例之俯視圖。
本實施形態之半導體晶圓1具備第1面10及第2面20。於第1面10進行曝光、成膜、蝕刻等製程。第2面20如圖2所示與支持構件2接觸。又，第1面10及第2面20包含支持區域R1、外周區域R2、及內周區域R3。
支持構件2為沿著半導體晶圓1之圓周方向連續性地包圍內周區域R3之環狀。再者，支持構件2如圖3所示為以沿著圓周方向斷續性地包圍內周區域R3之方式散佈之銷形狀。
支持區域R1為於鉛直方向與支持構件2對向之區域。外周區域R2為位於支持區域R1之外側之區域。內周區域R3為位於支持區域R1之內側、且包含半導體晶圓1之中心C之區域。
本實施形態中，半導體晶圓1之外周區域R2如圖2所示具有其厚度較內周區域R3向上方方向突出之凸部。又，外周區域R2例如為相對於半導體晶圓1之半徑R而較0.9R更外側之區域，換言之距半導體晶圓1之外周端之距離為0.1R之區域。
以下，參照圖4(a)及圖4(b)對上述之半導體晶圓1之製造方法進行說明。
首先，如圖4(a)所示，形成半導體晶圓1a。半導體晶圓1a之厚度t1於全區域為固定。其次，如圖4(b)所示，將半導體晶圓1a中相當於上述之支持區域R1及內周區域R3之區域藉由例如化學機械研磨(CMP)或蝕刻削去至厚度t2(＜t1)為止。其結果，外周區域R2成為其厚度較內周區域R3向上方方向突出之凸部，完成本實施形態之半導體晶圓1。藉由對該半導體晶圓1進行曝光及成膜，能夠製造半導體裝置。該半導體裝置包含例如積層有電極層(字線)之三維型半導體存儲器。
以下，參照圖5對本實施形態之半導體晶圓1之曝光步驟進行說明。圖5係對本實施形態之半導體晶圓1進行曝光之基板處理裝置之概略圖。
圖5所示之基板處理裝置100具備基板載台101、投影部102、遮罩載台103、光源104、控制器105。基板處理裝置100例如為掃描型曝光裝置，即，一面將遮罩MK與半導體晶圓1於掃描方向上相互同步移動一面將描畫於遮罩MK上之圖案投影曝光至成為曝光對象之半導體晶圓1。
基板載台101隔著支持構件2保持半導體晶圓1。於基板載台101設置有吸盤部111。吸盤部111藉由例如靜電或真空將半導體晶圓1吸附於基板載台101。又，基板載台101能夠根據控制器105之控制而水平移動及旋轉移動。
投影部102設置於基板載台101之上方。於投影部102之上方設置有保持遮罩MK之遮罩載台103。於遮罩載台103之上方設置有光源104。
基板處理裝置100中，從光源104放出之曝光之光於描畫於遮罩MK之圖案繞射並入射至投影部102。投影部102將入射光向半導體晶圓1之第1面10投影曝光。由此，向第1面10轉印遮罩MK之圖案。
圖6係表示半導體晶圓之曝光圖案區域之俯視圖。基板處理裝置100中，將半導體晶圓1分為多個曝光圖案區域進行曝光處理。基板處理裝置100之曝光圖案區域如圖6所示，存在區域全部收斂於半導體晶圓1內之曝光圖案區域E1，另一方面，也存在區域之一部分從半導體晶圓1露出之曝光圖案區域E2。
曝光圖案區域E2之大部分被半導體晶圓1之外周區域R2佔據。於曝光處理時，半導體晶圓1如上述般以由支持構件2支持之狀態藉由吸盤部111吸附於基板載台101。此時，若支持區域R1、外周區域R2及內周區域R3之厚度全部相等，那麼存在如下情形，即，內周區域R3大致為平坦面，另一方面，外周區域R2從與支持區域R1之邊界部分向下撓曲(下垂)而成為曲面。該情形時，於曝光圖案區域E2中，無法獲得所需聚焦精度，容易產生曝光不良。
由此，於本實施形態中，外周區域R2被加工為其厚度較內周區域R3向上方方向突出之凸部。由此，外周區域R2由於較內周區域R3變厚，因此難以撓曲。凸部之厚度t1基於各區域之厚度相同之情形設定之外周區域R2之最大撓曲量而設定。例如，於半導體晶圓1之半徑R為150 mm(直徑300 mm)之情形時，最大撓曲量大致為10 nm以上且10 μm以下。該情形時，為了抑制外周區域R2之撓曲，凸部之厚度t1優選較t2厚10 nm以上且10 μm以下。
如上所述藉由於外周區域R2形成凸部，於以支持於支持構件2之狀態吸附時半導體晶圓1整體成為水平姿勢，因此確保曝光圖案區域E2之聚焦精度。由此，能夠降低外周區域R2之曝光不良。
圖7係第1實施形態之變化例之半導體晶圓之剖視圖。圖8係第1實施形態之另一變化例之半導體晶圓之剖視圖。
上述之本實施形態中，於吸附半導體晶圓1時預想外周區域R2從與支持區域R1之邊界部分向下撓曲之狀態，從而外周區域R2之第1面10側突出。然而，於吸附半導體晶圓1時也預想外周區域R2向上撓曲(上翹)之狀態。該情形時，如圖7所示，若外周區域R2之第2面20側突出，那麼會抑制外周區域R2之變化，其結果，能夠降低曝光不良。
又，也可預測於吸附各區域之厚度均勻之半導體晶圓1時所預想之外周區域R2之變化，如圖8所示，於外周區域R2形成其厚度較內周區域R3向下方方向凹陷之凹部。
其次，參照圖9對本實施形態之半導體晶圓1之成膜步驟及蝕刻步驟進行說明。圖9係對本實施形態之半導體晶圓1進行成膜或蝕刻之基板處理裝置之概略圖。
圖9所示之基板處理裝置200具備靜電吸盤部201、聚焦環202、下部電極203、及頭部204。基板處理裝置200例如為於產生電漿之狀態下藉由CVD(Chemical Vapor Deposition，化學氣相沈積)而於半導體晶圓1成膜之電漿CVD裝置、或以使用電漿之乾式蝕刻對形成於半導體晶圓1之膜進行蝕刻之蝕刻裝置。
靜電吸盤部201隔著支持構件2保持半導體晶圓1。又，於靜電吸盤部201之上表面配置有聚焦環202。靜電吸盤部201以靜電吸附半導體晶圓1及聚焦環202。
聚焦環202形成為包圍半導體晶圓1之環狀。聚焦環202係用以於半導體晶圓1之中心與外周之間均勻地產生電漿而設置。
下部電極203配置於靜電吸盤部201之下部。頭部204配置於靜電吸盤部201之上方。當藉由來自高頻電源(未圖示)之電力供給而於下部電極203與頭部204之間產生高頻電場時，產生電漿。當產生電漿時，頭部204向半導體晶圓1之第1面10噴出成膜用氣體或蝕刻氣體。
於基板處理裝置200中，藉由設置聚焦環202，尤其實現半導體晶圓1之外周區域R2中之電漿產生之適當化。然而，當於靜電吸盤部201吸附時若外周區域R2撓曲，則無法維持水平姿勢，因此成膜或蝕刻之控制性變差。其結果，可能產生成膜不良或蝕刻不良。
然而，於本實施形態之半導體晶圓1中，以於靜電吸盤部201吸附時外周區域R2保持水平姿勢之方式將外周區域R2之形狀最佳化。由此，成膜或蝕刻之控制性提高，可降低成膜不良或蝕刻不良。 (第2實施形態)
圖10係第2實施形態之半導體晶圓之俯視圖。圖11係沿著圖10所示之切斷線B-B之剖視圖。圖10及圖11中，對與上述之第1實施形態相同之構成要素附上相同符號，並省略詳細說明。
如圖11、12所示，本實施形態之半導體晶圓11藉由具有沿著圓周方向連續性地雙層包圍內周區域R3之環狀之支持構件2支持。於該種支持形態之情形時，半導體晶圓11除具有支持區域R1、外周區域R2、內周區域R3以外，還具有由支持區域R1夾隔之中間區域R4。該中間區域R4當以第1實施形態中說明之基板處理裝置100及基板處理裝置200吸附時，有向下撓曲之可能性。該情形時，可能於中間區域R4產生曝光不良、成膜不良、蝕刻不良之類之製程不良。
由此，本實施形態中，中間區域R4之第1面10側被加工為其厚度較外周區域R2及內周區域R3向上方方向突出之凸部。由此，中間區域R4較外周區域R2及內周區域R3變厚，因此難以撓曲。其結果，當吸附於基板處理裝置100或基板處理裝置200時半導體晶圓11整體上成為水平姿勢，因此能夠降低中間區域R4之製程不良。
圖12係第2實施形態之變化例之半導體晶圓之剖視圖。又，圖13係第2實施形態之另一變化例之半導體晶圓之剖視圖。
例如，於在吸附半導體晶圓11時設定外周區域R2向上撓曲(上翹)之事態之情形時，如圖12所示，若中間區域R4之第2面20側突出，則抑制中間區域R4之變化，其結果，能夠降低製程不良。又，也可預測於吸附各區域之厚度均勻之半導體晶圓1時所預想之中間區域R4之變化，如圖13所示，削去中間區域R4形成較外周區域R2及內周區域R3向下方方向凹陷之凹部。
對本發明之幾個實施形態進行了說明，但該些實施形態係作為例提示者，並未意圖限定發明之範圍。該些新穎之實施形態能夠以其他各種方式實施，且能夠於不脫離發明之主旨之範圍進行各種省略、替換、變更。該些實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中所述之發明及其均等之範圍。 關聯申請案
本申請案享有以日本專利申請案2019-161278號(申請日：2019年9月4日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1:半導體晶圓 1a:半導體晶圓 2:支持構件 10:第1面 11:半導體晶圓 20:第2面 100:基板處理裝置 101:基板載台 102:投影部 103:遮罩載台 104:光源 105:控制器 111:吸盤部 200:基板處理裝置 201:靜電吸盤部 202:聚焦環 203:下部電極 204:頭部 C:中心 E1:曝光圖案區域 E2:曝光圖案區域 MK:遮罩 R:半徑 R1:支持區域 R2:外周區域 R3:內周區域 R4:中間區域 t1:厚度 t2:厚度
圖1係第1實施形態之半導體晶圓之俯視圖。 圖2係沿著圖1所示之切斷線A-A之剖視圖。 圖3係表示支持構件之變化例之俯視圖。 圖4(a)係用以對半導體晶圓之製造方法進行說明之圖。 圖4(b)係用以對半導體晶圓之製造方法進行說明之圖。 圖5係對半導體晶圓進行曝光之基板處理裝置之概略圖。 圖6係表示半導體晶圓之曝光圖案區域之俯視圖。 圖7係第1實施形態之變化例之半導體晶圓之剖視圖。 圖8係第1實施形態之另一變化例之半導體晶圓之剖視圖。 圖9係對半導體晶圓進行成膜或蝕刻之基板處理裝置之概略圖。 圖10係第2實施形態之半導體晶圓之俯視圖。 圖11係沿著圖10所示之切斷線B-B之剖視圖。 圖12係第2實施形態之變化例之半導體晶圓之剖視圖。 圖13係第2實施形態之另一變化例之半導體晶圓之剖視圖。
2:支持構件
10:第1面
20:第2面
R1:支持區域
R2:外周區域
R3:內周區域

Claims (10)

  1. 一種半導體晶圓，其包含：支持區域，其與支持構件對向；外周區域，其位於上述支持區域之外側；及內周區域，其位於上述支持區域之內側；且 上述外周區域具有其厚度較上述內周區域向上方方向突出之凸部或其厚度相對於上述內周區域向下方方向凹陷之凹部。
  2. 如請求項1之半導體晶圓，其中 上述支持區域之形狀為雙層環狀，且 進而包含由上述支持區域夾隔之中間區域， 上述凸部或上述凹部設置於上述中間區域而代替設置於上述外周區域。
  3. 如請求項1之半導體晶圓，其中 上述凸部之厚度較上述內周區域之厚度厚10 nm以上且10 μm以下。
  4. 如請求項1之半導體晶圓，其中 上述外周區域係相對於上述半導體晶圓之半徑R而較0.9R更外側之區域。
  5. 一種半導體晶圓之製造方法，該半導體晶圓包含：支持區域，其與支持構件對向；外周區域，其位於上述支持區域之外側；及內周區域，其位於上述支持區域之內側；且該製造方法係 於上述外周區域形成其厚度較上述內周區域向上方方向突出之凸部或其厚度相對於上述內周區域向下方方向凹陷之凹部。
  6. 一種半導體裝置之製造方法，係將於外周區域形成有其厚度相對於內周區域向上方方向突出之凸部或其厚度相對於上述內周區域向下方方向凹陷之凹部之半導體晶圓，以配置於上述外周區域與上述內周區域之間之支持構件支持， 對由上述支持構件支持之上述半導體晶圓之單面進行處理。
  7. 如請求項6之半導體裝置之製造方法，其中 將上述半導體晶圓之上述單面分為多個曝光圖案區域進行曝光處理。
  8. 如請求項6之半導體裝置之製造方法，其中 以於上述半導體晶圓之上述單面之上方產生電漿之狀態，向上述單面噴出成膜用氣體或蝕刻氣體。
  9. 如請求項6之半導體裝置之製造方法，其中 上述支持構件係沿著上述半導體晶圓之圓周方向連續性地包圍上述內周區域之環狀。
  10. 如請求項6之半導體裝置之製造方法，其中 上述支持構件係以沿著上述半導體晶圓之圓周方向斷續性地包圍上述內周區域之方式散佈之銷形狀。
TW109103261A 2019-09-04 2020-02-03 半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法 TWI757685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019161278A JP7332398B2 (ja) 2019-09-04 2019-09-04 半導体ウェハ
JP2019-161278 2019-09-04

Publications (2)

Publication Number Publication Date
TW202123310A true TW202123310A (zh) 2021-06-16
TWI757685B TWI757685B (zh) 2022-03-11

Family

ID=74681789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103261A TWI757685B (zh) 2019-09-04 2020-02-03 半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US20210066068A1 (zh)
JP (1) JP7332398B2 (zh)
CN (1) CN112447825B (zh)
TW (1) TWI757685B (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576064B2 (en) * 1997-07-10 2003-06-10 Sandia Corporation Support apparatus for semiconductor wafer processing
JP2004022677A (ja) 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP2004281951A (ja) 2003-03-19 2004-10-07 Hitachi Cable Ltd 半導体ウェハ
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
US8422193B2 (en) 2006-12-19 2013-04-16 Axcelis Technologies, Inc. Annulus clamping and backside gas cooled electrostatic chuck
JP2009277805A (ja) 2008-05-13 2009-11-26 Sumco Corp 製品半導体ウェーハ
JP5266869B2 (ja) 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5394659B2 (ja) * 2008-06-05 2014-01-22 リンテック株式会社 半導体ウエハ
JP2010016147A (ja) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd 粘着テープの貼着方法
JP5569392B2 (ja) 2008-09-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR101540609B1 (ko) * 2009-02-24 2015-07-31 삼성전자 주식회사 웨이퍼 에지 식각 장치
JP2011238787A (ja) 2010-05-11 2011-11-24 Disco Abrasive Syst Ltd 発光素子の製造方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
US9129899B2 (en) 2013-07-17 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for thinning wafer thereof
JP2015060852A (ja) * 2013-09-17 2015-03-30 株式会社東芝 半導体装置の製造方法及び製造装置
US9984888B2 (en) 2014-08-13 2018-05-29 Newport Fab, Llc Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
US9793186B1 (en) * 2016-08-08 2017-10-17 Semiconductor Components Industries, Llc Semiconductor wafer and method of backside probe testing through opening in film frame
US10325861B2 (en) 2016-09-30 2019-06-18 Intel IP Corporation Methods and structures for dicing integrated circuits from a wafer
WO2020235373A1 (ja) 2019-05-23 2020-11-26 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Also Published As

Publication number Publication date
US11984313B2 (en) 2024-05-14
JP7332398B2 (ja) 2023-08-23
CN112447825A (zh) 2021-03-05
JP2021040069A (ja) 2021-03-11
US20210066068A1 (en) 2021-03-04
TWI757685B (zh) 2022-03-11
US20220216051A1 (en) 2022-07-07
CN112447825B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
TWI702671B (zh) 藉由控制晶圓支座以達成邊緣密封而減少背側沉積的方法及設備
TWI785079B (zh) 基板之背側沉積系統及方法
JP6001675B2 (ja) 載置用部材およびその製造方法
KR102134207B1 (ko) 홀더, 리소그래피 장치, 물품의 제조 방법 및 스테이지 장치
US10319623B2 (en) Conveyance hand, conveyance apparatus, lithography apparatus, manufacturing method of article, and holding mechanism
JP2010166085A (ja) ウェハチャックおよびそれを用いた露光装置ならびに半導体装置の製造方法
JP7276434B2 (ja) 基板貼り合わせ装置および基板貼り合わせ方法
JP2001185607A5 (zh)
JP6612985B2 (ja) 試料保持具
JP2001185607A (ja) 基板吸着保持装置およびデバイス製造方法
JP2001060617A (ja) 基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
JP4411100B2 (ja) 露光装置
JP3393118B2 (ja) プラズマエッチング装置および半導体装置の製造方法
TWI757685B (zh) 半導體晶圓、半導體晶圓之製造方法及半導體裝置之製造方法
JP2006041302A (ja) 露光装置
KR102467055B1 (ko) 지지 유닛 및 이를 포함하는 베이크 장치
JP7118030B2 (ja) 真空チャックおよび半導体装置の製造方法
JP2007234939A (ja) ウエハ処理装置
TW202349536A (zh) 藉由圖案化uv固化之晶圓翹曲補償
JP2014167963A (ja) 静電チャック、レチクル、および静電チャック方法
KR20090025805A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의형성 방법
KR20150011976A (ko) 웨이퍼 건조 장치