CN112447825A - 半导体晶片、半导体晶片的制造方法及半导体装置的制造方法 - Google Patents

半导体晶片、半导体晶片的制造方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN112447825A
CN112447825A CN202010089072.3A CN202010089072A CN112447825A CN 112447825 A CN112447825 A CN 112447825A CN 202010089072 A CN202010089072 A CN 202010089072A CN 112447825 A CN112447825 A CN 112447825A
Authority
CN
China
Prior art keywords
semiconductor wafer
peripheral region
region
inner peripheral
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010089072.3A
Other languages
English (en)
Other versions
CN112447825B (zh
Inventor
小池貴
高桑真步
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN112447825A publication Critical patent/CN112447825A/zh
Application granted granted Critical
Publication of CN112447825B publication Critical patent/CN112447825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

实施方式涉及半导体晶片、半导体晶片的制造方法及半导体装置的制造方法。实施方式的半导体晶片包含：支撑区域，与支撑部件对向；外周区域，位于支撑区域的外侧；及内周区域，位于支撑区域的内侧。外周区域具有其厚度较内周区域向上方方向突出的凸部或其厚度较内周区域向下方方向凹陷的凹部。

Description

半导体晶片、半导体晶片的制造方法及半导体装置的制造 方法
关联申请案
本申请案享有以日本专利申请案2019-161278号(申请日：2019年9月4日)为基礎申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体晶片、半导体晶片的制造方法及半导体装置的制造方法。
背景技术
在制造半导体装置时，对半导体晶片进行曝光、成膜、蚀刻等制程。此时，半导体晶片为了保持水平姿势而被以支撑在支撑部件的状态吸附。
当以由支撑部件支撑的状态吸附半导体晶片时，存在位于支撑区域的外侧的半导体晶片的外侧区域挠曲的情况。
发明内容
实施方式提供能够降低制程不良的半导体晶片、半导体晶片的制造方法及半导体装置的制造方法。
实施方式的半导体晶片包含：支撑区域，与支撑部件对向；外周区域，位于支撑区域的外侧；及内周区域，位于支撑区域的内侧。外周区域具有其厚度较内周区域向上方方向突出的凸部或其厚度较内周区域向下方方向凹陷的凹部。
附图说明
图1是第1实施方式的半导体晶片的俯视图。
图2是沿着图1所示的切断线A-A的截面图。
图3是表示支撑部件的变化例的俯视图。
图4(a)是用以对半导体晶片的制造方法进行说明的图。
图4(b)是用以对半导体晶片的制造方法进行说明的图。
图5是对半导体晶片进行曝光的基板处理装置的概略图。
图6是表示半导体晶片的曝光图案区域的俯视图。
图7是第1实施方式的变化例的半导体晶片的截面图。
图8是第1实施方式的另一变化例的半导体晶片的截面图。
图9是对半导体晶片进行成膜或蚀刻的基板处理装置的概略图。
图10是第2实施方式的半导体晶片的俯视图。
图11是沿着图10所示的切断线B-B的截面图。
图12是第2实施方式的变化例的半导体晶片的截面图。
图13是第2实施方式的另一变化例的半导体晶片的截面图。
具体实施方式
以下，参照图式对实施方式进行说明。另外，实施方式并非限定本发明。
(第1实施方式)
图1是第1实施方式的半导体晶片的俯视图。图2是沿着图1所示的切断线A-A的截面图。图3是表示支撑部件的变化例的俯视图。
本实施方式的半导体晶片1具备第1面10及第2面20。在第1面10进行曝光、成膜、蚀刻等制程。第2面20如图2所示与支撑部件2接触。此外，第1面10及第2面20包含支撑区域R1、外周区域R2、及内周区域R3。
支撑部件2为沿着半导体晶片1的圆周方向连续性地包围内周区域R3的环状。另外，支撑部件2如图3所示为以沿着圆周方向断续性地包围内周区域R3的方式散布的销形状。
支撑区域R1为在铅直方向与支撑部件2对向的区域。外周区域R2为位于支撑区域R1的外侧的区域。内周区域R3为位于支撑区域R1的内侧、且包含半导体晶片1的中心C的区域。
本实施方式中，半导体晶片1的外周区域R2如图2所示具有其厚度较内周区域R3向上方方向突出的凸部。此外，外周区域R2例如为相对于半导体晶片1的半径R而较0.9R更外侧的区域，换言之距半导体晶片1的外周端的距离为0.1R的区域。
以下，参照图4(a)及图4(b)对上述的半导体晶片1的制造方法进行说明。
首先，如图4(a)所示，形成半导体晶片1a。半导体晶片1a的厚度t1在全区域为固定。其次，如图4(b)所示，将半导体晶片1a中相当于上述的支撑区域R1及内周区域R3的区域通过例如化学机械研磨(CMP)或蚀刻削去至厚度t2(＜t1)为止。其结果，外周区域R2成为其厚度较内周区域R3向上方方向突出的凸部，完成本实施方式的半导体晶片1。通过对该半导体晶片1进行曝光及成膜，能够制造半导体装置。该半导体装置包含例如积层有电极层(字线)的三维型半导体存储器。
以下，参照图5对本实施方式的半导体晶片1的曝光步骤进行说明。图5是对本实施方式的半导体晶片1进行曝光的基板处理装置的概略图。
图5所示的基板处理装置100具备基板载台101、投影部102、掩膜载台103、光源104、控制器105。基板处理装置100例如为扫描型曝光装置，即，一面将掩膜MK与半导体晶片1在扫描方向上相互同步移动一面将描画在掩膜MK上的图案投影曝光至成为曝光对象的半导体晶片1。
基板载台101隔着支撑部件2保持半导体晶片1。在基板载台101设置有吸盘部111。吸盘部111通过例如静电或真空将半导体晶片1吸附于基板载台101。此外，基板载台101能够根据控制器105的控制而水平移动及旋转移动。
投影部102设置在基板载台101的上方。在投影部102的上方设置有保持掩膜MK的掩膜载台103。在掩膜载台103的上方设置有光源104。
基板处理装置100中，从光源104放出的曝光之光在描画于掩膜MK的图案绕射并入射至投影部102。投影部102将入射光向半导体晶片1的第1面10投影曝光。由此，向第1面10转印掩膜MK的图案。
图6是表示半导体晶片的曝光图案区域的俯视图。基板处理装置100中，将半导体晶片1分为多个曝光图案区域进行曝光处理。基板处理装置100的曝光图案区域如图6所示，存在区域全部收敛于半导体晶片1内的曝光图案区域E1，另一方面，也存在区域的一部分从半导体晶片1露出的曝光图案区域E2。
曝光图案区域E2的大部分被半导体晶片1的外周区域R2占据。在曝光处理时，半导体晶片1如上述般以由支撑部件2支撑的状态通过吸盘部111吸附于基板载台101。此时，如果支撑区域R1、外周区域R2及内周区域R3的厚度全部相等，那么存在如下情况，即，内周区域R3大致为平坦面，另一方面，外周区域R2从与支撑区域R1的边界部分向下挠曲(下垂)而成为曲面。该情况下，在曝光图案区域E2中，无法获得所需聚焦精度，容易产生曝光不良。
由此，在本实施方式中，外周区域R2被加工为其厚度较内周区域R3向上方方向突出的凸部。由此，外周区域R2由于较内周区域R3变厚，所以难以挠曲。凸部的厚度t1基于各区域的厚度相同的情况下设定的外周区域R2的最大挠曲量而设定。例如，在半导体晶片1的半径R为150mm(直径300mm)的情况下，最大挠曲量大致为10nm以上且10μm以下。该情况下，为了抑制外周区域R2的挠曲，凸部的厚度t1优选较t2厚10nm以上且10μm以下。
如上所述通过在外周区域R2形成凸部，在以支撑于支撑部件2的状态吸附时半导体晶片1整体成为水平姿势，因此确保曝光图案区域E2的聚焦精度。由此，能够降低外周区域R2的曝光不良。
图7是第1实施方式的变化例的半导体晶片的截面图。图8是第1实施方式的另一变化例的半导体晶片的截面图。
上述的本实施方式中，在吸附半导体晶片1时预想外周区域R2从与支撑区域R1的边界部分向下挠曲的状态，从而外周区域R2的第1面10侧突出。然而，在吸附半导体晶片1时也预想外周区域R2向上挠曲(上翘)的状态。该情况下，如图7所示，如果外周区域R2的第2面20侧突出，那么会抑制外周区域R2的变化，其结果，能够降低曝光不良。
此外，也可预测在吸附各区域的厚度均匀的半导体晶片1时所预想的外周区域R2的变化，如图8所示，在外周区域R2形成其厚度较内周区域R3向下方方向凹陷的凹部。
其次，参照图9对本实施方式的半导体晶片1的成膜步骤及蚀刻步骤进行说明。图9是对本实施方式的半导体晶片1进行成膜或蚀刻的基板处理装置的概略图。
图9所示的基板处理装置200具备静电吸盘部201、聚焦环202、下部电极203、及头部204。基板处理装置200例如为在产生等离子体的状态下通过CVD(Chemical VaporDeposition，化学气相沉积)而在半导体晶片1成膜的等离子体CVD装置、或以使用等离子体的干式蚀刻对形成在半导体晶片1的膜进行蚀刻的蚀刻装置。
静电吸盘部201隔着支撑部件2保持半导体晶片1。此外，在静电吸盘部201的上表面配置有聚焦环202。静电吸盘部201以静电吸附半导体晶片1及聚焦环202。
聚焦环202形成为包围半导体晶片1的环状。聚焦环202是用以在半导体晶片1的中心与外周之间均匀地产生等离子体而设置。
下部电极203配置在静电吸盘部201的下部。头部204配置在静电吸盘部201的上方。当通过来自高频电源(未图示)的电力供给而在下部电极203与头部204之间产生高频电场时，产生等离子体。当产生等离子体时，头部204向半导体晶片1的第1面10喷出成膜用气体或蚀刻气体。
在基板处理装置200中，通过设置聚焦环202，尤其实现半导体晶片1的外周区域R2中的等离子体产生的适当化。然而，当在吸附静电吸盘部201时外周区域R2挠曲时，无法维持水平姿势，因此成膜或蚀刻的控制性变差。其结果，可能产生成膜不良或蚀刻不良。
然而，在本实施方式的半导体晶片1中，以在吸附静电吸盘部201时外周区域R2保持水平姿势的方式将外周区域R2的形状最佳化。由此，成膜或蚀刻的控制性提高，可降低成膜不良或蚀刻不良。
(第2实施方式)
图10是第2实施方式的半导体晶片的俯视图。图11是沿着图10所示的切断线B-B的截面图。图10及图11中，对与上述的第1实施方式相同的构成要素附上相同符号，并省略详细说明。
如图11、12所示，本实施方式的半导体晶片11通过具有沿着圆周方向连续性地双层包围内周区域R3的环状的支撑部件2支撑。在该种支撑形态的情况下，半导体晶片11除具有支撑区域R1、外周区域R2、内周区域R3以外，还具有由支撑区域R1夹隔的中间区域R4。该中间区域R4当以第1实施方式中说明的基板处理装置100及基板处理装置200吸附时，有向下挠曲的可能性。该情况下，可能在中间区域R4产生曝光不良、成膜不良、蚀刻不良之类的制程不良。
由此，本实施方式中，中间区域R4的第1面10侧被加工为其厚度较外周区域R2及内周区域R3向上方方向突出的凸部。由此，中间区域R4较外周区域R2及内周区域R3变厚，因此难以挠曲。其结果，当吸附在基板处理装置100或基板处理装置200时半导体晶片11整体上成为水平姿势，因此能够降低中间区域R4的制程不良。
图12是第2实施方式的变化例的半导体晶片的截面图。此外，图13是第2实施方式的另一变化例的半导体晶片的截面图。
例如，于在吸附半导体晶片11时设定外周区域R2向上挠曲(上翘)的事态的情况下，如图12所示，如果中间区域R4的第2面20侧突出，则抑制中间区域R4的变化，其结果，能够降低制程不良。此外，也可预测在吸附各区域的厚度均匀的半导体晶片1时所预想的中间区域R4的变化，如图13所示，削去中间区域R4形成较外周区域R2及内周区域R3向下方方向凹陷的凹部。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例提示的，并未意图限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，且能够在不脱离发明的主旨的范围进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书中所述的发明及其均等的范围。

Claims (10)

1.一种半导体晶片，包含：支撑区域，与支撑部件对向；外周区域，位于所述支撑区域的外侧；及内周区域，位于所述支撑区域的内侧；且
所述外周区域具有其厚度较所述内周区域向上方方向突出的凸部或其厚度相对于所述内周区域向下方方向凹陷的凹部。
2.根据权利要求1所述的半导体晶片，其中
所述支撑区域的形状为双层环状，且
进而包含由所述支撑区域夹隔的中间区域，
所述凸部或所述凹部设置在所述中间区域而代替设置在所述外周区域。
3.根据权利要求1所述的半导体晶片，其中
所述凸部的厚度较所述内周区域的厚度厚10nm以上且10μm以下。
4.根据权利要求1所述的半导体晶片，其中
所述外周区域是相对于所述半导体晶片的半径R而较0.9R更外侧的区域。
5.一种半导体晶片的制造方法，该半导体晶片包含：支撑区域，与支撑部件对向；外周区域，位于所述支撑区域的外侧；及内周区域，位于所述支撑区域的内侧；且
在所述外周区域形成其厚度较所述内周区域向上方方向突出的凸部或其厚度相对于所述内周区域向下方方向凹陷的凹部。
6.一种半导体装置的制造方法，将在外周区域形成有其厚度相对于内周区域向上方方向突出的凸部或其厚度相对于所述内周区域向下方方向凹陷的凹部的半导体晶片，以配置在所述外周区域与所述内周区域之间的支撑部件支撑，
对由所述支撑部件支撑的所述半导体晶片的单面进行处理。
7.根据权利要求6所述的半导体装置的制造方法，其中
将所述半导体晶片的所述单面分为多个曝光图案区域进行曝光处理。
8.根据权利要求6所述的半导体装置的制造方法，其中
以在所述半导体晶片的所述单面的上方产生等离子体的状态，向所述单面喷出成膜用气体或蚀刻气体。
9.根据权利要求6所述的半导体装置的制造方法，其中
所述支撑部件是沿着所述半导体晶片的圆周方向连续性地包围所述内周区域的环状。
10.根据权利要求6所述的半导体装置的制造方法，其中
所述支撑部件是以沿着所述半导体晶片的圆周方向断续性地包围所述内周区域的方式散布的销形状。
CN202010089072.3A 2019-09-04 2020-02-12 半导体晶片、半导体晶片的制造方法及半导体装置的制造方法 Active CN112447825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-161278 2019-09-04
JP2019161278A JP7332398B2 (ja) 2019-09-04 2019-09-04 半導体ウェハ

Publications (2)

Publication Number Publication Date
CN112447825A true CN112447825A (zh) 2021-03-05
CN112447825B CN112447825B (zh) 2023-12-22

Family

ID=74681789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010089072.3A Active CN112447825B (zh) 2019-09-04 2020-02-12 半导体晶片、半导体晶片的制造方法及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20210066068A1 (zh)
JP (1) JP7332398B2 (zh)
CN (1) CN112447825B (zh)
TW (1) TWI757685B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244096A1 (en) * 2005-04-27 2006-11-02 Disco Corporation Semiconductor wafer and processing method for same
JP2009295768A (ja) * 2008-06-05 2009-12-17 Lintec Corp 半導体ウエハ及びその製造方法
CN101620986A (zh) * 2008-07-03 2010-01-06 株式会社迪思科 粘接带的粘贴方法
US20150079701A1 (en) * 2013-09-17 2015-03-19 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and manufacturing apparatus
US20160049355A1 (en) * 2014-08-13 2016-02-18 Newport Fab, Llc Dba Jazz Semiconductor Thinned Processed Wafer Having Devices and Vias and Related Method
CN106992122A (zh) * 2015-12-15 2017-07-28 三菱电机株式会社 半导体装置的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576064B2 (en) * 1997-07-10 2003-06-10 Sandia Corporation Support apparatus for semiconductor wafer processing
JP2004022677A (ja) 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP2004281951A (ja) 2003-03-19 2004-10-07 Hitachi Cable Ltd 半導体ウェハ
US8422193B2 (en) * 2006-12-19 2013-04-16 Axcelis Technologies, Inc. Annulus clamping and backside gas cooled electrostatic chuck
JP2009277805A (ja) 2008-05-13 2009-11-26 Sumco Corp 製品半導体ウェーハ
JP5266869B2 (ja) 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2010035510A1 (ja) 2008-09-29 2010-04-01 株式会社Sumco シリコンウェーハおよびその製造方法
KR101540609B1 (ko) * 2009-02-24 2015-07-31 삼성전자 주식회사 웨이퍼 에지 식각 장치
JP2011238787A (ja) * 2010-05-11 2011-11-24 Disco Abrasive Syst Ltd 発光素子の製造方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
US9129899B2 (en) * 2013-07-17 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for thinning wafer thereof
US9793186B1 (en) * 2016-08-08 2017-10-17 Semiconductor Components Industries, Llc Semiconductor wafer and method of backside probe testing through opening in film frame
US10325861B2 (en) 2016-09-30 2019-06-18 Intel IP Corporation Methods and structures for dicing integrated circuits from a wafer
TWI845675B (zh) * 2019-05-23 2024-06-21 日商東京威力科創股份有限公司 基板處理方法及基板處理系統

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244096A1 (en) * 2005-04-27 2006-11-02 Disco Corporation Semiconductor wafer and processing method for same
JP2009295768A (ja) * 2008-06-05 2009-12-17 Lintec Corp 半導体ウエハ及びその製造方法
CN101620986A (zh) * 2008-07-03 2010-01-06 株式会社迪思科 粘接带的粘贴方法
US20150079701A1 (en) * 2013-09-17 2015-03-19 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and manufacturing apparatus
US20160049355A1 (en) * 2014-08-13 2016-02-18 Newport Fab, Llc Dba Jazz Semiconductor Thinned Processed Wafer Having Devices and Vias and Related Method
CN106992122A (zh) * 2015-12-15 2017-07-28 三菱电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
US20210066068A1 (en) 2021-03-04
US20220216051A1 (en) 2022-07-07
TW202123310A (zh) 2021-06-16
JP7332398B2 (ja) 2023-08-23
TWI757685B (zh) 2022-03-11
US11984313B2 (en) 2024-05-14
JP2021040069A (ja) 2021-03-11
CN112447825B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US6464794B1 (en) Process chamber used in manufacture of semiconductor device, capable of reducing contamination by particulates
KR102647013B1 (ko) 기판의 후면 증착을 위한 시스템 및 방법
KR102134207B1 (ko) 홀더, 리소그래피 장치, 물품의 제조 방법 및 스테이지 장치
US10319623B2 (en) Conveyance hand, conveyance apparatus, lithography apparatus, manufacturing method of article, and holding mechanism
JP2019510339A (ja) マルチビーム検査システム用像面湾曲補正
US7425238B2 (en) Substrate holding device
JP2001185607A5 (zh)
JP2001060617A (ja) 基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
JP4411100B2 (ja) 露光装置
JP3393118B2 (ja) プラズマエッチング装置および半導体装置の製造方法
CN112447825B (zh) 半导体晶片、半导体晶片的制造方法及半导体装置的制造方法
JP2023018347A (ja) 基板支持装置および基板処理装置
KR102192911B1 (ko) 스테이지 장치, 리소그래피 장치, 플레이트 및 물품의 제조 방법
US20230201863A1 (en) Gas supply unit and substrate processing apparatus including same
KR20020071398A (ko) 반도체 장치의 제조에서 건식 식각 장치
TWI698550B (zh) 半導體製造裝置
JP2023041281A (ja) 半導体製造装置
JP2023130163A (ja) クリーニング方法、半導体装置の製造方法、プラズマ処理装置、及び外周リングセット
US20130148093A1 (en) Holding apparatus, drawing apparatus, and method of manufacturing article
JP2000100914A (ja) 基板の吸着装置及び露光装置
KR20040069446A (ko) 반도체 소자 제조 장치
KR20090025805A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant