TW202117852A - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TW202117852A
TW202117852A TW109132451A TW109132451A TW202117852A TW 202117852 A TW202117852 A TW 202117852A TW 109132451 A TW109132451 A TW 109132451A TW 109132451 A TW109132451 A TW 109132451A TW 202117852 A TW202117852 A TW 202117852A
Authority
TW
Taiwan
Prior art keywords
pressure
thin film
chamber
substrate
substrate processing
Prior art date
Application number
TW109132451A
Other languages
English (en)
Other versions
TWI777245B (zh
Inventor
張源準
朴坰
金潁俊
Original Assignee
南韓商圓益Ｉｐｓ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商圓益Ｉｐｓ股份有限公司 filed Critical 南韓商圓益Ｉｐｓ股份有限公司
Publication of TW202117852A publication Critical patent/TW202117852A/zh
Application granted granted Critical
Publication of TWI777245B publication Critical patent/TWI777245B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明涉及基板處理方法，更詳細地說，涉及去除基板的薄膜內雜質及改善薄膜特性的基板處理方法，包括：增壓步驟，將腔室內的壓力上升至高於常壓的第一壓力；第一減壓步驟，在所述增壓步驟之後，將所述腔室內的壓力從所述第一壓力下降到第二壓力；第二減壓步驟，在所述第一減壓步驟之後，將所述腔室內的壓力從所述第二壓力下降至低於常壓的第三壓力。

Description

基板處理方法
本發明涉及基板處理方法及基板處理裝置，更詳細地說，涉及去除基板的薄膜內雜質及改善薄膜特性的基板處理方法。
通常，基板處理方法可包括透過沉積形成膜的製程。
然而，在習知並沒有為了在形成基板的薄膜之後去除膜內雜質及改善膜的特性而特別受到業界的青睞和得到充分驗證的特別知名的技術。
尤其是，隨著三維半導體元件、具有高深寬比(High Aspect Ratio)的基板的登場，為了滿足臺階覆蓋(Step coverage)的規格，必然膜沉積溫度低溫化或者使用雜質含量高的源，因此處於更加難以去除膜內雜質的實情。
因此，目前要求一種基板處理方法，即在形成膜之後沒有特定的熱化也可去除殘留於膜內的雜質，以改善膜特性。
另外，近來更加發展縮小元件所占的平面空間的技術。
例如，不在基板上平面化(planer)地形成電晶體的溝道區域，而是在基板內形成溝槽以製造二維溝道形狀的技術，或者在基板上利用垂直堆疊的結構物的技術等正在逐漸變得普遍。尤其是，NAND快閃記憶體(NAND Flash)的情況，也將儲存二進位資訊的儲存單元電晶體垂直堆疊成數百級。
為了製造積體電路元件，必須在基板上重複地製造各種類型的薄膜。
薄膜的形成為：根據薄膜的種類，將彼此不同的原料氣體、反應氣體和載氣等供應至可發生化學反應的腔室內，施加適當的溫度和壓力，以形成想要的厚度的薄膜。
元件尺寸越小，則在元件相對形成的薄膜也存在更薄的傾向。
如上所述，為了在基板表面形成厚度薄的薄膜，應在基板表面存在極小的缺陷，諸如殘留在腔室內部的微量的氯(Cl)、與矽弱鍵合的氮等元素殘留於基板表面，均為可導致出現缺陷的污染源。
在基板表面存在的缺陷的種類有各種各樣。在矽原子中微量的矽原子以懸空鍵(dangling bond)狀態存在或者共價鍵處於不完整的狀態也屬於缺陷。
這種缺陷對以後的薄膜形成有深遠的影響。例如，在矽基板中，矽原子應與氧原子鍵合的位置被缺陷雜質佔據而無法實現變成矽氧化膜(SiO2,Silicon Dioxide)的元素鍵合，因此最終影響薄膜的品質。
另一缺陷是矽的晶體結構的缺陷(defect)，例如諸如晶界(grain boundary)的缺陷暴露於基板表面的情況。
其他缺陷是由起因於腔室內殘留的氣體的某些特定元素，例如氯(Cl)等引起的。
甚至，氯(Cl)等元素在形成氧化膜或諸如TiN的金屬薄膜之後也會逐漸在這些薄膜的晶格(lattice)之間移動，主要移動到與矽基板的介面，從而導致基板表面的缺陷。
理想地，構成薄膜的所有Ti元素都應無殘留地與N元素鍵合，但是儘管發生了這種還原反應，一部分氯(Cl)素仍殘留於氧化膜與TiN層之間的介面處，從而變成污染雜質。
這些雜質最終會使元件的特性迅速惡化。
例如，出現如下的問題：帶來電晶體的閾值電壓(Threshold Voltage,Vt)的特性變化，在電容器中出現電容量(capacitance)的值的離散增加，或者元件的耐壓特性變差。
隨著元件的集成度的提高，上述的基板襯底表面的缺陷等成為大問題，因此需要具有更高品質和乾淨的基板表面或者薄膜表面來滿足這種趨勢。
為此，在基板形成薄膜之前或者在一層薄膜上覆蓋另一薄膜之前，要求特別的預處理(pretreatment)技術。
眾所周知，在大部分的薄膜形成過程中都經過在成膜之前清潔待形成薄膜的表面的所謂的預處理過程(pretreatment)。
預處理是在形成薄膜之前提前去除基板表面的缺陷，將對薄膜的電和物理性特性造成的影響最小化。
這種預處理方法包括化學方法、機械方法和結合這兩種方法的機械化學方法等。
即使執行了預處理過程，但是由於元件結構的日益精細化，預處理的效果逐漸降低，尤其是在三維結構的元件結構中，如上所述的預處理效果減半現象更為明顯。
例如，諸如BCAT(Buried Channel Array Transistor，埋溝電晶體)的情況，在基板內部設置寬高比大的凹槽，在將該凹槽的內部作為電晶體的溝道區域的情況下，首先在該凹槽內部形成絕緣膜，即閘極氧化膜，之後填充閘極材料。
此時，為了形成掩埋(buried)類型的凹槽，與大多數半導體製程一樣，使用感光掩蔽和表面蝕刻技術。
由於諸如蝕刻的矽之類的半導體表面不穩定，利用臭氧(O3)和氟化氫(HF)等執行表面氧化和處理的過程作為預處理過程。
即使經過了這種預處理過程，在矽基板上形成高深寬比的情況下，表面上仍殘留微小的缺陷，這是導致薄膜特性更加迅速地變差的原因。
另外，在大部分的薄膜形成過程中，在反應之後殘留各種雜質，在這些殘留物可包含從原料氣體還原的元素或者光致抗蝕劑(Photo Resist)的有機物。
另外，在薄膜形成過程中由於形成薄膜的元素的鍵合不完整，因此薄膜也有可能在已遭受一部分破壞(damage)的狀態下形成。
這種雜質或破壞(damage)對元件的物理性、電特性造成惡劣影響，最終不得不產生降低整個產品的可靠性的作用。
例如，閘極薄膜內的離子雜質或者破損(damage)出現帶來改變電晶體的閾值電壓(Threshold Voltage,Vt)或者電容量(capacitance)值的分佈擴大、元件的耐壓特性變差的結果的問題。
用於去除存在於薄膜的雜質的習知方法有在形成薄膜之後化學處理薄膜表面的方式，也有機械化磨削表面的一部分的方式，但是如圖1的雜 質濃度分佈所示，這些方式只有去除薄膜表面的雜質的效果，但對去除薄膜內部的雜質不是很有效。
因此，要求形成在基板的薄膜整體品質比習知任何時候都更為重要。尤其是，隨著薄膜厚度的增加，也強烈要求去除薄膜內部雜質。
本發明的目的在於，提供一種在基板的薄膜形成之前、之中、之後去除薄膜內雜質及可改善薄膜特性的基板處理方法，以解決如上所述的問題。
本發明是為了達到如上所述的本發明的目的而提出的，本發明揭露了一種基板處理方法，包括：增壓步驟，將腔室內的壓力上升至高於常壓的第一壓力；第一減壓步驟，在所述增壓步驟之後，將所述腔室內的壓力從所述第一壓力下降到第二壓力；第二減壓步驟，在所述第一減壓步驟之後，將所述腔室內的壓力從所述第二壓力下降至低於常壓的第三壓力。
所述增壓步驟、所述第一減壓步驟及所述第二減壓步驟可反復執行數次。
所述增壓步驟可包括：壓力上升步驟，將所述腔室內的壓力上升至所述第一壓力；高壓保持步驟，在所述壓力上升步驟之後，將所述腔室內的壓力以所述第一壓力保持一預定時間。
所述增壓步驟為：將所述腔室內的壓力上升至所述第一壓力，進而將增壓氣體與基板的雜質鍵合形成副產物；所述第一減壓步驟為：將所述腔室內的壓力從所述第一壓力下降至所述第二壓力，進而向所述基板的表面或者基板的外部移動所述副產物；所述第二減壓步驟為：將所述腔室內的壓力從所述第二壓力下降至低於常壓的所述第三壓力，進而可向所述腔室外部排放存在於所述腔室的內部空間的所述副產物。
所述第二壓力可以是常壓。
可進一步包括壓力保持步驟，所述壓力保持步驟在所述第一減壓步驟之後，將所述腔室內的壓力以所述第二壓力保持一預定時間。
還可包括薄膜形成步驟，所述薄膜形成步驟在所述第二減壓步驟之後在基板形成薄膜。
更可包括在基板形成薄膜的薄膜形成步驟。所述薄膜形成步驟可包括：第一薄膜形成步驟，在所述增壓步驟之前在所述基板形成薄膜；第二薄膜形成步驟，在所述第二減壓步驟之後在所述基板還形成薄膜。
所述第一薄膜形成步驟及所述第二薄膜形成步驟可形成彼此同種類或者不同種類的薄膜。
透過所述第一薄膜形成步驟和所述第二薄膜形成步驟在所述基板形成單層膜；所述第一薄膜形成步驟為形成所述單層膜的一部分厚度，所述第二薄膜形成步驟可形成所述單層膜的剩餘厚度的一部分或者全部。
又可包括薄膜形成步驟，所述薄膜形成步驟在所述增壓步驟之前在基板形成薄膜。
所述薄膜形成步驟可在執行所述增壓步驟、所述第一減壓步驟及第二減壓步驟的所述腔室內，在所述基板形成薄膜。
所述薄膜形成步驟為：透過執行所述增壓步驟、所述第一減壓步驟及第二減壓步驟的所述腔室和運送腔室，可在另外的腔室內在所述基板形成薄膜。
所述薄膜形成步驟為：可在與執行所述增壓步驟、所述第一減壓步驟及第二減壓步驟的一基板處理裝置的腔室分開的另一基板處理裝置的腔室內，在所述基板形成薄膜。
所述薄膜可構成電晶體的閘極絕緣膜中的至少一部分。
所述薄膜可包含金屬元素、4族元素、氮及氧中的至少一種。
所述薄膜包含非金屬元素或者金屬元素，而且可以是由單元素構成的膜、由兩個或多個元素組成的膜或者由相互不同種類的膜複合而成。
所述增壓步驟為：可利用包含一個以上的氫(H)、氧(O)、氮(N)、氯(Cl)、氟(F)中的一種元素的氣體。
所述腔室可以是每次處理單片基板的單片式或者每次同時處理多片基板的分批式。
本發明的基板處理方法是在形成薄膜之後在高溫的氣體環境下透過退火製程增壓後急速減壓，進而可去除膜內雜質，可改善組成或者顆粒大小等膜的特性。
另外，本發明的基板處理方法是在基板形成薄膜之後進行獨立的變壓退火製程，因此可適用於廣泛的基板處理方法。
另外，本發明的基板處理方法在三維及具有高深寬比的半導體產品中也可因為高壓進行均勻的熱處理以及因為快速減壓可對雜質進行均勻排氣。
另外，本發明的基板處理方法抑制因為表面結合而出現的表面固化現象，可保持持續的熱處理效果，並且促進金屬原子的移動，可使晶界(Grain Boundary)變薄或者可增大晶粒尺寸(Grain Size)，進而可改善金屬膜的特性。
另外，本發明的基板處理方法在注入包含形成薄膜的元素的原料氣體之前，在基板位於腔室內的狀態下選擇適當的氣體將腔室內增壓至適當的環境，之後對腔室內重新減壓，進而減少基板表面的缺陷，具有可改善薄膜特性的效果。
另外，本發明的基板處理方法在基板形成想要的厚度的薄膜的過程中注入原料氣體，形成至少一部分厚度的薄膜，之後暫時停止成膜，在該狀態下利用合適的氣體對腔室內進行增壓，之後對腔室內重新進行減壓，改善具有一部分厚度的薄膜的特性，並且反復執行該方法，進而具有可改善薄膜的特性的效果。
尤其是，本發明的基板處理方法有效去除存在於基板的雜質，進而相比於習知的高溫或者高能熱處理過程，具有可透過相對低溫及低能改善薄膜的特性的優點。
100:基板
200:氧化膜
300:閘極電極
500:基板處理裝置
510:腔室
520:供氣工具
521:儲存裝置
522:增壓泵
523:供氣調節閥
524:供應線
530:排氣工具
532:排氣泵
533:排氣調節閥
534:排氣線
540:控制器
圖1是概略地顯示習知的基板處理的問題的曲線圖；
圖2是概略地顯示本發明的基板處理的效果的曲線圖；
圖3至圖5是用於說明本發明的基板處理方法的原理圖；
圖6是顯示習知的基板處理的問題的示意圖；
圖7至圖9是用於說明本發明另一實施例的基板處理方法的原理圖；
圖10是用於顯示本發明的變壓步驟的曲線圖；以及
圖11是概略地顯示本發明用於基板處理的基板處理裝置的示意圖。
以下，參照附圖說明本發明的基板處理方法。
針對在本說明書及請求項使用的用語，不得用常規或者詞典的意思限定並解釋，而是應該由符合本發明的技術領域的意思和概念解釋。
在本說明書記載的實施例和在附圖顯示的結構是本發明的較佳實施例，並不代表本發明的全部技術思想，因此從本發明的觀點來看是可以有可代替的各種等效物和變化例。
在本發明的說明書中，在半導體基板上形成的薄膜可分別具有不同的材料種類和形狀，因此應該瞭解也可添加稱為「層」的用語。
這是起因於半導體技術的特徵，是因為使用光刻(photolithography)技術的掩蔽(masking)及蝕刻(etching)、擴散(diffusion)、沉積(deposition)、注入離子(ion implantation)、濺射(sputtering)等的技術製造具有各種種類和形狀的半導體基板。
例如，這是因為薄膜本身可被掩埋(buried)或者也可被層疊(stacked)，也可製造成具有基板表面、薄膜上掩埋(buried)或者層疊(stacked)其他材料的結構。
因此，例如「氧化薄膜」和「氧化層」、「金屬薄膜」和「金屬層」、「半導體」和「矽」等或者與此類似的表述是根據本發明的技術思想在適當的範圍內相互同等地解釋，有時也可作為變化例進行解釋。
在本發明的說明書中，「腔室」、「反應器(Reactor)」、「反映腔室」、「熔爐(furnace)」等用語也並非要限定特定的形態或者結構，而是應該只以在密封的空間中執行半導體晶片成膜、蝕刻等已知的積體電路製程的裝置或者與此類似的裝置的意思，而且根據情況這些用語也可彼此混合(interchangeably)使用。
另外，本發明要改善在半導體基板處理過程中出現的各種表面缺陷，因此「表面」並非只是意味著半導體基板的表面，而是根據情況可以是在半導體基板上形成的薄膜的表面(surface)或者介面(boundary)。
另外，根據本發明的技術思想，「表面」並非只意味著光學觀察到的「介面」，而是也可意味著薄膜或者半導體基板的預定深度，這是起因於本發明的表面處理特性，因此在本發明的說明書全文中應將其視為理所當然。
本發明的基板處理方法包括：將腔室內的壓力上升至高於常壓的第一壓力的增壓步驟；在增壓步驟之後將腔室內的壓力從第一壓力下降到第二壓力的第一減壓步驟；在第一減壓步驟之後將腔室內的壓力從第二壓力下降到低於常壓的第三壓力的第二減壓步驟。
另外，本發明的基板處理方法還可包括在第一減壓步驟之後將腔室內的壓力以第二壓力保持一預定時間的壓力保持步驟。
另外，本發明的基板處理方法可包括在執行增壓步驟、第一減壓步驟及第二減壓步驟之前或者之後形成薄膜的薄膜形成步驟，對於此時的薄膜形成步驟將在以下作為各個實施例進行說明。
本發明的基板處理方法定義為包括增壓步驟、第一減壓步驟及第二減壓步驟的變壓步驟。
如圖3至圖5及圖7至圖9所示，所述變壓步驟作為將腔室內的壓力上升至高於常壓的第一壓力之後從第一壓力下降至低於常壓的壓力的步驟，可透過各種方法執行。
例如，所述變壓步驟為調節增壓氣體的供氣量以上升或者下降腔室內的壓力，進而可控制腔室內的壓力，作為另一示例，調節腔室內的排氣，進而可控制腔室內的壓力。
此時，當然也可一同調節增壓氣體的腔室內的供氣量和排氣量來控制腔室內的壓力。
所述變壓步驟可將如下的過程反復執行數次：使腔室內的壓力變為高於常壓的第一壓力，即將腔室內的壓力上升至高於常壓的第一壓力，之後從第一壓力變為低於常壓的壓力，即從第一壓力下降至低於常壓的壓力。
更詳細地說，所述變壓步驟將腔室內的壓力上升至高於常壓的第一壓力，之後下降至低於第一壓力的第二壓力，之後可緊接著下降至低於第二壓力及常壓的第三壓力。
在該情況下，對於所述第一壓力、第二壓力及第三壓力可適用各種範圍的壓力範圍。
作為一示例，第一壓力可具有1氣壓(760Torr)至10氣壓範圍內的值。
另外，第二壓力可以是常壓，即1氣壓(760Torr)，第三壓力可具有0.01Torr至1氣壓(760Torr)範圍內的值。
另一方面，所述變壓步驟可在以攝氏400度至攝氏800度範圍內的溫度加熱的腔室內執行。
亦即，所述變壓步驟不僅上升及下降腔室內的壓力，還同時將腔室內以攝氏400度至攝氏800度範圍內的溫度進行加熱執行變壓，進而可引導靈活地去除雜質。
另外，所述變壓步驟將腔室內的壓力上升至第一壓力之後下降到低於常壓的第三壓力的過程作為一個單位循環，可將該單位反復執N次。
亦即，所述增壓步驟、所述第一減壓步驟及所述第二減壓步驟可反復執行數次。
在透過這種反復執行形成基板表面或者第二薄膜層之前能夠以更高的完成度處理存在於第一薄膜層的雜質或者缺陷。
另外，所述變壓步驟還可包括在第一減壓步驟之後將腔室內的壓力以第二壓力保持一預定時間的壓力保持步驟。
所述增壓步驟作為上升所述腔室內的壓力以使腔室內的壓力為高於常壓的第一壓力，較佳為1氣壓至10氣壓範圍內的壓力的步驟，可透過各種方法執行。
尤其是，所述增壓步驟將腔室內的壓力上升至第一壓力，進而使增壓氣體與基板的雜質發生反應，可形成副產物。
所述增壓步驟透過控制增壓氣體的供氣量及排氣量中的至少一種可將腔室內的壓力上升至高於常壓的第一壓力。
據此，所述增壓步驟為可使增壓氣體除了基板或者薄膜的表面以外還滲透到內部深處，並且利用滲透到基板或者薄膜的表面及內部的增壓氣體與存在於基板或者薄膜的雜質發生反應可形成副產物。
此時，增壓氣體也可適用習知已揭露的任何一種類型的氣體，作為一示例可包含一個以上的諸如氫(H)、氧(O)、氮(N)、氯(Cl)、氟(F)等的元素。
更具體地說，如果基板或者薄膜表面的雜質為氯(Cl)，則作為增壓氣體使用氫(H2)氣體是有利的，這是因為在增壓步驟中還原為氯化氫(HCl)。
作為一示例，對於將氫氣體作為增壓氣體的增壓步驟將在以下進行說明。
因為增壓而注入到腔室內的氫氣不僅增加氫分子的密度，還使腔室內的氫分子氣體的活動變得更快。
尤其是，氫在元素中最輕，因此在基板或者薄膜表面的曲折的結構也可均勻地擴散，所以與在寬高比深的溝槽的側壁或者底面的雜質更加容易發生反應，進而有利於形成副產物。
具體地說，若利用氫(H2)對腔室內進行增壓，則根據所施加的條件作為比較輕的原子的氫除了矽原子的表面(即，基板或者薄膜的表面)，還能夠從矽晶格結構的表面滲透一定程度的深度，即基板或者薄膜的內部。
另一方面，作為雜質的氯(Cl)處於與矽原子弱鍵合的狀態，因此若氫原子滲透到基板或者薄膜的表面及內部，則可與氯(Cl)發生還原反應。
由此，所述增壓步驟可促進作為殘留於基板或者薄膜的微量雜質的氯(Cl)和氫(H)的反應，由此最終可形成氯化氫(HCl)，即副產物。
作為另一示例，在TiN薄膜的情況下，若形成薄膜的一部分，則可排放原料氣體停止成膜，在該狀態下向腔室內注入H2氣體可對腔室進行增壓。
在增壓期間不僅增加腔室內氫分子的密度，還使腔室內氫分子氣體活動得更快。
因此，氫分子與比較弱鍵合的殘留氯(Cl)元素或者比較強鍵合的氯(Cl)元素的反應被進一步活化，進而還原為有利於排氣的氯化氫(HCl)氣體。
另一方面，上述的實施例只是用於說明增壓步驟的執行過程的示例，並不限於該氣體，只要是透過反應可形成副產物的氣體均可，可適用任何一種氣體。
亦即，所述變壓步驟的條件或者次數、溫度範圍、注入的氣體元素的種類等可取決於待形成的薄膜的種類或者厚度、製程的種類等。
所述增壓步驟可包括：將腔室內的壓力上升至第一壓力的壓力上升步驟；在壓力上升步驟之後將腔室內的壓力以第一壓力保持一預定時間的高壓保持步驟。
所述壓力上升步驟作為將腔室內的壓力上升至第一壓力的步驟，可將腔室內的壓力從常壓上升至高於提前設定的常壓的第一壓力。
另一方面，作為另一示例，在反復執行變壓步驟的整個循環的情況下，在完成後述的第二減壓步驟的狀態下執行壓力上升步驟，而且可將腔室內的壓力從低於常壓的低壓上升至高於提前設定的常壓的第一壓力。
所述高壓保持步驟作為在壓力上升步驟之後將腔室內的壓力以第一壓力保持一預定時間的步驟，可透過各種方法執行。
所述高壓保持步驟作為在透過壓力上升步驟將腔室內的壓力上升至高於常壓的第一壓力的狀態下保持壓力的步驟，透過至少控制增壓氣體的供氣量及排氣量中的一種可保持壓力。
在該情況下，所述高壓保持步驟在壓力上升步驟之後將腔室內的壓力以高壓的第一壓力保持一預定時間，進而可使高壓氣體接近基板或者薄膜的表面及滲透到內部並保持活躍。
亦即，所述高壓保持步驟將增壓氣體的量充分供應於腔室內，充分提高矽晶體原子的熱振動，可保持位於基板或者薄膜的雜質和增壓氣體發生反應的環境。
據此，所述高壓保持步驟可保持腔室內環境，可使增壓氣體與雜質發生反應以充分形成副產物。
所述第一減壓步驟作為在增壓步驟之後將腔室內的壓力從第一壓力下降至第二壓力的步驟，可透過各種方法執行。
尤其是，所述第一減壓步驟將腔室內的壓力從第一壓力下降至第二壓力為可向基板的表面或者基板外部移動副產物的步驟，可透過各種方法執行。
另一方面，在該情況下當然也可向薄膜的表面或者薄膜的外部移動副產物。
所述第一減壓步驟透過至少控制注入的增壓氣體的供氣量及腔室內的排氣量中的一種可將腔室內的壓力從第一壓力下降至第二壓力。
隨著腔室內的壓力迅速下降，透過增壓步驟形成的副產物可向基板的表面或者基板的外部移動。
更具體地說，所述第一減壓步驟可發生如下的放氣(Out-gassing)：透過增壓步驟形成的副產物中位於基板或者薄膜內部的副產物向基板或者薄膜的表面移動，而位於基板或者薄膜的表面的副產物可向基板或者薄膜的外部排放。
另一方面，所述第一減壓步驟可將腔室內的壓力從第一壓力下降至提前設定的壓力，此時作為提前設定的壓力的第二壓力可以是常壓，即大氣壓。
更具體地說，如下舉例說明增壓氣體為氫氣體、雜質為氯(Cl)的情況。
作為一示例，所述第一減壓步驟可將作為透過增壓步驟形成的副產物的氯化氫(HCl)通過第一減壓步驟向基板或者薄膜的表面及基板或者薄膜的外部移動。
所述壓力保持步驟作為在第一減壓步驟之後將腔室內的壓力以第二壓力保持一預定時間的步驟，可透過各種方法執行。
例如，所述壓力保持步驟在透過第一減壓步驟將腔室內的壓力從第一壓力下降至第二壓力的狀態下可將腔室內的壓力以第二壓力保持一預定時間。
此時，所述壓力保持步驟可將腔室內的壓力以常壓或者高於常壓的第二壓力保持一預定時間。
所述第二減壓步驟作為在第一減壓步驟之後將腔室內的壓力從第二壓力下降至低於常壓的第三壓力，進而向腔室外部排放存在於腔室內部空間的副產物的步驟，可透過各種方法執行。
所述第二減壓步驟可以是向腔室外部排放副產物進而最終去除存在於基板的雜質的步驟。
所述第二減壓步驟對腔室內部空間進行抽氣，進而可將腔室內的壓力從第二壓力下降至低於常壓的第三壓力，較佳為0.01Torr至1氣壓(760Torr)，透過如此下降腔室內的壓力，可使存在於腔室內的副產物向腔室外部排放。
亦即，所述第二減壓步驟對內部空間執行抽氣，進而可使透過第一減壓步驟向基板或者薄膜的表面、基板或者薄膜的外部移動的副產物向腔室外部排放。
以下說明用於確認本發明的變壓步驟的有效性的實驗。
例如，在透過沉積(deposition)的方法形成鎢(W)薄膜的情況下，重複部分成膜-變壓處理，改善薄膜電阻率數十百分比左右，並確認改善了薄膜耐壓特性。
另外，利用B2H6或者SiH4晶種(seeding)之後利用WF2沉積鎢薄膜的情況下，也重複部分成膜-變壓處理，改善薄膜電阻率數十百分比左右，並確認改善了薄膜耐壓特性。
這種改善程度根據溫度、壓力變化程度、變化循環的適用等條件而可以有所改變。
另一方面，如上所述的實驗結果是有意義的，因為尖端技術半導體產品內載數十億個元件，因此即使特性改善僅為1%至2%或更少，也會對生產率產生重大影響。
尤其是，諸如Cl(氯)殘留物的陰離子狀態的雜質對電晶體的閾值電壓有不利影響，如此體現出對動作速度和可靠性的影響，因此必須盡可能地將其除去，透過如上所述的實驗結果充分確認到本發明的有效性。
另外，將50Å(Angstrom)厚度的TiN薄膜在430℃的溫度環境下處理半導體基板，之後試驗並評價薄膜的特性，由此整個薄膜中Cl殘留物的減少率達到數十百分比，尤其是在薄膜的表面中的減少量更多。薄膜的電阻率也改善數十百分比左右。
上述的本發明的基板處理方法也可以在所需厚度的薄膜全部形成完成之後執行，但是在整個薄膜的厚度之中形成一部分薄膜之後執行也是有效的。
尤其是，當所需的薄膜最終厚度越厚則更是如此。
圖2是顯示將本發明的基板處理方法的效果理想化(idealize)的曲線圖，是用於顯示分4次執行成膜製程並且在各個成膜製程之間將本發明的變壓步驟分三次的循環插入時的雜質去除效果。
另外，在用於確認本發明的有效性的另一薄膜實驗中，在對於125Å(Angstrom)厚度的TiN薄膜在400℃至700℃環境下多次反復執行本發明的變壓步驟的情況下，可確認到薄膜的片電阻(Sheet resistance)改善了幾個百分比到數十百分比。
另外，在用於確認本發明的有效性的其他實驗中，例如鎢(W)薄膜或者由鎢(W)和TiN構成複合薄膜的情況下，也確認到了薄膜的電阻率明顯有所改善。
另外，本發明的變壓步驟不僅具有由如上所述的去除雜質所帶來的效果，還可得到各種附加的效果。
例如，將腔室內的壓力上升至高於常壓的第一壓力，進而矽晶原子的熱振動增加，透過增加的熱振動去除與矽表面原子弱鍵合的雜質，並且促進基板表面再結晶(recrystallize)或者遷移(migration)現象，可得到退火(annealing)效果。
這種再結晶更加加強了構成薄膜的元素之間的分子結合，進而即使殘留有雜質，也可防止重新與基板表面發生反應而黏連在一起。
另外，可靈活利用於將裸板(bare)狀態的基板的表面平面化處理並且去除一部分顆粒、去除矽的懸空鍵。
另一方面，本發明的基板處理方法在透過薄膜形成步驟形成薄膜之前、形成薄膜的途中或者薄膜形成之後可執行變壓步驟。
以下，參照附圖說明各個實施例，而變壓步驟與上述相同，據此省略變壓步驟的說明。
作為本發明的基板處理方法的第一實施例，還可包括在變壓步驟之後在基板形成薄膜的薄膜形成步驟。
為了幫助理解第一實施例的基板處理方法，參照圖6如下舉例說明形成BCAT(Buried Channel Array Transistor)的閘極形成方法。
為了透過BCAT技法製造閘極電極300而蝕刻半導體基板100，例如在由矽晶體構成的基板上形成溝槽，之後依次形成氧化膜200-閘極電極300層。
閘極電極300大致利用沉積的方法，在此採用TiN(氮化鈦)作為電極材料的情況下，主要多使用將TiCl4和N2或者NH3原料氣體注入於放置有基板的反應腔室內以在高溫下發生沉積反應的方法。
這是N2或者NH3氣體在腔室內部的高溫環境下氮化Ti，而Ti元素與N元素鍵合在基板上形成TiN薄膜，反應之後剩餘氣體被還原為H2或者HCl進行回收。
此時，針對回收氣體的排放，在腔室的壓力高於常壓的情況下，開放連接於腔室的排氣閥也可進行自然排放，也可利用排氣泵強制排放。
如上所述，在利用TiCl4氣體形成閘極電極300的情況下，在還原反應之後仍未排放的微量的氯(Cl)可滲透氧化膜並殘留下來。
更進一步地，殘留於非常薄的矽介面附近也可變成雜質(圖6的擴大部分)。
另外，不僅是這些雜質，為了改善在TiN薄膜形成之前就存在或者在形成過程中重新生成的基板表面的缺陷，本發明的研究人員提出了不同的新方法。
亦即，在形成所需種類的薄膜之前以不同的方式對基板進行預處理並進行退火(anneal)。
本發明提供一種所謂透過變壓的預處理方法，該方法如下：在裸板(bare)狀態的基板利用臭氧(O3)和氟化氫(HF)等進行表面氧化及處理過程之後或者之前，或者即使沒有這種處理過程也將腔室內增壓至合適的氣體環境之後重新進行減壓。
透過這種方法可在矽介面晶格中有效去除雜質或者由其他原因引起的缺陷。
為此，所述薄膜形成步驟作為在變壓步驟之後在基板形成薄膜的步驟，可透過各種方法執行。
所述薄膜形成步驟可在重複執行變壓步驟之後的基板或者預先形成的薄膜上形成薄膜，並且在完成基板或者薄膜的表面處理之後充分去除雜質的狀態下形成薄膜，由此可增強其效果。
另一方面，所述薄膜形成步驟可與變壓步驟以原位(in-situ)方式執行。
亦即，所述薄膜形成步驟在執行變壓步驟的腔室內可接連在基板形成薄膜。
作為另一示例，還可包括基板搬運步驟，所述基板搬運步驟在變壓步驟之後透過與執行變壓步驟的腔室連接的運送腔室將基板搬運到另外的腔室。
在該情況下，所述薄膜形成步驟可在透過基板搬運步驟利用與執行變壓步驟的腔室連接的運送腔室搬運到另外的腔室的狀態下在基板形成薄膜。
亦即，在執行變壓步驟的狀態下無需單獨暴露在大氣壓下而是在真空狀態下從執行變壓步驟的腔室透過運送腔室運送到相同基板處理裝置內另外的腔室內以形成薄膜。
另一方面，作為另一示例，可包括基板搬運步驟，所述基板搬運步驟在變壓步驟之後從執行變壓步驟的基板處理裝置向另外的基板處理裝置的腔室搬運基板。
在該情況下，所述薄膜形成步驟可在搬運到另外的基板處理裝置的腔室內的基板形成薄膜。
亦即，所述薄膜形成步驟作為非原位(ex-situ)方式，可在從執行變壓步驟的基板處理裝置搬運到另外的基板處理裝置的腔室內，之後可在基板形成薄膜。
另一方面，作為本發明的基板處理方法的第二實施例，可包括：在變壓步驟之前在基板形成薄膜的第一薄膜形成步驟；在變壓步驟之後在基板在形成薄膜的第二薄膜形成步驟。
為了幫助理解第二實施例的基板處理方法，舉例說明在半導體基板形成TiN(氮化鈦，titanium nitride)薄膜之後進行處理的方法。
為了透過沉積方法在半導體基板形成TiN薄膜，大致將TiCl4、N2或者NH3原料氣體注入於放置有半導體基板的反應腔室內，之後在高溫下進行反應。
亦即，在N2或者NH3環境下氮化Ti，而Ti元素鍵合N元素，在半導體基板上形成TiN薄膜。
反應之後的殘留氣體還原為H2或者HCl進行回收。
此時，對於回收氣體的排放，在腔室的壓力高於常壓的情況下，開放連接於腔室的排氣閥也可進行自然排放，也可利用排氣泵強制排放。
理想性地是構成薄膜的所有Ti元素應該無殘留地與N元素鍵合，但是即使有這種還原反應，一部分Cl(氯)元素仍與Ti元素保持弱或者強鍵合狀態，或者單獨存在於TiN薄膜內導致TiN薄膜出現缺陷。
另外，如上所述，為了改善由上述各種原因導致的薄膜缺陷，本發明的研究人員提出了新的方法。
亦即，提出了如下的方法：在形成所需種類的薄膜的過程中，成膜製程分為多個步驟，在這些步驟之間以在停止成膜的狀態下利用合適的元素增加腔室內的氣體壓力之後重新減壓的方法進行中間處理來處理基板。
為此，所述第一薄膜形成步驟作為在執行變壓步驟之前在基板形成薄膜的步驟，也可使用習知公開的任何一種方法的薄膜形成方法。
所述第二薄膜形成步驟作為在變壓步驟之後在基板追加形成薄膜的步驟，可透過各種方法執行。
此時，所述第二薄膜形成步驟可形成與透過第一薄膜形成步驟形成的薄膜相同種類的薄膜，更具體地說，對於形成相同種類的單一薄膜透過第一薄膜形成步驟形成薄膜的一部分，然後透過第二薄膜形成步驟可形成剩餘薄膜。
更進一步地，第二薄膜形成步驟也可形成相同種類的薄膜中的剩餘厚度中的一部分。
另一方面，作為另一示例，所述第二薄膜形成步驟也可形成與透過第一薄膜形成步驟形成的薄膜彼此不同種類的薄膜。
例如，在形成200Å厚度的薄膜時，分四次成膜，每次成膜50Å，而且在分開的成膜過程之間可執行由本發明提出的變壓步驟。
所述第二薄膜形成步驟可在透過反復執行變壓步驟之後的第一薄膜形成步驟預先形成的薄膜上形成薄膜，在完成薄膜的表面處理充分去除雜質的狀態下形成薄膜，因此可增強其效果。
另一方面，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個步驟可與變壓步驟以原位(in-situ)方式執行。
亦即，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個步驟可在執行變壓步驟的腔室內在基板形成薄膜。
作為另一示例，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個步驟透過與執行變壓步驟的腔室連接的運送腔室可在另外的腔室內在基板形成薄膜。
在該情況下，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個步驟在透過與執行變壓步驟的腔室連接的運送腔室搬運到另外的腔室的狀態下可在基板形成薄膜。
亦即，在與變壓步驟連接的關係中，無需單獨暴露在大氣壓的真空狀態下從執行或者待執行變壓步驟的腔室透過運送腔室運送到相同的基板處理裝置內的另外腔室內，在基板形成薄膜。
另外，作為另一示例，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個步驟可在與執行變壓步驟的基板處理裝置分開的另外的基板處理裝置的腔室內，在基板形成薄膜。
在該情況下，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個步驟可在搬運到另外的基板處理裝置的腔室內的基板形成薄膜。
亦即，所述第一薄膜形成步驟及所述第二薄膜形成步驟中的至少一個作為非原位(ex-situ)方式，可從執行變壓步驟的基板處理裝置搬運到另外的基板處理裝置的腔室內，在基板形成薄膜。
另一方面，作為本發明的基板處理方法的第三實施例，還可包括薄膜形成步驟，所述薄膜形成步驟在變壓步驟之前在基板形成薄膜。
為了幫助理解第三實施例的基板處理方法，舉例說明在半導體基板形成TiN(氮化鈦，titanium nitride)薄膜之後進行處理的方法。
為了透過沉積方法在半導體基板形成TiN薄膜，大致將TiCl4、N2或者NH3原料氣體注入於放置有半導體基板的反應腔室內，之後在高溫下發生反應。
亦即，在N2或者NH3環境下氮化Ti，而Ti元素鍵合N元素，在半導體基板上形成TiN薄膜。
反應之後的殘留氣體還原為H2或者HCl進行回收。
此時，對於回收氣體的排放，在腔室的壓力高於常壓的情況下，開放連接於腔室的排氣閥可進行自然排放，也可利用排氣泵強制排放。
理想性的是構成薄膜的所有Ti元素應該無殘留地與N元素鍵合，但是即使有這種還原反應，一部分Cl(氯)元素仍與Ti元素保持弱或者強鍵合狀態，或者單獨存在於TiN薄膜內導致TiN薄膜出現缺陷。
如上所述，為了改善由上述各種原因導致的薄膜缺陷，本發明的研究人員提出了新的方法。
亦即，該方法如下：一旦形成所需種類的薄膜，則排放腔室內的氣體，在適當的排氣之後或者排氣之前，如圖1所示透過選擇並利用合適氣體增加腔室內的氣體壓力之後重新減壓的所謂的變壓步驟作為續處理來進行基板處理。
為此，所述薄膜形成步驟作為在執行上述的變壓步驟之前在基板形成薄膜的步驟，也可使用習知公開的任何一種方法的薄膜形成方法。
所述薄膜形成步驟是在之後反復執行變壓步驟，進而完成基板或者薄膜的表面處理以充分去除雜質，而且增強其效果，可改善薄膜的特性。
另一方面，所述薄膜形成步驟可與變壓步驟以原位(in-situ)方式執行。
亦即，所述薄膜形成步驟可在與執行變壓步驟的腔室相同的腔室內在基板形成薄膜，並且可接連執行變壓步驟。
作為另一示例，還可包括基板搬運步驟，所述基板搬運步驟在薄膜形成步驟之後透過與執行薄膜形成步驟的腔室連接的運送腔室向執行變壓步驟的另外的腔室搬運基板。
在該情況下，所述薄膜形成步驟為透過在與執行變壓步驟的腔室連接的運送腔室向形成薄膜之後執行變壓步驟的腔室搬運以執行變壓步驟。
亦即，在執行薄膜形成步驟的狀態下無需單獨暴露在大氣壓下而是在真空狀態下透過運送腔室可運送到相同基板處理裝置內待執行變壓步驟的另外的腔室內。
另一方面，作為另一示例，還可包括基板搬運步驟，所述基板搬運步驟在薄膜形成步驟之後從執行薄膜形成步驟的另外的基板處理裝置向執行變壓步驟的基板處理裝置的腔室搬運基板。
在該情況下，所述薄膜形成步驟可在與執行變壓步驟的基板處理裝置分開的另外的基板處理裝置的腔室中，在基板形成薄膜。
亦即，所述薄膜形成步驟作為非原位(ex-situ)方式，從執行薄膜形成步驟的基板處理裝置搬運到另外的基板處理裝置的腔室內以在薄膜執行變壓步驟。
另一方面，本發明的薄膜包含非金屬元素或者金屬元素，而且是由單元素構成的膜、由兩個或多個元素組成的膜或者由彼此不同種類的膜複合而成的膜等，也可適用習知公開的任何一種類型的薄膜。
更具體地說，所述薄膜可具有各種結構，諸如金屬性氧化膜、金屬氮化物、金屬氧氮化物、氧化矽、氮化矽、氧氮化矽、金屬膜、單層膜、複合膜、雙層膜等。
另外，所述薄膜至少可構成電晶體的閘極絕緣膜中的一部分。
另外，所述薄膜可包含金屬元素、4族元素、氮及氧中至少一種。
更進一步地，所述薄膜可包含鈦(Ti)、鎢(W)、鉭(Ta)、鉬(Mo)中的至少一種。
對於用於執行如上所述的基板處理方法的基板處理裝置將參照圖11進行詳細說明。
如圖11所示，用於執行本發明的基板處理方法的基板處理裝置500可包括：腔室510；用於將增壓氣體供應於腔室510內的供氣工具520；用於對腔室510內進行排氣或者抽氣的排氣工具530；以及控制供氣工具520和排氣工具530進而調節腔室510內的壓力的控制器540。
所述腔室510可以是每次處理單張基板的單片式裝置，基板處理裝置500可包括至少一個腔室和運送模組、裝載鎖定腔室，並且可適用串列方式、團簇方式等各種實施例。
另外，所述腔室510可以是每次同時處理多張基板的分批式，這也是基板處理裝置包括至少一個分批式縱型腔室，並且可包括運送模組、裝載口。
所述供氣工具520作為透過供應線524與腔室510連接以用於將增壓氣體供應於腔室510內的結構，可具有各種結構。
例如，所述供氣工具520可包括：儲存所需的增壓氣體的儲存裝置521；用於向腔室510供應透過儲存裝置521儲存的增壓氣體的增壓泵522；以及供氣調節閥523。
所述排氣工具530作為透過排氣線534與腔室510連接以對腔室510內進行排氣或者抽氣的結構，可具有各種結構。
例如，所述排氣工具530可包括：用於對腔室510進行抽氣的排氣泵532；以及用於調節腔室510內的排氣量的排氣調節閥533。
所述控制器540可控制供氣泵522或者供氣調節閥523，以調節供應增壓氣體時的抽氣相關項目和閥門開關與否、開關程度及開關時間等。
另外，所述控制器540控制排氣泵532或者排氣調節閥533，以調節排氣時的抽氣相關項目和閥門開關與否、開關程度及開關時間等。
有時，為了利用自然排氣方法，在排氣時可不用人工調節排氣泵532或者排氣調節閥533，並且也可不需要排氣泵。
另外，所述控制器540可包括為了供氣工具520和排氣工具530而提前設定的數值或者提前設定的程式。
例如，各種泵執行時間、各種閥門開關與否或者開關時間、開關程度等可被數值化保存，並且可保存二進位程式，進而可根據這些數值可進行適當的控制。
上述本發明的基板處理方法還具有如下的效果。
在本發明的各種優點中，利用最輕的元素的氫來適用於變壓方式時，尤其更加有利於三維結構的半導體元件的製造。
輕的氫分子可輕鬆滲透寬高比大的溝槽(trench)內部，而且增壓或者減壓的過程不論形成在半導體基板的元件的結構物的深度或者高度都施加相同的壓力，因此尤其有利於三維結構的半導體元件的製造。
在本發明的各種優點中的另一個優點為，根據薄膜內的污染物的狀態可選擇用於增壓的氣體的種類。
例如，不僅是氫，還可利用氧等的其他元素。
根據所掌握的雜質的種類，只要是與雜質發生還原反應有助於去除雜質的元素，任何一種都可適用於本發明的變壓方式進行退火。
在本發明的各種優點中的另一個優點為，使用於變壓過程的增壓的氣體更加垂直地進出。
該優點非常重要。通常，在預處理過程中，預處理氣體有水平流動的傾向，而且預處理效果有從薄膜表面開始逐漸傳遞至薄膜內部的傾向，因此寬高比大的溝槽的深底面和淺底面的預處理效果可存在差異。
但是，本發明的情況具有如下的優點：因為變壓的效果，使薄膜的垂直方向的退火效果變得均勻，而且溝槽的深底面的退火品質也更加均勻。因此，將整個薄膜的退火品質分散最小化。
本發明的另一優點如下：更加活化薄膜元素的熱振動，促進薄膜元素的再結晶化，並且在該過程中較佳改變晶體的晶粒尺寸(grain size)，從而改善電和物理性能，諸如漏電流和電阻率等。
以上，僅是可由本發明實現的較佳實施例的一部分說明，因此眾所周知不得將本發明的範圍限定於上述實施例，以上說明的本發明的技術思想與其根本的技術思想應全部包括在本發明的範圍內。

Claims (19)

  1. 一種基板處理方法，包括：
    增壓步驟，將一腔室內的壓力上升至高於常壓的第一壓力；
    第一減壓步驟，在所述增壓步驟之後，將所述腔室內的壓力從所述第一壓力下降到第二壓力；以及
    第二減壓步驟，在所述第一減壓步驟之後，將所述腔室內的壓力從所述第二壓力下降至低於常壓的第三壓力。
  2. 根據請求項1所述的基板處理方法，其中，所述增壓步驟、所述第一減壓步驟及所述第二減壓步驟反復執行數次。
  3. 根據請求項1所述的基板處理方法，其中，所述增壓步驟包括：
    壓力上升步驟，將所述腔室內的壓力上升至所述第一壓力；以及
    高壓保持步驟，在所述壓力上升步驟之後，將所述腔室內的壓力以所述第一壓力保持一預定時間。
  4. 根據請求項1所述的基板處理方法，其中，
    所述增壓步驟為：將所述腔室內的壓力上升至所述第一壓力，進而將增壓氣體與所述基板的雜質鍵合形成副產物；
    所述第一減壓步驟為：將所述腔室內的壓力從所述第一壓力下降至所述第二壓力，進而向所述基板的表面或者所述基板的外部移動所述副產物；以及
    所述第二減壓步驟為：將所述腔室內的壓力從所述第二壓力下降至低於常壓的所述第三壓力，進而向所述腔室的外部排放存在於所述腔室的內部空間的所述副產物。
  5. 根據請求項1所述的基板處理方法，其中，所述第二壓力為常壓。
  6. 根據請求項1所述的基板處理方法，其中，進一步包括：壓力保持步驟，在所述第一減壓步驟之後，將所述腔室內的壓力以所述第二壓力保持一預定時間。
  7. 根據請求項1所述的基板處理方法，其中，還包括：薄膜形成步驟，在所述第二減壓步驟之後在所述基板形成一薄膜。
  8. 根據請求項1所述的基板處理方法，其中，更包括：在所述基板形成一薄膜的薄膜形成步驟；
    所述薄膜形成步驟包括：
    第一薄膜形成步驟，在所述增壓步驟之前在所述基板形成所述薄膜；以及
    第二薄膜形成步驟，在所述第二減壓步驟之後在所述基板還形成所述薄膜。
  9. 根據請求項8所述的基板處理方法，其中，所述第一薄膜形成步驟及所述第二薄膜形成步驟形成彼此同種類或者不同種類的薄膜。
  10. 根據請求項8所述的基板處理方法，其中，
    透過所述第一薄膜形成步驟和所述第二薄膜形成步驟在所述基板形成一單層膜；
    所述第一薄膜形成步驟為形成所述單層膜的一部分厚度，以及
    所述第二薄膜形成步驟為形成所述單層膜的剩餘厚度的一部分或者全部。
  11. 根據請求項1所述的基板處理方法，其中，又包括：薄膜形成步驟，在所述增壓步驟之前在所述基板形成一薄膜。
  12. 根據請求項8至11中任一項所述的基板處理方法，其中，所述薄膜形成步驟為：在執行所述增壓步驟、所述第一減壓步驟及所述第二減壓步驟的所述腔室內，在所述基板形成所述薄膜。
  13. 根據請求項8至11中任一項所述的基板處理方法，其中，所述薄膜形成步驟為：透過執行所述增壓步驟、所述第一減壓步驟及所述第二減壓步驟的所述腔室和運送腔室，在另外的腔室內在所述基板形成所述薄膜。
  14. 根據請求項8至11中任一項所述的基板處理方法，其中，所述薄膜形成步驟為：在與執行所述增壓步驟、所述第一減壓步驟及第二減壓 步驟的一基板處理裝置的所述腔室分開的另一基板處理裝置的腔室內，在所述基板形成所述薄膜。
  15. 根據請求項8至11中任一項所述的基板處理方法，其中，所述薄膜構成一電晶體的一閘極絕緣膜中的至少一部分。
  16. 根據請求項8至11中任一項所述的基板處理方法，其中，所述薄膜包含金屬元素、4族元素、氮及氧中的至少一種。
  17. 根據請求項8至11中任一項所述的基板處理方法，其中，所述薄膜包含非金屬元素或者金屬元素，而且是由單元素構成的膜、由兩個或多個元素組成的膜或者由彼此不同種類的膜複合而成。
  18. 根據請求項1至11中任一項所述的基板處理方法，其中，所述增壓步驟為：利用包含一個以上的氫(H)、氧(O)、氮(N)、氯(Cl)、氟(F)中的一種元素的氣體。
  19. 根據請求項1至11中任一項所述的基板處理方法，其中，所述腔室為每次處理單片基板的單片式或者每次同時處理多片基板的分批式。
TW109132451A 2019-10-16 2020-09-18 基板處理方法 TWI777245B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20190128245 2019-10-16
KR10-2019-0128244 2019-10-16
KR20190128243 2019-10-16
KR20190128244 2019-10-16
KR10-2019-0128245 2019-10-16
KR10-2019-0128243 2019-10-16

Publications (2)

Publication Number Publication Date
TW202117852A true TW202117852A (zh) 2021-05-01
TWI777245B TWI777245B (zh) 2022-09-11

Family

ID=75403880

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109132451A TWI777245B (zh) 2019-10-16 2020-09-18 基板處理方法
TW111129805A TWI796270B (zh) 2019-10-16 2020-09-18 基板處理方法
TW111129804A TWI796269B (zh) 2019-10-16 2020-09-18 基板處理方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW111129805A TWI796270B (zh) 2019-10-16 2020-09-18 基板處理方法
TW111129804A TWI796269B (zh) 2019-10-16 2020-09-18 基板處理方法

Country Status (4)

Country Link
US (3) US11823907B2 (zh)
JP (2) JP7039667B2 (zh)
CN (1) CN112670205A (zh)
TW (3) TWI777245B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026713A (ko) * 2020-08-26 2022-03-07 주식회사 원익아이피에스 기판처리방법과, 그에 따른 기판처리장치 및 반도체 소자 제조방법
KR20220056750A (ko) * 2020-10-28 2022-05-06 주식회사 원익아이피에스 기판 처리 방법
KR20220137384A (ko) * 2021-04-02 2022-10-12 주식회사 원익아이피에스 기판처리방법
KR20230001280A (ko) * 2021-06-28 2023-01-04 주식회사 원익아이피에스 챔버내부처리방법 및 기판처리방법
US20230072156A1 (en) * 2021-09-02 2023-03-09 Wonik Ips Co., Ltd. Substrate processing apparatus
KR20230033984A (ko) * 2021-09-02 2023-03-09 주식회사 원익아이피에스 기판처리장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558643B2 (ja) * 1986-08-12 1996-11-27 松下電子工業株式会社 半導体装置の製造方法
JPH09143691A (ja) 1995-11-22 1997-06-03 Tokyo Electron Ltd 成膜・熱処理装置
JP3793179B2 (ja) * 2003-06-12 2006-07-05 株式会社東芝 窒化膜の膜質改善方法、及び半導体装置の製造方法
US8138104B2 (en) 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
JP2008047752A (ja) * 2006-08-18 2008-02-28 Ihi Corp 半導体装置の製造方法及び装置
JP2012104808A (ja) 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
EP3667705A1 (en) * 2012-04-17 2020-06-17 Praxair Technology, Inc. Method and system for delivery of purified multiple phases of carbon dioxide to a process chamber
KR101501362B1 (ko) * 2012-08-09 2015-03-10 가부시키가이샤 스크린 홀딩스 기판처리장치 및 기판처리방법
JP6201131B2 (ja) 2013-07-25 2017-09-27 株式会社ユーテック 膜の製造方法及びマルチチャンバー装置
JP5793170B2 (ja) * 2013-09-30 2015-10-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US10121683B2 (en) * 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
JP6665032B2 (ja) 2015-08-26 2020-03-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR102692947B1 (ko) 2015-10-22 2024-08-06 어플라이드 머티어리얼스, 인코포레이티드 SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
US10748760B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Varying temperature anneal for film and structures formed thereby
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
KR102540252B1 (ko) 2018-07-10 2023-06-07 주식회사 원익아이피에스 반도체 소자의 제조 방법
KR102431930B1 (ko) 2018-09-11 2022-08-12 주식회사 원익아이피에스 웨이퍼 공정용 리액터
KR102349037B1 (ko) 2018-09-17 2022-01-10 주식회사 원익아이피에스 웨이퍼 공정용 리액터의 가스 제어 장치

Also Published As

Publication number Publication date
TWI796270B (zh) 2023-03-11
JP2021064781A (ja) 2021-04-22
US20240038537A1 (en) 2024-02-01
US20240038538A1 (en) 2024-02-01
JP7039667B2 (ja) 2022-03-22
JP2022084723A (ja) 2022-06-07
CN112670205A (zh) 2021-04-16
TWI777245B (zh) 2022-09-11
US11823907B2 (en) 2023-11-21
TW202245066A (zh) 2022-11-16
TWI796269B (zh) 2023-03-11
US20210118682A1 (en) 2021-04-22
TW202245076A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
TWI796270B (zh) 基板處理方法
KR101434342B1 (ko) 성막 방법 및 성막 장치
US20220189777A1 (en) Film formation method and film formation apparatus
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
TW201608605A (zh) 改質處理方法及半導體裝置之製造方法
US20230124597A1 (en) Substrate processing method and substrate processing apparatus
JP2006269621A (ja) Ａｌｄによる薄膜形成方法および装置
KR20210045296A (ko) 기판처리방법
KR20210045294A (ko) 기판처리방법
KR20210045295A (ko) 기판처리방법
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
JP2011066187A (ja) 成膜方法及び処理システム
JP2005150701A (ja) 成膜装置及び成膜方法
KR20240002534A (ko) 기판처리방법
TWI831815B (zh) 含氧被處理體之處理方法及處理裝置
WO2023189758A1 (ja) 基板処理方法、及び基板処理装置
US20240105509A1 (en) Middle of line dielectric layer engineering for via void prevention
US10475665B2 (en) Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
JP7209567B2 (ja) エッチング方法およびエッチング装置
WO2023153275A1 (ja) 凹部にルテニウムを埋め込む方法、及び装置
KR20050112858A (ko) 웨이퍼 상의 레지스트 제거 방법
JP2017212320A (ja) 酸化チタン膜の形成方法および形成システム、ならびにコンタクト構造の形成方法
US7320944B1 (en) Deposition of phosphosilicate glass film
KR20240046948A (ko) 기판처리방법
JP2008028252A (ja) 半導体層の処理方法、半導体層の処理装置、薄膜トランジスタの製造方法及び薄膜トランジスタの製造装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent