KR20220137384A - 기판처리방법 - Google Patents

기판처리방법 Download PDF

Info

Publication number
KR20220137384A
KR20220137384A KR1020210043412A KR20210043412A KR20220137384A KR 20220137384 A KR20220137384 A KR 20220137384A KR 1020210043412 A KR1020210043412 A KR 1020210043412A KR 20210043412 A KR20210043412 A KR 20210043412A KR 20220137384 A KR20220137384 A KR 20220137384A
Authority
KR
South Korea
Prior art keywords
pressure
temperature
substrate processing
processing method
end point
Prior art date
Application number
KR1020210043412A
Other languages
English (en)
Inventor
황아영
장원준
김주섭
박경
남상록
안해진
이대성
김창훈
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020210043412A priority Critical patent/KR20220137384A/ko
Priority to US17/550,510 priority patent/US12027371B2/en
Priority to JP2021203554A priority patent/JP7350829B2/ja
Priority to CN202111541201.9A priority patent/CN115206829A/zh
Priority to TW110147430A priority patent/TWI815248B/zh
Publication of KR20220137384A publication Critical patent/KR20220137384A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판처리방법에 관한 것으로서, 보다 상세하게는 기판처리 시, 챔버 내부의 온도조절에 따른 박막 특성의 저하를 방지할 수 있는 기판처리방법에 관한 것이다.
본 발명은, 공정압을 제1압력(P1)에서 대기압보다 큰 제2압력(P2)으로 상승시키는 가압단계와; 공정압을 대기압보다 큰 제6압력(P6)에서 제7압력(P7)으로 하강시키는 감압단계와; 상온보다 높은 제2온도(T2)의 온도분위기하에서 공정압을 상기 가압단계 및 상기 감압단계 사이에서 미리 설정된 압력변화패턴으로 변화시키는 어닐링단계를 포함하며, 상기 가압단계의 수행 중 또는 상기 가압단계 수행 후 미리 설정된 승온시점(t1)부터 미리 설정된 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 승온단계를 수행하는 것을 특징으로 하는 기판처리방법을 개시한다.

Description

기판처리방법{Processing method for substrate}
본 발명은 기판처리방법에 관한 것으로서, 보다 상세하게는 기판처리 시, 챔버 내부의 온도조절에 따른 박막 특성의 저하를 방지할 수 있는 기판처리방법에 관한 것이다.
반도체, LCD기판, OLED기판 등의 소자는, 하나 이상의 증착공정 및 식각공정을 포함하는 반도체 공정에 의하여 제조된다.
특히 반도체 소자는, 회로패턴 등의 형성을 위하여 기판 표면에 증착공정에 의하여 박막이 형성될 수 있으며, 이는 CVD, PVD, ALD 등 다양한 반도체 공정에 의하여 수행될 수 있다.
한편, 종래에는 증착공정을 통해 기판에 형성된 박막에 불순물을 제거하기 위하여 챔버 내부의 압력 및 온도를 변화시켜 박막 내 불순물을 박막의 표면 또는 박막의 외부로 이동시키는 어닐링 공정이 수행되었다.
다만, 상기 어닐링 공정 수행시, 기판 인입시 기판에 O2가 잔존하는 상태에서 챔버 내부 온도의 승온 되거나, 챔버 내부 온도가 고온이며 압력이 대기압보다 낮은 상태에서 챔버 내 leak 또는 챔버벽 또는 기판 내부에서 O2가 outgassing되는 경우, 상기 O2가 Anneal 대상 박막과 반응하여 박막특성(ex.Rs)이 열화되는 문제가 발생하였다.
본 발명의 목적은, 상기와 같은 문제점을 해결하기 위하여, 챔버 내부의 온도조절에 따른 박막 특성의 저하를 방지할 수 있는 기판처리방법을 제공하는 데 있다.
본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여 창출된 것으로서, 본 발명은, 공정압을 제1압력(P1)에서 대기압보다 큰 제2압력(P2)으로 상승시키는 가압단계와; 공정압을 대기압보다 큰 제6압력(P6)에서 제7압력(P7)으로 하강시키는 감압단계와; 상온보다 높은 제2온도(T2)의 온도분위기하에서 공정압을 상기 가압단계 및 상기 감압단계 사이에서 미리 설정된 압력변화패턴으로 변화시키는 어닐링단계를 포함하며, 상기 가압단계의 수행 중 또는 상기 가압단계 수행 후 미리 설정된 승온시점(t1)부터 미리 설정된 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 승온단계를 수행하는 것을 특징으로 하는 기판처리방법을 개시한다.
상기 승온시점(t1) 및 상기 승온종점(t2)은, 상기 가압단계의 시작시점 및 상기 어닐링단계의 시작시점 사이로 설정될 수 있다.
상기 승온시점(t1)은, 공정압이 대기압 이상으로 가압된 이후의 시점으로 설정될 수 있다.
상기 승온단계는, 상기 가압단계 수행 후 및 상기 어닐링단계 수행 전에 공정압을 상기 제2압력(P2)으로 유지된 상태에서 미리 설정된 승온시간동안 수행될 수 있다.
상기 기판처리방법은, 상기 가압단계의 수행 전, 공정압이 진공 상태인 진공단계를 추가로 포함할 수 있다.
상기 기판처리방법은, 상기 어닐링단계의 수행 후 상기 감압단계 수행 전 또는 상기 감압단계 수행 중 미리 설정된 감온시점(t3)부터 감온종점(t4)까지 온도분위기를 제2온도(T2)로부터 제3온도(T3)로 감온시키는 감온단계를 수행할 수 있다.
상기 감온시점(t3) 및 상기 감온종점(t4)은, 상기 어닐링단계의 종료시점 및 상기 감압단계의 종료시점 사이로 설정될 수 있다.
상기 감온종점(t4)은, 공정압이 대기압 이하로 감압되기 이전의 시점으로 설정될 수 있다.
상기 감압단계는, 공정압을 대기압보다 큰 제6압력(P6)에서 제8압력(P8)으로 하강시키는 제1감압단계와; 공정압을 상기 제8압력(P8)으로 유지하는 압력유지단계와; 상기 제8압력(P8)에서 제7압력(P7)으로 하강시키는 제2감압단계를 포함하며; 상기 감온시점(t3) 및 상기 감온종점(t4)은, 상기 어닐링단계의 종료시점 및 상기 제1감압단계의 종료시점 사이로 설정될 수 있다.
상기 감온단계는, 상기 어닐링단계 종료 후 및 상기 감압단계 수행 전에 상기 제6압력(P6)이 유지된 상태에서 미리 설정된 감온시간동안 수행될 수 있다.
본 발명에 따른 기판처리방법은, 상기 가압단계의 수행 중 또는 상기 가압단계 수행 후 미리 설정된 승온시점(t1)부터 미리 설정된 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 승온단계를 수행함으로써 기판상에 형성되는 박막특성(ex.Rs)을 개선할 수 있는 이점이 있다.
또한, 본 발명에 따른 기판처리방법은, 상기 어닐링단계의 수행 후에 미리 설정된 감온시점(t3)부터 감온종점(t4)까지 온도분위기를 제2온도(T2)로부터 제3온도(T3)로 감온시키는 감온단계를 수행함으로써 기판상에 형성되는 박막특성(ex.Rs)을 개선할 수 있는 이점이 있다.
또한, 본 발명에 따른 기판처리방법은, 상기 가압단계 이전에 진공단계를 추가로 수행함으로서 챔버 내부의 잔존하는 기체(ex.O2)를 배출하여 박막과 반응하지 않게 할 수 있으므로 기판상에 형성되는 박막특성(ex.Rs)을 더욱 효과적으로 개선할 수 있는 이점이 있다.
도 1은, 종래 기판처리방법의 수행 시, 압력 및 온도변화를 보여주는 그래프이다.
도 2는, 본 발명에 따른 기판처리방법의 수행 시, 압력 및 온도변화를 보여주는 그래프이다.
도 3은, 도 2의 기판처리방법의 다른 실시예 수행 시, 압력 및 온도변화를 보여주는 그래프이다.
도 4는, 도 2의 기판처리방법의 또 다른 실시예 수행 시, 압력 및 온도변화를 보여주는 그래프이다.
도 5a 내지 도 5c는, 종래기술 및 본 발명에 따른 기판처리방법으로 제조된 박막의 어닐링단계 수행 이전 및 이후의 Rs 변화를 보여주는 그래프이다.
이하, 본 발명에 따른 기판처리방법에 관하여 첨부된 도면을 참조하여 설명한다.
본 명세서 및 청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 바람직한 실시 예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원시점에서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있다.
본 발명은, 공정압을 제1압력(P1)에서 대기압보다 큰 제2압력(P2)으로 상승시키는 가압단계와; 공정압을 대기압보다 큰 제6압력(P6)에서 제7압력(P7)으로 하강시키는 감압단계와; 상온보다 높은 제2온도(T2)의 온도분위기하에서 공정압을 상기 가압단계 및 상기 감압단계 사이에서 미리 설정된 압력변화패턴으로 변화시키는 어닐링단계를 포함하며, 상기 가압단계의 수행 중 또는 상기 가압단계 수행 후 미리 설정된 승온시점(t1)부터 미리 설정된 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 승온단계를 수행하는 것을 특징으로 하는 기판처리방법을 개시한다.
여기서 챔버는, 밀폐된 처리공간을 형성하는 구성으로서, 다양한 구성이 가능하다.
예를 들어, 상기 챔버는 배치식 구조를 가질 수 있으며, 내부 챔버 및 외부챔버를 포함하는 이중관구조를 가질 수 있다.
상기 가압단계, 감압단계 및 어닐링단계는 챔버 내부의 공정압을 변화시키는 단계로서, 다양한 시간 및 압력으로 공정압을 변화시킬 수 있다.
여기서, 상기 가압단계, 감압단계 및 어닐링단계 중 적어도 어느 하나의 단계는, 수소(H), 산소(O), 질소(N), 염소(Cl), 불소(F) 중 하나의 원소를 하나 이상 포함하는 변압가스를 공급 및/또는 배기함으로써 공정압을 변화시킬 수 있다.
상기 가압단계는, 공정압을 제1압력(P1)에서 대기압보다 큰 제2압력(P2)으로 상승시키는 단계로서, 다양한 구성이 가능하다.
상기 가압단계는, 다양한 가압속도 및 다양한 가압시간 등으로 수행될 수 있다.
여기서 제1압력(P1)은 다양한 압력값으로 설정될 수 있으며, 예를 들어 대기압보다 낮은 진공상태의 압력일 수 있다.
여기서 제2압력(P2)은 다양한 압력값으로 설정될 수 있으며, 예를 들어 대기압보다 높은 압력값으로서 2atm일 수 있다.
그리고 상기 가압단계의 수행 전, 공정압이 진공상태인 진공단계를 추가로 포함될 수 있다.
상기 진공단계는, 공정압이 진공상태인 단계로서, 다양한 구성이 가능하다.
예를 들어, 상기 진공단계는, 다양한 시간으로 수행될 수 있다.
그리고, 상기 진공단계에서 공정압인 제1압력(P1)은 진공상태의 압력일 수 있다.
그리고 상기 진공단계 전/후로는 공정압을 진공보다 높은 압력에서 진공상태의 제1압력(P1)으로 하강시키기거나, 진공상태의 제1압력(P1)에서 진공보다 높은 압력으로 공정압을 상승시키는 단계가 추가로 포함될 수 있음은 물론이다.
상기 감압단계는, 공정압을 대기압보다 큰 제6압력(P6)에서 제7압력(P7)으로 하강시키는 단계로서, 다양한 구성이 가능하다.
상기 감압단계는, 다양한 감압속도 및 다양한 가압시간 등으로 수행될 수 있다.
예를 들어, 상기 감압단계는, 공정압을 대기압보다 큰 제6압력(P6)에서 제8압력(P8)으로 하강시키는 제1감압단계와; 공정압을 상기 제8압력(P8)으로 유지하는 압력유지단계와; 상기 제8압력(P8)에서 제7압력(P7)으로 하강시키는 제2감압단계를 포함할 수 있다.
여기서 제6압력(P6)은 다양한 압력값으로 설정될 수 있으며, 예를 들어 대기압보다 높은 압력값으로서 2atm일 수 있다.
여기서 제8압력(P8)은 제6압력(P6) 및 제7압력(P7) 사이의 압력값이라면 어떠한 압력값이나 가능하며, 예를 들어 대기압 상태의 압력일 수 있다.
여기서 제7압력(P7)은 다양한 압력값으로 설정될 수 있으며, 예를 들어, 대기압 이하 또는 진공상태의 압력일 수 있다.
상기 제1감압단계는, 공정압을 대기압보다 큰 제6압력(P6)에서 제8압력(P8)으로 하강시키는 단계로서, 다양한 구성이 가능하다.
예를 들어 상기 제1감압단계는, 다양한 감압속도 및 감압시간을 가질 수 있다.
여기서 압력유지단계는, 공정압을 상기 제8압력(P8)으로 유지하는 단계로서, 다양한 구성이 가능하다.
예를 들어, 상기 압력유지단계는, 다양한 압력유지시간을 가질 수 있다.
여기서 제2감압단계는, 상기 제8압력(P8)에서 제7압력(P7)으로 하강시키는 단계로서, 다양한 구성이 가능하다.
예를 들어 상기 제2감압단계는, 다양한 감압속도 및 감압시간을 가질 수 있다.
한편, 상기 어닐링단계는 상기 가압단계 및 상기 감압단계 사이에서 수행되며 상온보다 높은 제2온도(T2)의 온도분위기하에서 공정압이 미리 설정된 압력변화패턴으로 변화되는 단계로서, 다양한 구성이 가능하다.
구체적으로, 상기 어닐링단계에서는, 챔버 내에 변압가스가 주입됨으로써 상기 변압가스 분위기하에서 공정압이 가압되는 경우에는 박막을 구성하는 원소(ex. Ti)로부터 느슨한 결합 상태에서 분리된 불순물(ex. Cl)들과 자유로운 미결합 상태의 불순물(ex. Cl)들은 변압가스에 포함된 원소(ex. H)와 결합하여 기화하기 용이한 비활성화 상태(ex. HCl)가 되고, 박막을 구성하는 원소와 단단한 결합 상태의 불순물들도 그 결합이 깨어져 환원될 가능성이 증가할 수 있으며, 이때, 공정압이 가압 상태에서 급격히 감압되는 경우 상기 불순물은 비활성화 상태로 변압가스와 함께 배출될 수 있다.
여기서 상기 변압가스는 다양한 가스가 사용될 수 있으며, 예를 들어 H2 가스가 N2 등의 캐리어 가스와 더불어 이용될 수 있다.
상술한 변압가스를 주입 및 배출하는 과정에서 공정압은 가압 및 감압되며, 이때 공정압은 불순물 제거 정도 및 박막 특성(ex. 조성, 입자크기, Rs 등) 개선 방향 등에 따라 미리 설정된 압력변화패턴으로 변화될 수 있다.
여기서 미리 설정된 압력변화패턴은 공정압이 상승, 하강 및 유지됨으로써 형성되며, 다양한 압력변화패턴을 가질 수 있다.
예를 들어, 상기 압력변화패턴은, 도 1 내지 도 4에 도시된 바와 같이, 공정압을 대기압보다 높은 상기 제2압력(P2) 또는 제5압력(P5)에서 대기압보다 낮은 제4압력(P4)으로 하강하는 하강패턴, 제4압력(P4)에서 대기압보다 높은 상기 제5압력(P5) 또는 제6압력(P6)으로 상승하는 상승패턴 및 상기 제2압력(P2), 제5압력(P5) 및 제3압력(P3)으로 압력을 유지하는 압력유지패턴 중 적어도 어느 하나를 포함할 수 있다.
이때, 압력변화패턴은, 상술한 하강패턴, 상승패턴 및 유지패턴에 국한되지 않고 다양한 압력변화패턴을 가질 수 있음은 물론이며, 각 패턴은 적어도 N회(N≥1)이상 반복수행될 수 있다.
여기서 제2압력(P2)은 상술한 바와 같이, 다양한 압력값으로 설정될 수 있으며, 예를 들어 대기압보다 높은 압력값으로서 2atm일 수 있다.
여기서 제3압력(P3)은, 제2압력(P2)과 제4압력(P4) 사이의 압력값이라면 어떠한 압력값이나 가능하며 예를 들어 대기압 상태의 압력일 수 있다.
여기서 제4압력(P4)은, 다양한 압력값으로 설정될 수 있으며, 예를 들어, 대기압보다 낮은 압력값을 가질 수 있다.
여기서 제5압력(P5)은, 다양한 압력값으로 설정될 수 있으며, 예를 들어 대기압보다 높은 압력값으로서 2atm일 수 있다.
여기서 제6압력(P6)은, 다양한 압력값으로 설정될 수 있으며, 예를 들어 대기압보다 높은 압력값으로서 2atm일 수 있다.
한편, 상술한 어닐링단계는 박막 내 잔존하는 불순물의 제거 및 박막특성 개선 효율을 향상시키기 위하여 상온보다 높은 제2온도(T2)의 온도분위기하에서 수행되는바, 상기 어닐링단계를 포함하는 기판처리공정에서는 공정수행시 챔버 내부의 온도를 상기 제2온도(T2) 온도로 승온하는 승온단계 및 공정종료시 제3온도(T3)로 감온하는 감온단계가 필수적으로 수행된다.
여기서 승온단계는, 승온시점(t1)부터 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 단계로 이해될 수 있다.
여기서 감온단계는, 감온시점(t3)부터 감온종점(t4)까지 온도분위기를 제2온도(T2)로부터 상기 제3온도(T3)로 감온시키는 단계로 이해될 수 있다.
여기서 승온시점(t1)은, 챔버 내부 온도를 제1온도(T1)로부터 승온시켜 승온단계를 시작하는 시점이며 상기 승온종점(t2)은 챔버 내부 온도가 상기 제2온도(T2)에 도달하여 승온단계를 종료하는 시점으로 이해될 수 있다.
여기서 감온시점(t3)은, 챔버 내부 온도를 제2온도(T2)로부터 감온시켜 감온단계를 시작하는 시점이며, 상기 감온종점(t4)은 챔버 내부 온도가 상기 제3온도(T3)에 도달하여 감온단계를 종료하는 시점으로 이해될 수 있다.
여기서 제1온도(T1)는, 다양한 온도값을 가질 수 있으며, 예를 들면 200℃일 수 있다.
여기서 제2온도(T2)는, 다양한 온도값을 가질 수 있으며, 예를 들면 400℃ 내지 500℃ 사이의 온도값을 가질 수 있다.
여기서 제3온도(T3)는, 다양한 온도값을 가질 수 있으며, 예를 들면 200℃일 수 있다.
한편, 종래에는 기판 인입 시 기판에 O2가 잔존하는 상태에서 챔버 내부 온도의 승온되거나, 챔버 내부 온도가 고온이며 압력이 대기압보다 낮은 상태에서 챔버 내 leak 또는 챔버 벽 또는 기판 내부에서 O2가 outgassing되는 경우, 상기 O2가 Anneal 대상 박막과 반응하는 문제가 발생하였다.
구체적으로, 종래에는 도 1에 도시된 바와 같이, 승온시점(t1) 및 승온종점(t2)이 상기 가압단계 수행 전, 감온시점(t3) 및 감온종점(t4)이 상기 감압단계 수행 이후로 설정됨으로써 승온단계 및 감온단계가 공정압이 대기압보다 낮은 상태에서 수행되었으며, 이에 챔버에 존재하는 O2가 기판상에 형성된 박막과 반응하여 박막특성(ex. Rs)을 열화시키는 문제가 있었다.
이에 본 발명의 발명자들은 상기와 같은 문제점을 인식하고 이를 해결하고자, 승온시점(t1), 승온종점(t2), 감온시점(t3) 및 감온종점(t4)을 박막의 열화를 최소화할 수 있는 시점으로 특정함으로써 박막특성저하를 방지하는 기판처리공정을 발명한 바, 이하에서 보다 자세하게 설명한다.
먼저, 본 발명의 승온단계는 상기 가압단계의 수행 중 또는 가압단계의 수행 후 미리 설정된 승온시점(t1)부터 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 단계로서, 다양한 구성이 가능하다.
이때, 상기 승온단계에서의 상기 승온시점(t1) 및 상기 승온종점(t2)은, 도 2 내지 도 4에 도시된 바와 같이, 상기 가압단계의 시작시점(제1압력(P1)에서 제2압력(P2)으로 가압이 시작되는 시점) 및 상기 어닐링단계의 시작시점(제2압력(P2)에서 제4압력(P4)으로 감압이 시작되는 시점) 사이로 설정될 수 있다.
일례로서, 본 발명의 승온단계는, 도 3에 도시된 바와 같이, 상기 '가압단계의 수행 중' 미리 설정된 승온시점(t1)부터 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시킴으로써 수행될 수 있다.
여기서 상기 승온시점(t1)은, 상기 가압단계의 시작시점 이후라면 어떠한 시점에서나 설정될 수 있으나, 대상 박막이 O2 가스로부터 충분히 보호될 수 있도록 일정량의 변압가스가 투입되어 공정압이 대기압 이상으로 가압된 이후의 시점으로 설정됨이 바람직하다.
이때, 본 발명의 상기 기판처리방법은, 상기 가압단계의 수행 전, 공정압이 진공상태인 진공단계를 추가로 포함함으로써 챔버 내부에 잔존하던 O2를 진공단계에서 외부로 배출시킴으로써, 기판상에 형성된 박막과 반응할 O2 자체가 챔버 내부에 거의 존재하지 않게 하여 박막의 열화를 방지할 수 있다.
즉, 본 발명의 승온단계는, 상술한 진공단계가 수행된 이후 상기 어닐링단계 수행 전, 공정압이 제2압력(P2)으로 상승 및/또는 제2압력(P2)으로 유지된 상태에서 미리 설정된 승온시간동안 수행될 수 있으며, 상기 승온시점(t1) 및 상기 승온종점(t2)은, 도 3에 도시된 바와 같이, 상기 가압단계 수행 중 상기 어닐링단계 수행 전, 공정압이 상기 제2압력(P2)으로 상승 및 유지된 상태에서 설정될 수 있다.
다른 예로서, 본 발명의 승온단계는, 도 2 및 도 4에 도시된 바와 같이, 상기 '가압단계의 수행 후' 미리 설정된 승온시점(t1)부터 승온종점(t2)까지 온도분위기를 상기 제1온도(T1)로부터 상기 제2온도(T2)로 승온시킴으로써 수행될 수 있다.
이때 본 발명의 상기 승온단계는, 상기 가압단계 수행 후 및 상기 어닐링단계 수행 전에 상기 제2압력(P2)이 유지된 상태에서 미리 설정된 승온시간동안 수행될 수 있다.
즉, 상기 승온단계에 따른 상기 승온시점(t1) 및 상기 승온종점(t2)은, 도 2 및 도 4에 도시된 바와 같이, 상기 가압단계 수행 후 및 상기 어닐링단계 수행 전에 공정압이 상기 제2압력(P2)으로 유지된 상태에서 설정될 수 있다.
이 경우, 챔버 내부에 잔존하는 O2가 있더라도 승온 시작 전이므로 상대적으로 저온(제1온도(T1)) 상태를 유지하여 O2가 기판상에 형성된 박막과 반응하기 어려워지며, 승온 이후에는 공정압이 대기압보다 높은 상기 제2압력(P2)으로 유지된 상태이므로 챔버의 leak을 통해 외부로부터 O2가 들어올 수 없고, outgassing으로 인하여 O2가 챔버에 잔존하더라도 상술한 변압가스(ex.H2)가 충분히 공급된 상태이므로 기판상에 형성된 박막을 보호하여 박막의 열화를 방지할 수 있다.
그리고 상술한 승온시간은, 상기 승온시점(t1)부터 승온종점(t2)까지 걸리는 시간으로 정의될 수 있으며, 장치, 박막, 공정특성 등에 따라 다양하게 설정될 수 있다.
한편, 본 발명의 상기 감온단계는, 상기 어닐링단계의 수행 후 상기 감압단계 수행 전 또는 상기 감압단계 수행 중 미리 설정된 감온시점(t3)부터 감온종점(t4)까지 온도분위기를 제2온도(T2)로부터 제3온도(T3)로 감온시키는 단계로서, 다양한 구성이 가능하다.
이때, 상기 감온단계에서의 상기 감온시점(t3) 및 상기 감온종점(t4)은, 도 2 내지 도 4에 도시된 바와 같이, 상기 어닐링단계의 종료시점(제4압력(P4)에서 제6압력(P6)으로의 가압이 종료되는 시점) 및 상기 감압단계의 종료시점 사이(제6압력(P6)에서 제7압력(P7)으로 감압이 종료되는 시점) 사이에서 설정될 수 있다.
다만, 여기서 상기 감온종점(t4)은, 상기 감압단계의 종료시점 이전이라면 어떠한 시점에서나 설정될 수 있으나, 공정압이 대기압 이하인 경우 챔버 외부로부터 챔버 leak을 통해 O2가스가 인입되거나 챔버 벽이나 기판 내부에서 O2가 outgassing 될 수 있으므로 공정압이 대기압 이하로 감압되기 이전의 시점으로 설정됨이 바람직하다.
일례로서, 상기 감온시점(t3) 및 상기 감온종점(t4)은, 도 4에 도시된 바와 같이, 상기 어닐링단계의 종료 후 및 상기 제1감압단계의 종료시점(제6압력(P6)에서 제8압력(P8)으로 감압이 종료되는 시점) 사이에서 설정될 수 있다.
즉, 본 발명의 감온단계는, 상기 어닐링단계가 종료된 이후 상기 제1감압단계의 종료 전 공정압이 제6압력(P6)으로 유지 및 대기압(P0)으로 감압되는 상태에서 미리 설정된 감온시간동안 수행될 수 있다.
즉, 상기 감온단계는, 챔버의 leak을 통해 외부로부터 O2가 들어오지 못하도록 상기 제1감압단계의 종료 전, 즉 공정압이 대기압보다 큰 상태에서 종료되어야 하며, 이에 상기 감온종점(t4)은 상기 제1감압단계의 종료시점 이전으로 설정됨이 바람직하다.
다른 예로서, 본 발명의 감압단계는, 도 2 및 도 3에 도시된 바와 같이, 상기 어닐링단계 종료 후 상기 감압단계 수행 전 상기 제6압력(P6)이 유지된 상태에서 미리 설정된 감온시간동안 수행될 수 있다.
즉, 상기 감온단계에 따른 상기 감온시점(t3) 및 상기 감온종점(t4)은, 도 2 및 도 3에 도시된 바와 같이, 상기 어닐링단계 종료 후 상기 감압단계 수행 전에 상기 제6압력(P6)이 유지된 상태에서 설정될 수 있다.
이 경우, 감온단계가 수행되더라도 공정압이 상기 제6압력(P6)으로 유지된 상태이므로 챔버에 형성된 leak을 통해 외부로부터 O2가 들어오기 어려우며, outgassing이 있더라도 상술한 변압가스로부터 기판상에 형성된 박막이 보호되어 박막의 열화를 방지할 수 있다.
한편, 상기와 같이 승온시점(t1), 승온종점(t2), 감온시점(t3) 및 감온종점(t4)을 박막의 열화를 최소화할 수 있는 시점으로 각각 특정함으로써 박막물성저하를 방지할 수 있음은 도 5a 내지 도 5c의 면저항(Rs) 그래프를 통해 확인된 바 있다.
여기서, 도 5a 내지 도 5c의 그래프는 승온 및 감온단계를 포함하는 어닐링단계가 수행되는 기판처리공정에서 공정수행 전후의 박막(TiN)의 Rs변화를 보여주는 그래프이다.
여기서, 도 5a의 그래프는 종래 기판처리방법에 따른 박막의 Rs변화를 보여주는 그래프이다.(실시예 1)
여기서, 도 5b는 상기 감온시점(t3) 및 상기 감온종점(t4)을 상기 어닐링단계 종료 후 상기 감압단계 수행 전에 상기 제6압력(P6)이 유지된 상태에서 설정한 기판처리공정에 따른 박막의 Rs변화를 보여주는 그래프이다.(실시예 2)
여기서, 도 5c는, 승온시점(t1) 및 승온종점(t2)을 상기 가압단계 수행 후 및 상기 어닐링단계 수행 전에 공정압이 상기 제2압력(P2)으로 유지된 상태에서 설정하며, 상기 감온시점(t3) 및 상기 감온종점(t4)을 상기 어닐링단계 종료 후 상기 감압단계 수행 전에 상기 제6압력(P6)이 유지된 상태에서 설정한 기판처리공정에 따른 박막의 Rs변화를 보여주는 그래프이다. (실시예 3)
상기 실시예 1의 박막의 경우, 공정수행 후 박막의 Rs값이 105.63Ω/sq에서 134.20Ω/sq로 27% 상승하여 박막특성이 열화됨이 확인되는 반면, 실시예 2의 박막의 경우 공정수행 후 박막의 Rs값이 105.29Ω/sq에서 117.09Ω/sq로 11% 상승하여 실시예 1의 박막보다 Rs 상승률이 16% 낮아짐이 확인되었으며, 실시예 3의 박막의 경우 공정 수행 후 박막의 Rs값이 106.49Ω/sq에서 94.38Ω/sq로 11% 감소하여 박막특성이 개선됨이 확인되었다.
즉, 종래의 기판처리방법에 비하여, 상기 감온시점(t3) 및 상기 감온종점(t4)을 본 발명에 따라 특정한 시점으로 설정한 경우 박막의 Rs특성 저하 정도가 낮아졌으며, 상기 감온시점(t3) 및 상기 감온종점(t4)을 특정함과 함께 승온시점(t1), 승온종점(t2)을 본 발명에 따라 추가로 특정한 경우 박막의 Rs값이 오히려 낮아진 바, 본 발명에 따른 기판처리방법의 효과를 명확하게 확인할 수 있었다.
한편, 상기와 같은 기판처리방법은 어떠한 박막의 특성개선에나 적용될 수 있으나, 얇고 산화에 취약한 박막인 TiN, W, Si 등과 같은 박막에서 더욱 효과적으로 Rs 특성을 개선시킬 수 있음은 물론이다.
그리고, 본 명세서에 기재된 O2가스는 박막과 반응하는 가스로 예시적으로 기재된 것이며, 챔버 내부에 잔존하여 박막과 반응하는 가스라면 어떠한 가스나 가능하며 상술한 O2가스에 한정되지 않음은 물론이다.
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.
P1 : 제1압력 P2 : 제2압력
T1 : 제1온도(T1) T2 : 제2온도

Claims (15)

  1. 공정압을 제1압력(P1)에서 대기압보다 큰 제2압력(P2)으로 상승시키는 가압단계와;
    공정압을 대기압보다 큰 제6압력(P6)에서 제7압력(P7)으로 하강시키는 감압단계와;
    상온보다 높은 제2온도(T2)의 온도분위기하에서 공정압을 상기 가압단계 및 상기 감압단계 사이에서 미리 설정된 압력변화패턴으로 변화시키는 어닐링단계를 포함하며,
    상기 가압단계의 수행 중 또는 상기 가압단계 수행 후 미리 설정된 승온시점(t1)부터 미리 설정된 승온종점(t2)까지 온도분위기를 제1온도(T1)로부터 상기 제2온도(T2)로 승온시키는 승온단계를 수행하는 것을 특징으로 하는 기판처리방법.
  2. 청구항 1에 있어서,
    상기 승온시점(t1) 및 상기 승온종점(t2)은,
    상기 가압단계의 시작시점 및 상기 어닐링단계의 시작시점 사이로 설정되는 것을 특징으로 하는 기판처리방법.
  3. 청구항 2에 있어서,
    상기 승온시점(t1)은, 공정압이 대기압 이상으로 가압된 이후의 시점으로 설정되는 것을 특징으로 하는 기판처리방법.
  4. 청구항 2에 있어서,
    상기 승온단계는,
    상기 가압단계 수행 후 및 상기 어닐링단계 수행 전에 공정압을 상기 제2압력(P2)으로 유지된 상태에서 미리 설정된 승온시간동안 수행되는 것을 특징으로 하는 기판처리방법.
  5. 청구항 2에 있어서,
    상기 기판처리방법은,
    상기 가압단계의 수행 전, 공정압이 진공 상태인 진공단계를 추가로 포함하는 것을 특징으로 하는 기판처리방법.
  6. 청구항 1에 있어서,
    상기 어닐링단계의 수행 후 상기 감압단계 수행 전 또는 상기 감압단계 수행 중 미리 설정된 감온시점(t3)부터 감온종점(t4)까지 온도분위기를 제2온도(T2)로부터 제3온도(T3)로 감온시키는 감온단계를 수행하는 것을 특징으로 하는 기판처리방법.
  7. 청구항 6에 있어서,
    상기 감온시점(t3) 및 상기 감온종점(t4)은,
    상기 어닐링단계의 종료시점 및 상기 감압단계의 종료시점 사이로 설정되는 것을 특징으로 하는 기판처리방법.
  8. 청구항 7에 있어서,
    상기 감온종점(t4)은, 공정압이 대기압 이하로 감압되기 이전의 시점으로 설정되는 것을 특징으로 하는 기판처리방법.
  9. 청구항 6에 있어서,
    상기 감압단계는,
    공정압을 대기압보다 큰 제6압력(P6)에서 제8압력(P8)으로 하강시키는 제1감압단계와;
    공정압을 상기 제8압력(P8)으로 유지하는 압력유지단계와;
    상기 제8압력(P8)에서 제7압력(P7)으로 하강시키는 제2감압단계를 포함하며;
    상기 감온시점(t3) 및 상기 감온종점(t4)은,
    상기 어닐링단계의 종료시점 및 상기 제1감압단계의 종료시점 사이로 설정되는 것을 특징으로 하는 기판처리방법.
  10. 청구항 6에 있어서,
    상기 감온단계는,
    상기 어닐링단계 종료 후 및 상기 감압단계 수행 전에 상기 제6압력(P6)이 유지된 상태에서 미리 설정된 감온시간동안 수행되는 것을 특징으로 하는 기판처리방법.
  11. 공정압을 제1압력(P1)에서 대기압보다 큰 제2압력(P2)으로 상승시키는 가압단계와;
    공정압을 대기압보다 큰 제6압력(P6)에서 제7압력(P7)으로 하강시키는 감압단계와;
    상온보다 높은 제2온도(T2)의 온도분위기하에서 공정압을 상기 가압단계 및 상기 감압단계 사이에서 미리 설정된 압력변화패턴으로 변화시키는 어닐링단계를 포함하며,
    상기 어닐링단계의 수행 후 상기 감압단계 수행 전 또는 상기 감압단계 수행 중 미리 설정된 감온시점(t3)부터 감온종점(t4)까지 온도분위기를 제2온도(T2)로부터 제3온도(T3)로 감온시키는 감온단계를 수행하는 것을 특징으로 하는 기판처리방법.
  12. 청구항 11에 있어서,
    상기 감온시점(t3) 및 상기 감온종점(t4)은,
    상기 어닐링단계의 종료시점 및 상기 감압단계의 종료시점 사이로 설정되는 것을 특징으로 하는 기판처리방법.
  13. 청구항 12에 있어서,
    상기 감온종점(t4)은, 공정압이 대기압 이하로 감압되기 이전의 시점으로 설정되는 것을 특징으로 하는 기판처리방법.
  14. 청구항 11에 있어서,
    상기 감압단계는,
    공정압을 대기압보다 큰 제6압력(P6)에서 제8압력(P8)으로 하강시키는 제1감압단계와;
    공정압을 상기 제8압력(P8)으로 유지하는 압력유지단계와;
    상기 제8압력(P8)에서 제7압력(P7)으로 하강시키는 제2감압단계를 포함하며;
    상기 감온시점(t3) 및 상기 감온종점(t4)은,
    상기 어닐링단계의 종료시점 및 상기 제1감압단계의 종료시점 사이로 설정되는 것을 특징으로 하는 기판처리방법.
  15. 청구항 11에 있어서,
    상기 감온단계는,
    상기 어닐링단계 종료 후 및 상기 감압단계 수행 전에 상기 제6압력(P6)이 유지된 상태에서 미리 설정된 감온시간동안 수행되는 것을 특징으로 하는 기판처리방법.
KR1020210043412A 2021-04-02 2021-04-02 기판처리방법 KR20220137384A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210043412A KR20220137384A (ko) 2021-04-02 2021-04-02 기판처리방법
US17/550,510 US12027371B2 (en) 2021-04-02 2021-12-14 Substrate processing method
JP2021203554A JP7350829B2 (ja) 2021-04-02 2021-12-15 基板処理方法
CN202111541201.9A CN115206829A (zh) 2021-04-02 2021-12-16 基板处理方法
TW110147430A TWI815248B (zh) 2021-04-02 2021-12-17 基板處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210043412A KR20220137384A (ko) 2021-04-02 2021-04-02 기판처리방법

Publications (1)

Publication Number Publication Date
KR20220137384A true KR20220137384A (ko) 2022-10-12

Family

ID=83448347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210043412A KR20220137384A (ko) 2021-04-02 2021-04-02 기판처리방법

Country Status (5)

Country Link
US (1) US12027371B2 (ko)
JP (1) JP7350829B2 (ko)
KR (1) KR20220137384A (ko)
CN (1) CN115206829A (ko)
TW (1) TWI815248B (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0551295A (ja) * 1991-03-15 1993-03-02 Sumitomo Metal Ind Ltd 化合物半導体基板の製造方法
US6555394B2 (en) * 1995-11-28 2003-04-29 Samsung Electronics Co., Ltd. Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
KR100425463B1 (ko) * 2001-09-10 2004-03-30 삼성전자주식회사 산소를 함유하는 활성화된 기체 분위기에서의 탄탈륨산화막 형성 방법 및 유전막 형성 방법
US7084076B2 (en) * 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
US7829457B2 (en) * 2009-02-20 2010-11-09 Asm International N.V. Protection of conductors from oxidation in deposition chambers
JP2011176028A (ja) 2010-02-23 2011-09-08 Utec:Kk 加圧式ランプアニール装置、薄膜の製造方法及び加圧式ランプアニール装置の使用方法
US20130023112A1 (en) * 2011-07-22 2013-01-24 Applied Materials, Inc. Methods for post dopant implant purge treatment
JP6065366B2 (ja) * 2012-01-30 2017-01-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6665032B2 (ja) 2015-08-26 2020-03-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6670791B2 (ja) * 2017-03-30 2020-03-25 東京エレクトロン株式会社 流量制御器を検査する方法及び被処理体を処理する方法
US11823907B2 (en) 2019-10-16 2023-11-21 Wonik Ips Co., Ltd. Processing method for substrate
US20210317575A1 (en) 2020-04-14 2021-10-14 Wonik Ips Co., Ltd. Substrate processing apparatus
KR20220026713A (ko) 2020-08-26 2022-03-07 주식회사 원익아이피에스 기판처리방법과, 그에 따른 기판처리장치 및 반도체 소자 제조방법
KR20220056750A (ko) 2020-10-28 2022-05-06 주식회사 원익아이피에스 기판 처리 방법

Also Published As

Publication number Publication date
TWI815248B (zh) 2023-09-11
CN115206829A (zh) 2022-10-18
US20220319853A1 (en) 2022-10-06
JP2022158876A (ja) 2022-10-17
US12027371B2 (en) 2024-07-02
TW202240696A (zh) 2022-10-16
JP7350829B2 (ja) 2023-09-26

Similar Documents

Publication Publication Date Title
TW509963B (en) Method for manufacturing a semiconductor device and device for manufacturing a semiconductor
US10636649B2 (en) Method and apparatus for forming silicon oxide film on tungsten film
JP2018198288A (ja) シリコン窒化膜の成膜方法および成膜装置
KR102540252B1 (ko) 반도체 소자의 제조 방법
US12024777B2 (en) Method of processing substrate
CN112166491A (zh) 用来实现高温清洁以供快速处理晶片的技术
CN112670205A (zh) 基板处理方法
CN114616650A (zh) 基板处理方法、基板处理装置和纳米线或纳米片的晶体管的制造方法
US11450531B2 (en) Atomic layer etching method
KR20220137384A (ko) 기판처리방법
JP2023118970A (ja) 基板処理方法、該方法を用いる基板処理装置及び半導体素子製造方法
KR20230067944A (ko) 기판처리방법
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
KR20230001280A (ko) 챔버내부처리방법 및 기판처리방법
KR100735523B1 (ko) 반도체 소자 제조 방법
KR20060111224A (ko) 반도체 소자의 제조방법
KR20230090855A (ko) 기판처리방법
KR20240046948A (ko) 기판처리방법
KR20240085581A (ko) 기판처리방법
KR20060073048A (ko) 반도체 소자의 게이트 형성 방법
KR20220036298A (ko) 기판 처리 방법
TW202316519A (zh) 處理基板的方法
KR20240069416A (ko) 기판 처리 장치의 챔버 내부 표면의 보호막 형성 방법
JP2024025270A (ja) 成膜方法および成膜装置
JP2024044428A (ja) エッチング方法およびエッチング装置