TW202109787A - 半導體器件及其製造方法 - Google Patents

半導體器件及其製造方法 Download PDF

Info

Publication number
TW202109787A
TW202109787A TW109128613A TW109128613A TW202109787A TW 202109787 A TW202109787 A TW 202109787A TW 109128613 A TW109128613 A TW 109128613A TW 109128613 A TW109128613 A TW 109128613A TW 202109787 A TW202109787 A TW 202109787A
Authority
TW
Taiwan
Prior art keywords
die
semiconductor device
micro
cooling
fluid
Prior art date
Application number
TW109128613A
Other languages
English (en)
Other versions
TWI735317B (zh
Inventor
吳仲融
志航 董
邵棟樑
蕭勝聰
王仁佑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/798,431 external-priority patent/US11387164B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109787A publication Critical patent/TW202109787A/zh
Application granted granted Critical
Publication of TWI735317B publication Critical patent/TWI735317B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體器件包括封裝件及冷卻蓋。封裝件包括第一晶粒，第一晶粒具有主動表面及與主動表面相對的後表面。後表面具有冷卻區及封閉冷卻區的外圍區。第一晶粒包括位於後表面的冷卻區中的微溝槽。冷卻蓋堆疊在第一晶粒上。冷卻蓋包括位於冷卻區之上且與微溝槽連通的流體入口端口及流體出口端口。

Description

半導體器件及其製造方法
隨著電子產品不斷小型化，封裝晶粒的散熱（heat dissipation）已成為封裝技術的重要問題。另外，對於多晶粒封裝來說，晶粒的排列已影響到晶粒之間的資料傳輸速度及封裝產品的可靠性。
以下公開內容提供諸多不同的實施例或實例以實施所提供主題的不同特徵。下文闡述組件及排列的具體實例以使本公開簡明。當然，這些僅是實例並不旨在進行限制。例如，在以下說明中，第一特徵形成在第二特徵之上或形成在第二特徵上可包括第一特徵與第二特徵形成為直接接觸的實施例，且更可包括額外特徵可形成在第一特徵與第二特徵之間以使第一特徵與第二特徵不可直接接觸的實施例。另外，本公開可在各種實例中重複使用元件符號及/或字母。此重複使用是出於簡明及清晰目的，本質上並不規定所論述的各種實施例及/或配置之間的關係。
此外，為便於說明，本文中可使用例如「在…下邊（beneath）」、「在…下方（below）」、「下部（lower）」、「在…上方（above）」、「上部（upper）」等空間相對性用語來闡述一個元件或特徵與另外的元件或特徵的關係，如圖中所說明。除圖中所繪示的取向之外，所述空間相對性用語更旨在囊括器件在使用或操作中的不同取向。可以其他方式對設備進行取向（旋轉90度或處於其他取向），且同樣地可對本文中所使用的空間相對描述符加以相應地闡釋。
更可包括其他的特徵及製程。例如，可包括測試結構來輔助對三維（three dimensional，3D）封裝或三維積體電路（three dimensional integrated circuit，3DIC）器件進行驗證測試。所述測試結構可包括例如形成在重佈線層中或形成在基底上的測試接墊（test pad），所述測試墊允許對三維封裝或三維積體電路進行測試，允許使用探針及/或探針卡（probe card）等。可對中間結構及最終結構執行驗證測試。另外，本文中所公開的結構及方法可與測試方法結合使用，所述測試方法包括在中間階段驗證出已知良好的晶粒（known good die）以提高良率且降低成本。
圖1A到圖1F是示出根據本公開一些實施例的在封裝件10的製造方法的各個階段形成的結構的示意性剖視圖。參考圖1A，提供半導體晶圓100。在一些實施例中，半導體晶圓100可被劃分成多個晶粒110。在一些實施例中，半導體晶圓100可以是由半導體材料（例如，周期表中III-V族的半導體材料）製成的晶圓。在一些實施例中，半導體晶圓100可包含：元素半導體材料，例如矽或鍺；化合物半導體材料，例如碳化矽、砷化鎵、砷化銦或磷化銦；或合金半導體材料，例如矽鍺、碳化矽鍺、磷化鎵砷或磷化銦鎵。舉例來說，半導體晶圓100可以是矽塊晶圓。在一些實施例中，晶粒110是半導體晶圓100的部分且每一晶粒100的側壁沿著切割線C-C延伸。每一晶粒110可包括半導體基底111，半導體基底111是半導體晶圓100的半導體基底101的一部分。多個接觸墊113及鈍化層115可形成在半導體晶圓100的前側表面101a上。在圖1A中，示出兩個晶粒110以表示形成在半導體晶圓100中的多個晶粒110，但半導體晶圓100中可形成多於兩個的晶粒110。晶粒110中的每一者可包括形成在半導體基底111中的主動組件（例如，電晶體等）及可選地包括形成在半導體基底111中的無源組件（例如，電阻器、電容器、電感器等）。晶粒110中的每一者可以是邏輯晶粒，例如中央處理單元（central processing unit，CPU）晶粒、圖形處理單元（graphic processing unit，GPU）晶粒、微控制單元（micro control unit，MCU）晶粒、輸入/輸出（input-output，I/O）晶粒、基帶（baseband，BB）晶粒或應用處理器（application processor，AP）晶粒。在一些替代實施例中，晶粒110可以是記憶體晶粒，例如高頻寬記憶體（high bandwidth memory，HBM）晶粒。
在一些實施例中，接觸墊113形成在每一晶粒110的半導體基底111的主動表面111a上。即，每一主動表面111a可對應於半導體晶圓100的半導體基底101的前側表面101a的一部分。在某些實施例中，接觸墊113包括鋁墊、銅墊或其他適合的金屬墊。如圖1A中所示，鈍化層115在半導體晶圓100的前側表面101a之上延伸。在一些實施例中，鈍化層115形成有顯露出接觸墊113的開口。在一些實施例中，鈍化層115可以是單層結構或多層結構，其包括氧化矽層、氮化矽層、氮氧化矽層、由其他適合的介電材料形成的介電層或其組合。鈍化層115的開口可至少部分地暴露出接觸墊113。
參考圖1B，在一些實施例中，微溝槽120形成在半導體基底111的與主動表面111a相對的後表面111r上。在一些實施例中，通過移除半導體基底111的部分形成微溝槽120。在一些實施例中，可經由蝕刻製程形成微溝槽120。在一些實施例中，蝕刻製程包括幹式蝕刻製程或濕式蝕刻製程。在一些替代實施例中，可經由切割製程形成微溝槽120。在一些實施例中，可採用雷射鋸割或機械晶粒鋸割作為切割製程。在一些實施例中，經由蝕刻製程或切割製程形成微溝槽120，使得微溝槽120可以節約成本的方式形成。在一些實施例中，在形成微溝槽120的情况下，可在晶粒110的後表面111r上同時形成多個不連續圖案117。舉例來說，不連續圖案117位於兩個鄰近的微溝槽120之間。在一些實施例中，在半導體基底111的部分被移除以形成微溝槽120之後，不連續圖案117是存留在晶粒110的後表面111r上的半導體微結構。在一些實施例中，微溝槽120部分地穿入半導體基底111，且半導體基底111的部分可在微溝槽120的側面及底部處暴露出來。即，微溝槽120的深度D（從後表面111r的水平高度到微溝槽120的底部的距離）可小於半導體基底111的最大厚度T111。在一些實施例中，不連續圖案117被連續環圖案119封閉。在一些實施例中，不連續圖案117位於晶粒110的冷卻區CR中，且連續環圖案119位於圍繞冷卻區CR的外圍區PR中。在一些實施例中，最大厚度T111可對應於外圍區PR（與連續環圖案119對應）的厚度。
參考圖1B及圖1C，對半導體晶圓100實行單體化製程以分離出個別晶粒110。舉例來說，沿著排列在個別晶粒110之間的切割線CC貫穿半導體晶圓100的整個厚度切割半導體晶圓100。在一些實施例中，單體化製程通常涉及使用機械晶粒鋸割及/或雷射鋸割來實行晶圓鋸切製程。
參考圖1D，將晶粒110結合到中介層200。在一些實施例中，中介層200包括半導體基底210、形成在半導體基底210中的半導體穿孔（through semiconductor via，TSV）220及形成在半導體基底210的一側上的內連結構230。半導體基底210可由與晶粒110的半導體基底111的材料相同的材料製成，因此本文中不再對其加以贅述。在一些實施例中，中介層200包括矽晶圓。
在一些實施例中，在半導體基底210上設置內連結構230，且內連結構230包括介電層231及導延伸穿過介電層231的導電跡線233。為簡單起見，將介電層231示為單個介電層且將導電跡線233示為嵌置在介電層231中。然而，從製造製程的角度看，介電層231由至少兩個介電層構成。導電跡線233可夾置在兩個鄰近的介電層之間。導電跡線233中的一些導電跡線可垂直地延伸穿過介電層231以建立內連結構230的不同金屬化層級之間的電連接。在一些實施例中，可將最外介電層231（當介電層231中存在多個介電層時）圖案化以暴露出下伏的導電跡線233。在一些實施例中，介電層231的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯（benzocyclobutene，BCB）、聚苯並噁唑（polybenzoxazole，PBO）或任何其他適合的聚合物系介電材料。介電層231例如可通過適合的製作技術來形成，例如旋轉塗布、化學氣相沉積（chemical vapor deposition，CVD）、電漿增强化學氣相沉積（plasma-enhanced chemical vapor deposition，PECVD）等。在一些實施例中，導電跡線233的材料包括鋁、鈦、銅、鎳、鎢或其合金。可通過例如電鍍、沉積及/或微影及蝕刻形成導電跡線233。應注意，圖1D中所示出的介電層231的數目及導電跡線233的數目僅出於說明目的，而本公開並不僅限於此。在一些替代實施例中，可根據電路設計形成更少層或更多層的介電層231或導電跡線233。
如圖1D中所說明，在半導體基底210中形成半導體穿孔半導體穿孔220以提供雙側電連接。在一些實施例中，半導體穿孔220的一端連接到內連結構230的導電跡線233且另一端經由導電端子300連接到晶粒110。在一些實施例中，半導體穿孔220的材料包括一種或多種金屬。舉例來說，半導體穿孔220的金屬材料包括銅、鈦、鎢、鋁、其組合等。
在一些實施例中，晶粒110經由導電端子300結合到中介層200。在一些實施例中，導電端子300是安置在半導體穿孔220及/或接觸墊113上的微凸塊。在一些實施例中，晶粒110設置有面向中介層200的主動表面111a（上面形成有接觸墊113的表面）。即，上面形成有微溝槽120的後表面111r背對中介層200。在一些實施例中，後表面111r被稱為晶粒110的上部表面。
儘管圖1A到圖1D示出在後表面111r已被圖案化以形成微溝槽120之後再將晶粒110結合到中介層200，但本公開並不僅限於此。在一些替代實施例中，可在移除半導體基底111的部分以形成微溝槽120之前將晶粒110放置在中介層200上，如圖1E中所示。隨後，可在後表面111r上形成微溝槽120以獲得圖1D中所示的結構。即，在一些實施例中，可在將晶粒110結合到中介層200之後再形成微溝槽120。
參考圖1F，將圖1D中所示的結構放置在基底400上以獲得封裝件10。舉例來說，可將頂部上結合有晶粒110的中介層200連接到基底400，例如印刷電路板、母板等。在一些實施例中，中介層200設置在晶粒110與基底400之間。如圖1F中所示，在中介層200與基底400之間形成多個連接端子500以建立中介層200與基底400之間的電連接。在一些實施例中，連接端子500可以是受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊。在一些實施例中，可經由回焊製程（reflow process）等將中介層200緊固到基底400。在一些實施例中，封裝件10可被稱為基底上晶圓上晶片（chip on wafer on substrate，CoWoS）封裝件。
圖2A及圖2B分別是晶粒110A、晶粒110B的示意性俯視圖。在一些實施例中，可由晶粒110A或晶粒110B替換圖1F中所示封裝件10的晶粒110。參考圖2A，晶粒110A具有被外圍區PR圍繞的冷卻區CR。在一些實施例中，冷卻區CR中形成有條帶形微溝槽120A。在一些實施例中，條帶形微溝槽120A彼此平行。在一些實施例中，條帶形微溝槽120A也平行於晶粒110A的邊緣110s中的一者。在一些實施例中，所述晶粒110A具有位於兩個鄰近的條帶形微溝槽120A之間的條帶形圖案117A以及環繞微溝槽120A及條帶形圖案117A的連續環圖案119。在一些實施例中，條帶形圖案117A對應於圖1F中所示不連續圖案117。在一些實施例中，條帶形圖案117A位於冷卻區CR中且連續環圖案119位於外圍區PR中。在一些實施例中，條帶形圖案117A連接到連續環圖案119。舉例來說，在圖2A的俯視圖中，連續環圖案119可被劃分成四個區段1191、1192、1193及1194，這四個區段接合在一起以形成正方形環圖案。在一些實施例中，條帶形圖案117A連接到區段1192及區段1194。
參考圖2B，晶粒110B具有被外圍區PR圍繞的冷卻區CR。在一些實施例中，網狀微溝槽120B形成在冷卻區CR中。在一些實施例中，晶粒110B具有被網狀微溝槽120B環繞的微柱117B以及環繞網狀微溝槽120B及微柱117B的連續環圖案119。在一些實施例中，微柱117B對應於圖1F中所示不連續圖案117。在一些實施例中，微柱117B位於冷卻區CR中，且連續環圖案119位於外圍區PR中。在一些實施例中，微柱117B排列成陣列且與連續環圖案119間隔開。在一些實施例中，微柱117B通過網狀微溝槽120B彼此間隔開。在一些實施例中，可通過沿著第一方向延伸的微溝槽121及沿著與第一方向相交的第二方向延伸的微溝槽122形成網狀微溝槽120B。在一些實施例中，第一方向與第二方向可相對於彼此垂直，但本發明並不僅限於此。在一些實施例中，也可包括沿著與第一方向及第二方向相交的額外方向延伸的額外微溝槽（未示出）。
在一些實施例中，可以不同的形狀形成微柱117B。圖3A到圖3C分別是根據本公開一些實施例的微柱117B1、微柱117B2及微柱117B3的示意性俯視圖。參考圖3A，微柱117B1從俯視圖看可以是正方形圖案，且可被稱為正方形微柱。參考圖3B，微柱117B2從俯視圖看可以是菱形圖案，且可被稱為菱形微柱。參考圖3C，微柱117B3從俯視圖看可以是三角形圖案，且可被稱為三角形微柱。應注意，本發明並不僅限於此。在一些替代實施例中，圖2B的微柱117B可呈與圖3A到圖3C中所示的形狀不同的形式。另外，儘管圖2B示出晶粒110B包括具有相同形狀的微柱117B，但本發明並不僅限於此。在一些替代實施例中，晶粒110B可包括具有不同形狀的微柱117B。舉例來說，可在晶粒110B中同時看到正方形微柱117B1與三角形微柱117B3的組合。
圖4A及圖4B、圖5A及圖5B以及圖6A及圖6B分別是根據本公開一些實施例的晶粒1101、晶粒1102及晶粒1103的示意性剖視圖。在一些實施例中，可由晶粒1101、晶粒1102或晶粒1103替換圖1F中所示封裝件10的晶粒110。圖4A、圖5A及圖6A的示意性剖視圖可沿著圖2A的線I-I（跨越多個條帶形圖案117A延伸）或沿著圖2B的線I-I及線III-III（跨越多個微柱117B延伸）中的一者截取。類似地，圖4B、圖5B及圖6B的示意性剖視圖可沿著圖2A的線II-II或沿著圖2B的線II-II及線IV-IV中的一者（沿著條帶形微溝槽120A的底部或網狀微溝槽120B的底部，以避開不連續圖案117）截取。
參考圖4A及圖4B，通過幹式蝕刻形成晶粒1101的微溝槽1201。在一些實施例中，微溝槽1201可以是圖2A中所示條帶形微溝槽120A或圖2B中所示網狀微溝槽120B。在一些實施例中，在晶粒1101的後表面111r上施加圖案化罩幕（未示出）後續接著進行深反應性離子蝕刻（deep reactive-ion etching，DRIE）來形成微溝槽1201。在一些實施例中，圖案化罩幕覆蓋晶粒1101的外圍區PR且覆蓋半導體基底111的部分，所述半導體基底111的所述部分稍後形成不連續圖案1171。與此同時，圖案化罩幕暴露出冷卻區CR的一些部分，從所述冷卻區CR的所述暴露部分移除半導體基底111以形成微溝槽1201。在蝕刻步驟之後，可移除圖案化罩幕。在一些實施例中，通過幹式蝕刻形成微溝槽1201可使微溝槽1201形成實質上矩形的輪廓。即，微溝槽1201的底表面1201b（半導體基底111的在微溝槽1201的底部處暴露出的表面）及微溝槽1201的側壁1201s可實質上筆直。在一些實施例中，側壁1201s可以實質上直角與底表面1201b接合。在一些實施例中，微溝槽1201的側壁1201s可被視為不連續圖案1171的側邊緣。即，在一些實施例中，不連續圖案1171可具有實質上筆直的側邊緣。在一些實施例中，微溝槽1201的深度D（後表面111r的水平高度與底表面1201b的水平高度之間的距離）可處於從5 µm到700 µm範圍內。在一些實施例中，微溝槽1201的寬度W（一個微溝槽1201的沿著與微溝槽1201的延伸方向垂直的方向面向彼此的側壁1201s之間的距離）可處於從5 µm到500 µm範圍內。在一些實施例中，不連續圖案1171的節距P（緊鄰的不連續圖案1171的對應側邊緣（即側壁1201s）之間的距離）可處於從6 µm到1000 µm範圍內。在一些實施例中，可按照微溝槽1201的沿著微溝槽1201的延伸方向面向彼此的側壁1201s之間的距離來測量微溝槽1201的長度L（例如，與寬度W的測量方向垂直）。在一些實施例中，沿著同一方向，微溝槽1201的長度L可以是晶粒1101的長度的大約85%。舉例來說，微溝槽1201的長度L可處於從5 mm到29 mm範圍內。
參考圖5A及圖5B，通過採用機械晶粒鋸割的切割製程來形成晶粒1102的微溝槽1202。在一些實施例中，微溝槽1202可以是圖2A中所示條帶形微溝槽120A或圖2B中所示網狀微溝槽120B。在一些實施例中，可通過機械晶粒鋸割移除半導體基底111的一部分來獲得條帶形微溝槽。在一些實施例中，可通過機械晶粒鋸割沿著第一方向形成微溝槽（例如，圖2B的微溝槽121）且然後沿著與第一方向相交的一個或多個方向形成微溝槽（例如，圖2B的微溝槽122）來獲得網狀微溝槽。在一些實施例中，當使用機械晶粒鋸割形成微溝槽1202時，微溝槽1202的側壁1202s可實質上筆直，而底表面1202b可具有彎曲的輪廓。在一些實施例中，微溝槽1202的側壁1202s與底表面1202b之間的接合處的角度可大於90度。即，在晶粒1102中，不連續圖案1172可在基部（不連續圖案1172從半導體基底111出現的地方）處較大，且朝向頂部（例如，在後表面111r的水平高度處）一直變窄而達到實質上恒定的寬度。在一些實施例中，微溝槽1202的深度D、節距P、寬度W及長度L的範圍可類似於圖4A及圖4B中所示微溝槽1201的深度D、節距P、寬度W及長度L的範圍。如圖5A及圖5B中所示，微溝槽1202的深度D可被視為從後表面111r的水平高度到微溝槽1202的最底部點的距離。換句話說，微溝槽120的深度D是微溝槽1202的最大深度。節距P、寬度W及長度L可被視為類似於先前參考圖4A及圖4B所論述的節距P、寬度W及長度L。在一些實施例中，微溝槽1202的側壁1202s的表面粗糙度（算術平均粗糙度（arithmetic average roughness））處於從5 µm到1000 µm範圍內。
參考圖6A及圖6B，通過採用雷射鋸割的切割製程來形成晶粒1103的微溝槽1203。在一些實施例中，微溝槽1202可以是圖2A中所示條帶形微溝槽120A或圖2B中所示網狀微溝槽120B。在一些實施例中，可通過雷射鋸割移除半導體基底111的一部分來獲得條帶形微溝槽。在一些實施例中，可通過雷射鋸割沿著第一方向形成微溝槽（例如，圖2B的微溝槽121）且然後沿著與第一方向相交的一個或多個方向形成微溝槽（例如，圖2B的微溝槽122）來獲得網狀微溝槽。在一些實施例中，當使用雷射鋸割形成微溝槽1202時，微溝槽1203的側壁1203s可以是傾斜的且底表面1203b可具有彎曲的輪廓。在一些實施例中，微溝槽1203的側壁1203s與底表面1203b之間的接合處的角度可大於90度。此外，後表面111r的水平高度與微溝槽1203的側壁1203s之間的角度α可處於從45度到90度範圍內。即，在晶粒1103中，不連續圖案1173可具有截斷固體（truncated solid）（截錐體（frusta））形狀，即在基部處較大且朝向頂部（例如，在後表面111r的水平高度處）變窄。在一些實施例中，微溝槽1203的深度D、節距P、寬度W及長度L的範圍可類似於圖4A及圖4B中所示微溝槽1201的深度D、節距P、寬度W及長度L。在一些實施例中，微溝槽1203的側壁1203s的表面粗糙度（算術平均粗糙度）處於從5 µm到1000 µm範圍內。
圖7A是根據本公開一些實施例的晶粒1104的示意性俯視圖。圖7B及圖7C分別是根據本公開一些實施例的晶粒1104的沿著圖7A的線I-I及線II-II截取的示意性剖視圖。在一些實施例中，經由濕式蝕刻製程在晶粒1104中形成微溝槽1204。在一些實施例中，可在施加蝕刻劑之前在半導體基底111上設置圖案化輔助罩幕（未示出）。圖案化輔助罩幕可包括暴露出一些區的開口，從所述暴露的區移除半導體基底111的部分以形成微溝槽1204。在一些實施例中，可依據半導體基底111的材料及所使用蝕刻劑的組成來確定微溝槽的形狀。舉例來說，當半導體基底111由晶體矽製成時，蝕刻劑可包含KOH，且可通過暴露出矽的(111)表面（米勒指數（miller index））來形成微溝槽1204。即，微溝槽1204的側壁1204s可在微溝槽1204的底部處彼此斜向接合，且微溝槽1204的底表面1204b可對應於兩個側壁1204s的接合處。在一些實施例中，底表面1204b具有實質上筆直的輪廓。此外，鄰近微溝槽1204的側壁1204s可彼此直接接合，從而使不連續圖案1174具有包括三角形基部的棱柱形狀。即，不連續圖案1174可包括具有三角棱柱形狀（triangular prismatic shape）且彼此平行延伸的條帶形圖案。在一些實施例中，兩個鄰近不連續圖案（也稱為條帶形圖案）1174的相向側壁1204s可構成將鄰近條帶形圖案1174分隔開的微溝槽1204的側壁1204s。在這些實施例中，微溝槽1204的寬度W與微溝槽1204的節距P可一致，且按照鄰近條帶形圖案1174的尖端之間的距離進行測量。然而，本發明並不僅限於此。圖7D是根據一些替代實施例的晶粒1105的示意性剖視圖。圖7D的剖視圖可沿著與圖7A的線I-I對應的位置截取。在晶粒1105中，微溝槽1205也是經由濕式蝕刻形成，不連續圖案1175可以是梯形棱柱（trapezoidal prism），且節距P可大於微溝槽1205的寬度W。
圖8A是根據本公開一些實施例的半導體器件15的示意性剖視圖。在一些實施例中，半導體器件15包括封裝件10及堆疊在封裝件10上的冷卻蓋600A。在一些實施例中，中介層200、晶粒110及冷卻蓋600A依序堆疊在封裝件10的基底400上。在一些實施例中，冷卻蓋600A面向晶粒110的後表面111r。在一些實施例中，冷卻蓋600A在冷卻區CR之上且在外圍區PR的一部分或外圍區PR的全部之上延伸。在一些實施例中，冷卻蓋600A包括殼體（casing）610及流體端口620。在一些實施例中，殼體包括底板面板（也稱為面板）612、側面板（也稱為面板）614且可選地包括頂板面板（也稱為面板）616。在一些實施例中，底板面板612、側面板614及頂板面板616可組裝在一起以形成殼體610。舉例來說，側面板614可將底板面板612與頂板面板616接合起來。在一些實施例中，流體端口620包括流體入口端口620in及流體出口端口620out。在一些實施例中，冷卻蓋600A被設置成使底板面板612面向晶粒110的後表面111r。底板面板612與晶粒110的後表面111r之間可形成循環空間CS，微溝槽120及不連續圖案117位於所述循環空間CS中。在一些實施例中，流體端口620連接到流體通道630。在一些實施例中，流體端口620包括流體入口端口620in及流體出口端口620out。類似地，流體通道620包括流體入口通道630in及流體出口通道630out。在一些實施例中，流體通道630至少部分地在冷卻區CR之上延伸。如此，流體端口620及流體通道630與循環空間CS及微溝槽120流體連通。在一些實施例中，流體端口620具有位於側面板614上的開口。舉例來說，流體端口620在相對的側面板614（面向彼此的非鄰近側面板614）中敞開，且通過流體通道630連接到底板面板612。即，流體入口端口620in可通過流體入口通道630in連接到底板面板612，且流體出口端口620out可通過流體出口通道630out連接到底板面板612。在一些實施例中，流體入口端口620in可包括：界面管道622in，在側面板614中的一者中敞開；以及連接管道624in，將界面管道622in與流體入口通道630in接合起來。在一些實施例中，界面管道622in的橫截面面積可大於連接管道624in的橫截面面積。在一些實施例中，界面管道622in及連接管道624in可以是圓形管道。在一些替代實施例中，界面管道622in及連接管道624in可以是矩形管道。在一些實施例中，流體出口端口620out具有與流體入口端口620in類似的結構。即，流體出口端口620out具有界面管道622out及連接管道624out。在一些實施例中，界面管道622in、622out及連接管道624in、624out沿著第一方向延伸。在一些實施例中，第一方向與流體端口620在其中敞開的側面板614正交。在一些實施例中，流體通道630沿著與第一方向不同的第二方向延伸。在一些實施例中，第二方向平行於側面板614的平面。在一些實施例中，第二方向與底板面板612正交。舉例來說，第二方向垂直於第一方向。
在一些實施例中，底板面板612包括容納密封環700的密封溝槽640。在一些實施例中，密封環700設置在冷卻蓋600A與晶粒110之間以對循環空間CS進行密封。在一些實施例中，密封環700設置在外圍區PR中的連續環圖案119上。在一些實施例中，流體端口620及/或流體通道630在底板面板612的被密封溝槽640封閉的區域中敞開。在一些實施例中，密封環700可包含黏合材料且可將冷卻蓋600A緊固到晶粒110。在一些實施例中，經由密封環700密封循環空間CS便於安置及替換冷卻蓋600A。
應注意，儘管圖8A說明CoWoS封裝件10貼合到冷卻蓋600A，但本發明並不僅限於此。在一些替代實施例中，其他類型的封裝件10可組裝有冷卻蓋600A。舉例來說，在一些替代實施例中，積體扇出型（integrated fan-out，InFO）封裝件也可組裝有冷卻蓋600。
圖8B是根據本公開一些實施例的在使用中的半導體器件15的示意性剖視圖。圖8C是根據本公開一些實施例的在使用中的半導體器件15的示意性俯視圖。在一些實施例中，圖8B及圖8C示出有冷卻流體CL（通過箭頭示意性表示）流過的半導體器件15。應注意，雖然在圖8C中微溝槽120是網狀微溝槽（類似於圖2B的晶粒110B），但本發明並不僅限於此。在一些替代實施例中，半導體器件15可包括具有根據上文所公開實施例中任一者的微溝槽120及不連續圖案117的晶粒110，例如，微溝槽120是條帶形微溝槽（類似於圖2A所示晶粒110A）。
在一些實施例中，冷卻流體CL是冷卻劑。在一些實施例中，冷卻流體CL是水系冷卻劑（water-based coolant）。在一些實施例中，將添加劑添加到水中以產生冷卻流體CL。添加劑的實例包括表面活性劑（surfactant）、緩蝕劑（corrosion inhibitor）、抗微生物劑（biocide）、防凍劑（antifreeze）等。在一些實施例中，冷卻流體CL可從流體入口端口620in進入冷卻蓋600A。在一些實施例中，流體入口端口620in及流體出口端口620out連接到冷卻系統（未示出），冷卻系統可包括通過管道系統接合的泵與散熱器。界面管道622in及622out可接合到冷卻系統的管道系統。泵可驅使冷卻流體CL經由流體入口端口620到達冷卻蓋600A。舉例來說，冷卻流體CL可經由界面管道622in進入半導體器件15。此後，冷卻流體CL行進穿過連接管道624in而到達流體入口通道630in。然後，冷卻流體CL穿過流體入口通道630in而到達冷卻空間CS。在冷卻空間CS中，冷卻流體CL可直接接觸晶粒110的冷卻區CR。舉例來說，冷卻流體CL可在晶粒110的後表面111r之上穿行。在一些實施例中，冷卻流體CL可進入微溝槽120的一端，穿行過微溝槽120，並從微溝槽120的另一端離開微溝槽120。舉例來說，如圖8C中所示，當微溝槽120是由沿著兩個方向延伸的相交的條帶形微溝槽形成的網狀微溝槽時（如關於圖2B所示晶粒110B所說明），冷卻流體CL的第一流動方向D1可平行於條帶形微溝槽的延伸方向中的一者。然而，冷卻流體也可沿著第二方向D2於在相交方向上延伸的條帶形微溝槽中流動。在一些實施例中，流體入口通道630in及流體出口通道630out可具有伸長形狀（elongated shape），其伸長方向相對於微溝槽120的延伸方向偏斜。在一些實施例中，流體入口通道630in的伸長方向及流體出口通道630out的伸長方向可垂直於微溝槽120中的至少一些微溝槽的延伸方向。在一些實施例中，流體入口通道630in及流體出口通道630out可跨越多個不連續圖案117及多個微溝槽120而敞開。在一些實施例中，冷卻流體CL可過填充微溝槽120且更覆蓋不連續圖案117。在離開微溝槽120之後，冷卻流體CL可穿行過流體出口通道630out並從流體出口端口620out離開半導體器件15。
在一些實施例中，晶粒110的溫度在使用期間可升高。在一些實施例中，晶粒110在使用期間的溫度可高於冷卻蓋600A的溫度及冷卻流體CL的溫度。在一些實施例中，當冷卻流體CL在晶粒110之上穿行時，冷卻流體CL與晶粒110之間可發生熱量交換。舉例來說，冷卻流體CL可因與晶粒110接觸而變暖，使得流體出口端口620out處的冷卻流體CL的溫度可高於流體入口端口620in處的冷卻流體CL的溫度。在一些實施例中，冷卻流體CL可經由流體出口端口620out再次進入到冷卻系統的管道系統中。在一些實施例中，可先通過散熱器使冷卻流體CL冷卻，再將冷卻流體CL泵送回到半導體器件15中。在一些實施例中，冷卻流體CL與半導體基底111直接接觸。即，冷卻流體CL與半導體基底111之間可無需中間熱界面材料（thermal interface material，TIM）而實現熱量交換。在一些實施例中，去除通過熱界面材料的熱路徑可增大半導體器件15的熱阻。
圖9A是根據本公開一些實施例的半導體器件25的示意性剖視圖。半導體器件25包括封裝件10及冷卻蓋600B。圖9A中所示半導體器件25類似於圖8A中所示半導體器件15，因此本文中不再對其加以贅述。在一些實施例中，半導體器件25更包括螺釘810且冷卻蓋600B更包括穿透過頂板面板616及底板面板612的垂直管道650。在一些實施例中，垂直管道650可以是螺釘孔，且可經由螺釘810將蓋600B緊固到封裝件10。在一些實施例中，垂直管道650是從頂板面板616到底板面板612縱貫殼體610的封閉通道。在一些實施例中，螺釘810的頭可置於頂板面板616上，而螺釘810的螺紋可在配接到垂直管道650中之後扣緊到基底400中。在一些實施例中，基底400中可形成帶螺紋孔（未示出）以容納螺釘810的帶螺紋端。在一些實施例中，冷卻蓋600B具有比中介層200大的寬度，且垂直管道650設置在冷卻蓋600B中以不與中介層200交疊。即，螺釘810可沿著中介層200的外圍邊緣設置。
圖9B是根據本公開一些實施例的半導體器件35的示意性剖視圖。圖9B中所示半導體器件35類似於圖8A中所示半導體器件15，因此本文中不再對其加以贅述。在一些實施例中，半導體器件35更包括夾具820。在半導體器件35，可通過施加向內壓力將冷卻蓋600A緊固到封裝件10。舉例來說，可採用夾具820將冷卻蓋600A與封裝件10按壓在一起。在一些實施例中，可將夾具820的上臂822置於冷卻蓋600A的頂板面板616上，且夾具820的下臂824可與基底400的底表面400b接觸。基底400的底表面400b可與上面堆疊有封裝件10及冷卻蓋600A的頂部表面400t相對。在一些實施例中，夾具820的上臂822與下臂824可通過夾具主體826連接。上臂822與下臂824的共同作用（combined action）可將冷卻蓋600A與封裝件10牢固地緊固在一起。在一些實施例中，可應用多個夾具820將蓋600A固定到封裝件10。
圖9C是根據本公開一些實施例的半導體器件45的示意性剖視圖。圖9C中所示半導體器件45類似於圖8A中所示半導體器件15，因此本文中不再對其加以贅述。在一些實施例中，半導體器件45包括封裝件12及堆疊在封裝件12上的蓋600A。圖9C中所示封裝件12類似於圖8A中所示封裝件10，因此本文中不再對其加以贅述。然而，封裝件12更包括在晶粒110旁邊設置在中介層200上的晶粒130。在一些實施例中，晶粒130包括半導體基底131，半導體基底131具有：接觸墊133，形成在半導體基底131的主動表面上；及鈍化層135，覆蓋主動表面且暴露出接觸墊133的部分。在一些實施例中，晶粒130被設置成使接觸墊133面向中介層200。在一些實施例中，晶粒130經由導電端子310連接到中介層200。導電端子310可建立接觸墊133與中介層200之間的電連接。在一些實施例中，導電端子310是微凸塊。如圖9C中所示，半導體基底131的後表面131r面向冷卻蓋600A。在一些實施例中，半導體基底131的後表面131r可實質上平坦。在一些實施例中，半導體器件45更包括形成在晶粒130的後表面131r上的散熱層830。在一些實施例中，散熱層830可包含熱界面材料（TIM）。在一些實施例中，熱界面材料是黏合材料。在一些實施例中，熱界面材料包括脂系材料（grease-based material）、相變材料（phase change material）、凝膠（gel）、黏合劑、聚合物、金屬材料或其組合。在一些實施例中，熱界面材料包括鉛錫系焊料（PbSn）、銀膏（Ag）、金、錫、鎵、銦或其他適合的導熱材料。根據所使用材料的類型，可通過沉積、層壓（lamination）、印刷、鍍覆或任何其他適合的技術形成熱界面材料。在一些實施例中，熱界面材料是凝膠型材料。在一些實施例中，熱界面材料是膜型材料（例如，碳奈米管或石墨）。在一些實施例中，冷卻蓋600A經由散熱層830黏合到封裝件12的晶粒130。在一些實施例中，晶粒130可設置在冷卻蓋600A被密封溝槽640圍繞的區之外的區下方。在一些實施例中，可通過散熱層830耗散在半導體器件45的操作期間由晶粒130產生的熱量。
圖10A到圖10D分別是根據本公開一些實施例的冷卻蓋600B、600C、600D及600E的示意性立體圖。在一些實施例中，可由冷卻蓋600C、冷卻蓋600D或冷卻蓋600E來替換圖8A、圖9A、圖9B及圖9C中所示冷卻蓋600A或冷卻蓋600B。在圖10A到圖10D的立體圖中，示出對應的冷卻蓋的組件，雖然殼體610的面板612、614、616可不一定是透明的。參考圖10A，示出圖9A的冷卻蓋600B。如圖10A中所說明，流體入口端口620in及流體出口端口620out可在殼體610的相對側面板614上敞開。在一些實施例中，流體入口端口620in及流體出口端口620out分別連接到流體入口通道630in及流體出口通道630out。形成在底板面板612中的密封溝槽640可圍繞流體入口通道630in及流體出口通道630out，且可在流體入口端口620in及流體出口端口620out下方穿行。垂直管道650可形成從底板面板612到頂板面板616穿透過冷卻蓋600B的通道，且可被設計成容納螺釘（例如，圖9A中所示螺釘810）以將冷卻蓋600B緊固到下伏的封裝件（例如圖9A中所示，封裝件10）。
圖10B是根據本公開一些實施例的冷卻蓋600C的示意性立體圖。圖10B中所示冷卻蓋600C類似於圖10A中所示冷卻蓋600B，因此本文中不再對其加以贅述。然而，冷卻蓋600C可包括：多個流體端口620，具有在側面板614中的開口；以及多個流體通道630，具有在底板面板612中的開口。舉例來說，冷卻蓋600C包括：四個流體端口6201、6202，具有在側面板614中的一者中的開口；以及四個流體端口6203、6204，具有在與流體端口6201及6202在其中敞開的側面板相對的側面板614中的開口。在一些實施例中，多個流體端口620可位於不同的水平高度處。舉例來說，兩個流體端口6201及兩個流體端口6203可在比流體端口6202及6204更靠近底板面板612的第一水平高度處敞開，流體端口6202及6204可位於更靠近頂板面板616的第二水平高度處。在一些實施例中，多個流體端口620可根據流體端口620所位於的水平高度及/或有敞開的流體端口620的側面板614而連接到不同的流體通道630。舉例來說，冷卻蓋600C可包括三個流體通道630，所述三個流體通道630中的兩者流體通道（6301及6303）達到第一水平高度以上但未達到第二水平高度，且所述三個流體通道630中的一者流體通道（6302）達到第二水平高度以上。所述三個流體通道630可全部具有在底板面板612中的開口，所述開口位於被密封溝槽640封閉的區內。在一些實施例中，達到第二水平高度的流體通道6302位於未達到第二水平高度的兩個流體通道6301、6303之間，且連接到位於第二水平高度處的流體端口6202、6204。在一些實施例中，未達到第二水平高度的流體通道6301、6303與位於第一水平高度處的流體端口6201、6203連接。即，流體端口6201與流體通道6301位於流體通道6302的一側上且彼此直接連接，而流體端口6203與流體通道6303位於流體通道6302的相對側上且彼此直接連接。在一些實施例中，位於第一水平高度處的流體端口6201、6203可用作流體入口端口。另一方面，位於第二水平高度處的流體端口6202、6204可用作流體出口端口。然而，本發明並不僅限於此。在一些替代實施例中，流體入口端口可以是位於第二水平高度處的流體端口6202、6204，且流體出口端口可以是位於第一水平高度處的流體端口6201、6203。
圖10C是根據本公開一些實施例的冷卻蓋600D的示意性立體圖。冷卻蓋600D可包括多個垂直管道650、660，所述多個垂直管道650、660一端的開口位於底板面板612中且另一端的開口位於頂板面板616中。在一些實施例中，垂直管道650用作螺釘孔。在一些實施例中，垂直管道650位於密封溝槽640的封閉範圍（enclosure）之外的區中。在一些實施例中，垂直管道660是流體端口且位於被密封溝槽640封閉的區中。在一些實施例中，垂直管道660包括具有不同直徑的管道。舉例來說，垂直管道660可包括較窄流體端口661及較寬流體端口662。在一些實施例中，較窄流體端口661被設置成朝向被密封溝槽640封閉的區的拐角（corner），且較寬流體端口662設置在被密封溝槽640封閉的區的中心處。然而，本發明並不僅限於此。在一些實施例中，較窄流體端口661的直徑小於較寬流體端口662的直徑。在一些實施例中，較寬流體端口662可用作流體入口端口，且較窄流體端口661可用作流體出口端口。然而，本發明並不僅限於此。在一些實施例中，流體入口端口及流體出口端口可具有在頂板面板616中而非在側面板616中的開口。在一些實施例中，流體入口端口及流體出口端口可直接連接到底板面板612，而不存在中介流體通道。
圖10D是根據本公開一些實施例的冷卻蓋600E的示意性立體圖。圖10D中所示冷卻蓋600E類似於圖10A中所示冷卻蓋600B，因此本文中不再對其加以贅述。然而，冷卻蓋600E更包括垂直管道660，垂直管道660具有位於殼體610的頂板面板616中的開口。在一些實施例中，垂直管道660位於被密封溝槽640封閉的區中。在一些實施例中，流體端口620可連接到流體通道630，而垂直管道660可在底板面板612中直接敞開，而不存在中介流體通道。在一些實施例中，流體端口620可用作流體入口端口且垂直管道660可用作流體出口端口。在一些替代實施例中，流體端口620可用作流體出口端口且垂直管道660可用作流體入口端口。
基於上文，一種半導體器件包括封裝件及設置在封裝件上的冷卻蓋。在一些實施例中，冷卻蓋允許冷卻劑流與封裝直接接觸，從而無需使用熱界面材料。在一些實施例中，冷卻劑與封裝件的直接接觸能確保高效的熱交換，從而為封裝件提供冷卻效果。在一些實施例中，冷卻蓋與封裝件形成冷卻劑流過的循環空間。此外，在封裝件的晶粒的後表面上形成微溝槽的情况下，冷卻劑可流過微溝槽，從而提高半導體器件的散熱效率。
在本發明一些實施例中，一種半導體器件包括封裝件及冷卻蓋。所述封裝件包括第一晶粒，所述第一晶粒具有主動表面及與所述主動表面相對的後表面。所述後表面具有冷卻區及封閉所述冷卻區的外圍區。所述第一晶粒包括位於所述後表面的所述冷卻區中的多個微溝槽。所述冷卻蓋堆疊在所述第一晶粒上。所述冷卻蓋包括位於所述冷卻區之上且與所述多個微溝槽連通的流體入口端口及流體出口端口。
在本發明一些實施例中，一種半導體器件包括封裝件及冷卻蓋。所述封裝件包括基底、中介層及晶粒。所述中介層設置在所述基底之上且電連接到所述基底。所述晶粒設置在所述中介層之上且電連接到所述中介層。所述晶粒在所述晶粒的與所述中介層相對的上部表面上包括連續環圖案及被所述連續環圖案封閉的多個不連續圖案。所述冷卻蓋堆疊在所述晶粒上。所述冷卻蓋包括位於所述多個不連續圖案之上的流體入口端口及流體出口端口。
在本發明一些實施例中，一種半導體器件的製造方法包括至少以下步驟。提供晶粒。所述晶粒具有主動表面及與所述主動表面相對的後表面。所述後表面具有冷卻區及封閉所述冷卻區的外圍區。在所述後表面的所述冷卻區中形成多個微溝槽。將所述晶粒放置在中介層上，以使得所述晶粒的所述主動表面面向所述中介層。將所述中介層放置在基底上。將冷卻蓋貼合到所述晶粒的所述後表面。所述冷卻蓋包括位於所述冷卻區之上且與所述多個微溝槽連通的流體入口端口及流體出口端口。
以上內容概述了若干實施例的特徵以使熟習此項技術者可更好地理解本發明的各態樣。熟習此項技術者應瞭解，他們可易於使用本發明作為基礎來設計或修改其他製程及結構以施行本文所介紹實施例的相同目的及/或達成本文所介紹實施例的相同優點。熟習此項技術者亦應認識到，此種等效構造並不背離本發明的精神及範圍，且在不背離本發明的精神及範圍的條件下，他們可對本文作出各種改變、替代及變更。
10、12:封裝件 15、25、35、45:半導體器件 100:半導體晶圓 101、111、131、210:半導體基底 101a:前側表面 110、110A、110B、130、1101、1102、1103、1104、1105:晶粒 110s:邊緣 111a:主動表面 111r、131r:後表面 113、133:接觸墊 115、135:鈍化層 117、1171、1172、1173、1175:不連續圖案 117A:條帶形圖案 117B、117B1、117B2、117B3:微柱 119:連續環圖案 120、121、122、1201、1202、1203、1204、1205:微溝槽 120A:條帶形微溝槽 120B:網狀微溝槽 200:中介層 220:半導體穿孔 230:內連結構 231:介電層 233:導電跡線 300、310:導電端子 400:基底 400b、1201b、1202b、1203b、1204b:底表面 400t:頂部表面 500:連接端子 600A、600B、600C、600D、600E:冷卻蓋 610:殼體 612:底板面板/面板 614:側面板/面板 616:頂板面板/面板 620、6201、6202、6203、6204:流體端口 620in:流體入口端口 620out:流體出口端口 622in、622out:界面管道 624in、624out:連接管道 630、6301、6302、6303:流體通道 630in:流體入口通道 630out:流體出口通道 640:密封溝槽 650、660:垂直管道 661:較窄流體端口 662:較寬流體端口 700:密封環 810:螺釘 820:夾具 822:上臂 824:下臂 826:夾具主體 830:散熱層 1174:不連續圖案/條帶形圖案 1191、1192、1193、1194:區段 1201s、1202s、1203s、1204s:側壁 C-C:切割線 CL:冷卻流體 CS:循環空間 CR:冷卻區 D:深度 D1:第一流動方向 D2:第二方向 L:長度 P:節距 PR:外圍區 T111:最大厚度 W:寬度 I-I、II-II、III-III、IV-IV:線 α:角度
將附圖包括在內以提供對本公開內容的進一步理解且將附圖並入本說明書中並構成本說明書的一部分。圖式示出本公開的示例性實施例，且與說明一起用於解釋本公開內容的原理。 圖1A到圖1F是示出根據本公開一些實施例的在封裝件的製造方法的各個階段所形成的結構的示意性剖視圖。 圖2A及圖2B分別是根據本公開一些實施例的晶粒的示意性俯視圖。 圖3A到圖3C分別是根據本公開一些實施例的微柱的示意性俯視圖。 圖4A及圖4B分別是根據本公開一些實施例的晶粒的示意性剖視圖。 圖5A及圖5B分別是根據本公開一些實施例的晶粒的示意性剖視圖。 圖6A及圖6B分別是根據本公開一些實施例的晶粒的示意性剖視圖。 圖7A是根據本公開一些實施例的晶粒的示意性俯視圖。 圖7B到圖7D分別是根據本公開一些實施例的晶粒的示意性剖視圖。 圖8A是示出根據本公開一些實施例的半導體器件的示意性剖視圖。 圖8B是根據本公開一些實施例的在使用中的半導體器件的示意性剖視圖。 圖8C是根據本公開一些實施例的在使用中的半導體器件的示意性俯視圖。 圖9A是根據本公開一些實施例的半導體器件的示意性剖視圖。 圖9B是根據本公開一些實施例的半導體器件的示意性側視圖。 圖9C是根據本公開一些實施例的半導體器件的示意性側視圖。 圖10A到圖10D分別是根據本公開一些實施例的冷卻蓋的示意性立體圖。
10:封裝件
15:半導體器件
110:晶粒
111r:後表面
117:不連續圖案
119:連續環圖案
120:微溝槽
200:中介層
400:基底
500:連接端子
600A:冷卻蓋
610:殼體
612:底板面板/面板
614:側面板/面板
616:頂板面板/面板
620:流體端口
620in:流體入口端口
620out:流體出口端口
622in、622out:界面管道
624in、624out:連接管道
630:流體通道
630in:流體入口通道
630out:流體出口通道
640:密封溝槽
CS:循環空間
CR:冷卻區
PR:外圍區

Claims (20)

  1. 一種半導體器件，包括： 封裝件，包括第一晶粒，所述第一晶粒具有主動表面及與所述主動表面相對的後表面，其中所述後表面具有冷卻區及封閉所述冷卻區的外圍區，且所述第一晶粒包括位於所述後表面的所述冷卻區中的多個微溝槽；以及 冷卻蓋，堆疊在所述第一晶粒上，其中所述冷卻蓋包括位於所述冷卻區之上且與所述多個微溝槽連通的流體入口端口及流體出口端口。
  2. 如請求項1所述的半導體器件，更包括位於所述外圍區之上的密封環，其中所述密封環密封所述冷卻蓋與所述多個微溝槽之間的空間。
  3. 如請求項2所述的半導體器件，其中所述密封環包含黏合材料，且所述冷卻蓋通過所述密封環黏合到所述第一晶粒。
  4. 如請求項1所述的半導體器件，其中所述冷卻蓋更包括流體入口通道及流體出口通道，所述流體入口通道連接到所述流體入口端口且所述流體出口通道連接到所述流體出口端口，所述流體入口端口及所述流體出口端口分別沿著第一方向延伸，且所述流體入口通道及所述流體出口通道分別沿著與所述第一方向垂直的第二方向延伸。
  5. 如請求項1所述的半導體器件，其中所述封裝件更包括： 中介層，其中所述第一晶粒堆疊在所述中介層上，且所述主動表面電連接到所述中介層；以及 基底，其中所述中介層、所述第一晶粒及所述冷卻蓋依序堆疊在所述基底上。
  6. 如請求項1所述的半導體器件，更包括螺釘，其中所述冷卻蓋通過所述螺釘固定到所述封裝件。
  7. 如請求項1所述的半導體器件，更包括夾具，其中所述冷卻蓋通過所述夾具固定到所述封裝件。
  8. 如請求項1所述的半導體器件，其中所述封裝件更包括位於所述第一晶粒旁邊的第二晶粒，所述半導體器件更包括位於所述第二晶粒與所述冷卻蓋之間的散熱層，且所述散熱層包含熱界面材料（TIM）。
  9. 如請求項1所述的半導體器件，其中所述多個微溝槽的底表面是彎曲的。
  10. 如請求項1所述的半導體器件，其中每一微溝槽的側壁是傾斜的。
  11. 一種半導體器件，包括： 封裝件，包括： 基底； 中介層，設置在所述基底之上且電連接到所述基底；以及 晶粒，設置在所述中介層之上且電連接到所述中介層，其中所述晶粒在所述晶粒的與所述中介層相對的上部表面上包括連續環圖案及被所述連續環圖案封閉的多個不連續圖案；以及 冷卻蓋，堆疊在所述晶粒上，其中所述冷卻蓋包括位於所述多個不連續圖案之上的流體入口端口及流體出口端口。
  12. 如請求項11所述的半導體器件，更包括位於所述冷卻蓋與所述晶粒的所述連續環圖案之間的密封環。
  13. 如請求項11所述的半導體器件，其中所述多個不連續圖案包括彼此平行的多個條帶形圖案，且所述多個條帶形圖案連接到所述連續環圖案。
  14. 如請求項11所述的半導體器件，其中所述多個不連續圖案排列成陣列且與所述連續環圖案間隔開。
  15. 如請求項14所述的半導體器件，其中所述多個不連續圖案是正方形圖案、三角形圖案或菱形圖案。
  16. 一種半導體器件的製造方法，包括： 提供晶粒，所述晶粒具有主動表面及與所述主動表面相對的後表面，其中所述後表面具有冷卻區及封閉所述冷卻區的外圍區； 在所述後表面的所述冷卻區中形成多個微溝槽； 將所述晶粒放置在中介層上，以使得所述晶粒的所述主動表面面向所述中介層； 將所述中介層放置在基底上；以及 將冷卻蓋貼合到所述晶粒的所述後表面，其中所述冷卻蓋包括位於所述冷卻區之上且與所述多個微溝槽連通的流體入口端口及流體出口端口。
  17. 如請求項16所述的半導體器件的製造方法，其中在將所述晶粒放置在所述中介層上之前形成所述多個微溝槽。
  18. 如請求項16所述的半導體器件的製造方法，其中在將所述晶粒放置在所述中介層上之後形成所述多個微溝槽。
  19. 如請求項16所述的半導體器件的製造方法，其中通過蝕刻製程形成所述多個微溝槽。
  20. 如請求項16所述的半導體器件的製造方法，其中通過切割製程形成所述多個微溝槽。
TW109128613A 2019-08-28 2020-08-21 半導體器件及其製造方法 TWI735317B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962892560P 2019-08-28 2019-08-28
US62/892,560 2019-08-28
US16/798,431 US11387164B2 (en) 2019-08-28 2020-02-24 Semiconductor device and manufacturing method thereof
US16/798,431 2020-02-24

Publications (2)

Publication Number Publication Date
TW202109787A true TW202109787A (zh) 2021-03-01
TWI735317B TWI735317B (zh) 2021-08-01

Family

ID=74681729

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128613A TWI735317B (zh) 2019-08-28 2020-08-21 半導體器件及其製造方法

Country Status (3)

Country Link
KR (1) KR102423373B1 (zh)
CN (1) CN112447629A (zh)
TW (1) TWI735317B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114675686B (zh) * 2022-03-18 2023-06-13 长江存储科技有限责任公司 用于多腔室的温度控制系统以及温度控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268109A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体チップおよびこの半導体チップを組み込んだ電子装置
JP2002093960A (ja) * 2000-09-12 2002-03-29 Nec Corp マルチチップモジュールの冷却構造およびその製造方法
EP1738419B1 (en) * 2004-04-20 2012-07-11 Showa Denko K.K. Production method of compound semiconductor light-emitting device wafer
JP2011212810A (ja) * 2010-03-31 2011-10-27 Bando Chemical Industries Ltd ワイヤーソー用メインローラ
WO2012132019A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 三次元実装半導体装置及びその製造方法
WO2016147786A1 (ja) * 2015-03-18 2016-09-22 住友化学株式会社 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
US10153218B2 (en) * 2016-11-29 2018-12-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2019066901A1 (en) * 2017-09-29 2019-04-04 Intel Corporation NEW MODULAR LIQUID COOLING TECHNIQUE AT CHIP LEVEL

Also Published As

Publication number Publication date
KR102423373B1 (ko) 2022-07-22
CN112447629A (zh) 2021-03-05
TWI735317B (zh) 2021-08-01
KR20210028071A (ko) 2021-03-11

Similar Documents

Publication Publication Date Title
JP5114414B2 (ja) ３ｄ貫通シリコンアーキテクチャのための集積マイクロチャネル
US7358201B2 (en) Methods of forming channels on an integrated circuit die and die cooling systems including such channels
TWI569388B (zh) 使用矽之晶片級熱消散技術
US11901263B2 (en) Semiconductor device and manufacturing method thereof
JP6196815B2 (ja) 冷却装置及び半導体装置
US20070063337A1 (en) Chip cooling system
TW201545305A (zh) 用於封裝的對準標記設計
KR20130038215A (ko) 공정 균일성과 열 방산을 개선하기 위한 더미 티에스브이
CN106257644A (zh) 晶圆级封装件的切割
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
US20230317559A1 (en) Silicon-based fan out package structure and preparation method therefor
WO2019146180A1 (ja) 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
US11282766B2 (en) Package structure
TWI587464B (zh) 封裝結構及其製造方法
JP2022027650A (ja) 液体冷却リッドを含むパッケージ半導体装置及び形成方法
TWI735317B (zh) 半導體器件及其製造方法
CN113192915B (zh) 三维集成电路模块及制作方法
US11246211B1 (en) Micro device with through PCB cooling
JP6263866B2 (ja) 半導体装置
JP2015233099A (ja) 半導体装置、インターポーザ及びその製造方法
CN115775778A (zh) 半导体结构